JPS6028340A - 信号衝突検出回路 - Google Patents
信号衝突検出回路Info
- Publication number
- JPS6028340A JPS6028340A JP13523983A JP13523983A JPS6028340A JP S6028340 A JPS6028340 A JP S6028340A JP 13523983 A JP13523983 A JP 13523983A JP 13523983 A JP13523983 A JP 13523983A JP S6028340 A JPS6028340 A JP S6028340A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- circuit
- input
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、ローカルネットワークの送受信装置に関、す
るもので、特にｐ−カルネットワーク上に複数の信号が
同時に送信されていることを検出する信号衝突検出回路
に関するものである。
るもので、特にｐ−カルネットワーク上に複数の信号が
同時に送信されていることを検出する信号衝突検出回路
に関するものである。
従来技術
従来、この種の信号衝突検出回路は、第１図に示すよう
に、増幅回路１０と、抵抗Ｒ１，コンデン、すＣ１とか
らなる積分回路２０と、比較回路６０とから構成されて
いる。
に、増幅回路１０と、抵抗Ｒ１，コンデン、すＣ１とか
らなる積分回路２０と、比較回路６０とから構成されて
いる。
吹に、従来の信号衝突検出回路の動作を第１図と第２図
に示すタイムチャートを参照して説明する。
に示すタイムチャートを参照して説明する。
時刻ｔ１において、増幅回路１０に信号１１が人力され
ると、増幅回路１０の出力には信号ｊ１と同形の出力波
形０が現われる。積分回路２０は。
ると、増幅回路１０の出力には信号ｊ１と同形の出力波
形０が現われる。積分回路２０は。
増幅回路１０の出力０を入力して、第２図に示すような
平均直流電圧Ｖ’ａ１に指数関数的に近づく波形Ｓを出
力する。次（ヒ１時刻ｔ２において。
平均直流電圧Ｖ’ａ１に指数関数的に近づく波形Ｓを出
力する。次（ヒ１時刻ｔ２において。
増幅回路１０に信号１１と、信号１１と同相の信号１２
が重なって入力されたとする。このとき、上述のように
積分回路２０の出力Ｓは、第２図に示すように平均直流
電圧Ｖａ２に指数関数的に近づく波形となる。従って、
信号］１のみが増幅回路１０に入力されたときの平均直
流電圧Ｖａ１と。
が重なって入力されたとする。このとき、上述のように
積分回路２０の出力Ｓは、第２図に示すように平均直流
電圧Ｖａ２に指数関数的に近づく波形となる。従って、
信号］１のみが増幅回路１０に入力されたときの平均直
流電圧Ｖａ１と。
信号１１と信号１２とが重って増幅回路１０（二人力さ
れたときの平均直流電圧Ｖａ２との間に、閾値電圧ｖＴ
Ｈを設定した比較回路６０に、積分回路２０の出力Ｓを
入力すると１時刻ｔ、ｌで信号衝突検出信号ｑが現われ
る。
れたときの平均直流電圧Ｖａ２との間に、閾値電圧ｖＴ
Ｈを設定した比較回路６０に、積分回路２０の出力Ｓを
入力すると１時刻ｔ、ｌで信号衝突検出信号ｑが現われ
る。
又、上記説明では、信号１１と信号１２とが同相の場合
について説明しているが、信号１１と信号〕２の位相が
どうであっても平均直流電圧Ｖａ２は変化しないので、
上述のことは信号１１と信号１２がどのような位相であ
っても同様に成立する。
について説明しているが、信号１１と信号〕２の位相が
どうであっても平均直流電圧Ｖａ２は変化しないので、
上述のことは信号１１と信号１２がどのような位相であ
っても同様に成立する。
しかしながら、比較回路６０における識別を実用に足る
ようにするには、積分回路２０の時定数（Ｃ！＋Ｒ１）
を大きくして積分回路２０の出力波形Ｓのリップル電圧
を小さくする必要があるが、積分回路２０の時定数（Ｃ
，Ｒ，）を大きくすると平均直流電圧Ｖａｚに近づくた
めに要する時間が長くなって１時刻ｔ２で信号衝突が起
きてから１時刻ｔ２１で信号衝突検出信号ｑが現われる
までの時間、すなわち信号衝突検出時間τ（＝ｔ ２’
ｔ ２ ）が長くなってしまう欠点があった。
ようにするには、積分回路２０の時定数（Ｃ！＋Ｒ１）
を大きくして積分回路２０の出力波形Ｓのリップル電圧
を小さくする必要があるが、積分回路２０の時定数（Ｃ
，Ｒ，）を大きくすると平均直流電圧Ｖａｚに近づくた
めに要する時間が長くなって１時刻ｔ２で信号衝突が起
きてから１時刻ｔ２１で信号衝突検出信号ｑが現われる
までの時間、すなわち信号衝突検出時間τ（＝ｔ ２’
ｔ ２ ）が長くなってしまう欠点があった。
発明の目的
本発明の目的シ１．上記欠点を解決し、信号衝突検出時
間を短縮した信号衝突検出回路を提供することにある。
間を短縮した信号衝突検出回路を提供することにある。
発明の構成
′本発明によれば、一方の入力端子に閾値電圧を入力し
、他方の入力端子に入力信号を入力して、１対の差動出
力を出力する差動増幅回路と。
、他方の入力端子に入力信号を入力して、１対の差動出
力を出力する差動増幅回路と。
前記一方の差動出力を入力し、所定の時定数をもつ第１
のピーク検出回路と、前記他方の差動出力を入力し、所
定の時定数をもつ第２のピーク検出回路と、前記第１の
ピーク検出回路の出力と前記第′２のピーク検出回路の
出力とを入力する比較回路とから構成された信号衝突検
出回路が得られる。
のピーク検出回路と、前記他方の差動出力を入力し、所
定の時定数をもつ第２のピーク検出回路と、前記第１の
ピーク検出回路の出力と前記第′２のピーク検出回路の
出力とを入力する比較回路とから構成された信号衝突検
出回路が得られる。
この発明の実施例
次に本発明について図面を参照して詳細に説明する。
本発明の実施例を示す第３図において９本発明の信号衝
突検出回路は、差動増幅回路４０と。
突検出回路は、差動増幅回路４０と。
第１のピーク検出回路５０と、第２のピーク検出回路６
０と、比較回路７０とから構成されている。第１及び第
２のピーク検出回路５０． （ＳＯは、それぞれＮＰＮ
）ランジスタＴｒ＋ 、 Ｔｒ２．、抵抗Ｒ２１Ｒ３
＋コンデンサＣ２，０５から成る。差動増幅回路４０の
一方の入力端子には入力信号ｉが入力し、他方の入力端
子叫は閾値電圧ＶＴ）］が入力して、差動増幅回路４０
は１対の差動出力０１゜０２を出力する。その一方の差
動出力０１は、第１のピーク検出回路５０のＮＰＮ）ラ
ンジスタＴｒｌのペース端子に入力し、他方の差動出力
０２は。
０と、比較回路７０とから構成されている。第１及び第
２のピーク検出回路５０． （ＳＯは、それぞれＮＰＮ
）ランジスタＴｒ＋ 、 Ｔｒ２．、抵抗Ｒ２１Ｒ３
＋コンデンサＣ２，０５から成る。差動増幅回路４０の
一方の入力端子には入力信号ｉが入力し、他方の入力端
子叫は閾値電圧ＶＴ）］が入力して、差動増幅回路４０
は１対の差動出力０１゜０２を出力する。その一方の差
動出力０１は、第１のピーク検出回路５０のＮＰＮ）ラ
ンジスタＴｒｌのペース端子に入力し、他方の差動出力
０２は。
第２のピーク検出回路５０のＮＰＮ ）ランジスタＴｒ
２のベース端子に入力している。ＮＰＮ ）ランジスタ
Ｔｚ＋ 、 Ｔｒ２のコレクタ端子は、それぞれ接地さ
れ、ＮＰＮトランジスタＴｒｌ、Ｔｒ２のエミッタ端子
は、それぞれ抵抗Ｒ２，Ｒ，の一端、コンデンサｃ２．
ａｓの一端、比較回路７０の一方の入力端子、他方の入
力端子に接続されている。
２のベース端子に入力している。ＮＰＮ ）ランジスタ
Ｔｚ＋ 、 Ｔｒ２のコレクタ端子は、それぞれ接地さ
れ、ＮＰＮトランジスタＴｒｌ、Ｔｒ２のエミッタ端子
は、それぞれ抵抗Ｒ２，Ｒ，の一端、コンデンサｃ２．
ａｓの一端、比較回路７０の一方の入力端子、他方の入
力端子に接続されている。
抵抗Ｒ２，Ｒ，の他端はそれぞれ負の電源電圧ＶＥＲ（
−接続され、コンデンサＣ２，Ｃ３の他端はそれぞれ接
地されている。
−接続され、コンデンサＣ２，Ｃ３の他端はそれぞれ接
地されている。
次に１本発明の信号衝突検出回路の動作を第３図と、第
４図及び第５図に示すタイムチャートを参照して説明す
る。なお、以下の説明では簡単のためにＮＰＮ）ランジ
スタＴｒ１ 、 Ｔｒ２のベース・エミッタ間電圧降下
を無視している。
４図及び第５図に示すタイムチャートを参照して説明す
る。なお、以下の説明では簡単のためにＮＰＮ）ランジ
スタＴｒ１ 、 Ｔｒ２のベース・エミッタ間電圧降下
を無視している。
又、閾値電圧ＶＴＨは、差動増幅回路４０の入力信号１
が１つあるときの平均直流電圧ｖａ１と入力信号１が２
つあるときの平均直流電圧■ａ２との間に設定される。
が１つあるときの平均直流電圧ｖａ１と入力信号１が２
つあるときの平均直流電圧■ａ２との間に設定される。
先ず、第３図と第４図を参照して、入力信号１１と１２
とが時刻ｔ２において同相で衝突を起した場合について
説明する。
とが時刻ｔ２において同相で衝突を起した場合について
説明する。
時刻ｔ１から時刻ｔ２までの間、差動増幅回路４０の一
方の入力端子には入力信号１として信号１１のみが人力
している（ｉ＝ｉ＋）。このとき。
方の入力端子には入力信号１として信号１１のみが人力
している（ｉ＝ｉ＋）。このとき。
差動増幅回路４０の他方の入力端子には閾値電圧ＶＴＲ
が与えられているので、差動増幅回路４０の差動出力ｏ
、、ｏ２は、第４図に示す如く。
が与えられているので、差動増幅回路４０の差動出力ｏ
、、ｏ２は、第４図に示す如く。
閾値電圧ＶＴＲと平均直流電圧Ｖａ１とによるオフセン
ト電圧を供なって現われる。したがって。
ト電圧を供なって現われる。したがって。
この差動出力ｏ、、 ｏ２をそれぞれ第１及び第２のピ
ーク検出回路５０，６０に人力すると、第１及び第２の
ピーク検出回路５０．６０の出力ｐ＋、Ｐ２は、上記オ
フセント電圧により、ＰｌがＰ２より高い電圧として現
われる（１？＋＞Ｐ２）。
ーク検出回路５０，６０に人力すると、第１及び第２の
ピーク検出回路５０．６０の出力ｐ＋、Ｐ２は、上記オ
フセント電圧により、ＰｌがＰ２より高い電圧として現
われる（１？＋＞Ｐ２）。
次に３時刻ｔ２から時刻ｔ５までの間、差動増幅回路４
０の一方の入力端子には入力信号１として信号１１と信
号１２とが同相で衝突した波形が入力される（ ｉ＝ｉ
＋ ＋ｉ２）。信号１１と信号１２とが衝突したときの
平均直流電圧Ｖａ２と、閾値電圧ＶＴＨとの電圧関係が
、上記の説明と逆になる。したがって、差動増幅回路４
Ｇの差動出力ｏ、、ｏ２は、第４図に示く如く、閾値電
圧ＶＴＲと平均直流電圧Ｖａ２とによるオフセット電圧
を供って、上記説明とは逆に現われる。それにより。
０の一方の入力端子には入力信号１として信号１１と信
号１２とが同相で衝突した波形が入力される（ ｉ＝ｉ
＋ ＋ｉ２）。信号１１と信号１２とが衝突したときの
平均直流電圧Ｖａ２と、閾値電圧ＶＴＨとの電圧関係が
、上記の説明と逆になる。したがって、差動増幅回路４
Ｇの差動出力ｏ、、ｏ２は、第４図に示く如く、閾値電
圧ＶＴＲと平均直流電圧Ｖａ２とによるオフセット電圧
を供って、上記説明とは逆に現われる。それにより。
第２のピーク検出回路６０の出力Ｐ２が第１のピーク検
出回路５０の出力ア１より高い電圧とじて現われる（Ｐ
Ｉ＜Ｐ２）。
出回路５０の出力ア１より高い電圧とじて現われる（Ｐ
Ｉ＜Ｐ２）。
このように１時刻ｔ１から時刻ｔ２までと９時刻ｔ２か
ら時刻ｔ５までとは、第１及び第２のピーク検出回路ｓ
ｃｉ、６ｏのそれぞれの出力Ｐ＋、Ｐ２の電圧関係が逆
転する。よって、これを比較回路７０で検出することに
より、比較回路７０は。
ら時刻ｔ５までとは、第１及び第２のピーク検出回路ｓ
ｃｉ、６ｏのそれぞれの出力Ｐ＋、Ｐ２の電圧関係が逆
転する。よって、これを比較回路７０で検出することに
より、比較回路７０は。
信号１１と信号１２の衝突を、衝突した時刻ｔ２から″
時間τＩ経過した時刻ｔ２“で信号衝突検出信号ｑ′と
して出力する。
時間τＩ経過した時刻ｔ２“で信号衝突検出信号ｑ′と
して出力する。
一方、第５図には、差動増幅回路４０の一方の入力端子
に５人力信号ｉ′として信号１１ と信号１２が時刻ｔ
２において逆相で衝突を起した場合の波形が示されてい
る。この場合の動作も、上記第６図と第４図を参照して
説明したときと同様であり、比較回路７０は、信号１１
と信号］２の衝突を、衝突した時刻ｔ２から時間τ゛°
°経過時刻ｔ２・０で信号衝突検出信号ｑＨとして出刃
する。
に５人力信号ｉ′として信号１１ と信号１２が時刻ｔ
２において逆相で衝突を起した場合の波形が示されてい
る。この場合の動作も、上記第６図と第４図を参照して
説明したときと同様であり、比較回路７０は、信号１１
と信号］２の衝突を、衝突した時刻ｔ２から時間τ゛°
°経過時刻ｔ２・０で信号衝突検出信号ｑＨとして出刃
する。
ここで、信号１１と信号ｊ、２ （ｉ２°）とが衝突し
た時刻ｔ２から衝突を検出できた時刻ｔ２″°（ｔ２″
°′）までの時間τ゛（τ“°）は、第４図（第５図）
の波形Ｐ、（Ｐ、’）に示すように、第１のピーク検出
回路５０の時定数（０２Ｒ２）による。しかし、差動増
幅動作により、第２のピーク検出回路６ｏの出力Ｐ２（
Ｐ２・）が、衝突を検出できた時刻ｔ２・１（ｔ２・・
・）を早めるように働き、信号衝突検出時間τ°（τ・
・）を従来の信号衝突検出時間τより短縮している（τ
°（τ′）〈τ）。
た時刻ｔ２から衝突を検出できた時刻ｔ２″°（ｔ２″
°′）までの時間τ゛（τ“°）は、第４図（第５図）
の波形Ｐ、（Ｐ、’）に示すように、第１のピーク検出
回路５０の時定数（０２Ｒ２）による。しかし、差動増
幅動作により、第２のピーク検出回路６ｏの出力Ｐ２（
Ｐ２・）が、衝突を検出できた時刻ｔ２・１（ｔ２・・
・）を早めるように働き、信号衝突検出時間τ°（τ・
・）を従来の信号衝突検出時間τより短縮している（τ
°（τ′）〈τ）。
発明の効果
本発明は１以上説明したように、差動信号を使用するこ
とにより、信号が衝突してから検出するまでの時間を短
縮する−ことができるという効果がある。
とにより、信号が衝突してから検出するまでの時間を短
縮する−ことができるという効果がある。
第１図は従来の信号衝突検出回路の構成を示した回路図
、第２図は第１図の回路の動作を説明するためのタイム
チャート、第６図は本発明による信号衝突検出回路の一
実施例の構成を示した回路図、第４図及び第５図は第６
図の回路の動作を説明するためのタイムチャートである
。 １０・・・増幅回路、２０・・・積分回路、ろ０、・・
・比較回路、４０・・・差動増幅回路、５０・・・第１
のピーク検出回路、６′０・・・第２のピーク検出回路
。 ７０・・・比較回路。 ＶＴＨ 第１図 第４図
、第２図は第１図の回路の動作を説明するためのタイム
チャート、第６図は本発明による信号衝突検出回路の一
実施例の構成を示した回路図、第４図及び第５図は第６
図の回路の動作を説明するためのタイムチャートである
。 １０・・・増幅回路、２０・・・積分回路、ろ０、・・
・比較回路、４０・・・差動増幅回路、５０・・・第１
のピーク検出回路、６′０・・・第２のピーク検出回路
。 ７０・・・比較回路。 ＶＴＨ 第１図 第４図
Claims (1)
- 【特許請求の範囲】 １、一方の入力端子に閾値電圧を入力し、他方の入力端
子に入力信号を入力して、１対の差動出力を出力する差
動増幅回路と、前記一方の差動出力を入力し、所定の時
定数をもつ第１のピーク検出回路と、前記他方の差動出
力を入力し。 所定の時定数をもつ第２のピーク検出回路と。 前記第１のピーク検出回路の出力と前記第２のピーク検
出回路の出力とを入力する比較回路とから成る信号衝突
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13523983A JPS6028340A (ja) | 1983-07-26 | 1983-07-26 | 信号衝突検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13523983A JPS6028340A (ja) | 1983-07-26 | 1983-07-26 | 信号衝突検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028340A true JPS6028340A (ja) | 1985-02-13 |
Family
ID=15147060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13523983A Pending JPS6028340A (ja) | 1983-07-26 | 1983-07-26 | 信号衝突検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0271179A2 (en) * | 1986-12-12 | 1988-06-15 | Advanced Micro Devices, Inc. | Daisy chain collision detection circuit |
-
1983
- 1983-07-26 JP JP13523983A patent/JPS6028340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0271179A2 (en) * | 1986-12-12 | 1988-06-15 | Advanced Micro Devices, Inc. | Daisy chain collision detection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58202603A (ja) | 両波検波回路 | |
| JPS63114410A (ja) | データ整形回路 | |
| JPS6028340A (ja) | 信号衝突検出回路 | |
| JP2992584B2 (ja) | パルス検出回路 | |
| JPH0356486B2 (ja) | ||
| KR0155615B1 (ko) | 영상출력장치의 동기신호분리회로 | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JP2640003B2 (ja) | Ｆｓｋデータ波形整形回路 | |
| JPH0547010B2 (ja) | ||
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JPS58109338U (ja) | トリガパルス発生回路 | |
| JPS6186900U (ja) | ||
| US4498153A (en) | Output signal detectors of magnetic bubble memory devices | |
| SU1471312A1 (ru) | Преобразователь бипол рного сигнала в два однопол рных | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JPH0435212A (ja) | 平衡・不平衡変換回路 | |
| JPS62150669U (ja) | ||
| JPH02196968A (ja) | 発振器 | |
| JPS58101522U (ja) | 利得制御増幅器 | |
| JPS58125475U (ja) | バ−ストゲ−トパルス発生回路 | |
| JPS5945572U (ja) | 負荷インピ−ダンス検出回路 | |
| JPS62203524U (ja) | ||
| JPS605652A (ja) | 信号検出回路 | |
| JPH048980U (ja) | ||
| JPS59121971U (ja) | クランプ回路 |