JP2545471C

JP2545471C -

Info

Publication number: JP2545471C
Authority: JP
Original assignee: Canon Inc
Current assignee: Canon Inc
Publication date: 1998-10-08

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、センサーノイズの低減を目的とした光電変換装置に関する。［従来の技術及び発明が解決しようとする課題］固体撮像装置等に用いられるセンサには、出力信号レベルを上げる等のために
、増幅型センサが好適に用いられる。増幅型センサーは、MOS 型，SIT 型，FET 型，バイポーラ型などのトランジス
タから構成されていて、それらの制御電極に蓄積した電荷を電荷増幅あるいは電
流増幅して、主電極から出力するものである。例えば特公昭55-28456号公報に増幅型センサーの一例が開示されている。このような増幅型センサーの問題点の１
つにセンサーノイズが大きいことがあげられる。センサーノイズは、一般に固定的に現われる固定パターンノイズ（以後ＦＰＮ
と呼ぶ）と、制御電極をリセットした時に制御電極にとりこまれるランダムノイ
ズ（リセット毎に振幅が変化するノイズ）がある。センサーノイズのなかで、FPN は固定的に現われるのでセンサーの光信号出力
からセンサーの暗時出力を減算すれば、完全に除去することができる。なお、暗
時出力は蓄積時間をほとんどゼロ、即ちセンサーをリセットした直後に読み出す
事によって得ることができる。これに対し制御電極にとりこまれたランダムノイズをも除去するためには、蓄
積開始直後のセンサー出力（センサーノイズ）から蓄積後のセンサー出力（光信
号）を減算すればよい。このような減算処理が可能な光電変換装置としては、本
出願人が先に出願した特願昭63-47492号に開示したものがある。この光電変換装
置は光信号を格納する手段とセンサーノイズを格納する格納手段とを設け、両格
納手段に格納された光信号とセンサーノイズとの差を取るものである。かかる光電変換装置は、ラインセンサーに用いる場合には非常に実用的である
が、エリアセンサーに用いる場合には、センサーノイズを格納する格納手段のチ
ップ面積が大きくなってしまう。格納手段を、撮像素子の外部に設けた場合にお
いても、フィールドメモリあるいはフレームメモリが必要となり、コスト的に問
題であって、実用化は困難である。本発明の目的は上記の課題に鑑み、センサーノイズを除去するのに適した光電
変換装置を提供することにある。［課題を解決するための手段］本発明の光電変換装置は、光励起された電荷を蓄積する蓄積手段、制御電極の
電荷を増幅する増幅手段、前記蓄積手段と前記制御電極とを接続する転送素子を
構成要素とする画素を複数備えた光電変換装置であって、基板上の副走査方向に隣接した各画素の制御電極間に設けられ、前記基板上の
副走査方向に隣接した各画素の制御電極を各々両端の主電極とし、該両端の主電
極間にリセット用の制御電極を配置したリセット手段と、このリセット手段により、主走査方向及び副走査方向に隣接する複数の画素の
前記制御電極を同時にリセットし、前記増幅手段の出力を第１の信号として読み
出す第１の読み出し手段と、前記転送素子を導通させ、前記蓄積手段の電荷を前記制御電極に転送する転送
手段と、電荷の転送後に前記増幅手段の出力を第２の信号として読み出す第２読み出し
手段と、前記第１の信号と前記第２の信号との減算処理を行う減算処理手段と、を備えたことを特徴とする。［作用］本発明者は、既に特願平 1-136125 号において、光励起された電荷を蓄積する
蓄積手段と、制御電極の電荷を増幅する増幅手段と、前記蓄積手段と前記制御電
極とを接続するスイッチ手段と、このスイッチ手段の、非導通時の増幅手段の出
力を第１の信号として読み出す第１の読み出し手段と、前記スイッチ手段を導通
させ、前記蓄積手段の電荷を前記制御電極に転送する転送手段と、電荷の転送後
に前記増幅手段の出力を第２の信号として読み出す第２読み出し手段と、前記第
１の信号と前記第２の信号との減算処理を行う減算処理手段と、を備えたことを
特徴とする光電変換装置を提案した。この特願平 1-136125 号の光電変換装置は
、光励起された電荷を蓄積する蓄積手段と制御電極の電荷を増幅する増幅手段と
の間にスイッチ手段を設けることで、蓄積手段の動作に関係なく、センサノイズ
を独立して読み出すことを可能とするものであり、ＦＰＮばかりではなく増幅素
子の暗電流成分やランダムノイズを除去することを可能とするものである。本発明は上記特願平 1-136125 号の光電変換装置の特性を向上させるものであ
り、上記作用に加え、蓄積手段の電荷を増幅手段に転送する前に増幅手段の制御
電極をリセットするリセット手段を設け、リセット後に、増幅手段の出力を第１
の信号として読み出し、また転送素子を導通させ、前記蓄積手段の電荷を前記制
御電極に転送した後に前記増幅手段の出力を第２の信号として読み出すことによ
り、増幅手段の暗電流成分を光電荷の転送前に除去し、蓄積手段の蓄積電位より
も増幅手段の制御電極の電位を低く設定することで、蓄積手段から増幅手段へ光電荷の転送を完全に行うことを可能とするものである。また本発明は、副走査方向に隣接した各画素の制御電極間にリセット手段を設
け、このリセット手段により制御電極をリセットすることで、主走査方向と同時
に副走査方向に配列された画素をリセット可能とし、スミアを減少させる作用を
有する。なお、ここで、スミアとは強すぎる光照射等のため、蓄積された電荷に
対応する信号を読み出す時に、選択されていない増幅手段の制御電極の電位が上
昇し、当該増幅手段から出力が現われる現象をいうものとする。本発明により、上記スミアを減少させることができるのは、上記特願平 1-136
125 号の光電変換装置においては、選択された増幅手段の制御電極のみリセット
を行っていたのに対して、本発明においては、選択された増幅手段から蓄積され
た電荷に対応する信号を読み出す前に、選択された増幅手段の制御電極と伴に選
択されていない増幅手段の制御電極をもリセットすることが可能となるため、選
択されていない増幅手段から出力が現われなくなるからである。［実施例］以下、本発明の実施例について図面を用いて詳細に説明する。第１図は、本発明の光電変換装置の第１実施例の部分回路図である。第２図は、上記光電変換装置の画素の概略的平面図である。第３図は、第２図の光電変換装置のＸ−Ｘ′線断面図である。第４図は、第２図の光電変換装置のＹ−Ｙ′線断面図である。なお、本実施例の光電変換装置の光電変換部はマトリクス状に配列されている
が、第１図においては、簡易化のために四画素のみ示されている。第１図に示すように、１つの画素は、画素をリセットするためのPMOSトランジ
スタTr_A、画素の過渡リセット及び信号の蓄積・読み出しを制御するための容量C
o_X、光励起された電荷を蓄積する蓄積手段であるフォト・ダイオードＤ、このフ
ォト・ダイオードＤからの信号を増幅する増幅用トランジスタTr_C、フォト・ダ
イオードＤの光電変換部で発生した電荷を増幅用トランジスタTr_Cの制御電極で
あるベースへ転送制御するための転送素子Tr_Bから構成される。主走査方向に配
列された画素のPMOSトランジスタTr_Bのゲート及び容量Co_Xの一方の端子は共通接
続され、主走査方向及び副走査方向に配列された画素のPMOSトランジスタTr_A のゲートはすべて共通接続されている。φ_C、φ_VR(n)はそれぞれPMOSトランジス
タTr_A、転送素子Tr_Bの制御を行うパルスである。増幅用トランジスタTr_CのエミッタはMOSトランジスタT₁，T₂を介して蓄積容量
Ｃ₁，Ｃ₂に接続される。蓄積容量Ｃ₁，Ｃ₂には、それぞれセンサノイズ，信号が
蓄積され、パルスφ_H1，φ_H2の制御によって、センサノイズ出力（Sout），信号
出力（Nout）として出力される。φ_T1、φ_T2はそれぞれMOSトランジスタT₁、T₂
の制御を行うパルスである。T_VCは垂直信号線のリセットを行うMOSトランジスタ
であり、パルスφ_VCの制御により電位Ｖ_VCに設定される。第２図及び第４図に示すように、画素の制御電極たるベースＢはPMOSトランジ
スタTr_Aで副走査方向に分離され（第４図中破線で図示）、PMOSトランジスタTr_A
がＯＮ状態となると、各画素のベースＢはリセットされる。第３図及び第４図に
示すように、各画素はｐ基板の上に形成されるがｎ基板上であってもよい。また、第３図に示すように、増幅用トランジスタTr_CのベースＢの一部にはSiO
₂上に設けられたpoly層Ｌ₁により容量Co_Xを形成している。エミッタＥはAl層Ｌ₂
により、垂直出力線として配線接続されている。第２図に示すように、光電変換
部であるフォト・ダイオードＤと増幅用トランジスタTr_CのベースＢは、PMOSト
ランジスタTr_B（第３図中破線で図示）からなる転送素子により分離されており
、PMOSトランジスタTr_BがＯＮ状態となると、フォト・ダイオードＤに蓄積され
た電荷が増幅用トランジスタTr_CのベースＢに転送される。なお、フォト・ダイ
オードＤ以外は通常遮光されるが第２図〜第４図では省略している。以下、第１図〜第４図を参照しながら、上記光電変換装置の動作について説明
する。第５図は、上記光電変換装置の動作を説明するためのタイミングチャートであ
る。第５図において、まず、期間Ｔ₁は副走査方向画素列のリセット期間であり、
パルスφ_Cを負電位（−Ｖ）にして、PMOSトランジスタTr_AをＯＮ状態として、セ
ンサノイズと信号の読み出し前に増幅用トランジスタTr_Cの制御電極（ベース）
のリセットが行なわれる。期間Ｔ₂は副走査方向画素列の過渡リセット期間であり、パルスφ_VRを正電位（＋Ｖ）にすると、容量Co_Xを介して増幅用トランジスタTr_Cのベースの電位が上
昇する。同時にパルスφ_VCをハイレベルとしてMOSトランジスタT_VCをＯＮ状態と
して、増幅用トランジスタTr_Cのエミッタを所定の電位Ｖ_VCとする。この時、増
幅用トランジスタTr_Cのベース電位はベースの電荷とエミッタ電流との再結合に
より急速に低下する（これを過渡リセットと呼ぶ）。なお、パルスφ_T1もハイレ
ベルとし、MOSトランジスタT₁をＯＮ状態として、蓄積容量Ｃ₁の電位を電位Ｖ_VC
とする。期間Ｔ₃では、パルスφ_VCをロウレベルとしてMOSトランジスタT_VCをＯＦＦ状
態とし、増幅用トランジスタTr_Cのエミッタをフローティング状態としてセンサ
ノイズの読み出し駆動が行われる。この時のベース電位は暗時出力電位に対応しており、エミッタには増幅用トラ
ンジスタTr_Cの特性に依存した出力電圧が現われる。これは一般的にオフセット
電圧と呼ばれ、複数の増幅用トランジスタ間ではそのパラメータが少しづつ異な
るのでエミッタ出力電圧、即ちオフセット電圧も異なっている。ここではそれら
のオフセット電位の差異をセンサーノイズと呼ぶ。このセンサーノイズは蓄積容
量Ｃ₁に蓄積される。期間Ｔ₃の後、パルスφ_CVをハイレベルとしてMOSトランジ
スタT_VCをＯＮ状態とすると同時に、パルスφ_T1をハイレベルとして、MOSトラン
ジスタT₂をＯＮ状態として、蓄積容量Ｃ₂の電位を電位Ｖ_VCとする。期間Ｔ₄は、フォト・ダイオードＤの光電荷を増幅用トランジスタTr_Cのベース
への転送するための期間であり、パルスφ_VR(n)を立ち下げて負電位（−Ｖ）と
すると、PMOSトランジスタTr_BがＯＮ状態となり、フォト・ダイオードＤに蓄積
された光電荷は増幅用トランジスタTr_Cのベースに転送される。期間Ｔ₅は、光信号の読み出し期間であり、パルスφ_VRを正電位（＋Ｖ）とす
ると、容量Co_Xを介して増幅用トランジスタTr_Cのベースの電位が上昇し、増幅用
トランジスタTr_Cから光信号出力が読み出される。この光信号には上述のセンサ
ーノイズが含まれており、蓄積容量Ｃ₂に蓄積される。センサーノイズを蓄積している蓄積容量Ｃ₁の列と光信号を蓄積している蓄積
容量Ｃ₂の列は、不図示の水平シフトレジスタから出力されるパルスφ_H1，φ_H2
の制御によって、水平転送スイッチがＯＮ・ＯＦＦ制御され、水平出力線にセンサノイズ出力（Sout）、信号出力（Nout）として出力される（期間Ｔ₆）。水平
出力線の出力端子は差動アンプに接続されているので、結果的に、光信号よりセ
ンサーノイズが減算されて、光信号のみを得ることができる。以下、センサーノイズの減算処理について詳細に説明する。我々の実験結果によれば、過渡リセット後のＦＰＮは、増幅用トランジスタTr
_Cのｈ_FEなどのパラメータの差異により異なり、過渡リセット終了後ベース電位
Ｖ_BはΔＶのバラツキが発生する。このバラツキΔＶは読み出し動作により、エ _C、ベース・エミッタ間容量Ｃ_be、および容量Ｃ_OXの合成容量である。また、ランダムノイズ成分は、期間Ｔ₂における合成容量Ｃ_Bに依存するリセッ
ト時のｋＴＣノイズ、センサートランジスタ読み出し動作時のランダムノイズで
ある。リセット時のｋＴＣノイズは過渡リセットにより少し小さくなり約Ｋ（さらに、読み出し動作時のランダムノイズはベース容量Ｃ_B、エミッタから見
た負荷容量Ｃ_Vと蓄積容量Ｃ_T、電流増幅率ｈ_FEなどに依存するが、電流増幅率ｈ
_FEを大きくして非破壊度を大きくすれば前記リセット時のランダムノイズよりも
、非常に小さくできることが分かった。このことは、センサーのＦＰＮとｋＴＣ
ノイズは、光信号とセンサーノイズとの減算処理により、Ｓ／Ｎ比を非常に改善
できることを意味する。ＣＣＤでは、電荷・電圧変換出力アンプ後相関二重サン
プリング法によって、リセットトランジスタによるｋＴＣノイズを除去している
が、高速駆動のためアンプノイズが支配的である。本発明のような各画素が増幅素子から構成されたものは、１Ｈ毎の低速走査で
あるため、アンプノイズ、即ち読み出しノイズは極めて小さい。また、増幅用トランジスタの暗電流成分は期間Ｔ₁のリセット時において除去
される。第６図は、本発明を適用した固体撮像装置の概略的構成図である。同図において、光センサがエリア状に配列された撮像素子２０１は、垂直走査
部２０２及び水平走査部２０３によってテレビジョン走査が行なわれる。水平走査部２０３から出力された信号は、処理回路２０４を通して標準テレビ
ジョン信号として出力される。垂直および水平走査部２０２及び２０３の駆動パルスφ_HS，φ_H1，φ_H2，φ_VS
，φ_V1，φ_V2等はドライバ２０５によって供給される。またドライバ２０５はコ
ントローラ２０６によって制限される。［発明の効果］以上詳細に説明したように、本発明の光電変換装置によれば、また光励起され
た電荷を蓄積する蓄積手段と制御電極の電荷を増幅する増幅手段との間にスイッ
チ手段を設けることで、増幅素子のセンサーノイズを蓄積手段の動作に関係なく
、独立して読み出すことができ、ＦＰＮばかりではなく増幅素子の暗電流成分や
ランダムノイズを除去でき、また増幅用素子を低速駆動とし、読み出し時のノイ
ズを非常に小さく、高Ｓ／Ｎ比の撮像素子を実現することができる。また本発明によれば、蓄積手段の電荷を増幅手段に転送する前に増幅手段の制
御電極をリセットするリセット手段を設け、リセット後に、増幅手段の出力を第
１の信号として読み出し、また転送素子を導通させ、前記蓄積手段の電荷を前記
制御電極に転送した後に前記増幅手段の出力を第２の信号として読み出すことに
より、増幅手段の暗電流成分を光電荷の転送前に除去でき、蓄積手段の蓄積電位
よりも増幅手段の制御電極の電位を低く設定し、蓄積手段から増幅手段へ光電荷
の転送を完全に行うことが可能となる。さらに本発明によれば、基板上の副走査方向に隣接した各画素の制御電極間に
リセット手段を設け、このリセット手段により制御電極をリセットすることで、
主走査方向と同時に副走査方向に配列された画素を同時にリセット可能とし、ス
ミアを減少させることができる。

【図面の簡単な説明】第１図は、本発明の光電変換装置の第１の実施例の部分回路図である。第２図は、上記光電変換装置の画素の概略的平面図である。第３図は、第２図の光電変換装置のＸ−Ｘ′線断面図である。第４図は、第２図の光電変換装置のＹ−Ｙ′線断面図である。第５図は、上記光電変換装置の動作を説明するためのタイミングチャートであ
る。第６図は、本発明を適用した固体撮像装置の概略的構成図である。 Tr_A，Tr_B：PMOSトランジスタ、Co_X：容量、Ｄ：フォト・ダイオード、Tr_C：増
幅用トランジスタ、φ_VR(n)，φ_C，φ_T1，φ_T2，φ_VC，φ_H1，φ_H2：パルス、T_V
_C，T₁，T₂：MOSトランジスタ、Ｃ₁，Ｃ₂：コンデンサ。

Claims

【特許請求の範囲】（１）光励起された電荷を蓄積する蓄積手段、制御電極の電荷を増幅する増幅
手段、前記蓄積手段と前記制御電極とを接続する転送素子を構成要素とする画素
を複数備えた光電変換装置であって、基板上の副走査方向に隣接した各画素の制御電極間に設けられ、前記基板上の
副走査方向に隣接した各画素の制御電極を各々両端の主電極とし、該両端の主電
極間にリセット用の制御電極を配置したリセット手段と、このリセット手段により、主走査方向及び副走査方向に隣接する複数の画素の
前記制御電極を同時にリセットし、前記増幅手段の出力を第１の信号として読み
出す第１の読み出し手段と、前記転送素子を導通させ、前記蓄積手段の電荷を前記制御電極に転送する転送
手段と、電荷の転送後に前記増幅手段の出力を第２の信号として読み出す第２読み出し
手段と、前記第１の信号と前記第２の信号との減算処理を行う減算処理手段と、を備えた光電変換装置。