JP2542617B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2542617B2
JP2542617B2 JP62104520A JP10452087A JP2542617B2 JP 2542617 B2 JP2542617 B2 JP 2542617B2 JP 62104520 A JP62104520 A JP 62104520A JP 10452087 A JP10452087 A JP 10452087A JP 2542617 B2 JP2542617 B2 JP 2542617B2
Authority
JP
Japan
Prior art keywords
metal
film
semiconductor device
manufacturing
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62104520A
Other languages
Japanese (ja)
Other versions
JPS63272049A (en
Inventor
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62104520A priority Critical patent/JP2542617B2/en
Publication of JPS63272049A publication Critical patent/JPS63272049A/en
Application granted granted Critical
Publication of JP2542617B2 publication Critical patent/JP2542617B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係わり、特に配線
層接続の改良をはかった半導体装置の製造方法に関す
る。
Description: [Object of the Invention] (Field of Industrial Application) The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device with improved wiring layer connection.

(従来の技術) 近年、Si基板上に形成した絶縁膜に設けた開口部に対
する電極配線の形成方法として、Alを主成分とする材料
のスパッタ法等に代り、水素(H2)と6弗化タングステ
ン(WF6)ガスを用いた化学気相成長法(CVD法)により
W膜を形成する方法が提案されている。この方法では、
基板表面での反応速度が堆積速度を律速する支配的要因
となるため、従来のスパッタ法等に比べて大幅な段差被
覆率の向上が実現される。
(Prior Art) In recent years, as a method of forming an electrode wiring for an opening provided in an insulating film formed on a Si substrate, hydrogen (H 2 ) and hexafluoride are used instead of a sputtering method of a material containing Al as a main component. A method of forming a W film by a chemical vapor deposition method (CVD method) using a tungsten oxide (WF 6 ) gas has been proposed. in this way,
Since the reaction rate on the substrate surface is the dominant factor that controls the deposition rate, a significant improvement in step coverage can be realized as compared with the conventional sputtering method and the like.

しかしながら、W膜と下地酸化膜(SiO2膜)とは密着
性が弱く、W膜とSi基板との間の応力に耐えられずW膜
の剥離が頻繁に起こる。そのため、W膜の表面形状は平
坦性を失い、その後のパターン加工を困難にする。ま
た、剥がれが起こらないようにW膜を薄膜化すると、開
口部の中心部は凹部となるので、上層に絶縁膜を被着し
てその開口部の真上に第2の開口部を形成する場合、局
所的に絶縁膜厚が異なってしまう。このため、均一なエ
ッチングが困難であり、接続部が接触不良となる虞れが
あった。
However, the W film and the underlying oxide film (SiO 2 film) have weak adhesion, and cannot withstand the stress between the W film and the Si substrate, so that the W film frequently peels. Therefore, the surface shape of the W film loses its flatness and makes subsequent pattern processing difficult. Further, if the W film is thinned so that peeling does not occur, the center part of the opening becomes a recess, so that the insulating film is coated on the upper layer and the second opening is formed immediately above the opening. In this case, the insulating film thickness is locally different. Therefore, it is difficult to perform uniform etching, and there is a possibility that the connection portion may have poor contact.

この問題を解決する方法として最近、W膜とSi基板と
の間に密着性の良好な金属層を設ける方法が提案されて
いる。特に、下層との密着性が良好でそれ自身電気的抵
抗率が100μΩcm以下となり、また上層に堆積したW膜
と下層に位置するSi基板との反応を高温(700℃以上)
でも阻止し得る物質として、Ti,Zr,Hf,Nb,Ta,Mo,W等の
窒化物が有効である。
As a method for solving this problem, recently, a method of providing a metal layer having good adhesion between the W film and the Si substrate has been proposed. In particular, the adhesiveness with the lower layer is good and the electric resistivity itself is 100 μΩcm or less, and the reaction between the W film deposited on the upper layer and the Si substrate located on the lower layer is high temperature (700 ° C or more).
However, nitrides such as Ti, Zr, Hf, Nb, Ta, Mo and W are effective substances that can be blocked.

ところが、これらの金属窒化物層上にW膜をCVD法で
堆積させる際に、従来通りのWF6の水素還元法を用いる
と、W膜の成長速度が極めて遅いか、堆積しないことが
判明した。即ち、WF6の水素還元法を用いたCVD法では、
Al,W,Si上には制御性良く所望の膜厚のW膜を形成し得
るが、同じ導電性物質である金属窒化物上では極めて不
安定なW膜成長が観察された。スパッタ法では金属窒化
物層上にも問題なく金属膜の形成できるが、この場合は
先に述べたように段差被覆性の点で問題がある。このた
め、金属窒化物層上にCVD法で金属膜を再現性良く形成
する技術が要望される。
However, it was found that when the W film was deposited on these metal nitride layers by the CVD method, if the conventional hydrogen reduction method of WF 6 was used, the growth rate of the W film was extremely slow or the W film was not deposited. . That is, in the CVD method using the hydrogen reduction method of WF 6 ,
Although a W film having a desired film thickness can be formed on Al, W and Si with good controllability, extremely unstable W film growth was observed on metal nitride, which is the same conductive material. The sputtering method can form a metal film on the metal nitride layer without any problem, but in this case, there is a problem in step coverage as described above. Therefore, there is a demand for a technique for forming a metal film on the metal nitride layer by the CVD method with good reproducibility.

一方、高融点金属窒化物は、金属間化合物より化合物
形成で生じる自由エネルギー低下が大きく且つ導電性を
有することから、反応障壁として有効であり、これまで
にTin,ZrN,HfN等が応用されている。通常、これらの金
属窒化物とSiとの接触抵抗が高いため、その間にシリサ
イドを予め介在させるか、または金属層を介在させ熱処
理によって金属硅化物を形成している。ところが、高融
点金属の1つであるWを用いてW/TiN/TiSi2/Si構造を実
現すると、900℃を越える熱処理によってSi原子の外方
拡散が顕著となり、Wの硅化物化速度が極めて大きくな
ってしまう。また、Al/TiN/TiSi2/Si構造においてもTiN
の表面層を若干酸化する等の熱処理を行わないと、450
℃程度でAlがTiNを突き抜けてSi基板に侵入していくた
め、Si層で接合破壊等が起り易くなってしまう。
On the other hand, refractory metal nitrides are effective as reaction barriers because they have a large free energy reduction caused by compound formation and conductivity, and are effective as reaction barriers, and tin, ZrN, HfN, etc. have been applied so far. There is. Usually, since the contact resistance between these metal nitrides and Si is high, a silicide is preliminarily interposed between them, or a metal layer is interposed to form a metal silicide by heat treatment. However, if W / TiN / TiSi 2 / Si structure is realized by using W, which is one of the refractory metals, the outward diffusion of Si atoms becomes remarkable due to the heat treatment exceeding 900 ° C, and the suicide rate of W is extremely high. It gets bigger. In addition, in the Al / TiN / TiSi 2 / Si structure, TiN
If heat treatment such as slightly oxidizing the surface layer of
Since Al penetrates through TiN and enters the Si substrate at about ℃, the Si layer is liable to cause a junction failure or the like.

(発明が解決しようとする問題点) このように従来、半導体若しくはその上に形成した絶
縁膜或いは金属膜上に形成した金属窒化物層上に所望厚
みの金属膜をCVD法で形成する方法においては、再現性
良く所望の厚みの金属膜を短時間で形成することは困難
であった。また、反応障壁としての金属窒化物層を用い
ても、金属とSiとの反応を確実に防止することは困難で
あった。
(Problems to be Solved by the Invention) As described above, in the conventional method of forming a metal film having a desired thickness on a semiconductor or an insulating film formed thereon or a metal nitride layer formed on a metal film by a CVD method It was difficult to form a metal film having a desired thickness with good reproducibility in a short time. Even if a metal nitride layer is used as a reaction barrier, it is difficult to reliably prevent the reaction between the metal and Si.

本発明は上記事情を考慮してなされたもので、その目
的とするところは、金属窒化物層上にCVD法で金属膜を
再現性良く且つ短時間に堆積することができ、スループ
ットの向上をはかり得る半導体装置の製造方法を提供す
ることにある。
The present invention has been made in consideration of the above circumstances, and an object thereof is to enable a metal film to be deposited on a metal nitride layer by a CVD method with good reproducibility and in a short time, thereby improving throughput. An object of the present invention is to provide a method of manufacturing a scaleable semiconductor device.

また、本発明の他の目的は、金属とSiとの反応を確実
に防止することができ、信頼性の高い金属/Siコンタク
トを実現し得る半導体装置の製造方法を提供することに
ある。
Another object of the present invention is to provide a method for manufacturing a semiconductor device, which can surely prevent a reaction between metal and Si and can realize a highly reliable metal / Si contact.

[発明の構成] (問題点を解決するための手段) 本発明の骨子は、CVD法で用いるガスを選択すること
により、金属窒化物層上への金属膜の成長を容易にした
ことにある。さらに、金属窒化物層の窒素を過剰として
反応障壁効果を高めることにある。
[Structure of the Invention] (Means for Solving Problems) The essence of the present invention is to facilitate growth of a metal film on a metal nitride layer by selecting a gas used in the CVD method. . Further, it is to increase the reaction barrier effect by making nitrogen in the metal nitride layer excessive.

即ち本発明は、半導体基板上に金属窒化物層を介して
金属膜を形成する工程を含む半導体装置の製造方法にお
いて、金属ハロゲン化合物ガスと硅素−水素化合物ガス
を含有する水素ガスとの混合ガスを用いた化学気相成長
法によって、前記金属膜を前記金属窒化物層上に堆積す
るようにした方法である。
That is, the present invention is a method for manufacturing a semiconductor device including a step of forming a metal film via a metal nitride layer on a semiconductor substrate, in which a mixed gas of a metal halogen compound gas and a hydrogen gas containing a silicon-hydrogen compound gas. Is a method of depositing the metal film on the metal nitride layer by a chemical vapor deposition method using.

また本発明は、半導体基板上に金属窒化物層を介して
金属膜を形成する工程を含む半導体装置の製造方法にお
いて、前記金属窒化物層をその初期平均組成が該金属窒
化物の金属−窒素間で形成される最も窒素成分の多い金
属窒化物よりも窒素成分が過剰となるように形成する方
法である。
Further, the present invention provides a method for manufacturing a semiconductor device, which includes a step of forming a metal film on a semiconductor substrate via a metal nitride layer, wherein the metal nitride of the metal nitride layer has an initial average composition of metal-nitrogen. This is a method in which the nitrogen component is formed in excess of the metal nitride containing the largest amount of nitrogen components formed between.

(作用) 本発明によれば、半導体基板上に金属窒化物層を介し
てCVD法により金属膜を形成することにより、半導体基
板上に密着性が良好で段差被覆性及び電気伝導性共に良
好な配線層を形成することが可能となる。さらに、金属
膜形成のためのCVD法において、水素中に硅素−水素化
合物ガスを含有せしめたことにより、金属窒化物上に多
数の核形成場所が生じることになり、これにより所望の
膜厚の金属膜を短時間で再現性良く形成することが可能
となる。
(Operation) According to the present invention, a metal film is formed on a semiconductor substrate by a CVD method with a metal nitride layer interposed therebetween, so that the adhesiveness is good on the semiconductor substrate, and the step coverage and the electrical conductivity are good. It becomes possible to form a wiring layer. Furthermore, in the CVD method for forming a metal film, the inclusion of a silicon-hydrogen compound gas in hydrogen causes a large number of nucleation sites on the metal nitride, which results in a desired film thickness. It is possible to form the metal film in a short time with good reproducibility.

また、金属窒化物層の窒素を過剰とすることにより、
窒化物粒界に窒素を析出させ、該窒化物層における未反
応の金属の残留を防止でき、金属との界面及び窒化物内
部での粒界における金属或いはSiの拡散を抑制し、金属
/Si構造の熱的安定性をより高温まで保持することがで
きる。このため、良好なコンタクト特性及び良好なPN接
合特性を得ることが可能となる。従って、低抵抗配線を
信頼性良く形成することができ、半導体装置の高密度化
及び高集積化をはかることも可能となる。
Further, by making the nitrogen of the metal nitride layer excessive,
By precipitating nitrogen in the nitride grain boundary, it is possible to prevent the unreacted metal from remaining in the nitride layer, suppress the diffusion of metal or Si at the grain boundary at the interface with the metal and inside the nitride,
The thermal stability of the / Si structure can be maintained at higher temperatures. Therefore, good contact characteristics and good PN junction characteristics can be obtained. Therefore, the low-resistance wiring can be formed with high reliability, and the density and integration of the semiconductor device can be increased.

(実施例) 以下、本発明の詳細を図示の実施例によって説明す
る。
(Examples) The details of the present invention will be described below with reference to illustrated examples.

第1図は本発明の第1の実施例方法に係わる半導体装
置の製造工程を示す断面図である。まず、第1図(a)
に示す如く、比抵抗6Ωcmのp型(100)Si基板11上にL
P−CVD法により400℃でSiH4とN2Oとの混合ガスを用い
て、0.8μmのSiO2膜12を形成し、続いて500ÅのTiN膜
(金属窒化物層)13を形成する。TiN膜13は200℃の基板
温度にて、TiのターゲットをN2とAr(50%ずつ)の混合
ガス中で圧力を5m Torrと設定し、スパッタ法により形
成した。
FIG. 1 is a sectional view showing a manufacturing process of a semiconductor device according to a first embodiment method of the present invention. First, FIG. 1 (a)
As shown in, L on a p-type (100) Si substrate 11 with a specific resistance of 6 Ωcm
A 0.8 μm SiO 2 film 12 is formed by a P-CVD method at 400 ° C. using a mixed gas of SiH 4 and N 2 O, and then a 500 Å TiN film (metal nitride layer) 13 is formed. The TiN film 13 was formed by sputtering at a substrate temperature of 200 ° C., a Ti target was set to 5 m Torr in a mixed gas of N 2 and Ar (50% each).

次いで、LP−CVD法により水素(H2),モノシラン(S
iH4)及び6弗化タングステン(WF6)の混合ガスを用
い、H2を0.173Torr,SiH4を0.013Torr,WF6を0.065Torrの
各分圧に保持し、380℃の基板温度で、第1図(b)に
示す如くTiN膜13上にW膜(金属膜)14を0.2μm形成す
る。このとき、堆積時間は2分40秒であった。その後、
第1図(c)に示す如く、通常のリソグラフィと反応性
イオンエッチング(RIE)を用いて、配線パターンを加
工する。
Next, hydrogen (H 2 ), monosilane (S
iH 4 ) and tungsten hexafluoride (WF 6 ) mixed gas, H 2 is kept at 0.173 Torr, SiH 4 is kept at 0.013 Torr, and WF 6 is kept at 0.065 Torr, and the substrate temperature is 380 ° C. As shown in FIG. 1B, a W film (metal film) 14 having a thickness of 0.2 μm is formed on the TiN film 13. At this time, the deposition time was 2 minutes and 40 seconds. afterwards,
As shown in FIG. 1 (c), the wiring pattern is processed using ordinary lithography and reactive ion etching (RIE).

なお、上記CVD法の実施に際しては、第2図に示す如
きコールドウォール型CVD装置を用い、反応炉21内に収
容されるサセプタ22に複数の基板23を配置し、ヒータ24
により基板を加熱すると共に、反応炉21内に所定のガス
を導入してW膜やSiO2膜等の成長を行った。
When performing the above-mentioned CVD method, a cold wall type CVD apparatus as shown in FIG. 2 is used, a plurality of substrates 23 are arranged in a susceptor 22 housed in a reaction furnace 21, and a heater 24 is used.
The substrate was heated by the above method and a predetermined gas was introduced into the reaction furnace 21 to grow a W film, a SiO 2 film and the like.

ここで、W膜を成長する際に用いたSiH4の添加量は0.
013Torrであったが、このときにW膜中に含まれるSiの
量はSIMS分析により1.3〜1.8%程度であった。また、Si
H4の添加量に対してW膜の成長速度をプロットすると、
第3図のようになる。SiH4添加なしの場合0〜48Å/min
であり、0.013TorrのSiH4分圧では750Å/min、0.026Tor
rでは1400Å/minとなり、成長速度の安定性は飛躍的に
向上した。また、下地がWの場合はSiH4の添加なしで
も、200Å/minと安定した成長速度であった。
Here, the addition amount of SiH 4 used for growing the W film is 0.
Although it was 013 Torr, the amount of Si contained in the W film at this time was about 1.3 to 1.8% by SIMS analysis. Also, Si
When the growth rate of the W film is plotted against the amount of H 4 added,
It looks like Figure 3. 0 to 48Å / min without addition of SiH 4
And 0.013 Torr SiH 4 partial pressure is 750 Å / min, 0.026 Tor
At r, it was 1400Å / min, and the stability of the growth rate was dramatically improved. Further, when the underlayer was W, the growth rate was stable at 200 Å / min even without the addition of SiH 4 .

かくして本実施例方法によれば、W膜の形成の際にCV
D法で用いるガスとして、WF6とH2との混合ガスにSiH4
添加することにより、つまりキャリアガスとしてのH2
SiH4を添加することにより、TiN膜13上に十分速い速度
で再現性良くW膜14を成長することができる。ここで、
TiN膜13は下地SiO2膜12との密着性が良く、さらにTiN膜
13とW膜14との密着性は極めて良好である。従って、Si
O2膜12上に密着性良くW膜14を形成することができ、配
線パターンの形成に極めて有効である。また、従来工程
を大幅に変えることなく、ガスの種類を選択するのみの
で簡易に実現し得る等の利点もある。
Thus, according to the method of this example, the CV
As a gas used in the D method, SiH 4 is added to a mixed gas of WF 6 and H 2 , that is, H 2 as a carrier gas is added.
By adding SiH 4 , the W film 14 can be grown on the TiN film 13 at a sufficiently high speed and with good reproducibility. here,
The TiN film 13 has good adhesion to the underlying SiO 2 film 12, and the TiN film 13
The adhesion between 13 and the W film 14 is extremely good. Therefore, Si
The W film 14 can be formed on the O 2 film 12 with good adhesion, which is extremely effective for forming a wiring pattern. Further, there is an advantage that it can be easily realized by simply selecting the type of gas without significantly changing the conventional process.

第4図は本発明の第2の実施例方法を説明するための
工程断面図である。この実施例は深い開口部を有する下
地の上に開口部の穴埋めも兼ねた平坦化配線を形成する
例である。
FIG. 4 is a process sectional view for explaining a second embodiment method of the present invention. This embodiment is an example in which a flattening wiring which doubles as a hole is formed on a base having a deep opening.

まず、第4図(a)に示す如く、比抵抗6Ωcmのp型
(100)Si基板41の表面にヒ素(As)ドープによるn+層4
2を形成し、この上に約1.3μmのSiO2膜43をLP−CVD法
で形成する。続いて、RIEによりSiO2膜43の所望の位置
に直径0.5μmの開口部44を設ける。
First, as shown in FIG. 4 (a), an n + layer 4 by arsenic (As) doping was formed on the surface of a p-type (100) Si substrate 41 having a specific resistance of 6 Ωcm.
2 is formed, and a SiO 2 film 43 of about 1.3 μm is formed thereon by the LP-CVD method. Subsequently, an opening 44 having a diameter of 0.5 μm is provided at a desired position on the SiO 2 film 43 by RIE.

次いで、650℃のLP−CVD法により分圧0.1TorrでH
2を,分圧0.05TorrでTiCl4を,分圧0.06TorrでNH3を導
入し、第4図(b)に示す如く全面に約500ÅのTiN膜
(金属窒化物層)45を被着する。続いて、基板温度を40
0℃とし、分圧0.173TorrでH2を,分圧0.013TorrでSiH4
を,分圧0.065TorrでWF6を導入し、TiN膜45上に約300Å
のW膜(金属膜)46を堆積する。
Then, by the LP-CVD method at 650 ° C.
2 , TiCl 4 is introduced at a partial pressure of 0.05 Torr, and NH 3 is introduced at a partial pressure of 0.06 Torr, and a TiN film (metal nitride layer) 45 of about 500 Å is deposited on the entire surface as shown in FIG. 4 (b). . Then, set the substrate temperature to 40
H 2 at a partial pressure of 0.173 Torr and SiH 4 at a partial pressure of 0.013 Torr.
WF 6 was introduced at a partial pressure of 0.065 Torr, and about 300 Å on the TiN film 45.
Then, the W film (metal film) 46 is deposited.

次いで、分圧0.272TorrのH2と分圧0.03TorrのWF6を導
入して、第4図(c)に示す如く約2000ÅのW膜47を堆
積する。このとき、W膜47は下地がW膜46であることか
ら、SiH4の添加なしで再現性良く形成される。次いで、
第4図(d)に示す如く、RIE等によりW膜47,46及びTi
N膜45を選択エッチングして配線パターンを形成する。
Then, H 2 with a partial pressure of 0.272 Torr and WF 6 with a partial pressure of 0.03 Torr are introduced to deposit a W film 47 of about 2000 Å as shown in FIG. 4C. At this time, the W film 47 is formed with good reproducibility without adding SiH 4 because the underlying film is the W film 46. Then
As shown in FIG. 4 (d), W films 47, 46 and Ti are formed by RIE or the like.
The N film 45 is selectively etched to form a wiring pattern.

このように本実施例方法では、TiN上に最初SiH3を含
むH2とWF6を導入し、SiH4還元でW膜を成長させたの
ち、H2とWF6のみのH2還元でW膜を成長させている。2
段階成長としているのは、SiH4還元では成長速度が大き
いため、アスペクト比2.6の開口部では反応ガスの濃度
が不足して、開口部内の成長速度が平坦部より遅くなる
ため、より段差被覆性の優れたH2還元で補っている。即
ち、SiH4還元でTiN表面上でのW膜の安定な成長をさせ
てから、H2還元でW膜を厚膜化させている。H2還元を用
いた場合、TiN上に直接用いると、その表面状態により
0〜48Å/minと云う成長速度になるが、TiN上にW膜が
形成されていれば150Å/minと云う安定した成長速度が
得られる。従って、アスペクト比の大きな開口部44内に
W膜46,47を段差被覆性良く埋込むことができ、配線層
の形成に極めて有効である。
As described above, in the method of this embodiment, H 2 and WF 6 containing SiH 3 are first introduced onto TiN, a W film is grown by SiH 4 reduction, and then W is reduced by H 2 reduction of only H 2 and WF 6. The film is growing. Two
Since the growth rate is high in SiH 4 reduction, the reaction gas concentration is insufficient in the opening with an aspect ratio of 2.6, and the growth rate in the opening is slower than that in the flat portion, so that the step coverage is further enhanced. It is compensated by the excellent H 2 reduction of. That is, the W film is stably grown on the TiN surface by reduction with SiH 4 , and then the W film is thickened by reduction with H 2 . When H 2 reduction is used directly on TiN, the growth rate is 0 to 48 Å / min depending on the surface condition, but it is stable at 150 Å / min if the W film is formed on TiN. Growth rate is obtained. Therefore, the W films 46 and 47 can be embedded in the opening 44 having a large aspect ratio with good step coverage, which is extremely effective for forming a wiring layer.

第5図は本発明の第3の実施例方法を説明するための
工程断面図である。この実施例は、開口部の導体膜埋込
みに選択CVD法を用いた例である。
FIG. 5 is a process sectional view for explaining a third embodiment method of the present invention. This embodiment is an example in which the selective CVD method is used to fill the conductor film in the opening.

まず、第5図(a)に示す如く、比抵抗6Ωcmのp型
(100)Si基板51の表面にAsドープによるn+層52を形成
し、その上にスパッタ法でTiN膜を堆積し、700℃のNH3
雰囲気中で加熱して300ÅのTiSi2膜53及び1000ÅのTiN
膜(金属窒化物層)54を形成する。続いて、TiN膜54上
に厚さ1.3μmの絶縁膜55を形成する。この絶縁膜55
は、0.8μmの常圧CVD法で形成したSiO2膜に0.5μmのB
PSG膜を積層させた2層からなっている。続いて、絶縁
膜55に口径0.5μmの開口部56を形成する。
First, as shown in FIG. 5A, an n + layer 52 is formed by As doping on the surface of a p-type (100) Si substrate 51 having a specific resistance of 6 Ωcm, and a TiN film is deposited on the n + layer 52 by sputtering. 700 ° C NH 3
300 Å TiSi 2 film 53 and 1000 Å TiN heated in the atmosphere
A film (metal nitride layer) 54 is formed. Subsequently, an insulating film 55 having a thickness of 1.3 μm is formed on the TiN film 54. This insulating film 55
Is 0.5 μm of B on a SiO 2 film formed by 0.8 μm atmospheric pressure CVD method.
It consists of two layers of PSG films. Then, an opening 56 having a diameter of 0.5 μm is formed in the insulating film 55.

次いで、400℃の基板温度で、分圧0.173TorrのH2と0.
013TorrのSiH4及び0.065TorrのWF6を導入したCVD反応炉
内にて5分間の堆積を行うことにより、第5図(b)に
示す如くW膜(金属膜)57を開口部56内に選択的に形成
する。なお、このとき、平坦部の絶縁膜上にはW膜が成
長しないのと、底からの成長のため段差被覆性は問題と
ならない。
Then, at a substrate temperature of 400 ° C., H 2 with a partial pressure of 0.173 Torr and 0.
By depositing SiH 4 of 013 Torr and WF 6 of 0.065 Torr for 5 minutes in a CVD reaction furnace, a W film (metal film) 57 is formed in the opening 56 as shown in FIG. 5B. Selectively formed. At this time, since the W film does not grow on the insulating film in the flat portion and the growth from the bottom, the step coverage does not matter.

第6図は本発明の第4の実施例方法を説明するための
工程断面図である。この実施例は、金属膜とSi基板との
反応を確実に防止するために、これらの間の金属窒化膜
を窒素過剰としたものである。
FIG. 6 is a process sectional view for explaining the method of the fourth embodiment of the present invention. In this embodiment, in order to reliably prevent the reaction between the metal film and the Si substrate, the metal nitride film between them is made to have excess nitrogen.

まず、第6図(a)に示す如く、比抵抗4〜6Ωcmの
p型(100)Si基板61に約6000Åの素子分離用酸化膜62
を形成する。続いて、素子形成領域の一部にAsを50KeV
で2×1015cm-2イオン注入し、950℃,60分の熱処理を行
い、n+型拡散層63を形成した。次いで、第6図(b)に
示す如く、LP−CVD法で全面に約0.3μmのSiO2膜64を形
成し、約7000〜8000Åの寸法のコンタクトホール64を開
口した。また、コンタクト部に再度Asを30KeVで1×10
15cm-2イオン注入し、1000℃で15秒の熱処理を行い、n+
層63′を形成した。
First, as shown in FIG. 6 (a), a device isolation oxide film 62 of about 6000Å is formed on a p-type (100) Si substrate 61 having a specific resistance of 4 to 6 Ωcm.
To form. Then, 50 KeV of As is applied to part of the element formation region.
2 × 10 15 cm −2 ions were implanted at 950 ° C. for 60 minutes to form an n + type diffusion layer 63. Next, as shown in FIG. 6B, a SiO 2 film 64 of about 0.3 μm was formed on the entire surface by the LP-CVD method, and a contact hole 64 having a size of about 7,000 to 8,000 Å was opened. Moreover, As is again applied to the contact part at 30 KeV and 1 × 10.
Ion-implant 15 cm -2 , heat treatment at 1000 ℃ for 15 seconds, n +
A layer 63 'was formed.

次いで、高真空のスパッタ装置内にて第6図(b)に
示す基板上に、100ÅのTi膜をアルゴンでスパッタ堆積
し、その後窒素とアルゴンとの混合ガス雰囲気中(圧力
5×10-3Torr)でTiターゲットをスパッタすることによ
り、第6図(c)に示す如く全面に1000ÅのTiNX膜(金
属窒化物層)66を形成する。このとき、xは1よりも大
とした。次いで、10%水素+窒素混合ガス中にて700℃,
30分の熱処理により100ÅのTiを全てTiSi2に変えた後、
第6図(d)に示す如く全面に0.6μmのAl膜(金属
膜)67を堆積する。その後、Al膜67をパターン加工して
10%水素+窒素混合ガス中で450℃30分のシンターを行
う。
Next, a 100 Å Ti film is sputter-deposited with argon on the substrate shown in FIG. 6 (b) in a high-vacuum sputtering apparatus, and then in a mixed gas atmosphere of nitrogen and argon (pressure 5 × 10 −3). A Ti target is sputtered with Torr) to form a 1000Å TiN X film (metal nitride layer) 66 on the entire surface as shown in FIG. 6 (c). At this time, x was set to be larger than 1. Next, in a 10% hydrogen + nitrogen mixed gas, 700 ° C,
After changing all 100 Å Ti to TiSi 2 by heat treatment for 30 minutes,
As shown in FIG. 6 (d), a 0.6 μm Al film (metal film) 67 is deposited on the entire surface. After that, pattern the Al film 67
Sinter at 450 ° C for 30 minutes in 10% hydrogen + nitrogen mixed gas.

この実施例では、第7図に示す如く、TiNX膜66のN/Ti
比が1以下(x≧1)の場合と比べ、0.2μmの接合リ
ーク電流を著しく低減することができる。200×500μm2
の接合面積に対し、N/Ti比が0.9以下の場合、10-8〜10
-7A(電圧5V印加時)であるのに対し、N/Ti比が1.1では
10−11A、1.2以上では10−13AとAl/Si反応を抑制した結
果、接合リーク特性の著しい改善が見られた。
In this embodiment, as shown in FIG. 7, the N / Ti of the TiN X film 66 is
Compared with the case where the ratio is 1 or less (x ≧ 1), the junction leakage current of 0.2 μm can be significantly reduced. 200 × 500 μm 2
When the N / Ti ratio is 0.9 or less with respect to the joining area of 10 -8 to 10
-7 A (when voltage 5 V is applied), while N / Ti ratio is 1.1
10- 11 A, at least 1.2 result of inhibited 10- 13 A and Al / Si reaction, significant improvement of the junction leakage characteristics were observed.

また、同一手法でAlの代りにWを用いた場合、950℃
でのWのシリサイド化速度は、N/Ti比が1ではW厚換算
にして10Å/minであるのに対し、N/Ti比が1.2では0.2〜
0.5Å/minと低下し、反応障壁効果が著しく向上した。
When W is used instead of Al in the same method, 950 ° C
The silicidation rate of W is 10 Å / min in terms of W thickness when the N / Ti ratio is 1, whereas it is 0.2- when the N / Ti ratio is 1.2.
It decreased to 0.5Å / min, and the reaction barrier effect was significantly improved.

かくして本実施例方法によれば、下地Si基板61と配線
層となるAl膜67との間に介在させるTiN膜66を窒素過剰
とすることにより、Al膜67との界面及びTiN膜66中での
粒界におけるAl若しくはSiの拡散を抑制し、Al/Si構造
の熱的安定性をより高温まで保持することができる。つ
まり、TiN膜66の反応障壁効果を高めることができ、良
好なコンタクト特性及び良好なpn接合特性を得ることが
できる。従って、低抵抗配線を信頼性良く形成すること
ができ、半導体装置の高密度化及び高集積化等にも有効
である。
Thus, according to the method of this example, the TiN film 66 interposed between the underlying Si substrate 61 and the Al film 67 to be the wiring layer is made to have excess nitrogen, so that the interface with the Al film 67 and the TiN film 66 are It is possible to suppress the diffusion of Al or Si at the grain boundaries of Al and maintain the thermal stability of the Al / Si structure up to a higher temperature. That is, the reaction barrier effect of the TiN film 66 can be enhanced, and good contact characteristics and good pn junction characteristics can be obtained. Therefore, the low resistance wiring can be formed with high reliability, which is also effective for increasing the density and integration of the semiconductor device.

なお、本発明は上述した各実施例方法に限定されるも
のではない。例えば、第1〜第3の実施例において、金
属窒化物層はTiNに限るものではなく、Zr,Hf,Nb,Ta,Mo,
W等の窒化物であってもよい。さらい、金属膜形成のた
めの金属ハロゲン化合物ガスとしては、WF6の代りにMoF
6を用いることが可能である。また、金属窒化物層と下
地基板との間に配置する金属膜としては、TiSi2の代り
に他の金属の硅化物、Al,W等の金属単体を用いることも
可能である。また、水素−硅素化合物はSiH4以外に、Si
H6,SiH8を用いてもよい。さらに、水素−硅素化合物の
添加量は、仕様に応じて適宜変速可能である。
The present invention is not limited to the method of each of the embodiments described above. For example, in the first to third embodiments, the metal nitride layer is not limited to TiN, but Zr, Hf, Nb, Ta, Mo,
It may be a nitride such as W. As a metal halide gas for forming a metal film, MoF is used instead of WF 6.
It is possible to use 6 . Further, as the metal film to be arranged between the metal nitride layer and the base substrate, it is possible to use a silicide of another metal or a simple metal such as Al or W instead of TiSi 2 . In addition to SiH 4 , hydrogen-silicon compounds are
H 6 or SiH 8 may be used. Further, the addition amount of the hydrogen-silicon compound can be appropriately changed according to the specifications.

また、第4の実施例において、金属膜はAlやW等に限
るものではなく、Cu,Ag,Au,Pt,Pd,Ni,Mo又はCrを主体と
する金属であってもよい。さらに、金属窒化物層の金属
はTiに限らず、Ti,Zr,Hf,Ta又はNbを主体とする金属で
あればよい。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
Further, in the fourth embodiment, the metal film is not limited to Al, W, etc., but may be a metal mainly composed of Cu, Ag, Au, Pt, Pd, Ni, Mo or Cr. Further, the metal of the metal nitride layer is not limited to Ti, and may be any metal mainly composed of Ti, Zr, Hf, Ta or Nb. In addition, various modifications can be made without departing from the scope of the present invention.

[発明の効果] 以上詳述したように本発明によれば、CVD法におい
て、金属ハロゲン化合物ガスと硅素−水素化合物ガスを
含有する水素ガスとの混合ガスを用いることにより、金
属窒化物層上に低抵抗金属膜を再現性良く短時間で、且
つ段差被覆性良く形成することができる。従って、配線
層の信頼性向上及び半導体装置のスループット向上をは
かり得る。また、金属窒化物層を窒素過剰に形成するこ
とにより、金属膜と下地基板との反応を確実に防止する
ことができ、信頼性の高い金属/Siコンタクトを実現す
ることができ、その有用性は絶大である。
[Effects of the Invention] As described in detail above, according to the present invention, by using a mixed gas of a metal halogen compound gas and a hydrogen gas containing a silicon-hydrogen compound gas in the CVD method, In addition, a low resistance metal film can be formed with good reproducibility in a short time and with good step coverage. Therefore, the reliability of the wiring layer and the throughput of the semiconductor device can be improved. Further, by forming the metal nitride layer in excess of nitrogen, it is possible to reliably prevent the reaction between the metal film and the underlying substrate, and it is possible to realize a highly reliable metal / Si contact. Is immense.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例方法に係わる半導体装置
の製造工程を示す断面図、第2図は上記実施例に用いた
CVD装置を示す概略構成図、第3図はSiH4添加によるW
膜堆積速度の変化を示す特性図、第4図は第2の実施例
方法を説明するための工程断面図、第5図は第3の実施
例方法を説明するための工程断面図、第6図は第4の実
施例方法を説明するための工程断面図、第7図はN/Ti比
に対する接合リーク電流の変化を示す特性図である。 11,41,51……Si基板、12,43,55……SiO2膜(絶縁膜)、
13,45,54……TiN膜(金属窒化物層)、14,46,47,57……
W膜(金属膜)、42,52……n+層、44,56……開口部、53
……TiSi2膜。
FIG. 1 is a sectional view showing a manufacturing process of a semiconductor device according to a first embodiment method of the present invention, and FIG. 2 is used in the above embodiment.
Schematic diagram showing the CVD device, Fig. 3 shows W by adding SiH 4
FIG. 4 is a characteristic view showing changes in the film deposition rate, FIG. 4 is a process sectional view for explaining the second embodiment method, FIG. 5 is a process sectional view for explaining the third embodiment method, and FIG. FIG. 7 is a process sectional view for explaining the method of the fourth embodiment, and FIG. 7 is a characteristic diagram showing a change in junction leak current with respect to the N / Ti ratio. 11,41,51 …… Si substrate, 12,43,55 …… SiO 2 film (insulating film),
13,45,54 …… TiN film (metal nitride layer), 14,46,47,57 ……
W film (metal film), 42,52 …… n + layer, 44,56 …… Opening part, 53
...... TiSi 2 film.

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に金属窒化物層を介して金属
膜を形成する工程を含む半導体装置の製造方法におい
て、金属ハロゲン化合物ガスと硅素−水素化合物ガスを
含有する水素ガスとの混合ガスを用いた化学気相成長法
によって、前記金属膜を前記金属窒化物層上に堆積する
ことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device including a step of forming a metal film on a semiconductor substrate via a metal nitride layer, wherein a mixed gas of a metal halogen compound gas and a hydrogen gas containing a silicon-hydrogen compound gas is used. A method of manufacturing a semiconductor device, comprising depositing the metal film on the metal nitride layer by a chemical vapor deposition method using.
【請求項2】前記金属窒化物層の金属は、Ti,Zr,Hf,Nb,
Ta,Mo又はWであることを特徴とする特許請求の範囲第
1項記載の半導体装置の製造方法。
2. The metal of the metal nitride layer is Ti, Zr, Hf, Nb,
The method for manufacturing a semiconductor device according to claim 1, wherein the method is Ta, Mo or W.
【請求項3】前記金属ハロゲン化合物ガスは、WF6又はM
oF6であることを特徴とする特許請求の範囲第1項記載
の半導体装置の製造方法。
3. The metal halogen compound gas is WF 6 or M
The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is oF 6 .
【請求項4】前記硅素−水素化合物ガスは、SiH4,Si2H6
又はSi3H8であることを特徴とする特許請求の範囲第1
項記載の半導体装置の製造方法。
4. The silicon-hydrogen compound gas is SiH 4 , Si 2 H 6
Alternatively, it is Si 3 H 8;
A method of manufacturing a semiconductor device according to the item.
【請求項5】前記半導体基板は、その表面に拡散層,金
属膜又は絶縁膜が形成されていることを特徴とする特許
請求の範囲第1項記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein a diffusion layer, a metal film or an insulating film is formed on the surface of the semiconductor substrate.
【請求項6】半導体基板上に金属窒化物層を介して金属
膜を形成する工程を含む半導体装置の製造方法におい
て、前記金属窒化物層をその初期平均組成が該金属窒化
物の金属−窒素間で形成される最も窒素成分の多い金属
窒化物よりも窒素成分が過剰となるように形成したこと
を特徴とする半導体装置の製造方法。
6. A method of manufacturing a semiconductor device, comprising the step of forming a metal film on a semiconductor substrate via a metal nitride layer, wherein the metal nitride of the metal nitride layer has an initial average composition of the metal-nitrogen. A method for manufacturing a semiconductor device, characterized in that the nitrogen component is formed so as to be in excess of the metal nitride having the largest nitrogen component formed between the two.
【請求項7】前記金属膜は、前記金属窒化物層の金属と
比べて窒化に伴う自由エネルギーの低下が小さいことを
特徴とする特許請求の範囲第6項記載の半導体装置の製
造方法。
7. The method of manufacturing a semiconductor device according to claim 6, wherein the metal film has a smaller decrease in free energy due to nitriding than the metal of the metal nitride layer.
【請求項8】前記金属膜は、Al,Cu,Ag,Au,Pt,Pd,Ni,W,M
o又はCrを主体とする金属であることを特徴とする特許
請求の範囲第6項記載の半導体装置の製造方法。
8. The metal film is made of Al, Cu, Ag, Au, Pt, Pd, Ni, W, M.
7. The method for manufacturing a semiconductor device according to claim 6, wherein the metal is mainly o or Cr.
【請求項9】前記金属窒化物層の金属は、Ti,Zr,Hf,Ta
又はNbを主体とする金属であることを特徴とする特許請
求の範囲第6項記載の半導体装置の製造方法。
9. The metal of the metal nitride layer is Ti, Zr, Hf, Ta.
7. A method of manufacturing a semiconductor device according to claim 6, wherein the metal is mainly composed of Nb.
JP62104520A 1987-04-30 1987-04-30 Method for manufacturing semiconductor device Expired - Lifetime JP2542617B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62104520A JP2542617B2 (en) 1987-04-30 1987-04-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62104520A JP2542617B2 (en) 1987-04-30 1987-04-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS63272049A JPS63272049A (en) 1988-11-09
JP2542617B2 true JP2542617B2 (en) 1996-10-09

Family

ID=14382767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62104520A Expired - Lifetime JP2542617B2 (en) 1987-04-30 1987-04-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2542617B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841439B2 (en) * 1989-03-24 1998-12-24 富士通株式会社 Method for manufacturing semiconductor device
US5028565A (en) * 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
TW457703B (en) * 1998-08-31 2001-10-01 Siemens Ag Micro-electronic structure, method for its production and its application in a memory-cell
JP3332909B2 (en) 2000-10-30 2002-10-07 松下電器産業株式会社 Gate electrode structure, method for forming the same, and method for forming electrode structure
US10622221B2 (en) * 2017-12-14 2020-04-14 Applied Materials, Inc. Methods of etching metal oxides with less etch residue

Also Published As

Publication number Publication date
JPS63272049A (en) 1988-11-09

Similar Documents

Publication Publication Date Title
US5525543A (en) Method of making a semiconductor device using a titanium-rich silicide film
JP3132750B2 (en) Multilayer structure, semiconductor structure, capacitor of semiconductor device, method of preventing oxidation of silicon structure, and method of preventing diffusion of dopant
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
US5733816A (en) Method for depositing a tungsten layer on silicon
JP3049487B2 (en) Metal wiring structure and method of forming the same
US5723362A (en) Method of forming interconnection
JPH05102078A (en) Method for forming two layers on silicon substrate and method for forming packing material for contact region on silicon substrate
JPH08316321A (en) Formation of diffusion barrier film of semiconductor device
JPH05190493A (en) Method of forming tin barrier layer selectively having (111) crystal orientation
US5795796A (en) Method of fabricating metal line structure
JP2542617B2 (en) Method for manufacturing semiconductor device
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
KR20050106863A (en) Method for manufacturing semiconductor device having diffusion barrier
JPH0653165A (en) Method of forming metal plug
JP3328358B2 (en) Method for manufacturing semiconductor device
JPH09102469A (en) Manufacture of semiconductor device
JP2660072B2 (en) Contact formation method
KR19990006062A (en) Bit line of semiconductor device and manufacturing method thereof
JP2733396B2 (en) Method for manufacturing semiconductor device
JP2803676B2 (en) Method for manufacturing semiconductor device
JPH0582968B2 (en)
JPH0629241A (en) Manufacture of semiconductor device
JPH1167686A (en) Manufacture of semiconductor element
JPH0410412A (en) Semiconductor device and its manufacture
JPH04290425A (en) Formation of heat-resisting wiring

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070725

Year of fee payment: 11