JPH1167686A - Manufacture of semiconductor element - Google Patents

Manufacture of semiconductor element

Info

Publication number
JPH1167686A
JPH1167686A JP21956497A JP21956497A JPH1167686A JP H1167686 A JPH1167686 A JP H1167686A JP 21956497 A JP21956497 A JP 21956497A JP 21956497 A JP21956497 A JP 21956497A JP H1167686 A JPH1167686 A JP H1167686A
Authority
JP
Japan
Prior art keywords
layer
titanium nitride
forming
nitride layer
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21956497A
Other languages
Japanese (ja)
Inventor
Kaori Tai
香織 田井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP21956497A priority Critical patent/JPH1167686A/en
Publication of JPH1167686A publication Critical patent/JPH1167686A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacture method which can inexpensively manufacture a semiconductor element having an adhered layer, where contact resistance does not increase or a diffusion layer is not damaged, even if high temperature heat treatment is executed in a short time. SOLUTION: A titanium nitride layer constituting the adhered layer is set to be a stack structure of first to third titanium nitride layers 104-106, and a second film forming condition used for forming the second titanium nitride layer 105 is made different from a first film-forming condition used for forming the first and third titanium nitride layers 104 and 106. Thus, the grain of the second titanium nitride layer 105 is made smaller than the grain of the first (third) titanium nitride layer 104. Since the titanium nitride layer, where the grains discontinuously grow, is formed only by temporarily changing the film forming condition, the semiconductor element having such a characteristic can inexpensively be manufactured in a short time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に、配線(例えば、ビットライン)の形
成にCVD(Chemical Vapor Deposition)法を用いる半
導体素子の製造方法に関する。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device using a CVD (Chemical Vapor Deposition) method for forming a wiring (for example, a bit line).

【0002】[0002]

【従来の技術】現在、ビットラインの形成には、ポリシ
リコンが広く用いられているが、ビットラインを、タン
グステン(W)を用いて形成すると、コンタクト抵抗並
びに配線抵抗が低減されるので、高速に動作する半導体
素子を製造することが出来る。また、Wを用いれば、N
型にドープされた領域とP型にドープされた領域とをつ
なぐことも可能となるので、Wを用いたビットライン形
成が注目されている。
2. Description of the Related Art At present, polysilicon is widely used for forming bit lines. However, if bit lines are formed using tungsten (W), contact resistance and wiring resistance are reduced, so that high-speed operation is performed. A semiconductor device that operates in a short time can be manufactured. Also, if W is used, N
Since it becomes possible to connect the region doped with P-type and the region doped with P-type, formation of a bit line using W has attracted attention.

【0003】Wによってビットラインを形成する場合、
コンタクトホール内にWを充填する必要があるため、C
VD法が用いられている。ただし、Wは、酸化膜との密
着性が悪いため、Wによってビットラインを形成する場
合、まず、密着層が形成され、その後、Wが堆積され
る。
When a bit line is formed by W,
Since it is necessary to fill W in the contact hole, C
The VD method is used. However, since W has poor adhesion to an oxide film, when a bit line is formed by W, an adhesion layer is formed first, and then W is deposited.

【0004】密着層の形成法としては、Ti(チタン)
膜、TiN(窒化チタン)膜をスパッタ法により形成
し、その後、N2、NH3雰囲気中でランプ加熱するとい
った方法が知られている。また、近年微細化が進み、コ
ンタクトホールのアスペクト比は増大する傾向にあるた
め、CVD法を用いて、アスペクト比の大きなコンタク
トホールの内面に、カバレージ良く、Ti膜、TiN膜
からなる密着層を形成する技術も開発されている。
As a method of forming the adhesion layer, Ti (titanium)
There is known a method in which a film and a TiN (titanium nitride) film are formed by a sputtering method, and thereafter, a lamp is heated in an atmosphere of N 2 and NH 3 . In addition, since the aspect ratio of a contact hole tends to increase in recent years as a result of miniaturization, an adhesion layer made of a Ti film and a TiN film with good coverage is provided on the inner surface of the contact hole having a large aspect ratio using a CVD method. Forming techniques have also been developed.

【0005】さて、半導体素子を製造する際には、配線
の形成後、キャパシタ等の形成のために、800℃程度
の温度での熱処理が必要となる場合がある。そのような
高温熱処理が行われると、密着層中を配線金属がSi側
に、あるいは、Siが配線金属側に拡散してしまうた
め、コンタクト抵抗が増大してしまうといった現象や、
拡散層が破壊されてしまうといった現象が生じていた。
When a semiconductor element is manufactured, a heat treatment at a temperature of about 800.degree. C. may be required after forming a wiring to form a capacitor and the like. When such a high-temperature heat treatment is performed, the wiring metal is diffused to the Si side or the Si is diffused to the wiring metal side in the adhesion layer, so that the contact resistance increases,
There has been a phenomenon that the diffusion layer is destroyed.

【0006】このような現象の発生を防止するための技
術として、第2541657号特許公報には、以下のよ
うな技術が開示されている。この技術では、Ti層が形
成された構造上に、まず、反応性スパッタにより約50
nm厚のTiN層が堆積される。次いで、そのTiN層
表層の酸化により界面層が形成され、その界面層上に反
応性スパッタにより約50nm厚のTiN層が堆積され
る。そして、このような手順で形成された、粒界が界面
層で不連続となった密着層上に、配線金属(Al)が堆
積されている。
As a technique for preventing the occurrence of such a phenomenon, Japanese Patent No. 2541657 discloses the following technique. In this technique, a reactive sputtering is first performed on a structure on which a Ti layer is formed, for about 50 minutes.
A nm thick TiN layer is deposited. Next, an interface layer is formed by oxidation of the surface layer of the TiN layer, and a TiN layer having a thickness of about 50 nm is deposited on the interface layer by reactive sputtering. Then, a wiring metal (Al) is deposited on the adhesion layer formed by such a procedure, in which the grain boundaries are discontinuous in the interface layer.

【0007】[0007]

【発明が解決しようとする課題】上記特許公報記載の技
術によって形成される密着層は、連続した粒界を持たな
いものとなるので、粒界に沿った拡散が生じにくいもの
となる。すなわち、上記のような手順で形成された密着
層を有する半導体素子は、高温で処理しても、コンタク
ト抵抗の増大や拡散層の破壊が生じにくいものとなる。
The adhesion layer formed by the technique described in the above-mentioned patent publication does not have a continuous grain boundary, so that diffusion along the grain boundary hardly occurs. That is, the semiconductor element having the adhesion layer formed by the above-described procedure is less likely to cause an increase in contact resistance and breakage of the diffusion layer even when processed at a high temperature.

【0008】しかしながら、上記特許公報記載の技術で
は、TiN層を形成した試料を、少量の酸素が侵入し得
るように構成された反応管中で窒素ガスを流しながら熱
処理することによって、界面層の形成が行われていた。
このため、密着層を形成するのに必要とされる時間が長
いという問題があった。
However, according to the technique described in the above-mentioned patent publication, a sample on which a TiN layer is formed is heat-treated while flowing a nitrogen gas in a reaction tube configured to allow a small amount of oxygen to penetrate, so that an interface layer is formed. Formation was taking place.
For this reason, there is a problem that the time required for forming the adhesion layer is long.

【0009】そこで、本発明の課題は、高温熱処理が行
われても、コンタクト抵抗の増大や拡散層の破壊が生じ
てしまうことがない半導体素子を、短時間、低コストで
製造できる製造方法であって、微細なコンタクトホール
を有する半導体素子が製造できる製造方法提供すること
にある。
It is an object of the present invention to provide a method for manufacturing a semiconductor device which does not cause an increase in contact resistance or breakage of a diffusion layer even when high-temperature heat treatment is performed, in a short time and at low cost. It is another object of the present invention to provide a manufacturing method capable of manufacturing a semiconductor device having a fine contact hole.

【0010】[0010]

【課題を解決するための手段】本発明の第1の半導体素
子の製造方法では、(イ)コンタクトホールが開口され
た半導体素子基板に、拡散層と接した部分がシリサイド
化したチタン層を形成するチタン層形成工程と、(ロ)
このチタン層形成工程により形成されたチタン層上に、
第1成膜条件を用いた化学気相成長法により第1の窒化
チタン層を形成する第1窒化チタン層形成工程と、
(ハ)この第1窒化チタン層形成工程により形成された
第1の窒化チタン層上に、第1成膜条件とは異なる第2
成膜条件を用いた化学気相成長法により第1の窒化チタ
ン層よりも小さなグレインを有する第2の窒化チタン層
を形成する第2窒化チタン層形成工程と、(ニ)この第
2窒化チタン層形成工程により形成された第2の窒化チ
タン層上に、第1成膜条件を用いた化学気相成長法によ
り第3の窒化チタン層を形成する第3窒化チタン層形成
工程と、(ホ)この第3窒化チタン層形成工程により形
成された第3の窒化チタン層上に、配線用の金属層を形
成する配線金属層形成工程とが用いられる。
According to a first method of manufacturing a semiconductor device of the present invention, (a) a titanium layer having a silicide portion in contact with a diffusion layer is formed on a semiconductor device substrate having a contact hole. Forming titanium layer and (b)
On the titanium layer formed by this titanium layer forming step,
A first titanium nitride layer forming step of forming a first titanium nitride layer by a chemical vapor deposition method using a first film forming condition;
(C) On the first titanium nitride layer formed in the first titanium nitride layer forming step, a second titanium nitride layer different from the first film forming condition is formed.
A second titanium nitride layer forming step of forming a second titanium nitride layer having smaller grains than the first titanium nitride layer by a chemical vapor deposition method using film forming conditions; and (d) the second titanium nitride layer A third titanium nitride layer forming step of forming a third titanium nitride layer on the second titanium nitride layer formed by the layer forming step by a chemical vapor deposition method using the first film formation condition; A wiring metal layer forming step of forming a wiring metal layer on the third titanium nitride layer formed in the third titanium nitride layer forming step is used.

【0011】すなわち、第1の半導体素子の製造方法で
は、密着層を構成する窒化チタン層を、第1ないし第3
の窒化チタン層の積層構造とし、第2の窒化チタン層の
形成時に用いる第2成膜条件を、第1、第3の窒化チタ
ン層の形成時に用いる第1成膜条件とは異なるものとす
ることによって、第2の窒化チタン層のグレインが、第
1(および第3)の窒化チタン層のグレインよりも小さ
くなるようにする。この製造方法によれば、成膜条件を
一時的に変更するだけで、グレインが不連続に成長した
窒化チタン層を形成できるので、高温熱処理が行われて
も、コンタクト抵抗の増大や拡散層の破壊が生じてしま
うことがない密着層を有する半導体素子を、短時間、低
コストで製造できることになる。
That is, in the first method of manufacturing a semiconductor device, the titanium nitride layer forming the adhesion layer is formed by the first to third steps.
And the second film forming condition used for forming the second titanium nitride layer is different from the first film forming condition used for forming the first and third titanium nitride layers. This ensures that the grains of the second titanium nitride layer are smaller than the grains of the first (and third) titanium nitride layer. According to this manufacturing method, a titanium nitride layer in which grains are grown discontinuously can be formed only by temporarily changing the film forming conditions. A semiconductor element having an adhesive layer that does not cause destruction can be manufactured in a short time and at low cost.

【0012】なお、第1ないし第3窒化チタン膜形成工
程を、共に、TiCl4、NH3、N 2ガスを用いた化学
気相成長法により窒化チタン膜を形成する工程とした場
合、例えば、TiCl4ガス流量を除く条件は第1成膜
条件の条件と同じであり、TiCl4ガス流量が第1成
膜条件の流量よりも小さい第2成膜条件を用いれば、第
2の窒化チタン層のグレインが、第1(および第3)の
窒化チタン層のグレインよりも小さくなるようにするこ
とが出来る。
The first to third titanium nitride film forming processes
The process, together, TiClFour, NHThree, N TwoChemistry using gas
A process for forming a titanium nitride film by vapor phase epitaxy
If, for example, TiClFourThe conditions except for the gas flow rate are the first film formation
Same as the condition of TiClFourGas flow rate is the first
If the second film forming condition smaller than the flow rate of the film condition is used, the second
The grains of the second titanium nitride layer are the first (and third)
Make it smaller than the grain of the titanium nitride layer.
Can be.

【0013】本発明の第2の半導体素子の製造方法で
は、(イ)コンタクトホールが開口された半導体素子基
板に、拡散層と接した部分がシリサイド化したチタン層
を形成するチタン層形成工程と、(ロ)このチタン層形
成工程により形成されたチタン層上に、第1成膜条件を
用いた化学気相成長法により第1の窒化チタン層を形成
する第1窒化チタン層形成工程と、(ハ)この第1窒化
チタン層形成工程により形成された第1の窒化チタン層
をプラズマ処理することによって、第1の窒化チタン膜
の表層を改質する改質工程と、(ニ)この改質工程によ
り表層が改質された第1の窒化チタン層上に、第1成膜
条件を用いた化学気相成長法により第2の窒化チタン層
を形成する第2窒化チタン層形成工程と、(ホ)この第
2窒化チタン層形成工程により形成された第2の窒化チ
タン層上に、配線用の金属層を形成する配線金属層形成
工程とが用いられる。
According to the second method of manufacturing a semiconductor device of the present invention, (a) a titanium layer forming step of forming a titanium layer in which a portion in contact with a diffusion layer is silicided on a semiconductor device substrate having a contact hole formed therein; (B) forming a first titanium nitride layer on the titanium layer formed by the titanium layer forming step by a chemical vapor deposition method using a first film forming condition; (C) a plasma treatment of the first titanium nitride layer formed in the first titanium nitride layer forming step, thereby modifying a surface layer of the first titanium nitride film; A second titanium nitride layer forming a second titanium nitride layer by a chemical vapor deposition method using a first film forming condition on the first titanium nitride layer whose surface layer has been modified by the quality process; (E) Formation of this second titanium nitride layer A second titanium nitride layer formed by degree, and the wiring metal layer forming step of forming a metal layer for wiring is used.

【0014】すなわち、第2の半導体素子の製造方法で
は、密着層を構成する窒化チタン層を形成する際に、ま
ず、第1の窒化チタン層を形成し、次いで、その第1の
窒化チタン層の表層をプラズマを利用した処理により改
質する。そして、表層が改質された第1の窒化チタン層
上に第2の窒化チタン層を形成することによって、密着
層を完成させる。この製造方法によれば、改質工程の実
行に必要とされる時間が僅かなものであるため、短時間
でグレインが不連続に成長した窒化チタン層を形成でき
ることになる。従って、本製造方法によれば、高温熱処
理が行われても、コンタクト抵抗の増大や拡散層の破壊
が生じてしまうことがない密着層を有する半導体素子
を、短時間、低コストで製造できることになる。
That is, according to the second method for manufacturing a semiconductor device, when forming the titanium nitride layer constituting the adhesion layer, first, the first titanium nitride layer is formed, and then the first titanium nitride layer is formed. Is modified by a treatment using plasma. Then, an adhesion layer is completed by forming a second titanium nitride layer on the first titanium nitride layer whose surface layer has been modified. According to this manufacturing method, since the time required for executing the reforming step is short, it is possible to form a titanium nitride layer in which grains are discontinuously grown in a short time. Therefore, according to the present manufacturing method, it is possible to manufacture a semiconductor element having an adhesion layer that does not cause an increase in contact resistance or breakage of a diffusion layer even when high-temperature heat treatment is performed, in a short time and at low cost. Become.

【0015】また、第1窒化チタン層形成工程と改質工
程と第2窒化チタン層形成工程が、同一のチャンバー内
で連続的に行われるようにしておけば、上記のような特
性を備えた密着層を有する半導体素子を、より、短時
間、低コストで製造できることになる。
Further, if the first titanium nitride layer forming step, the modifying step, and the second titanium nitride layer forming step are successively performed in the same chamber, the above characteristics can be obtained. A semiconductor element having an adhesion layer can be manufactured in a shorter time and at lower cost.

【0016】なお、第2の半導体素子の製造方法では、
改質工程としては、アルゴンプラズマで第1の窒化チタ
ン層の表層を改質する工程や、窒素を含むガスのプラズ
マで第1の窒化チタン層の表層を改質する工程、酸素を
含むガスのプラズマで第1の窒化チタン層の表層を改質
する工程を採用することが出来る。酸素を含むガスのプ
ラズマを利用する改質工程を採用した場合には、第1の
窒化チタン層と第2の窒化チタン層との間に酸素を含む
層が存在することになる。従って、当該酸素によって配
線金属の拡散が抑制されることにもなるので、高温熱処
理に因るコンタクト抵抗の増大や拡散層の破壊がより生
じにくい密着層を有する半導体素子を製造できることに
もなる。
In the second method for manufacturing a semiconductor device,
As the reforming step, a step of reforming a surface layer of the first titanium nitride layer with argon plasma, a step of reforming a surface layer of the first titanium nitride layer with plasma of a gas containing nitrogen, and a step of reforming a gas containing oxygen A step of modifying the surface of the first titanium nitride layer with plasma can be employed. In the case where a reforming step using a plasma of a gas containing oxygen is employed, a layer containing oxygen exists between the first titanium nitride layer and the second titanium nitride layer. Therefore, the diffusion of the wiring metal is suppressed by the oxygen, so that it is possible to manufacture a semiconductor element having an adhesion layer in which the contact resistance is not increased due to the high-temperature heat treatment and the diffusion layer is hardly damaged.

【0017】また、配線金属層形成工程は、どのような
材料からなる金属層を、どのような方法で形成する工程
であっても良いが、実用上の観点から言えば、タングス
テンからなる金属層を化学気相成長法で形成する工程と
しておくことが望ましい。
The wiring metal layer forming step may be a step of forming a metal layer made of any material by any method. However, from a practical viewpoint, a metal layer made of tungsten is used. Is preferably formed by a chemical vapor deposition method.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して具体的に説明する。 <第1実施形態>第1実施形態では、図1(a)に示し
たように、拡散層と導通をとるためのコンタクトホール
を開口した基板101上に、まず、CVD法によりTi
層102を成膜する。このTi層102の成膜により、
コンタクトホール底部(Ti層と拡散層の境界部分)で
は、Ti層102の構成要素であるTiと、拡散層の構
成要素であるSiとが反応し、図示してあるように、T
iSi2層103が形成される。
Embodiments of the present invention will be specifically described below with reference to the drawings. <First Embodiment> In the first embodiment, as shown in FIG. 1 (a), first, a Ti layer is formed on a substrate 101 having a contact hole for conducting with a diffusion layer by CVD.
The layer 102 is formed. By forming the Ti layer 102,
At the bottom of the contact hole (boundary between the Ti layer and the diffusion layer), Ti, which is a component of the Ti layer 102, and Si, which is a component of the diffusion layer, react with each other, as shown in FIG.
An iSi 2 layer 103 is formed.

【0019】次いで、図1(b)に示したように、Ti
層102並びにTiSi2層103上に、3層のTiN
層を形成する。具体的には、まず、TiCl4、NH3
2ガスを用いたCVD法により、以下に記す第1成膜
条件で、5〜30nm厚のTiN層104を成膜する。
Next, as shown in FIG.
On the layer 102 and the TiSi 2 layer 103, three layers of TiN
Form a layer. Specifically, first, TiCl 4 , NH 3 ,
The TiN layer 104 having a thickness of 5 to 30 nm is formed by a CVD method using N 2 gas under the first film forming conditions described below.

【0020】第1成膜条件 成膜温度:630℃、 成膜圧力:20torr TiCl4流量:40sccm、NH3流量:60sccm、N2
流量:3000sccm 次いで、やはり、TiCl4、NH3、N2ガスを用いた
CVD法により、2〜5nm厚のTiN層105を成膜
する。ただし、この時には、TiN層104成膜時に用
いた条件とは異なる第2成膜条件を用いる。
First film forming conditions Film forming temperature: 630 ° C., film forming pressure: 20 torr TiCl 4 flow rate: 40 sccm, NH 3 flow rate: 60 sccm, N 2
Flow rate: 3000 sccm Next, a TiN layer 105 having a thickness of 2 to 5 nm is formed by the CVD method using TiCl 4 , NH 3 , and N 2 gas. However, at this time, a second film forming condition different from the condition used when forming the TiN layer 104 is used.

【0021】第2成膜条件 成膜温度:630℃、 成膜圧力:20torr TiCl4流量:4sccm、NH3流量:60sccm、N2
量:3000sccm すなわち、TiN層105は、TiCl4ガス流量を除
く条件は第1成膜条件のそれと同じであり、TiCl4
ガス流量が第1成膜条件の流量よりも小さい第2成膜条
件で形成される。
Second film forming condition Film forming temperature: 630 ° C., film forming pressure: 20 torr TiCl 4 flow rate: 4 sccm, NH 3 flow rate: 60 sccm, N 2 flow rate: 3000 sccm That is, the TiN layer 105 excludes the TiCl 4 gas flow rate. The conditions are the same as those of the first film forming condition, and TiCl 4
The film is formed under the second film forming condition in which the gas flow rate is smaller than the flow rate under the first film forming condition.

【0022】そして、TiN層104成膜時と同じ条件
で(すなわち、第1成膜条件で)、5〜30nm厚のC
VD−TiN層106を成膜する。このような手順で、
TiN層104〜106を形成した後、図1(c)に示
したように、CVD法によりW層107を成膜する。そ
して、ホトリソ、エッチングを行うことによって、W配
線を形成する。
Then, under the same conditions as when forming the TiN layer 104 (that is, under the first film forming conditions), a C film having a thickness of 5 to 30 nm is formed.
The VD-TiN layer 106 is formed. In such a procedure,
After forming the TiN layers 104 to 106, a W layer 107 is formed by a CVD method as shown in FIG. Then, W wiring is formed by photolithography and etching.

【0023】以上のような手順で半導体素子(配線)の
形成を行うと、TiN層105がTiN層104、10
6に比して微細なグレインを有することになる。その結
果として、TiN層106のグレインが、TiN層10
4のグレインと不連続となる。すなわち、TiN層10
4〜106からなる部分は、WあるいはSiが内部を拡
散しにくい構造を有することになる。従って、本手順に
よって形成された密着層を有する半導体素子は、この
後、キャパシタ等の形成のために高温熱処理が行われて
も、コンタクト抵抗の増大や、拡散層の破壊が生じてし
まうことがないものとなる。
When a semiconductor element (wiring) is formed according to the above procedure, the TiN layer 105 becomes
6 has finer grains. As a result, the grains of the TiN layer 106 are
It becomes discontinuous with a grain of 4. That is, the TiN layer 10
The portion composed of 4 to 106 has a structure in which W or Si does not easily diffuse inside. Therefore, even if a semiconductor element having an adhesion layer formed by this procedure is subjected to a high-temperature heat treatment for forming a capacitor or the like thereafter, the contact resistance may increase or the diffusion layer may be destroyed. Will not be.

【0024】なお、第1実施形態では、TiN層105
成膜時のTiCl4ガス流量を、TiN層104、10
6成膜時の流量と異なるものとすることによって、Ti
N層104、106よりも、微細なグレインを有するT
iN層105が形成されるようにしてあるが、例えば、
成膜圧力や、NH3、N2ガス流量などの他の条件を違え
ることによって、そのようなTiN層105が形成され
るようにしても良い。また、TiN層104、106の
成膜条件をも、上記した第1成膜条件とは異なるものと
しても良いことは当然である。ただし、第1実施形態の
ようにすれば、TiN層104〜106形成時に変更さ
れる条件は、TiCl4ガス流量のみとなるので、製造
工程を複雑なものとすることなく、半導体素子を形成で
きることになる。
In the first embodiment, the TiN layer 105
The flow rate of the TiCl 4 gas at the time of film formation is set to
6 By making the flow rate different from the flow rate during film formation, Ti
T having finer grains than the N layers 104 and 106
Although the iN layer 105 is formed, for example,
Such a TiN layer 105 may be formed by changing other conditions such as the film forming pressure and the flow rates of NH 3 and N 2 gas. Also, it goes without saying that the film forming conditions for the TiN layers 104 and 106 may be different from the first film forming conditions described above. However, according to the first embodiment, since the condition changed when forming the TiN layers 104 to 106 is only the TiCl 4 gas flow rate, the semiconductor element can be formed without complicating the manufacturing process. become.

【0025】また、第1実施形態では、TiN層を3層
形成しているが、さらに、第2成膜条件による成膜工
程、第1成膜条件による成膜工程を加えて、形成するT
iN層の数を増やしても良い。また、配線金属としてW
以外の材料を用いても良いことも当然である。
In the first embodiment, three TiN layers are formed. However, a film forming step under the second film forming condition and a film forming step under the first film forming condition are added to form a TiN layer.
The number of iN layers may be increased. In addition, W is used as a wiring metal.
Naturally, other materials may be used.

【0026】<第2実施形態>第2実施形態では、不連
続なグレインを有する密着層を形成するためにアルゴン
プラズマを利用する。
<Second Embodiment> In the second embodiment, argon plasma is used to form an adhesion layer having discontinuous grains.

【0027】具体的には、まず、図2(a)に示したよ
うに、拡散層との導通をとるためのコンタクトホールが
開口された基板201上に、Ti層202(並びにTi
Si 2層203)と、TiN層204とを形成する。な
お、Ti層202、TiN層204の形成手順(成膜方
法、条件、膜厚)は、第1実施形態においてTi層10
2、TiN層104の形成に用いた手順と同じものであ
る。よって、コンタクトホール底部には、TiS2層2
03が形成されている。
Specifically, first, as shown in FIG.
As described above, contact holes for establishing conduction with the diffusion layer
On the opened substrate 201, a Ti layer 202 (and a Ti layer
Si TwoA layer 203) and a TiN layer 204. What
The procedure for forming the Ti layer 202 and the TiN layer 204 (film formation method)
Method, conditions, and film thickness) of the Ti layer 10 in the first embodiment.
2. The same procedure as used for forming the TiN layer 104 is used.
You. Therefore, TiS is provided at the bottom of the contact hole.TwoLayer 2
03 is formed.

【0028】次いで、図2(b)に模式的に示したよう
に、TiN層204を形成したチャンバー内でアルゴン
プラズマをたて、TiN層204の表面にアルゴンイオ
ン(Ar+)を照射することによって、TiN層204
の表層に薄い(数nm厚の)アモルファスTiN層20
5を形成する。なお、本実施形態では、この処理時、成
膜温度を630℃、成膜圧力を1torr、Ar流量を30
00sccmとしたが、この処理の条件は、TiN層204
をアモルファス化できるものであればどのようなもので
あっても良い。
Next, as schematically shown in FIG. 2B, the surface of the TiN layer 204 is irradiated with argon ions (Ar + ) by applying argon plasma in a chamber in which the TiN layer 204 is formed. The TiN layer 204
Thin (several nm thick) amorphous TiN layer 20 on the surface layer of
5 is formed. In this embodiment, during this process, the film forming temperature is 630 ° C., the film forming pressure is 1 torr, and the Ar flow rate is 30.
The condition of this treatment is that the TiN layer 204
Any material can be used as long as it can be made amorphous.

【0029】そして、TiN層204成膜時と同じ条件
で(すなわち、第1実施形態で説明した第1成膜条件
で)、5〜30nm厚のTiN層206を成膜した後、
CVD法によりW層207を成膜することによって、図
2(c)に示した構造を得る。この後、ホトリソ、エッ
チングを行うことによって、W配線を形成する。
Then, after forming the TiN layer 206 having a thickness of 5 to 30 nm under the same conditions as when forming the TiN layer 204 (ie, under the first film forming conditions described in the first embodiment),
By forming the W layer 207 by the CVD method, the structure shown in FIG. 2C is obtained. Then, W wiring is formed by photolithography and etching.

【0030】以上のような手順で半導体素子(配線)の
形成を行うと、TiN層206がアモルファス状態のT
iN層205上に成長することになるので、TiN層2
06のグレインが、TiN層204のグレインと不連続
となる。すなわち、TiN層204、アモルファスTi
N層205、TiN層206からなる部分は、Wあるい
はSiが内部を拡散しにくい構造を有することになる。
このため、本手順によって形成された密着層を有する半
導体素子は、この後、キャパシタ等の形成のために高温
熱処理が行われても、コンタクト抵抗の増大や、拡散層
の破壊が生じてしまうことがないものとなる。そして、
本手順を用いれば、そのような密着層を同一チャンバー
内の連続した処理で形成できるので、高温熱処理が行わ
れても、コンタクト抵抗の増大や拡散層の破壊が生じて
しまうことがない密着層を有する半導体素子を、短時
間、低コストで製造できることになる。
When a semiconductor element (wiring) is formed according to the above procedure, the TiN layer 206 becomes amorphous T
Since it grows on the iN layer 205, the TiN layer 2
The grains of 06 become discontinuous with the grains of the TiN layer 204. That is, the TiN layer 204, the amorphous Ti
The portion composed of the N layer 205 and the TiN layer 206 has a structure in which W or Si hardly diffuses inside.
For this reason, the semiconductor element having the adhesion layer formed by this procedure may cause an increase in the contact resistance and the destruction of the diffusion layer even if a high-temperature heat treatment is subsequently performed for forming a capacitor or the like. There will be no. And
By using this procedure, such an adhesion layer can be formed by continuous processing in the same chamber, so that even if a high-temperature heat treatment is performed, the adhesion layer does not increase in contact resistance or cause damage to the diffusion layer. Can be manufactured in a short time and at low cost.

【0031】<第3実施形態>第3実施形態では、不連
続なグレインを有する密着層を形成するためにNH3
ラズマを利用する。
<Third Embodiment> In the third embodiment, NH 3 plasma is used to form an adhesion layer having discontinuous grains.

【0032】具体的には、まず、図3(a)に示したよ
うに、拡散層との導通をとるためのコンタクトホールが
開口された基板301上に、Ti層302(並びにTi
Si 2層303)と、TiN層304とを形成する。な
お、Ti層302、TiN層304の形成手順(成膜方
法、条件、膜厚)は、第1実施形態においてTi層10
2、TiN層104の形成に用いた手順と同じものであ
る。
Specifically, first, as shown in FIG.
As described above, contact holes for establishing conduction with the diffusion layer
On the opened substrate 301, a Ti layer 302 (and a Ti layer
Si TwoA layer 303) and a TiN layer 304 are formed. What
The procedure for forming the Ti layer 302 and the TiN layer 304 (film formation method)
Method, conditions, and film thickness) of the Ti layer 10 in the first embodiment.
2. The same procedure as used for forming the TiN layer 104 is used.
You.

【0033】次いで、図3(b)に模式的に示したよう
に、TiN層304を形成したチャンバー内でNH3
ラズマをたてることによって、TiN層304の表層
を、よりNを多く含むTiN層である窒化TiN層30
5に改質する。なお、本実施形態では、この処理時、成
膜温度を630℃、成膜圧力を5torr、NH3流量を5
00sccmとしたが、この処理の条件は、TiN層304
表層の微細構造を変化させることができるものであれば
どのようなものであっても良い。
Next, as shown schematically in FIG. 3B, the surface of the TiN layer 304 is exposed to NH 3 plasma in a chamber in which the TiN layer 304 is formed, so that the TiN layer 304 contains more N. TiN layer 30 as a layer
Reform to 5. In this embodiment, in this process, the film forming temperature is 630 ° C., the film forming pressure is 5 torr, and the NH 3 flow rate is 5
The condition of this treatment is that the TiN layer 304
Any material that can change the fine structure of the surface layer may be used.

【0034】そして、TiN層304成膜時と同じ条件
で(すなわち、第1実施形態で説明した第1成膜条件
で)、5〜30nm厚のTiN層306を成膜した後、
CVD法によりW層307を成膜し、図3(c)に示し
た構造を得る。そして、ホトリソ、エッチングを行うこ
とによって、W配線を形成する。
Then, after forming the TiN layer 306 having a thickness of 5 to 30 nm under the same conditions as when forming the TiN layer 304 (ie, under the first film forming conditions described in the first embodiment),
A W layer 307 is formed by a CVD method to obtain a structure shown in FIG. Then, W wiring is formed by photolithography and etching.

【0035】以上のような手順で半導体素子(配線)の
形成を行うと、TiN層306がTiN層304とは異
なる表面状態を有する窒化TiN層305上に成長する
ことになるので、TiN層306のグレインが、TiN
層304のグレインと不連続となる。すなわち、TiN
層304、窒化TiN層305、TiN層306からな
る部分は、WあるいはSiが内部を拡散しにくい構造を
有することになる。このため、本手順によって形成され
た密着層を有する半導体素子は、この後、キャパシタ等
の形成のために高温熱処理が行われても、コンタクト抵
抗の増大や、拡散層の破壊が生じてしまうことがないも
のとなる。そして、本手順を用いれば、そのような密着
層を同一チャンバー内の連続した処理で形成できるの
で、高温熱処理が行われても、コンタクト抵抗の増大や
拡散層の破壊が生じてしまうことがない密着層を有する
半導体素子を、短時間、低コストで製造できることにな
る。
When a semiconductor element (wiring) is formed in the above-described procedure, the TiN layer 306 grows on the nitrided TiN layer 305 having a surface state different from that of the TiN layer 304. Grain is TiN
The grains of the layer 304 become discontinuous. That is, TiN
The portion consisting of the layer 304, the nitrided TiN layer 305, and the TiN layer 306 has a structure in which W or Si hardly diffuses inside. For this reason, the semiconductor element having the adhesion layer formed by this procedure may cause an increase in the contact resistance and the destruction of the diffusion layer even if a high-temperature heat treatment is subsequently performed for forming a capacitor or the like. There will be no. By using this procedure, such an adhesion layer can be formed by continuous processing in the same chamber, so that even if a high-temperature heat treatment is performed, an increase in contact resistance and a destruction of the diffusion layer do not occur. A semiconductor element having an adhesion layer can be manufactured in a short time and at low cost.

【0036】<第4実施形態>第4実施形態では、不連
続なグレインを有する密着層を形成するためにO2プラ
ズマを利用する。
<Fourth Embodiment> In the fourth embodiment, O 2 plasma is used to form an adhesion layer having discontinuous grains.

【0037】具体的には、まず、図4(a)に示したよ
うに、拡散層との導通をとるためのコンタクトホールが
開口された基板401上に、Ti層402(並びにTi
Si 2層403)と、TiN層404とを、それぞれ、
第1実施形態においてTi層102、TiN層104の
形成に用いた手順と同じ手順で形成する。
Specifically, first, as shown in FIG.
As described above, contact holes for establishing conduction with the diffusion layer
On the opened substrate 401, a Ti layer 402 (and Ti
Si TwoLayer 403) and the TiN layer 404,
In the first embodiment, the Ti layer 102 and the TiN layer 104
It forms by the same procedure used for formation.

【0038】次いで、図4(b)に模式的に示したよう
に、TiN層404を形成したチャンバー内でO2プラ
ズマをたてることによって、TiN層404の表層を酸
化し、チタンと酸素と窒素からなる薄い(数nm厚の)
Ti−O−N層405を形成する。なお、本実施形態で
は、この処理時、成膜温度を630℃、成膜圧力を5to
rr、O2流量を500sccmとしたが、この処理の条件
は、TiN層404表層を酸化によってTi−O−N層
に変化させることができるものであればどのようなもの
であっても良い。
Next, as schematically shown in FIG. 4B, the surface layer of the TiN layer 404 is oxidized by blowing O 2 plasma in a chamber in which the TiN layer 404 is formed, and titanium, oxygen and Thin (several nm thick) made of nitrogen
A Ti-ON layer 405 is formed. In this embodiment, the film forming temperature is 630 ° C. and the film forming pressure is 5 to
Although the flow rates of rr and O 2 were set to 500 sccm, the condition of this treatment may be any condition as long as the surface layer of the TiN layer 404 can be changed to a Ti—O—N layer by oxidation.

【0039】そして、TiN層404成膜時と同じ条件
で(すなわち、第1実施形態で説明した第1成膜条件
で)、5〜30nm厚のTiN層406を成膜し、さら
に、その表層を、Ti−O−N層405形成時と同一条
件でプラズマ酸化することによって、Ti−O−N層4
07を形成する。その後、CVD法によりW層408を
成膜し、図4(c)に示した構造を得る。そして、ホト
リソ、エッチングを行うことによって、W配線を形成す
る。
Then, under the same conditions as when forming the TiN layer 404 (that is, under the first film forming conditions described in the first embodiment), a TiN layer 406 having a thickness of 5 to 30 nm is formed. Is plasma-oxidized under the same conditions as when the Ti-ON layer 405 is formed, thereby forming the Ti-ON layer 4.
07 is formed. After that, a W layer 408 is formed by the CVD method to obtain the structure shown in FIG. Then, W wiring is formed by photolithography and etching.

【0040】以上のような手順で半導体素子(配線)の
形成を行うと、TiN層406がTiN層404とは異
なる表面状態を有するTi−O−N層405上に成長す
ることになるので、TiN層406のグレインが、Ti
N層404のグレインと不連続となる。すなわち、Ti
N層404、Ti−O−N層405、TiN層406、
Ti−O−N層407からなる部分は、WあるいはSi
が内部を拡散しにくい構造を有することになる。このた
め、本手順によって形成された密着層を有する半導体素
子は、この後、キャパシタ等の形成のために高温熱処理
が行われても、コンタクト抵抗の増大や、拡散層の破壊
が生じてしまうことがないものとなる。
When a semiconductor element (wiring) is formed in the above-described procedure, the TiN layer 406 grows on the Ti-ON layer 405 having a surface state different from that of the TiN layer 404. The grains of the TiN layer 406 are Ti
It becomes discontinuous with the grains of the N layer 404. That is, Ti
N layer 404, Ti-ON layer 405, TiN layer 406,
The portion composed of the Ti-ON layer 407 is made of W or Si
Has a structure that is difficult to diffuse inside. For this reason, the semiconductor element having the adhesion layer formed by this procedure may cause an increase in the contact resistance and the destruction of the diffusion layer even if a high-temperature heat treatment is subsequently performed for forming a capacitor or the like. There will be no.

【0041】また、本手順によって形成される半導体素
子は、Ti−O−N層405、Ti−O−N層407と
いった酸素を含む層をWと基板(Si)との間に有して
いる。従って、当該酸素によってW(あるいはSi)の
拡散が抑制されることにもなるので、本製造手順を用い
れば、第1ないし第3実施形態で説明した製造手順に比
して、高温熱処理に因るコンタクト抵抗の増大や拡散層
の破壊がより生じにくい半導体素子を製造できることに
もなる。そして、本手順を用いれば、そのような密着層
を同一チャンバー内の連続した処理で形成できるので、
高温熱処理が行われても、コンタクト抵抗の増大や拡散
層の破壊が生じてしまうことがない密着層を有する半導
体素子を、短時間、低コストで製造できることになる。
The semiconductor element formed by this procedure has a layer containing oxygen, such as the Ti-ON layer 405 and the Ti-ON layer 407, between W and the substrate (Si). . Therefore, the diffusion of W (or Si) is also suppressed by the oxygen, and therefore, if this manufacturing procedure is used, compared with the manufacturing procedure described in the first to third embodiments, the use of this manufacturing procedure causes the high-temperature heat treatment. In addition, it is possible to manufacture a semiconductor element in which the contact resistance is not increased and the diffusion layer is less likely to be broken. And if this procedure is used, such an adhesion layer can be formed by continuous processing in the same chamber.
Even if high-temperature heat treatment is performed, a semiconductor element having an adhesion layer that does not cause an increase in contact resistance or breakage of a diffusion layer can be manufactured in a short time and at low cost.

【0042】[0042]

【発明の効果】以上説明したように、本発明によれば、
高温熱処理が行われても、コンタクト抵抗の増大や拡散
層の破壊が生じてしまうことがない密着層を有する半導
体素子を、短時間、低コストで製造できる。
As described above, according to the present invention,
Even if high-temperature heat treatment is performed, a semiconductor element having an adhesion layer that does not cause an increase in contact resistance or breakage of a diffusion layer can be manufactured in a short time and at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態を説明するための工程図
である。
FIG. 1 is a process chart for explaining a first embodiment of the present invention.

【図2】本発明の第2実施形態を説明するための工程図
である。
FIG. 2 is a process chart for explaining a second embodiment of the present invention.

【図3】本発明の第3実施形態を説明するための工程図
である。
FIG. 3 is a process chart for explaining a third embodiment of the present invention.

【図4】本発明の第4実施形態を説明するための工程図
である。
FIG. 4 is a process chart for explaining a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101、201、301、401 基板 102、202、302、402 Ti層 103、203、303、403 TiS2層 104〜106、204、206、304、306、4
04、406 TiN層 205 アモルファスTiN層 305 窒化TiN層 405、407 Ti−O−N層 107、207、307、408 W層
101, 201, 301, 401 Substrate 102, 202, 302, 402 Ti layer 103, 203, 303, 403 TiS 2 layer 104-106, 204, 206, 304, 306, 4
04,406 TiN layer 205 Amorphous TiN layer 305 TiN nitride layer 405,407 Ti-ON layer 107,207,307,408 W layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 コンタクトホールが開口された半導体素
子基板に、拡散層と接した部分がシリサイド化したチタ
ン層を形成するチタン層形成工程と、 このチタン層形成工程により形成されたチタン層上に、
第1成膜条件を用いた化学気相成長法により第1の窒化
チタン層を形成する第1窒化チタン層形成工程と、 この第1窒化チタン層形成工程により形成された第1の
窒化チタン層上に、前記第1成膜条件とは異なる第1成
膜条件を用いた化学気相成長法により前記第1の窒化チ
タン層よりも小さなグレインを有する第2の窒化チタン
層を形成する第2窒化チタン層形成工程と、 この第2窒化チタン層形成工程により形成された第2の
窒化チタン層上に、前記第1成膜条件を用いた化学気相
成長法により第3の窒化チタン層を形成する第3窒化チ
タン層形成工程と、 この第3窒化チタン層形成工程により形成された第3の
窒化チタン層上に、配線用の金属層を形成する配線金属
層形成工程とを含むことを特徴とする半導体素子の製造
方法。
1. A titanium layer forming step of forming a titanium layer in which a portion in contact with a diffusion layer is silicided on a semiconductor element substrate having a contact hole formed therein, and a titanium layer formed by the titanium layer forming step. ,
A first titanium nitride layer forming step of forming a first titanium nitride layer by a chemical vapor deposition method using a first film forming condition, and a first titanium nitride layer formed by the first titanium nitride layer forming step Forming a second titanium nitride layer having a smaller grain size than the first titanium nitride layer by a chemical vapor deposition method using a first deposition condition different from the first deposition condition; Forming a third titanium nitride layer on the second titanium nitride layer formed by the titanium nitride layer forming step and the second titanium nitride layer forming step by a chemical vapor deposition method using the first film forming condition; Forming a third titanium nitride layer, and forming a wiring metal layer on the third titanium nitride layer formed by the third titanium nitride layer forming step. A method for manufacturing a semiconductor device.
【請求項2】 前記第1ないし第3窒化チタン膜形成工
程が、共に、TiCl4、NH3、N2ガスを用いた化学
気相成長法により、窒化チタン膜を形成する工程であ
り、前記第2成膜条件が、TiCl4ガス流量を除く条
件は前記第1成膜条件の条件と同じであり、TiCl4
ガス流量が前記第1成膜条件の流量よりも小さい条件で
あることを特徴とする請求項1記載の半導体素子の製造
方法。
2. The first to third titanium nitride film forming steps are both steps of forming a titanium nitride film by a chemical vapor deposition method using TiCl 4 , NH 3 , and N 2 gas. the second film forming conditions, the conditions except for the TiCl 4 gas flow rate is the same as the conditions of the first deposition condition, TiCl 4
2. The method according to claim 1, wherein a gas flow rate is smaller than a flow rate of the first film forming condition.
【請求項3】 コンタクトホールが開口された半導体素
子基板に、拡散層と接した部分がシリサイド化したチタ
ン層を形成するチタン層形成工程と、 このチタン層形成工程により形成されたチタン層上に、
第1成膜条件を用いた化学気相成長法により第1の窒化
チタン層を形成する第1窒化チタン層形成工程と、 この第1窒化チタン層形成工程により形成された第1の
窒化チタン層をプラズマ処理することによって、第1の
窒化チタン膜の表層を改質する改質工程と、 この改質工程により表層が改質された第1の窒化チタン
層上に、前記第1成膜条件を用いた化学気相成長法によ
り第2の窒化チタン層を形成する第2窒化チタン層形成
工程と、 この第2窒化チタン層形成工程により形成された第2の
窒化チタン層上に、配線用の金属層を形成する配線金属
層形成工程とを含むことを特徴とする半導体素子の製造
方法。
3. A titanium layer forming step of forming a titanium layer in which a portion in contact with a diffusion layer is silicided on a semiconductor element substrate having a contact hole, and a step of forming a titanium layer on the titanium layer formed by the titanium layer forming step. ,
A first titanium nitride layer forming step of forming a first titanium nitride layer by a chemical vapor deposition method using a first film forming condition, and a first titanium nitride layer formed by the first titanium nitride layer forming step A plasma treatment to modify the surface layer of the first titanium nitride film; and forming the first film forming condition on the first titanium nitride layer whose surface layer is modified by the reforming step. A second titanium nitride layer forming step of forming a second titanium nitride layer by a chemical vapor deposition method using GaN, and a wiring layer on the second titanium nitride layer formed by the second titanium nitride layer forming step. Forming a wiring metal layer for forming the above metal layer.
【請求項4】 前記第1窒化チタン層形成工程と前記改
質工程と前記第2窒化チタン層形成工程が、同一のチャ
ンバー内で連続的に行われることを特徴とする請求項3
または請求項4記載の半導体素子の製造方法。
4. The method according to claim 3, wherein the step of forming the first titanium nitride layer, the step of modifying and the step of forming the second titanium nitride layer are continuously performed in the same chamber.
A method for manufacturing a semiconductor device according to claim 4.
【請求項5】 前記改質工程が、アルゴンプラズマで第
1の窒化チタン層の表層を改質する工程であることを特
徴とする請求項3または請求項4記載の半導体素子の製
造方法。
5. The method according to claim 3, wherein the modifying step is a step of modifying a surface layer of the first titanium nitride layer with argon plasma.
【請求項6】 前記改質工程が、窒素を含むガスのプラ
ズマで第1の窒化チタン層の表層を改質する工程である
ことを特徴とする請求項3または請求項4記載の半導体
素子の製造方法。
6. The semiconductor device according to claim 3, wherein the reforming step is a step of reforming a surface layer of the first titanium nitride layer with a plasma of a gas containing nitrogen. Production method.
【請求項7】 前記改質工程が、酸素を含むガスのプラ
ズマで第1の窒化チタン層の表層を改質する工程である
ことを特徴とする請求項3または請求項4記載の半導体
素子の製造方法。
7. The semiconductor device according to claim 3, wherein the reforming step is a step of reforming a surface layer of the first titanium nitride layer with a plasma of a gas containing oxygen. Production method.
【請求項8】 第2窒化チタン層形成工程と前記配線金
属層形成工程との間に、酸素を含むガスのプラズマで第
2の窒化チタン層の表層を改質する第2酸化工程を含む
ことを特徴とする請求項7記載の半導体素子の製造方
法。
8. A method according to claim 1, further comprising, between the step of forming the second titanium nitride layer and the step of forming the wiring metal layer, a second oxidation step of modifying a surface layer of the second titanium nitride layer with a plasma of a gas containing oxygen. The method for manufacturing a semiconductor device according to claim 7, wherein:
【請求項9】 前記配線金属層形成工程が、タングステ
ンからなる金属層を化学気相成長法で形成する工程であ
ることを特徴とする請求項1ないし請求項8のいずれか
に記載の半導体素子の製造方法。
9. The semiconductor device according to claim 1, wherein said wiring metal layer forming step is a step of forming a metal layer made of tungsten by a chemical vapor deposition method. Manufacturing method.
JP21956497A 1997-08-14 1997-08-14 Manufacture of semiconductor element Pending JPH1167686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21956497A JPH1167686A (en) 1997-08-14 1997-08-14 Manufacture of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21956497A JPH1167686A (en) 1997-08-14 1997-08-14 Manufacture of semiconductor element

Publications (1)

Publication Number Publication Date
JPH1167686A true JPH1167686A (en) 1999-03-09

Family

ID=16737495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21956497A Pending JPH1167686A (en) 1997-08-14 1997-08-14 Manufacture of semiconductor element

Country Status (1)

Country Link
JP (1) JPH1167686A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007204A (en) * 1999-06-24 2001-01-12 Nec Corp Structure of multilayer wiring and manufacture thereof
JP2001156024A (en) * 1999-09-13 2001-06-08 Tokyo Electron Ltd TiN-BASED THIN FILM AND FILM-FORMING METHOD THEREFOR, FILM-FORMING APPARATUS, FILM STRUCTURAL BODY INCLUDING TiN-BASED THIN FILM AND MANUFACTURING METHOD THEREFOR, AND SEMICONDUCTOR DEVICE
KR100331545B1 (en) * 1998-07-22 2002-04-06 윤종용 Method of forming multi-layered titanium nitride film by multi-step chemical vapor deposition process and method of manufacturing semiconductor device using the same
JP2006041280A (en) * 2004-07-28 2006-02-09 Sharp Corp Manufacturing method of refractory metal silicide film and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331545B1 (en) * 1998-07-22 2002-04-06 윤종용 Method of forming multi-layered titanium nitride film by multi-step chemical vapor deposition process and method of manufacturing semiconductor device using the same
JP2001007204A (en) * 1999-06-24 2001-01-12 Nec Corp Structure of multilayer wiring and manufacture thereof
JP2001156024A (en) * 1999-09-13 2001-06-08 Tokyo Electron Ltd TiN-BASED THIN FILM AND FILM-FORMING METHOD THEREFOR, FILM-FORMING APPARATUS, FILM STRUCTURAL BODY INCLUDING TiN-BASED THIN FILM AND MANUFACTURING METHOD THEREFOR, AND SEMICONDUCTOR DEVICE
JP2006041280A (en) * 2004-07-28 2006-02-09 Sharp Corp Manufacturing method of refractory metal silicide film and semiconductor device

Similar Documents

Publication Publication Date Title
US5733816A (en) Method for depositing a tungsten layer on silicon
JPH0736403B2 (en) How to attach refractory metal
US6100188A (en) Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing
JP2000208744A (en) Manufacture of capacitor for integrated circuit using tantalum pentaoxide layer
JPH10209077A (en) Manufacturing method for semiconductor device
JPH024971A (en) Production of semiconductor device
JPH09186102A (en) Manufacture of semiconductor device
US5795796A (en) Method of fabricating metal line structure
US7781337B2 (en) Forming method of silicide film
JPH1167686A (en) Manufacture of semiconductor element
US6579614B2 (en) Structure having refractory metal film on a substrate
JP2542617B2 (en) Method for manufacturing semiconductor device
JP3120517B2 (en) Method of forming silicide plug
JPH0661181A (en) Method of forming barrier metal
KR100846391B1 (en) Method for fabricating WSix gate in semiconductor device
KR20040001861A (en) Metal gate electrode and method for fabricating the same
JPH1187272A (en) Manufacture of semiconductor device
JPH1070124A (en) Method for forming conductive wiring of semiconductor device
JP2555754B2 (en) Thin film formation method
JPH05129227A (en) Manufacture of semiconductor device
JPH06112157A (en) Semiconductor device and manufacture therefor
JPH02114641A (en) Manufacture of semiconductor device
JP2701722B2 (en) Method for manufacturing semiconductor device
JPH0513364A (en) Manufacture of semiconductor device
JPH05182928A (en) Forming method of tion film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Effective date: 20071029

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071120