JP2841439B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2841439B2
JP2841439B2 JP1072702A JP7270289A JP2841439B2 JP 2841439 B2 JP2841439 B2 JP 2841439B2 JP 1072702 A JP1072702 A JP 1072702A JP 7270289 A JP7270289 A JP 7270289A JP 2841439 B2 JP2841439 B2 JP 2841439B2
Authority
JP
Japan
Prior art keywords
film
depositing
tin
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1072702A
Other languages
Japanese (ja)
Other versions
JPH02251139A (en
Inventor
寿哉 鈴木
信裕 三澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1072702A priority Critical patent/JP2841439B2/en
Publication of JPH02251139A publication Critical patent/JPH02251139A/en
Application granted granted Critical
Publication of JP2841439B2 publication Critical patent/JP2841439B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔概 要〕 本発明は半導体集積回路(IC)の内部配線等に利用さ
れるタングステン(W)膜の形成に関し、 化学的にバリヤとして機能し、機構的に接着材料とし
て機能する窒化チタン(TiN)膜上に、化学的気相成長
法によりWを堆積することを可能ならしめることを目的
とし、 一部分が酸化珪素系の絶縁材料で覆われたSi基板表面
にTiN膜を被着する工程、 該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する
工程、及び 6弗化タングステン(WF6)を水素(H2)で還元する
化学気相成長法(CVD)によって、前記Si膜上にW層を
堆積する工程を包含して構成する。
DETAILED DESCRIPTION OF THE INVENTION [Overview] The present invention relates to the formation of a tungsten (W) film used for internal wiring of a semiconductor integrated circuit (IC), etc., which chemically functions as a barrier and is mechanically an adhesive material. The purpose of this study is to make it possible to deposit W by chemical vapor deposition on a titanium nitride (TiN) film that functions as a TiN film. A step of depositing a film, a step of depositing a polycrystalline or amorphous Si film on the TiN film, and a chemical vapor deposition method of reducing tungsten hexafluoride (WF 6 ) with hydrogen (H 2 ) (CVD) including a step of depositing a W layer on the Si film.

〔産業上の利用分野〕[Industrial applications]

本発明はICの内部配線の形成に利用されるW膜のCVD
形成に関わり、特にWF6のH2還元によってW膜を非Si面
上に形成する処理法に関わるものである。
The present invention relates to CVD of a W film used for forming an internal wiring of an IC.
The present invention relates to the formation, and particularly to a processing method for forming a W film on a non-Si surface by H 2 reduction of WF 6 .

ICの内部配線はAl或いはAl合金皮膜を被着してパター
ニングすることにより形成されるのが通常である。ICが
Si基板に形成される場合、Siの素子領域にAlのコンタク
トを設けると、SiとAlが反応したり、Siのマイグレーシ
ョンが生じる不都合があるので、Al/Si間にバリヤ膜を
挟んでそれを防止している。
The internal wiring of the IC is usually formed by applying an Al or Al alloy film and patterning. IC
When formed on a Si substrate, if an Al contact is provided in the Si element region, there is a disadvantage that Si and Al react or migration of Si occurs.Therefore, a barrier film is sandwiched between Al / Si to remove it. Preventing.

このバリヤ膜は化学的に安定な導電体であることが必
要であるが、その他に、層間絶縁に用いられるSiO2やPS
Gとの密着性が良く且つAlとの密着性も良いものである
ことが求められる。このような条件を満たすものにTiN
があり、他の同種材料に比べて特性が優れていることや
処理工程上の利点から、広く用いられている。
This barrier film needs to be a chemically stable conductor, but in addition, SiO 2 or PS used for interlayer insulation
Good adhesion to G and good adhesion to Al are required. TiN to satisfy such conditions
It is widely used because of its superior properties and other advantages in processing steps as compared with other similar materials.

TiNバリヤ膜と組み合わせたAl系配線材料の利用はほ
ゞ確立された技術であると言えるが、ICの高集積化とパ
ターンの微細化の進行に伴って、若干の問題が生じてい
る。
Although the use of Al-based wiring materials in combination with a TiN barrier film can be said to be a well-established technique, some problems have arisen with the progress of high integration of ICs and miniaturization of patterns.

その一つは、スパッタリングや蒸着で形成されるAl膜
の被覆性が良くない点に関わっている。基板の素子領域
とのコンタクトや多層配線の層間接続は、絶縁被覆層に
開孔して配線材料膜を被着することにより、配線パター
ンと同時に形成するのが通常の工程であるが、パターン
の微細化に伴って、接続孔の断面形状が開口幅に比べ深
さが大きなものとなったため、そのような接続孔の壁面
に十分な厚さのAl膜を被着させることが困難になってい
るのである。配線膜厚が局部的に小であると、その部分
に電界が集中し、断線が生じることにもなる。
One of them relates to the poor coverage of the Al film formed by sputtering or vapor deposition. Normally, the contact with the element region of the substrate and the interlayer connection of the multilayer wiring are formed simultaneously with the wiring pattern by forming a hole in the insulating coating layer and applying a wiring material film. With the miniaturization, the cross-sectional shape of the connection hole became deeper than the opening width, making it difficult to apply a sufficiently thick Al film to the wall surface of such a connection hole. It is. If the wiring film thickness is locally small, the electric field concentrates on that portion, which may cause disconnection.

Al系の配線材料における他の問題は、機械的な強度が
十分でない点である。配線パターンの幅や接続孔の寸法
が微細化されると、配線膜厚も小にすることになり、配
線膜が接着している絶縁材料層との熱膨張係数の違いに
よる応力のため、破断し易い状況がじているが、特にAl
系の材料は結晶粒界で破断するので、引っ張り応力に対
して弱い。
Another problem with Al-based wiring materials is that the mechanical strength is not sufficient. When the width of the wiring pattern and the size of the connection hole become finer, the wiring film thickness also becomes smaller, and the wiring film is broken due to the stress due to the difference in thermal expansion coefficient from the insulating material layer to which the wiring film is adhered. Although the situation is easy to do, especially Al
Since the system material breaks at the crystal grain boundary, it is vulnerable to tensile stress.

このような問題があることから、Al系に代わる配線材
料として、Wが用いられるようになっている。W膜は被
覆性の良いCVD法による堆積形成が可能であり、機械的
強度も大であることから、W膜をICの内部配線に使用し
得れば、上記の問題は解決されることになる。
Because of such a problem, W has been used as a wiring material instead of an Al-based material. Since the W film can be deposited by the CVD method with good coating properties and has high mechanical strength, the above problem can be solved if the W film can be used for the internal wiring of the IC. Become.

WはAlに比べれば化学的な活性度が低いから、Siとの
反応を抑止する意味でのバリヤ膜を介在させることは不
要であるが、下地材料のSiO2やPSGとの密着性が十分で
なく、両者を強固に接着させる処理が必要である。この
目的のために、確立された技術であるTiN膜の接着層と
しての利用が可能であれば好都合と言える。
Since W has a lower chemical activity than Al, it is not necessary to interpose a barrier film in the sense of suppressing the reaction with Si, but the adhesion to the underlying material SiO 2 or PSG is sufficient. Instead, it is necessary to perform a treatment for firmly bonding the two. For this purpose, it would be advantageous if the established technology could be used as an adhesion layer of a TiN film.

〔従来の技術と発明が解決しようとする課題〕[Problems to be solved by conventional technology and invention]

WのCVD堆積には、WF6をSiH4で還元する方法とWF6とH
2で還元する方法とがある。両者を比較すると、SiH4
還元性が強く、WF6と直接反応するため、その反応は供
給律速であるのに対し、H2による還元は、最初にH2が活
性表面と作用して解離し、生じた発生期のHがWF6と反
応する過程を経て進行するので、この反応は表面律速で
ある。
For CVD deposition of W, WF 6 is reduced by SiH 4 and WF 6 and H
There is a method of reducing with 2 . Comparing the two, SiH 4 is strongly reducing, to react directly with WF 6, while the reaction is the supply rate-limiting, reduction with H 2 is first in H 2 acts as the active surface dissociation However, since the generated nascent H proceeds through the process of reacting with WF 6 , this reaction is surface-limited.

SiH4による還元は供給律速であるから、下地の材質に
は無関係に反応が進行してWが堆積するが、下地表面の
幾何学的形状によって多く堆積する部分と少ない部分と
が生じる。即ち、一般的な評価としてはCVD法の特徴で
ある被覆性の良さを備えているものの、高密ICの微細な
接続孔に対しては十分な被覆性を持つとは言い難い状況
にある。
Since the reduction by SiH 4 is rate-controlled, the reaction proceeds irrespective of the material of the base and W is deposited. However, depending on the geometrical shape of the base surface, a portion where a large amount is deposited and a portion where a small amount are deposited occur. That is, as a general evaluation, although it has good coverage, which is a feature of the CVD method, it cannot be said that it has sufficient coverage for fine connection holes of high-density ICs.

一方、H2による還元は表面律速であるから、下地の幾
何学的形状による膜厚の変動は少なく、該方法で形成し
たW膜は高密ICの微細な接続孔に対しても十分な被覆性
を持つものとなる。しかしながら、該方法には活性表面
によってH2が解離する段階が含まれるため、下地面がTi
Nのような不活性材料の場合には、反応が殆ど進行しな
いという根本的な問題が存在する。
On the other hand, since the reduction by H 2 is surface-limited, there is little variation in the film thickness due to the geometrical shape of the base, and the W film formed by this method has sufficient coverage even for fine connection holes of high-density ICs. Will have. However, since the method includes the step of H 2 is released by the active surface, the underlying surface is Ti
In the case of an inert material such as N, there is a fundamental problem that the reaction hardly proceeds.

本発明の目的は上記問題点を解消し、WF6をH2で還元
する処理法でW膜をTiN膜上に堆積形成する方法を提供
することであり、それによって断線のおそれの少ないIC
の内部配線を実現することである。
An object of the present invention is to solve the above problems and to provide a method for depositing and forming a W film on a TiN film by a treatment method for reducing WF 6 with H 2 , thereby reducing the risk of disconnection of an IC.
Is to realize the internal wiring.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するため、本発明の半導体装置の製造
方法には、1.基板上に窒化チタン(TiN)膜を被着する
工程と、該TiN膜上に、多結晶或いは非晶質のSi膜を堆
積する工程と、6弗化タングステン(WF6)を水素
(H2)で還元する化学気相成長法によって、前記Si膜上
にタングステン(W)層を堆積する工程を包含される。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes the following steps: 1. a step of depositing a titanium nitride (TiN) film on a substrate, and a step of depositing polycrystalline or amorphous Si on the TiN film. The method includes a step of depositing a film and a step of depositing a tungsten (W) layer on the Si film by a chemical vapor deposition method of reducing tungsten hexafluoride (WF 6 ) with hydrogen (H 2 ).

2.基板上に、接続孔が設けられた絶縁被覆層を形成する
工程と、該持続孔を含む該絶縁被覆層上に、窒化チタン
(TiN)膜を被着する工程と、該TiN膜上に、多結晶或い
は非晶質のSi膜を堆積する工程と、6弗化タングステン
(WF6)を水素(H2)で還元する化学気相成長法によっ
て、前記Si膜上にタングステン(W)層を堆積する工程
を包含される。
2. a step of forming an insulating coating layer having connection holes on the substrate; a step of applying a titanium nitride (TiN) film on the insulating coating layer including the continuous holes; A polycrystalline or amorphous Si film is deposited, and tungsten (W) is deposited on the Si film by a chemical vapor deposition method of reducing tungsten hexafluoride (WF 6 ) with hydrogen (H 2 ). And depositing a layer.

3.前記半導体装置の製造方法の前記多結晶或いは非晶質
のSi膜は、200〜600Åの膜厚であることが包含される。
3. The polycrystalline or amorphous Si film in the method for manufacturing a semiconductor device includes a thickness of 200 to 600 °.

〔作 用〕(Operation)

上記工程に従えば、Wを堆積せんとする表面は多結晶
或いは非晶質のSi(以下、ポリSiと記す)によって覆わ
れているため、該表面に到達したWF6がSiによって還元
される過程が生じ、ポリSi表面にWが被着する。ポリSi
膜の全面がWに覆われた後は、H2がW表面と作用して解
離し、それによって生じた発生期のHがWF6を還元する
反応が進行する。
According to the above process, since the surface on which W is deposited is covered with polycrystalline or amorphous Si (hereinafter, referred to as poly-Si), WF 6 reaching the surface is reduced by Si. A process occurs and W is deposited on the poly-Si surface. Poly Si
After the entire surface of the film is covered with W, H 2 acts on the W surface to dissociate, and the resulting nascent H reduces WF 6 .

即ち、従来殆ど不可能とされていたWF6のH2還元によ
るTiN膜上へのW堆積は、本発明の如く、ポリSiの薄膜
を介在させることによって可能となる。
That is, W deposition on the TiN film by H 2 reduction of WF 6 which has been almost impossible in the past can be realized by interposing a thin film of poly-Si as in the present invention.

なお、初期段階に於いてWを析出させるための活性表
面として、Si以外にも効果を示す材料は存在するが、被
覆性に優れた減圧CVD法による形成が可能であること
や、半導体装置の製造に常用される材料であって処理装
置の新設は不要である等の利点を考慮すれば、ポリSi膜
の利用が最も利用である。
In addition, as an active surface for precipitating W in the initial stage, there is a material exhibiting an effect other than Si, but it can be formed by a low-pressure CVD method with excellent coverage, Taking into account the advantage that it is a material commonly used in manufacturing and that a new processing apparatus is not required, the use of a poly-Si film is the most utilized.

〔実施例〕〔Example〕

第1図(a)〜(d)は本発明の実施例の処理工程を
示す断面模式図であり、以下、該図面を参照しながら実
施例を説明する。
1 (a) to 1 (d) are schematic sectional views showing processing steps of an embodiment of the present invention. Hereinafter, the embodiment will be described with reference to the drawings.

(a)図は基板1の表面に絶縁被覆であるPSG層2が
設けられ、接続孔3が開けられた状態を示している。基
板1は便宜的表現であって、実体はSi基板に形成された
素子領域或いは多層配線の下層側配線である。
1A shows a state in which a PSG layer 2 serving as an insulating coating is provided on the surface of a substrate 1 and a connection hole 3 is opened. The substrate 1 is a convenient expression, and the substance is an element region formed on a Si substrate or a lower layer wiring of a multilayer wiring.

これに(b)図の如く、公知のスパッタリング法によ
りTiN膜4を全面に被着する。この処理法は、例えばAr
+N2雰囲気でTiをターゲットとする高周波スパッタリン
グであり、TiNの膜厚は500Åである。スパッタリングは
直流スパッタリングでもよく、いずれも減圧条件下で行
われるので、TiN膜の被覆性は良好である。
As shown in FIG. 2B, a TiN film 4 is deposited on the entire surface by a known sputtering method. This processing method is, for example, Ar
This is high-frequency sputtering using Ti as a target in a + N 2 atmosphere, and the thickness of TiN is 500 °. The sputtering may be direct-current sputtering, and both are performed under reduced pressure conditions, so that the coverage of the TiN film is good.

次いで(c)図の如く、TiN膜4の上にポリSi膜5を
全面被着する。該ポリSi層の形成はSiH4の熱分解による
ものであり、処理温度650〜750℃であるが、該処理も減
圧条件下で実施すれば被覆性は良好となる。このポリSi
膜は、上に述べたように最初にWを還元するためのもの
であり、厚さが不均一であっても全面を被覆していれば
よく、減圧CVD法のように被覆性の良い処理法による場
合は、該Si膜の厚さは200〜600Å程度あれば十分であ
る。
Next, as shown in FIG. 1C, a poly-Si film 5 is entirely deposited on the TiN film 4. The formation of the poly-Si layer is caused by the thermal decomposition of SiH 4, is a processing temperature of 650 to 750 ° C., coverage be carried the process at reduced pressure condition becomes good. This poly Si
The film is for reducing W first as described above, and it is sufficient that the film covers the entire surface even if the thickness is uneven, and a process with good coverage such as a low pressure CVD method is used. In the case of using the method, it is sufficient that the thickness of the Si film is about 200 to 600 °.

以上の処理によって基板表面をポリSi間で被覆した
後、基板温度を600℃に保ち、原料ガスはWF6/H2=4/100
に調整したものを供給して還元反応を進行させる。該条
件下ではWの堆積速度は1500〜2000Å/minであり、時間
を制御して5000ÅのW膜6を堆積形成する。この状態が
(d)図に示されている。
After coating the substrate surface with poly-Si by the above processing, the substrate temperature was kept at 600 ° C, and the source gas was WF 6 / H 2 = 4/100
Is supplied to advance the reduction reaction. Under these conditions, the deposition rate of W is 1500-2000 ° / min, and the time is controlled to deposit and form a W film 6 of 5000 °. This state is shown in FIG.

このW膜の形成は既述したように表面律速であるから
被覆性は十分に良好であり、これをパターニングして内
部配線とすれば、接続孔部分でも十分な膜厚を有し、断
線のおそれの無い内部配線が実現することになる。
Since the formation of the W film is surface-limited as described above, the coatability is sufficiently good. If the W film is patterned and used as an internal wiring, the W film has a sufficient film thickness even in the connection hole portion, and has a disconnection. Internal wiring without fear is realized.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明の方法によって形成した
ICの内部配線は十分な機械的強度と被覆性を備え、熱応
力や電界集中による断線のおそれは格段に減少したもの
となる。
As described above, formed by the method of the present invention
The internal wiring of the IC has sufficient mechanical strength and coverage, and the risk of disconnection due to thermal stress or electric field concentration is greatly reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(d)は実施例の工程を示す断面模式図
であり、 図に於いて 1は基板、 2はPSG層、 3は接続孔、 4はTiN膜、 5はポリSi膜 である。
1 (a) to 1 (d) are schematic cross-sectional views showing the steps of the embodiment, in which 1 is a substrate, 2 is a PSG layer, 3 is a connection hole, 4 is a TiN film, and 5 is poly-Si. It is a membrane.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 29/40 - 29/43 H01L 21/768──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 29/40-29/43 H01L 21/768

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に窒化チタン(TiN)膜を被着する
工程と、 該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する工
程と、 6弗化タングステン(WF6)を水素(H2)で還元する化
学気相成長法によって、前記Si膜上にタングステン
(W)層を堆積する工程を包含することを特徴とする半
導体装置の製造方法。
A step of depositing a titanium nitride (TiN) film on a substrate; a step of depositing a polycrystalline or amorphous Si film on the TiN film; and tungsten hexafluoride (WF 6 ). A step of depositing a tungsten (W) layer on the Si film by a chemical vapor deposition method of reducing hydrogen with hydrogen (H 2 ).
【請求項2】基板上に、接続孔が設けられた絶縁被覆層
を形成する工程と、 該持続孔を含む該絶縁被覆層上に、窒化チタン(TiN)
膜を被着する工程と、 該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する工
程と、 6弗化タングステン(WF6)を水素(H2)で還元する化
学気相成長法によって、前記Si膜上にタングステン
(W)層を堆積する工程を包含することを特徴とする半
導体装置の製造方法。
2. A step of forming an insulating coating layer provided with a connection hole on a substrate; and forming titanium nitride (TiN) on the insulating coating layer including the continuous hole.
A step of depositing a film, a step of depositing a polycrystalline or amorphous Si film on the TiN film, and a chemical vapor deposition of reducing tungsten hexafluoride (WF 6 ) with hydrogen (H 2 ) A method of depositing a tungsten (W) layer on the Si film by a method.
【請求項3】前記多結晶或いは非晶質のSi膜は、200〜6
00Åの膜厚であることを特徴とする請求項1又は2記載
の半導体装置の製造方法。
3. The polycrystalline or amorphous Si film has a thickness of 200 to 6
3. The method for manufacturing a semiconductor device according to claim 1, wherein the thickness is 00 °.
JP1072702A 1989-03-24 1989-03-24 Method for manufacturing semiconductor device Expired - Lifetime JP2841439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1072702A JP2841439B2 (en) 1989-03-24 1989-03-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1072702A JP2841439B2 (en) 1989-03-24 1989-03-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02251139A JPH02251139A (en) 1990-10-08
JP2841439B2 true JP2841439B2 (en) 1998-12-24

Family

ID=13496955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1072702A Expired - Lifetime JP2841439B2 (en) 1989-03-24 1989-03-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2841439B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010056B1 (en) * 1992-12-10 1996-07-25 삼성전자 주식회사 Semiconductor device and menufacturing method thereof
JP2616554B2 (en) * 1994-04-22 1997-06-04 日本電気株式会社 Method for manufacturing semiconductor device
US5552339A (en) * 1994-08-29 1996-09-03 Taiwan Semiconductor Manufacturing Company Furnace amorphous-SI cap layer to prevent tungsten volcano effect
US6271129B1 (en) * 1997-12-03 2001-08-07 Applied Materials, Inc. Method for forming a gap filling refractory metal layer having reduced stress
US10297631B2 (en) * 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243325A (en) * 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor integrated circuit
JP2542617B2 (en) * 1987-04-30 1996-10-09 株式会社東芝 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH02251139A (en) 1990-10-08

Similar Documents

Publication Publication Date Title
JP3216345B2 (en) Semiconductor device and manufacturing method thereof
US5242860A (en) Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JP3094004B2 (en) Method for CVD deposition of tungsten layer on semiconductor wafer
US5780356A (en) Method for forming metal wire of semiconductor device
US6344411B1 (en) OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same
US6472309B1 (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
JPH0736403B2 (en) How to attach refractory metal
JPH0936228A (en) Formation of wiring
KR20000011878A (en) Enhanced cvd copper adhesion by two-step deposition process
JP2841439B2 (en) Method for manufacturing semiconductor device
KR100289515B1 (en) Barrier emtal layer and method of forming the same
JPS63133648A (en) Tungsten covering
JP3328359B2 (en) Method for manufacturing semiconductor device
JP2848694B2 (en) Semiconductor device
JP3328358B2 (en) Method for manufacturing semiconductor device
US5946599A (en) Method of manufacturing a semiconductor IC device
JP2001176875A (en) Semiconductor device
JP2891488B2 (en) Semiconductor device and manufacturing method thereof
JPH1074709A (en) Semiconductor device and its manufacture
JPH02113530A (en) Manufacture of semiconductor device
JP4526217B2 (en) Manufacturing method of semiconductor device
JP2674654B2 (en) Method for manufacturing semiconductor device
KR100430682B1 (en) Method of forming metal line of semiconductor device for restraining reaction between metal lines
JPH01309356A (en) Wiring structure of semiconductor device and its formation
JPH1079358A (en) Sputtering method