JPH0629241A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0629241A JPH0629241A JP18274692A JP18274692A JPH0629241A JP H0629241 A JPH0629241 A JP H0629241A JP 18274692 A JP18274692 A JP 18274692A JP 18274692 A JP18274692 A JP 18274692A JP H0629241 A JPH0629241 A JP H0629241A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- semiconductor wafer
- blanket
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、密着層とブランケットタングステン膜
の積層構造を有する半導体チップの歩留りを向上させる
技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a technique for improving the yield of semiconductor chips having a laminated structure of an adhesion layer and a blanket tungsten film.
【０００２】[0002]
【従来の技術及び発明が解決しようとする課題】近年、
半導体デバイスの超高集積科が、益々進む傾向にあり、
これに伴ないコンタクトホールのアスペクト比の大きい
ＵＬＳＩデバイスにおいて、もはやアルミニウム配線単
層では導通がとれなくなり、新たなコンタクトホールの
埋込み技術が要望されている。2. Description of the Related Art In recent years,
The ultra-high integration department of semiconductor devices tends to progress more and more,
In connection with this, in a ULSI device having a large aspect ratio of contact holes, it is no longer possible to conduct electricity in a single layer of aluminum wiring, and a new contact hole burying technique is desired.
【０００３】現在実用化されているコンタクトホール埋
込み技術として、ポリシリコン膜によるものがあるが、
コンタクト抵抗が高くなるために、タングステン膜によ
るものが注目されている。このタングステン膜の形成方
法には、選択成長させる選択−Ｗ法と、全面成長させる
ブランケット−Ｗ法があるが、とりわけ、選択−Ｗ法に
比べて膜形成が比較的容易で、しかも深さの異なるコン
タクトホールを同時に埋込むことができるなどの利点を
有するブランケット−Ｗ法が注目されている。As a contact hole burying technique which is currently put into practical use, there is a technique using a polysilicon film.
Since the contact resistance is high, a tungsten film is attracting attention. There are a selective-W method of selective growth and a blanket-W method of full-surface growth as the method of forming the tungsten film. Above all, as compared with the selective-W method, the film formation is relatively easy and the depth is large. The blanket-W method, which has the advantage of being able to fill different contact holes at the same time, is drawing attention.
【０００４】しかしながら、かかるブランケット−Ｗ法
で形成されるブランケットタングステン膜は、コンタク
トホール等の埋込みを行う場合、ＢＰＳＧその他のシリ
コン酸化膜系でなる層間絶縁膜との密着性が悪いことか
ら、窒化チタン（ＴｉＮ），チタンタングステン（Ｔｉ
Ｗ）等のチタン系の膜を密着層として必要としている。However, since the blanket tungsten film formed by the blanket-W method has poor adhesion to BPSG and other interlayer insulating films made of a silicon oxide film when a contact hole or the like is buried, it is nitrided. Titanium (TiN), Titanium Tungsten (Ti
A titanium-based film such as W) is required as an adhesion layer.
【０００５】このようなチタン系の密着層は、一般にス
パッタリング法により成膜されている。この成膜は、ス
パッタリング成膜装置内のサセプタにシリコンウエハを
密着させて安定的な熱接触をさせる必要があるため、図
６に示すように、サセプタ１に載置されたシリコンウエ
ハＷに対して、昇降アーム２に設けられた例えば４本の
クランプ３でサセプタ１側に押圧、支持している。この
ため、図７に示すように、シリコンウエハＷ上に、チタ
ン（Ｔｉ）膜４，窒化チタン（ＴｉＮ）膜５を順次スパ
ッタリングにより形成すると、クランプ３で支持された
部分は、図８に示すように、これらチタン系の膜が成膜
されない未成膜部６となって残る。次に、このシリコン
ウエハＷをＣＶＤ成膜装置に移して、ブランケット−Ｗ
ＣＶＤ法にてブランケットタングステン膜７を形成する
と、ＣＶＤ成膜装置ではクランプを用いないため、図９
に示すように、上記未成膜部６においてブランケットタ
ングステン膜７がシリコンウエハＷ上のシリコン酸化膜
上に形成される。この部分では、密着層としてのＴｉ膜
／ＴｉＮ膜を介さないために、ブランケットタングステ
ン膜７が剥離し易く、パーティクル発生の原因となる問
題が存在する。Such a titanium-based adhesion layer is generally formed by a sputtering method. In this film formation, since it is necessary to bring the silicon wafer into close contact with the susceptor in the sputtering film forming apparatus so as to make stable thermal contact, as shown in FIG. The four clamps 3 provided on the elevating arm 2 press and support the susceptor 1 side. Therefore, as shown in FIG. 7, when a titanium (Ti) film 4 and a titanium nitride (TiN) film 5 are sequentially formed on a silicon wafer W by sputtering, the portion supported by the clamp 3 is shown in FIG. In this way, these titanium-based films remain as the undeposited portions 6 where they are not deposited. Next, this silicon wafer W is transferred to a CVD film forming apparatus and blanket-W
When the blanket tungsten film 7 is formed by the CVD method, the clamp is not used in the CVD film forming apparatus.
As shown in, the blanket tungsten film 7 is formed on the silicon oxide film on the silicon wafer W in the unfilmed portion 6. In this portion, since the Ti film / TiN film as the adhesion layer is not interposed, the blanket tungsten film 7 is easily peeled off, and there is a problem that causes generation of particles.
【０００６】そこで、図１０及び図１１に示すように、
ブランケットタングステン膜７の成膜に際して、シリコ
ンウエハＷの周縁部に、上記した未成膜部６を覆う幅寸
法を有するシャドーリング８（リング状のシャッタ）を
載せて、未成膜部６にブランケットタングステン膜７が
成膜されないようにする対策が講じられている。このシ
ャドーリング８は、シリコンウエハＷが中心を軸として
回転移動した位置に置かれた場合でも未成膜部６を覆え
るようにリング状に形成されている。Therefore, as shown in FIG. 10 and FIG.
When the blanket tungsten film 7 is formed, a shadow ring 8 (ring-shaped shutter) having a width dimension that covers the undeposited portion 6 is placed on the peripheral portion of the silicon wafer W, and the blanket tungsten film 6 is formed on the undeposited portion 6. Measures are taken to prevent 7 from being deposited. The shadow ring 8 is formed in a ring shape so as to cover the undeposited portion 6 even when the shadow ring 8 is placed at a position where the silicon wafer W is rotated about the center.
【０００７】しかし、斯るシャドーリング８を用いてＣ
ＶＤ成膜すると、剥離の原因となる、未成膜部６上への
ブランケットタングステン膜７の成膜は防止できるもの
の、図１０に示すように、理収チップ数が減少し、即ち
スクライブラインで画成される多数のチップ９のうちウ
エハ周辺に位置するチップ９はシャドーリング８で覆わ
れるため、不良チップとなり、歩留りを著しく低下する
問題を有している。However, using such a shadow ring 8, C
Although the VD film formation can prevent the blanket tungsten film 7 from being formed on the non-film formation portion 6 which causes separation, as shown in FIG. Since the chip 9 located around the wafer is covered with the shadow ring 8 among the numerous chips 9 formed, it becomes a defective chip and there is a problem that the yield is remarkably reduced.
【０００８】本発明は、このような従来の問題点に着目
して創案されたものであって、理収チップ数の減少を防
止する半導体装置の製造方法を得んとするものである。The present invention was devised in view of such conventional problems, and an object of the present invention is to obtain a method of manufacturing a semiconductor device which prevents a decrease in the number of chips in the production process.
【０００９】[0009]
【課題を解決するための手段】そこで、請求項１記載の
発明は、スパッタリング成膜装置内で半導体ウエハ表面
をクランプで支持した状態で該半導体ウエハ上に密着層
を形成する工程と、その後、ＣＶＤ成膜装置内で前記半
導体ウエハ全面に亘って導電性材料膜を形成する工程と
を備える半導体装置の製造方法において、前記密着層を
形成する工程の前工程で前記半導体ウエハ全面に亘って
シリコン系薄膜を形成することを、その解決手段として
いる。Therefore, according to the invention of claim 1, a step of forming an adhesion layer on a semiconductor wafer while the surface of the semiconductor wafer is supported by a clamp in a sputtering film forming apparatus, and thereafter, In a method for manufacturing a semiconductor device, which comprises a step of forming a conductive material film over the entire surface of the semiconductor wafer in a CVD film forming apparatus, a silicon film is formed over the entire surface of the semiconductor wafer before the step of forming the adhesion layer. Forming a system thin film is the solution.
【００１０】また、請求項２記載の発明は、半導体ウエ
ハ上に形成された層間絶縁膜に配線用接続孔を開設して
半導体ウエハを露出させた後、スパッタリング成膜装置
内で半導体ウエハ表面をクランプで支持した状態で該半
導体ウエハ上に密着層を形成し、その後、ブランケット
−ＷＣＶＤ成膜装置内で該半導体ウエハ全面に亘ってブ
ランケットタングステン膜を形成する半導体装置の製造
方法において、前記密着層を形成する前に、前記半導体
ウエハ全面に亘ってポリシリコン膜をＣＶＤ法にて形成
しておくことを、その解決手段としている。According to the second aspect of the present invention, a wiring connection hole is opened in the interlayer insulating film formed on the semiconductor wafer to expose the semiconductor wafer, and then the surface of the semiconductor wafer is exposed in the sputtering film forming apparatus. A method for manufacturing a semiconductor device, comprising forming a contact layer on the semiconductor wafer while being supported by a clamp, and then forming a blanket tungsten film over the entire surface of the semiconductor wafer in a blanket-WCVD film forming apparatus. The solution is to form a polysilicon film over the entire surface of the semiconductor wafer by the CVD method before forming.
【００１１】[0011]
【作用】請求項１記載の発明は、密着層を形成する工程
の前工程で半導体ウエハ全面に亘ってシリコン系薄膜を
形成しておくことで、次工程においてスパッタリング成
膜装置で密着層をスパッタリングした際に、クランプに
より未成膜となる部分が生じても、この部分は導電性材
料膜との密着性の良いシリコン系薄膜であるため、導電
性材料膜の剥離を防止する作用がある。このため、剥離
に起因するパーティクルの発生を防止すると共に、クラ
ンプで支持した部分以外のウエハ領域も有効となるた
め、理収チップの減少を防止することができる。According to the first aspect of the invention, the silicon-based thin film is formed over the entire surface of the semiconductor wafer in the step before the step of forming the adhesion layer, so that the adhesion layer is sputtered by the sputtering film forming apparatus in the next step. At this time, even if an undeposited portion is formed due to the clamp, this portion has a function of preventing peeling of the conductive material film because it is a silicon-based thin film having good adhesion to the conductive material film. Therefore, it is possible to prevent the generation of particles due to peeling, and it is possible to prevent the wafer area other than the portion supported by the clamps from being effective, so that it is possible to prevent the reduction of the yield chip.
【００１２】請求項２記載の発明においては、半導体ウ
エハのクランプ支持された部分はポリシリコン膜であ
り、この上に成膜されるブランケットタングステンはポ
リシリコンと密着性がよいため、剥離が防止される。ま
た、配線用接続孔内においては、ポリシリコン膜／密着
層の積層構造となり、例えば密着層をＴｉ膜／ＴｉＮ膜
で構成すれば、熱処理等を施すことにより、チタンシリ
サイド膜／ＴｉＮ膜構造の低抵抗なコンタクトが形成で
きる。In the second aspect of the present invention, the clamp-supported portion of the semiconductor wafer is a polysilicon film, and the blanket tungsten formed on this has good adhesion to the polysilicon, so that peeling is prevented. It Further, in the wiring connection hole, a laminated structure of a polysilicon film / adhesion layer is formed. For example, if the adhesion layer is made of a Ti film / TiN film, a titanium silicide film / TiN film structure of A low resistance contact can be formed.
【００１３】[0013]
【実施例】以下、本発明に係る半導体装置の製造方法の
詳細を図面に示す実施例に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the method for manufacturing a semiconductor device according to the present invention will be described below with reference to the embodiments shown in the drawings.
【００１４】（実施例）先ず、本実施例においては、半
導体ウエハとしてのシリコンウエハ１０に不純物拡散層
１０ａ等を形成した後、例えばＢＰＳＧで成る層間絶縁
膜１１を堆積させる。次に、リソグラフィー技術及びエ
ッチング技術を用いて、図１に示すようなコンタクトホ
ール１２を開孔する。(Embodiment) First, in this embodiment, after forming an impurity diffusion layer 10a and the like on a silicon wafer 10 as a semiconductor wafer, an interlayer insulating film 11 made of, for example, BPSG is deposited. Next, the contact hole 12 as shown in FIG. 1 is opened by using the lithography technique and the etching technique.
【００１５】次に、シリコンウエハ１０をＣＶＤ成膜装
置に移し、図２に示すように、ウエハ全面にポリシリコ
ン膜１３を５０ｎｍの厚さにＣＶＤ成膜する。このポリ
シリコン膜１３は、ＣＶＤ法によるため、クランプによ
る支持を要しないため、上記するように全面に成膜する
ことができる。Next, the silicon wafer 10 is transferred to a CVD film forming apparatus, and as shown in FIG. 2, a polysilicon film 13 is formed on the entire surface of the wafer by CVD so as to have a thickness of 50 nm. Since this polysilicon film 13 is formed by the CVD method and does not need to be supported by a clamp, it can be formed on the entire surface as described above.
【００１６】次いで、シリコンウエハ１０をスパッタリ
ング成膜装置に移し、ウエハ周縁部を図３に示す如くク
ランプ１６で支持する。そして、スパッタリング法によ
り、順次Ｔｉ膜１４，ＴｉＮ膜１５を成膜する。これら
の膜厚は、Ｔｉ膜１４で３０ｎｍ、ＴｉＮ膜１５で７０
ｎｍ程度とした。なお、シリコンウエハ１０のクランプ
１６で支持されたポリシリコン膜１３の表面には、Ｔｉ
膜１４，ＴｉＮ膜１５は成膜されず、図３に示すような
断面となる。そして、斯る成膜工程の後に、６００℃程
度の熱処理を施すと、Ｔｉ膜１４は下地のポリシリコン
膜１３と相互に反応して、図４に示すように、チタンシ
リサイドＴｉＳｉ2膜１７となる。Then, the silicon wafer 10 is transferred to the sputtering film forming apparatus, and the peripheral portion of the wafer is supported by the clamp 16 as shown in FIG. Then, the Ti film 14 and the TiN film 15 are sequentially formed by the sputtering method. The Ti film 14 has a thickness of 30 nm and the TiN film 15 has a thickness of 70 nm.
It was about nm. The surface of the polysilicon film 13 supported by the clamp 16 of the silicon wafer 10 has a Ti layer.
The film 14 and the TiN film 15 are not formed and have a cross section as shown in FIG. Then, when a heat treatment at about 600 ° C. is performed after such a film forming process, the Ti film 14 reacts with the underlying polysilicon film 13 to form a titanium silicide TiSi 2 film 17 as shown in FIG. Become.
【００１７】次に、シリコンウエハ１０をブランケット
−ＷＣＶＤ成膜装置（例えばコールドウォール型のＣＶ
Ｄ装置）に移し、例えば、六フッ化タングステン（ＷＦ
6）＝１０SCCMと水素（Ｈ2）＝５０SCCMを用い、反応温
度４００〜４７５℃，圧力数〜数十Ｔｏｒｒの条件下で
ブランケットタングステン膜１８を、図５に示すよう
に、コンタクトホール１２が埋まる膜厚まで堆積させ
る。Next, the silicon wafer 10 is blanket-WCVD film-forming apparatus (for example, cold wall type CV).
D device) and, for example, tungsten hexafluoride (WF
6 ) = 10 SCCM and hydrogen (H 2 ) = 50 SCCM , the blanket tungsten film 18 is formed under the conditions of the reaction temperature of 400 to 475 ° C. and the pressure of several to several tens Torr as shown in FIG. Is deposited to a film thickness where
【００１８】このようにして、クランプ１６で支持され
た部分のポリシリコン膜１３上には、ブランケットタン
グステン膜１８が良好に密着して成膜される。このた
め、ブランケットタングステン膜１８は剥離することが
なく、剥離に起因するパーティクル増大を防止すること
ができる。In this manner, the blanket tungsten film 18 is formed in good contact with the polysilicon film 13 in the portion supported by the clamp 16. Therefore, the blanket tungsten film 18 is not peeled off, and it is possible to prevent the increase of particles due to the peeling.
【００１９】本実施例においては、ブランケットタング
ステン膜１８の成膜時に、密着層としてのＴｉ膜１４，
ＴｉＮ膜１５をスパッタリング成膜する際にクランプ支
持した部分を覆う必要がないため、シリコンウエハにお
ける理収チップ数を減少させることがない。In this embodiment, when the blanket tungsten film 18 is formed, the Ti film 14, which serves as an adhesion layer,
Since it is not necessary to cover the clamp-supported portion when the TiN film 15 is formed by sputtering, the number of chips in the silicon wafer is not reduced.
【００２０】以上、実施例について説明したが、本発明
は、これに限定されるものではなく、構成の要旨に付随
する各種の設計変更が可能である。Although the embodiment has been described above, the present invention is not limited to this, and various design changes accompanying the gist of the configuration can be made.
【００２１】例えば、上記実施例においては、シリコン
系薄膜としてポリシリコン膜を用いたが、ＣＶＤ成膜さ
れる他のシリコン系膜を用いてもよい。For example, although the polysilicon film is used as the silicon-based thin film in the above embodiment, another silicon-based film formed by CVD may be used.
【００２２】また、本発明においては、密着層及び導電
性材料膜も上記実施例のものに限定されず、各種の設計
変更が可能である。Further, in the present invention, the adhesion layer and the conductive material film are not limited to those in the above embodiment, and various design changes can be made.
【００２３】[0023]
【発明の効果】以上の説明から明らかなように、本発明
によれば、膜剥がれが無くパーティクルの発生を防止で
き、しかも理収チップ数の減少を防止して歩留まりも向
上させる効果を奏する。As is apparent from the above description, according to the present invention, there is an effect that the film is not peeled off and the generation of particles is prevented, and further, the reduction of the number of the collection chips is prevented and the yield is improved.
【図１】本発明の実施例の工程を示す要部断面図。FIG. 1 is a sectional view of an essential part showing a step of an embodiment of the present invention.
【図２】本発明の実施例の工程を示す要部断面図。FIG. 2 is a cross-sectional view of a main part showing a process of an example of the present invention.
【図３】本発明の実施例の工程を示す要部断面図。FIG. 3 is a sectional view of an essential part showing a step of an embodiment of the present invention.
【図４】本発明の実施例の工程を示す要部断面図。FIG. 4 is a cross-sectional view of a main part showing a step of an embodiment of the present invention.
【図５】本発明の実施例の工程を示す要部断面図。FIG. 5 is a cross-sectional view of a main part showing a step of an embodiment of the present invention.
【図６】スパッタリング成膜装置のクランプを示す平面
図。FIG. 6 is a plan view showing a clamp of the sputtering film forming apparatus.
【図７】従来例の要部断面図。FIG. 7 is a sectional view of a main part of a conventional example.
【図８】従来例の平面図。FIG. 8 is a plan view of a conventional example.
【図９】従来例の要部断面図。FIG. 9 is a sectional view of a main part of a conventional example.
【図１０】シャドーリングを用いた従来例の平面図。FIG. 10 is a plan view of a conventional example using a shadow ring.
【図１１】シャドーリングを用いた従来例の要部断面
図。FIG. 11 is a sectional view of a main part of a conventional example using a shadow ring.
１０…シリコンウエハ １０ａ…不純物拡散層 １１…層間絶縁膜 １２…コンタクトホール １３…ポリシリコン膜 １４…Ｔｉ膜 １５…ＴｉＮ膜 １６…クランプ １８…ブランケットタングステン膜 10 ... Silicon wafer 10a ... Impurity diffusion layer 11 ... Interlayer insulating film 12 ... Contact hole 13 ... Polysilicon film 14 ... Ti film 15 ... TiN film 16 ... Clamp 18 ... Blanket tungsten film
Claims (2)
ハ表面をクランプで支持した状態で該半導体ウエハ上に
密着層を形成する工程と、その後、ＣＶＤ成膜装置内で
前記半導体ウエハ全面に亘って導電性材料膜を形成する
工程とを備える半導体装置の製造方法において、 前記密着層を形成する工程の前工程で前記半導体ウエハ
全面に亘ってシリコン系薄膜を形成することを特徴とす
る半導体装置の製造方法。1. A step of forming an adhesion layer on a semiconductor wafer in a state where the surface of the semiconductor wafer is supported by a clamp in the sputtering film forming apparatus, and thereafter, a conductive film is formed over the entire surface of the semiconductor wafer in the CVD film forming apparatus. And a step of forming a conductive material film, wherein a silicon-based thin film is formed over the entire surface of the semiconductor wafer in a step before the step of forming the adhesion layer. Method.
に配線用接続孔を開設して半導体ウエハを露出させた
後、スパッタリング成膜装置内で半導体ウエハ表面をク
ランプで支持した状態で該半導体ウエハ上に密着層を形
成し、その後、ブランケット−ＷＣＶＤ成膜装置内で該
半導体ウエハ全面に亘ってブランケットタングステン膜
を形成する半導体装置の製造方法において、 前記密着層を形成する前に、前記半導体ウエハ全面に亘
ってポリシリコン膜をＣＶＤ法にて形成しておくことを
特徴とする半導体装置の製造方法。2. A semiconductor wafer is exposed by opening a connection hole for wiring in an interlayer insulating film formed on the semiconductor wafer, and then the semiconductor wafer is held in a state of being supported by a clamp in a sputtering film forming apparatus. A method of manufacturing a semiconductor device, comprising forming an adhesion layer on a wafer, and then forming a blanket tungsten film over the entire surface of the semiconductor wafer in a blanket-WCVD film forming apparatus, wherein the semiconductor is formed before the adhesion layer is formed. A method of manufacturing a semiconductor device, wherein a polysilicon film is formed on the entire surface of a wafer by a CVD method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18274692A JPH0629241A (en) | 1992-07-10 | 1992-07-10 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18274692A JPH0629241A (en) | 1992-07-10 | 1992-07-10 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629241A true JPH0629241A (en) | 1994-02-04 |
Family
ID=16123715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18274692A Pending JPH0629241A (en) | 1992-07-10 | 1992-07-10 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629241A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288390A (en) * | 1995-04-13 | 1996-11-01 | Nec Corp | Semiconductor device and manufacture thereof |
| US6025266A (en) * | 1996-09-04 | 2000-02-15 | Nec Corporation | Vacuum film formation method and device |
| KR100351696B1 (en) * | 1998-04-08 | 2002-09-11 | 닛본 덴기 가부시끼가이샤 | Method of forming a semiconductor device and semiconductor manufacturing apparatus |
| US6947767B2 (en) | 2000-02-25 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Card holding structure and portable terminal apparatus having the same |
-
1992
- 1992-07-10 JP JP18274692A patent/JPH0629241A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288390A (en) * | 1995-04-13 | 1996-11-01 | Nec Corp | Semiconductor device and manufacture thereof |
| US6025266A (en) * | 1996-09-04 | 2000-02-15 | Nec Corporation | Vacuum film formation method and device |
| KR100351696B1 (en) * | 1998-04-08 | 2002-09-11 | 닛본 덴기 가부시끼가이샤 | Method of forming a semiconductor device and semiconductor manufacturing apparatus |
| US6947767B2 (en) | 2000-02-25 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Card holding structure and portable terminal apparatus having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6908848B2 (en) | Method for forming an electrical interconnection providing improved surface morphology of tungsten | |
| JP2978748B2 (en) | Method for manufacturing semiconductor device | |
| JPH0777206B2 (en) | Method for forming TiN barrier layer having selectively (111) crystal orientation | |
| JP3175721B2 (en) | Method for manufacturing semiconductor device | |
| JPH08250497A (en) | Formation of metal wiring layer of semiconductor device | |
| US5705426A (en) | Method of forming semiconductor device having planarized wiring with good thermal resistance | |
| US20020076924A1 (en) | Method for forming an electrical interconnection providing improved surface morphololgy of tungsten | |
| JPH11150087A (en) | Forming method of titanium nitride barrier layer and semiconductor device containing titanium nitride barrier layer | |
| JP2988413B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| JP3252397B2 (en) | Wiring formation method | |
| JP2768304B2 (en) | Method for manufacturing semiconductor device | |
| JPH0629241A (en) | Manufacture of semiconductor device | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JP3361971B2 (en) | Metal nitride conversion method and semiconductor device manufacturing method | |
| JP2542617B2 (en) | Method for manufacturing semiconductor device | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP3102555B2 (en) | Method for manufacturing semiconductor device | |
| JPH11288923A (en) | Trench forming method and manufacture thereof | |
| JP3082230B2 (en) | Wiring formation method | |
| JPH053170A (en) | Forming method of blanket tungsten plug | |
| JP2806757B2 (en) | Method for manufacturing semiconductor device | |
| JP3868043B2 (en) | Tungsten nitride film manufacturing method and metal wiring manufacturing method using the same | |
| JPH04120726A (en) | Semiconductor device and manufacture thereof |