JP2542351B2

JP2542351B2 - 故障情報記憶装置

Info

Publication number: JP2542351B2
Application number: JP2025940A
Authority: JP
Inventors: 正雄中島; 功古泉; 隆司平野; 直樹島田
Original assignee: Zexel Corp
Current assignee: Bosch Corp
Priority date: 1990-02-07
Filing date: 1990-02-07
Publication date: 1996-10-09
Anticipated expiration: 2011-10-09
Also published as: JPH03231048A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、車両等の機器に故障が発生した場合に、
その故障情報を記憶させておくための故障情報記憶装置
に関する。

［従来の技術］一般に、マイクロコンピュータ（以下、マイコンとう
いう。）を搭載した車両においては、エンジンその他の
各部に故障が発生した場合、故障箇所（故障内容）を記
憶しておき、故障箇所を修理する際には、記憶内容から
故障箇所を割り出し、これによって適切な修理を行うよ
うにしている。したがって、記憶内容は正確なものでは
なければならず、誤った情報を出力することがないよう
にすることが重要である。

ところが、車両に搭載されるマイコンにおいては、イ
グニッションキーの切断、走行時の振動による電源とマ
イコンとの接続部の緩みに起因するマイコンの瞬間的切
断（以下、瞬断という。）により、誤った内容が記憶さ
れることがある。

そこで、この出願の発明者は、同一の故障情報を記憶
装置の３つの領域に記憶させ、この３つの記憶内容を比
較することによって記憶内容が正しいものであるか否か
を判断していた。すなわち、３つの記憶領域の記憶内容
をそれぞれA,B,Cとし、かつA,B,Cの順に記憶されるもの
とした場合、記憶内容を比較すると次の４つの場合が想
定される。

Ａ＝Ｂ＝Ｃ ……（１）Ａ≠Ｂ＝Ｃ ……（２）Ａ＝Ｂ≠Ｃ ……（３）Ａ≠Ｂ≠Ｃ ……（４）そして、式（１）の場合には、記憶内容A,B,Cが全て正
しい、式（２）の場合には、記憶内容Ａが瞬断の影響に
より誤って書き込まれた（以下、誤書き込みという。）
もので、記憶内容B,Cが正しい、式（３）の場合には、
記憶内容Ｃが誤書き込みされたもので、記憶内容A,Bが
正しい、さらに式（４）の場合には、記憶内容Ａおよび
Ｂが誤書き込みされたもので、記憶内容Ｃが正しい、と
判断していた。

［発明が解決しようとする課題］しかしながら、上記のようにして記憶させた場合にお
いては、式（１）の記憶内容A,B,Cが誤っている確率は
低いものの、式（２）の記憶内容B,C、または式（３）
の記憶内容A,Bが誤書き込みされていたり、あるいは式
（４）の記憶内容A,B,Cのいずれもが誤書き込みされて
いることがあり、このため故障箇所を誤って判断するこ
とがあった。

この発明は、上記事情を考慮してなされたもので、記
憶内容が誤書き込みされたものであるか否かを高い確率
をもって判断することができ、したがって故障箇所を誤
って判断するのを防止することができる故障情報記憶装
置を提供することを目的とする［課題を解決するための手段］この発明は、第１図（Ａ）に示すように、機器１の各
部に設置した各種センサ（図示せず）から機器１の各部
の状態を示す情報が入力され、その入力情報に基づいて
各部の故障を検出する故障検出手段２と、アドレスが付
された複数の記憶領域3a,…（第１図（Ｂ）参照）を有
する記憶手段３と、この記憶手段３の記憶領域3a,…の
うちの最も多くの故障情報が書き込まれた記憶領域3aか
ら故障情報を読み出す読み込み手段５と、前記故障検出
手段２からの故障情報と前記読み込み手段５によって読
み出された故障情報とを合わせた全故障情報を前記記憶
手段３のアドレスに対応した内容にして対応するアドレ
スの記憶領域3aに書き込む書き込み手段４とを備えたこ
とを特徴とするものである。

［作用］故障検出手段２は、機器１の各部に設置された各種セ
ンサからの入力情報に基づいて機器１の各部に故障が発
生しているか否かを検出する。故障が発生していること
を検出すると、故障検出手段２は、故障情報を書き込み
手段４に出力する。また、読み込み手段５は、記憶手段
３の記憶領域3a,…のうちの最も多くの故障情報が書き
込まれた記憶領域3aから故障情報を読み出し、この故障
情報を書き込み手段４に出力する。書き込み手段４は、
故障検出手段２から入力された故障情報と読み込み手段
５から入力された故障情報とを合わせた全故障情報を各
アドレスのいずれかに対応した内容に変更し、その内容
を対応するアドレスの記憶領域3aに書き込む。

書き込み手段４による書き込みをより具体的に説明す
ると、第１図（Ｂ）に示すように、記憶手段３の各記憶
領域3a,…にはアドレスL,M,N,…,S,T,U,…がそれぞれ付
されており、各アドレスの記憶領域3a,…には、故障情
報がアドレスに対応した内容にして書き込まれ。例え
ば、故障情報がA₁，A₂，A₃，…である場合には、それぞ
れ故障情報A_L，A_M，A_N，…に変更され、対応するアドレ
スL,M,,N,…が付された記憶領域3a,…に書き込まれる。
同様に、故障情報がA₁およびA₂、A₁およびA₃、A₁および
A₄、…である場合には、故障情報A_S，A_T，A_U，…として
アドレスS,T,U,…が付された記憶領域3a,…に書き込ま
れる。

そしていま、記憶手段３には、アドレスがＭである記
憶領域3aにのみ故障情報A_M（故障情報A₂）が書き込まれ
ており、故障検出手段２から書き込み手段４に故障情報
A₁が入力されたものとする。すると、書き込み手段４
は、故障情報A₁と読み込み手段５によって読み込まれた
故障情報A_Mとの両者を故障情報A_Tに変更し、これをアド
レスがＴである記憶領域3aに書き込む。

［実施例］以下、この発明の一実施例について第２図ないし第９
図を参照して説明する。

第２図はこの発明を実施するための車両制御用のマイ
コン10を示すものであり、マイコン10は中央演算処理装
置（以下、CPUという）11およびメモリ（記憶手段）12
を備えている。勿論、マイコン10はそれ以外の構成も備
えているが、周知のものと同様であるので省略してあ
る。

CPU11には、故障検出対象である機器としての車両
（図示せず）の各部に設置された各種のセンサ（図示せ
ず）からそれぞれ情報が入力される。そして、入力情報
から故障検出対象に故障が発生しているか否かを検出す
る。この実施例では、検出対象が24種あり、各検出対象
に対応して24種の故障情報がCPU11から出力されるとと
もに、以下に詳述するようにしてメモリ12に書き込まれ
る。

メモリ12は、第３図ないし第５図に示すように、000_H
（以下、下添字Ｈは16進数を示す）から7FF_H（10進数で
2047）までのアドレスが付された記憶領域12a,…を有す
る８ビットのEEPROM（Electrically Erasable And Prog
rammable ROM）が用いられている。この場合、メモリ12
は、メインブロック13とサブブロック14とに仮想的に区
画され、さらにメインブロック13は第１、第２および第
３のメインブロック13A,13B,13Cに、サブブロック14は
第1,第２および第３のサブブロック14A,14B,14Cにそれ
ぞれ仮想的に区画されている。

メモリ12をメインブロック13とサブブロック14とに区
画したのは、互いに同一の故障情報（記憶内容は異な
る。）を記憶させ、これを比較することによって記憶さ
れた故障情報の誤りを判定するようにしたものである。
また、メインおよびサブブロック13,14をそれぞれ３つ
のブロックに区画したのは次の理由による。すなわち、
メモリ12の各記憶領域12aは８ビットを有しており、各
ビットが１つの故障情報を表す。しかるに、記憶すべき
故障情報は24種ある。そこで、メインブロック13を第
１、第２および第３のメインブロック13A,13B,13Cに区
画し、それぞれ８種の故障情報を記憶させるようにして
いる。この点は、サブブロック14についても同様であ
る。

また、各ブロック13A〜14Cには、次のようにして故障
情報が書き込まれる。

いま、24種の故障情報をそれぞれK₁，K₂，…K₂₄とす
ると、故障情報K₁〜K₈が第１メインブロック13Aに、故
障情報K₉〜K₁₆が第２メインブロック13Bに、故障情報K
₁₇〜K₂₄が第３メインブロック13Cにそれぞれ書き込まれ
る。

まず、第１メインブロック13Aに対する書き込みにつ
いて述べると、故障情報K₁〜K₈は、第４図に示すよう
に、各記憶領域12aの最右側の桁から順次対応してお
り、各故障情報は記憶領域12aの各桁を１から０に変換
することによって書き込まれる。また、複数の故障情報
により、各故障情報に対応した桁が１から０に変換され
る。例えば、故障情報K₂により記憶領域12aの記憶内容
が（111111111）から（111111101）に書き換えられる。つまり記憶情報K₂が書き込まれる。
また、記憶情報K₂，K₃により、記憶領域12aの記憶内容
が（111111001）に書き換えられる。

この書き換えは、記憶内容に対応したアドレスの記憶領
域12aについてだけ行われるのであり、記憶内容とアド
レスとは次のような一定の規則に従って関係付けられて
いる。

いま、（11111101）を反転させると、（00000010）に
なる。これを２進数の数とみなすと、10_B（以下、下添
字Ｂは２進数を示す。）であり、16進数の2_H（以下、下
添字Ｈは16進数を示す。）になる。そして、002_Hのアド
レスが付された記憶領域12aに（11111101）が書き込ま
れる。同様に、故障情報がK₈であれば、（01111111）が
080_Hのアドレスが付された記憶領域12aに書き込まれ
る。

また、故障情報K₂が発せられた後に、故障が発生し、
その故障に対応する故障情報がK₃である場合には、故障
情報K₂，K₃によって表される内容は、（11111001）であ
り、これを反転すると（00000110）になる。これは、11
0_Bであり、6_Hである。したがって、アドレス006_Hの記憶
領域12aに（11111001）が書き込まれる。同様に、故障
情報K₂が発せられた後に故障情報K₈が発せられた場合に
は、アドレス082の記憶領域に（01111101）が書き込ま
れる。さらに、故障情報K₁〜K₈が全て発せられた場合に
は、アドレスOFF_Hの記憶領域12aに（00000000）が書き
込まれる。

なお、以上の内容から明らかなように、第１メインブ
ロック13Aは、アドレス0000_H〜0FF_Hまでである。以下、
100_H〜1FF_Hまでが第２メインブロック13B、200_H〜2FF_H
までが第３メインブロック13C、300_H〜3FF_Hまでが第１
サブブロック14A,400_H〜4FF_Hまでが第２サブブロック14
B、500_H〜5FF_Hまでが第３サブブロック14Cとされてお
り、アドレス600_H〜7FF_Hまでの記憶領域12aは不使用領
域になっている。

また、故障情報が書き込まれた記憶領域12aのうちア
ドレス数の最も大きい記憶領域12aは、過去に発生した
全ての故障情報が書き込まれることになる。したがっ
て、第１メインブロック13Aの記憶内容を取り出す場合
には、アドレスOFF_Hからアドレス000_Hへ向かって順次読
み取るようにすれば、最初に故障情報が書き込まれたア
ドレスの記憶領域12aの記憶内容によって全ての故障情
報が得られることになる。この点は、以下に述べる第２
および第３メインブロック13B,13Cについても同様であ
る。

また、第２メインブロック13Bへの書き込みについて
は、故障情報K₉〜K₁₆が記憶領域12aの最右側の桁から順
次対応しており、故障情報K₉〜K₁₆により上記と同様に
して表される数と、第２メインブロックの３桁のアドレ
ス（100_H〜1FF_H）のうちの下２桁の数とが一致するアド
レスの記憶領域に、故障情報が書き込まれる。

第３メインブロック13Bについても同様である。

次に、第１サブブロック14Aへの書き込みについて説
明すると、第５図に示すように、第１サブブロック14A
には、第１メインブロック13Aに書き込まれた故障情報
に関する記憶内容を反転して得られる２進数から１だけ
差し引いて得られた２進数が記憶領域12aに書き込まれ
る。この場合、書き込まれるべき数が割り出された第１
サブブロック14Aのアドレスの下２桁の数と等しい下２
桁の数を有する記憶領域12aに書き込まれる。

例えば、第４図に示すように、第１メインブロック13
Aのアドレス002_Hの記憶領域12aに（11111101）が書き込
まれている場合には、これを反転して１だけ差し引くこ
とにより、（00000001）が得られる。そして、これが第
１サブブロック14Aのアドレス302_Hを有する記憶領域12a
に書き込まれる。

第２、第３サブブロック14B,14Cについては、第２、
第３メインブロックの記憶内容が上記と同様にしてそれ
ぞれ書き込まれる。

なお、この実施例ではEEPROMが用いられており、それ
においては各ビットの定常状態が１であるため、１から
０へ変換しているが、定常状態が０であるものでれば０
から１へ変換するようにしてもよい。この場合には、メ
インブロック13A,13B,13Cの記憶内容をそのまま２進数
とみなし、これを対応するアドレスの記憶領域12aに書
き込めばよい。サブブロック14A,14B,14Cに対しては、
メインブロック13A〜13Cの記憶内容から１だけ差し引
き、それを対応する記憶領域12aに書き込めばよい。

上記のようなメモリ12への書き込みは、所定のプログ
ラムにしたがって行われる。以下、メモリ12への書き込
みを第６図以降に示すフローチャートに基づいて説明す
る。

第６図は、書き込み処理のメインルーチンを示すもの
であり、プログラムのスタート後、ステップ101におい
てメモリ12がクリア状態か否かが判断される。

メモリ12がクリア状態でなければ、ステップ102にお
いてメモリクリアスイッチ（図示せず）がON状態になっ
ているか否かが判断される。メモリクリアスイッチがON
状態であれば、つまりメモリクリアスイッチが操作者に
よってON操作されていれば、ステップ103においてメモ
リクリアが実行される。このメモリクリアは、EEPROMに
対する周知のメモリクリア方法が採用され、しかもこの
発明の要旨でもないので、簡単に説明すると、いわゆる
ページライトモードで16バイトずつ行われる。つまり、
16アドレス分が同時にメモリクリアされる。16アドレス
分のメモリがクリアされると、プログラムが終了する。
そして、次回のプログラムスタートすると、次の16アド
レス分がメモリクリアされる。メモリクリアが96（＝60
0_H/16）回行われることにより、メモリ12全体がクリア
される。

なお、メモリ12全体がクリアされるまでの間は、メモ
リクリアスイッチをON操作しておく必要があるが、その
時間は３秒程度である。

ステップ101の判断が肯定的である場合およびステッ
プ102の判断が否定的である場合には、ステップ104へ進
む。ステップ104では、メモリ12の検索が必要か否かが
判断される。

メモリ12の検索が必要である場合には、メモリ検索が
行われる（ステップ105）。メモリ検索では、詳細を後
述するように、最新でかつ正しい故障情報の読み出し、
およびその故障情報のCPUが処理可能なRAM（ランダムア
クセスメモリ）等に対する書き込みが行われる。

メモリ検索が不要である場合、およびメモリ検索が終
了した場合には、ステップ106において現時点で故障が
あるか否かが判断される。

現時点で故障がある場合には、ステップ107において
メモリ更新が行われる。メモリ更新は、後述するよう
に、過去に発生した全故障と現時点での故障が異なる場
合に、過去の故障に現時点での故障を加え、それを対応
するアドレスに書き込むものである。

メモリ更新後、またはステップ106の判断が否定的で
ある場合には、ステップ108においてメモリクリアペー
ジカウンタ（図示せず）を初期化する。なお、メモリク
リアページカウンタは、ステップ103において１ページ
分のメモリがクリアされる毎にその値が１だけインクリ
メントされるものであり、メモリクリアぺージカウンタ
の値が96になると、メモリ12全体がクリアされたものと
判断され、ステップ103のメモリクリアが終了する。

上記メモリ検索は、第７図に示すフローチャートに基
づいて実行される。このフローチャートに示すように、
まずステップ201で第１メインブロック13Aの故障情報取
り出しが行われる。この故障情報の取り出しの詳細につ
いては後述するが、このステップでは過去に発生した故
障の全情報が取り出される。すなわち、故障情報が書き
込まれた記憶領域12aのうち、最も大きい数のアドレス
が付された記憶領域12aに書き込まれた故障情報が取り
出される。取り出された故障情報は、ステップ202にお
いて、CPU11が使用可能なメモリ（勿論メモリ12とは異
なるメモリ）に書き込まれる（セーブされる。）以下、同様にして第２メインブロック13Bの故障情報
の取り出しおよびセーブが行われ（ステップ203,20
4）、その後第３メインブロック13Cの故障情報の取り出
しおよびセーブが行われる（ステップ205,206）。

第１、第２および第３メインブロックの故障情報の取
り出しおよびセーブが終了すると、ステップ207におい
てメモリ検索不要フラッグがセットされる。このメモリ
検索不要フラッグがセットされると、第６図に示すメイ
ンルーチンのステップ104においてメモリ検索不要の判
断がなされる。したがって、以後はメモリ検索が行われ
なくなる。

上記メインブロック13A〜13Cの故障情報取り出しは、
第８図に示すフローチャートに基づいて行われる。ま
ず、ステップ301においてメインブロック13A（13B,13
C）における全アドレス（全記憶領域12a）の故障内容を
読み込んだか否かが判断される。

全アドレスの故障内容を読み込んでいれば、第７図に
示すサブルーチンにおいてこのサブルーチンが実行され
た次のステップへ進む。例えば、ステップ201でこのサ
ブルーチンが実行されていたものとすれば、ステップ20
2へ進む。同様に、ステップ203であればステップ204
へ、ステップ205であればステップ206へそれぞれ進む。

全アドレスの記憶内容を読み込んでいなければ、ステ
ップ302において、メインブロック13A（または、13B,13
C;以下、メインブロック13Aについてのみ述べる。）の
記憶内容の取り出しが行われる。この場合、記憶内容の
取り出しは、数の最も大きいアドレス0FF_Hから行われ
る。

記憶内容が取り出されると、ステップ303においてそ
の記憶内容が有効か否かが判断される。この判断は、前
述したように、記憶内容を反転して表される数字（２進
数）と、その記憶内容が書き込まれた記憶領域12aのア
ドレス（16進数）とが一致しているか否かによって行わ
れる。例えば、第４図に示すように、アドレス0FF_Hの記
憶内容は、（11111111）であり、これを反転すると、
（00000000）になる。つまり0_Bであり、アドレス0FF_Hと
異なる。したがって、アドレス0FF_Hに書き込まれた記憶
内容は無効である（有効でない）と判断される。

有効でないと判断されると、ステップ304ににおい
て、記憶内容取り出しアドレスの更新が行われる。この
更新は、記憶内容が取り出されたアドレスから１だけデ
クリメントすることによって行われる。例えば、アドレ
ス0FF_Hから１だけデクリメントすることにより、次に故
障情報取り出しが行われるアドレスが0FE_Hとされる。

アドレスの更新が行われると、再びステップ301へ戻
り、全アドレスの読み込みが行われたか否かが判断され
る。この判断は、読み込みの行われるアドレスが000_Hで
あるか否かによってなされる。

全アドレスの読み込みが完了していなければ、再度故
障情報の取り出しと故障情報の有効か否かの判断とが順
次行われる。そして、記憶内容が有効であると判断され
た最初のアドレス（例えば第４図のアドレス006_H）に達
すると、ステップ305へ進む。

ステップ305では、記憶内容が有効であると判断され
た最初のアドレスに対応するサブブロック14Aのアドレ
スが設定される。例えば、上記の例であれば、アドレス
306_Hが設定される。次に、設定されたアドレスの記憶内
容の取り出しが行われる（ステップ306）。記憶内容が
取り出されると、その記憶内容が有効であるか否かが判
断される（ステップ307）。その判断は、記憶内容によ
って表される数に１を加えた数と、アドレスの下２桁の
数とが一致しているか、否かによって行われる。一致し
ていれば有効と判断され、一致していなければ無効と判
断される。

無効であると判断された場合には、ステップ304へ進
み、記憶内容取り出しアドレスが再度更新され、ステッ
プ301へ戻る。

有効であると判断された場合には、第７図に示すフロ
ーチャートの例えばステップ202に戻り、有効と判断さ
れた記憶内容がCPU11の処理可能なRAM等のメモリに故障
データとしてセーブされる。こようにしてセーブされた
故障データは、上記の内容から明らかなように、最新の
故障情報であり、しかも過去に発生した全ての故障情報
を含むものである。そこで、この故障データを以下にお
いては最新故障データと称することとする。

さらに、上記メモリ更新は、第９図に示すフローチャ
ートに基づいて実行される。

まず、ステップ401においてサブブロック更新フラッ
グがセットされているか否かが判断される。サブブロッ
ク更新フラッグは、後述するステップ409でセットされ
るものであり、サブブロック更新フラッグがセットされ
ていれば、ステップ414以降においてサブブロック14A
（14B,14C）の更新が行われるのであるが、この点につ
いては後述する。サブブロック更新フラッグがセットさ
れていなければ、メインブロック13A（13B,13C）の更新
が行われる。

そのために、まずメインブロックカウンタの値ｎが４
であるか否かが判断される（ステップ402）。ここで、
ｎはメインブロック13A〜13Cまでのいずれかを指定する
ものであり、2,3,4のいずれかの数になっている。ｎ＝
４であれば、ステップ403においてメインブロックカウ
ンタの初期化がなされる。つまりｎ＝１とされる。そし
て、次のステップ404へ進む。

一方、ｎが２または３である場合には、そのままステ
ップ404へ進む。

ステップ404では、第ｎメインブロックに書き込まれ
ている全故障情報として、CPU11によって処理可能なRAM
等のメモリに書き込まれた最新故障データが取り出され
る。

次に、現在発生している故障データのうち第ｎメイン
ブロックに書き込まれるべき故障データ（以下、現在故
障データという。）が取出される（ステップ405）。な
お、現在故障データは、各メインブロックに書き込まれ
るべき故障データ毎にCPU11が処理可能なRAM等のメモリ
に書き込まれている。

その後、最新故障データと現在故障データとのオア
（論理和）が取られる（ステップ406）。つまり、現在
故障データが最新故障データに含まれていなければ、現
在故障データが最新故障データに加えられる。一方、現
在故障データが最新故障データに既に含まれているなら
ば、それが最新故障データにさらに加えられることはな
い。次に、現在故障データが加えられた最新故障データ
と、現在故障データが加えられる直前の最新故障データ
との比較がなされ、故障が増加したか否かが判断される
（ステップ407）。

故障が増加していなければ、メインブロックカウンタ
の値ｎが１だけインクリメントされ（ステップ408）、
プログラムが終了する。なお、メインブロックカウンタ
の値ｎを１だけインクリメントすることにより、次回の
故障情報更新が（ｎ＋１）のメインブロックに対して行
われることになる。

一方、故障が増加していれば、サブブロック更新フラ
ッグがセットされ（ステップ409）、続いて故障データ
の書き込みアドレスが設定される（ステップ410）。例
えば、故障データが（00100101）であれば、書き込みア
ドレスはn25_H（ｎ＝0,1,2）になる。

次に、故障情報の設定が行われる（ステップ411）。
故障情報の設定は、故障データを反転することによって
行われるものであり、上記の例であれば、故障情報は
（11011010）になる。この故障情報は、メインブロック
カウンタの値ｎで指定されたメインブロック13A（13B,1
3C）に書き込まれる（ステップ412）。このようにして
書き込まれた結果、当然のことながら、メモリ12が非ク
リア状態になる。そこで、ステップ413においてメモリ
が非クリア状態であることを示すフラッグがセットされ
る。なお、このフラッグがセットされることにより、前
述したステップ101において否定判断がなされることに
なる。

一方、ステップ401においてサブブロック更新フラッ
グがセットされていた場合には、ステップ414へ進み、
サブブロック14A（14B,14C）に対する故障データの書き
込みアドレスが設定される。このアドレスは、ステップ
410において設定されたアドレスに対応するサブブロッ
クのアドレスである。例えば、ステップ410において設
定されたアドレスが025_Hであれば325_Hになり、137_Hであ
れば437_Hになる。

次に、ステップ415において、サブブロックに書き込
むべき故障情報の設定が行われる。これは、ステップ41
1において設定された故障情報を反転して得られる２進
数から１を差し引いた値を書き込むべき故障情報とする
ものである。例えば上記の例であれば、（11011010）を
反転して（00100101）とし、これから１を差し引いて、
（00100100）を得る。これが、ステップ414において設
定されたアドレスの記憶領域12aに書き込まれる。

次に、サブブロック更新フラッグがリセットされる
（ステップ416）。この結果、次回の故障データ更新で
は、ステップ401における判断が否定（NO）になる。

次に、ステップ417において、メモリ検索要フラッグ
がセットされる。これは、メインブロックおよびサブブ
ロックに新たな故障データが書き込まれた結果、CPUが
処理すべき最新故障データを変更するために行われるも
のであり、メモリ検索要フラッグがセットされると、前
述したステップ104において肯定判断（YES）がなされ、
メモリ検索が行われることになる。

次に、メインブロックカウンタ更新が行われる（ステ
ップ418）。これは、ステップ408と同様に行われる。

その後、ステップ412へ進み、サブブロックの設定さ
れたアドレスに故障情報が書き込まれ、続いてメモリ非
クリア状態を示すフラッグがセットされてプログラムを
終了する。

上記の記憶装置においては、記憶内容（故障情報）と
それが書き込まれる記憶領域12aのアドレスとを対応さ
せているから、瞬断等の影響によって誤った情報が記憶
領域12aに書き込まれた場合には、それが誤書き込みさ
れたものであるか否かを記憶内容とアドレスとから容易
に判別することができる。したがって、故障箇所を誤っ
て判断するのを防止することができる。勿論、誤った故
障情報がそれと対応するアドレスに書き込まれる確率は
零ではないが、その確率は非常に低い。したがって、誤
った故障データを正しいものと判断する確率は、従来の
ものに比して大幅に小さくすることができる。

また、この記憶装置においては、新たに発生した故障
情報を過去に発生した故障情報に加えて書き込むように
しているから、１つのメインブロック内の全ての故障情
報を取り出し、最も情報数の多い記憶内容から次に情報
数の多い記憶内容を差し引き、これを順次繰り返すこと
により、故障が発生した順序を知ることができる。これ
は、故障の因果関係を解明する上で重要である。

なお、故障の発生順序は、同一のメインブロックに書
き込まれる故障についてのみ知ることができ、異なるメ
インブロック間の故障の発生順序については知ることが
できない。これは、故障の検出対象が24種あるのに対し
８ビットのメモリを用い、24種の故障情報を３つの群に
区分するとともに、それぞれの群を３つのメインブロッ
クそれぞれ書き込むようにしているためである。しか
し、故障検出対象と同数のビット数を有するメモリを用
いれば、全ての故障の発生順序を知ることができる。

［発明の効果］以上説明したように、この発明の故障情報記憶装置に
よれば、故障情報を記憶手段のアドレスに対応させた内
容にして対応するアドレスの記憶領域に書き込むように
しているから、記憶内容が誤書き込みされたものである
か否かを高い確率をもって判断することができ、したが
って故障箇所を誤って判断するのを防止することがで
き、さらに故障の発生順序を解明することができるとい
う効果が得られる。

【図面の簡単な説明】

第１図（Ａ）はこの発明の特許請求の範囲に対応した構
成を示すブロック図、第１図（Ｂ）はメモリの内容を模
式的に示す図、第２図ないし第９図はこの発明の一実施
例を示すもので、第２図はその概略構成図、第３図はメ
モリの内容を示す図、第４図はメモリのメインブロック
におけるアドレスとそのアドレスが付された記憶領域の
記憶内容とを示す図、第５図はメモリのサブブロックに
おけるアドレスとそのアドレスが付された記憶領域の記
憶内容とを示す図、第６図は故障情報をメモリの書き込
むためのプログラムのうちのメインルーチンを示すフロ
ーチャート、第７図はメモリ検索用サブルーチンを示す
フローチャート、第８図は故障情報取り出し用サブルー
チンを示すフローチャート、第９図は故障情報更新用サ
ブルーチンを示すフローチャートである。１……機器、２……故障検出手段、３……記憶手段、3a
……記憶領域、４……書き込み手段、12……メモリ（記
憶手段）、12a……記憶領域。

フロントページの続き (72)発明者島田直樹埼玉県東松山市箭弓町３丁目13番26号ヂーゼル機器株式会社東松山工場内 (56)参考文献特開昭51−27951（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】機器の各部の故障を検出する故障検出手段
と、アドレスが付された複数の記憶領域を有する記憶手
段と、この記憶手段の記憶領域のうちの最も多くの故障
情報が書き込まれた記憶領域から故障情報を読み出す読
み込み手段と、前記故障検出手段からの故障情報と前記
読み込み手段によって読み出された故障情報とを合わせ
た全故障情報を前記記憶手段のアドレスに対応した内容
にして対応するアドレスの記憶領域に書き込む書き込み
手段とを備えたことを特徴とする故障情報記憶装置。