JPH03231048A - 故障情報記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、車両等の機器に故障が発生した場合に、そ
の故障情報を記憶させておくための故障情報記憶装置に
関する。

［従来の技術］ 一般に、マイクロコンピュータ（以下、マイコンとうい
う。）を搭載した車両においては、エンジンその他の各
部に故障が発生した場合、故障箇所（故障内容）を記憶
しておき、故障箇所を修理する際には、記憶内容から故
障箇所を割り出し、これによって適切な修理を行うよう
にしている。したがって、記憶内容は正確なものでなけ
ればならず、誤った情報を出力することがないようにす
ることが重要である。

ところが、車両に搭載されるマイコンにおいては、イグ
ニ、ジョンキーの切断、走行時の振動による電源とマイ
コンとの接続部の緩みに起因するマイフンの瞬間的切断
（以下、瞬断という。）により、誤った内容が記憶され
ることがある。

そこで、この出願の発明者は、同一の故障情報を記憶装
置の３つの領域に記憶させ、この３つの記憶内容を比較
することによって記憶内容が正しいものであるか否かを
判断していた。すなわち、３つの記憶領域の記憶内容を
それぞれＡ、Ｂ、Ｃとし、かつＡ、Ｂ、Ｃの順に記憶さ
れるものとした場合、記憶内容を比較すると次の３つの
場合が想定される。

Ａ＝Ｂ＝Ｃ・・・・・・（１） Ａ≠Ｂ＝Ｃ・・・・（２） Ａ＝Ｂ≠Ｃ・・・・（３） Ａ≠Ｂ＝＃Ｃ・・・　（４） そして、式（１）の場合には、記憶内容Ａ、Ｂ、Ｃか全
て正しい、式（２）の場合には、記憶内容Ａが瞬断の影
響により誤って書き込まれたく以下、誤書き込みという
。）もので、記憶内容Ｂ、Ｃが正しい、式（３）の場合
には、記憶内容Ｃか誤書き込みされたもので、記憶内容
Ａ、Ｂが正しい、さらに式（４）の場合には、記憶内容
ＡおよびＢが誤書き込みされたちので、記憶内容Ｃが正
しい、と判断していた。

［発明が解決しようとする課題］ しかしながら、上記のようにして記憶させた場合におい
ては、式（１）の記憶内容Ａ、Ｂ、Ｃが誤っている確率
は低いものの、式（２）の記憶内容Ｂ。

Ｃ１または式（３）の記憶内容Ａ、Ｂが誤書き込みされ
ていたり、あるいは式（３）の記憶内容Ａ、　　ＢＣの
いずれもか誤書き込みされていることがあり、このため
故障箇所を誤って判断することがあった。

この発明は、上記事情を考Ｉ付してなされたもので、記
憶内容か誤書き込みされたものであるか否かを高い確率
をちって判断することができ、したがって故障箇所を誤
って判断するのを防止することができる故障情報記憶装
置を提供することを目的とする 口課題を解決するための手段］ この発明は、第１図（Ａ）に示すように、機器１の各部
に設置した各種センサ（図示せず）から機器１の各部の
状態を示す情報が入力され、その入力情報に基づいて各
部の故障を検出する故障検出手段２と、アドレスが付さ
れた複数の記憶領域３ａ。

・（第１図（Ｂ）参照）を有する記憶手段３と、前記故
障検出手段２からの故障情報を前記記憶手段３のアドレ
スに対応させた内容にして対応するアドレスの記憶領域
３ａに書き込む書き込み手段４とを備えたことを特徴と
するものである。

［作用］ 故障検出手段２は、機器１の各部に設置された各種セン
サからの入力情報に基づいて機器１の各部に故障か発生
しているか否かを検出する。故障か発生していることを
検出すると、故障検出手段２は故ｔｒｉ情報を書き込み
手段４に出力する。書き込み手段４ては、故障情報を記
憶手段３の各アドレスのいずれかに対応した内容に変更
し、その内容を対応するアドレスの記憶領域３ａに書き
込む。

コノ場合、いずれの情報をいずれのア］・レスに対応し
た内容に変更するかは予め定められている。

例えば、故障検出手段２から出力される故障情報をＡ、
、Ａ、・・・とじたとき、書き込み手段４では、故障情
報Ａ、、Ａ２をそれぞれＡＬ、ＡＭに変更する。

そして、書き込み手段４は変更した故障情報ＡＬＡ、・
・・を対応するアドレスＬ、Ｍ・・・が付された記憶領
域３ａ、　　・・にそれぞれ書き込む。

なお、１つの故障情報と１つのアドレスとを対応させる
必要はなく、複数の故障情報をまとめて１つのアドレス
に対応させた内容に変更し、それを対応するアドレスの
記憶領域３ａに書き込むようにしてもよい。例えば、故
障情報Ａ、、Ａ、をまとめてＡＬとし、それをアドレス
Ｌの記憶領域３ａｌ：ＦＦき込むようにしてもよい。

［実施例］ 以下、この発明の一実施例について第２図ないし第９図
を参照して説明する。

第２図はこの発明を実施するための車両制御用のマイコ
ン１０を示すものであり、マイコン１０は中央演算処理
装置（以下、ＣＰＵという）１１およびメモリ（記憶手
段）１２を備えている。勿論、マイコン１０はそれら以
外の構成も備えているが、周知のものと同様であるので
省略しである。

ＣＰＵＩＩには、故障検出対象である機器としての車両
（図示せず）の各部に設置された各種のセンサ（図示せ
ず）からそれぞれ情報が入力される。

そして、入力情報から故障検出対象に故障が発生してい
るか否かを検出する。この実施例では、検出対象が２４
種あり、各検出対象に対応して２４種の故障情報がＣＰ
ＵＩＩから出力されるとともに、以下に詳述するように
してメモリ１２に書き込まれる。

メモｌ／　１２は、第３図ないし第５図に示すように、
０００．、（以下、下添字Ｉ」は１６進数を示す）から
７ＦＦ、（１０進数で２０４７）までのアドレスか付さ
れた記憶領域１２ａ、・・を有する８ビ。

トのＥ　Ｅ　Ｐ　ＲＯＭ（Ｅ　１ｅｃｔｒｉｃａｌｌｙ
　　Ｅ　ｒａｓａｂｌｅ　Ａｎｄ　Ｐ　ｒｏｇｒａｍｍ
ａｂｌｅ　ＲＯＭ）が用いられている。この場合、メモ
リ１２は、メインブロック１３とサブブロック１４とに
仮想的に区画され、さらにメインブロック１３は第１、
第２および第３のメインフロック１３Ａ、１３Ｂ、１３
Ｃに、サブブロック１４は第１．第２および第３のサブ
プロ、り１４Ａ、１４Ｂ、１４Ｃにそれぞれ仮想的に区
画されている。

メモリ１２をメインブロック１３とサブプロ・７り１４
とに区画したのは、互いに同一の故障情報（記憶内容は
異なる。）を記憶させ、これを比較することによって記
憶された故障情報の誤りを判定するようにしたものであ
る。また、メインおよびサブブロック１３．１４をそれ
ぞれ３つのプロ・ツクに区画したのは次の理由による。

すなわち、メモリ１２の各記憶領域１２ａは８ビツトを
有しており、各ビットが１つの故障情報を表す。しかる
に、記憶すべき故障情報は２４種ある。そこで、メイン
ブロック１３を第１、第２および第３のメインブロック
１３Ａ、１３Ｂ、１３Ｃに区画し、それぞれ８種の故障
情報を記憶させるようにしている。この点は、サブブロ
ック１４についても同様である。

また、各ブロック１３Ａ〜１４Ｃには、次のようにして
故障情報が書き込まれる。

いま、２４種の故障情報をそれぞれに、、に、。

・・・Ｋ２４とすると、故障情報に１〜に、が第１メイ
ンブロツク１３Ａに、故障情報に、〜に、６が第２メイ
ンブロツク１３Ｂに、故障情報ＫＩ、〜Ｋ　１４が第３
メインブロツク１３Ｃにそれぞれ書き込まれる。

まず、第１メインブロツク１３Ａに対する書き込みにつ
いて述べると、故障情報に、−に、は、第４図に示すよ
うに、各記憶領域１２ａの最右側の桁から順次対応して
おり、各故障情報は記憶領域１２ａの各桁を１から０に
変換することによって書き込まれる。また、複数の故障
情報により、各故障情報に対応した桁が１からＯに変換
される。

例えば、故障情報に、により記憶領域１２Ｈの記憶内容
が （１１１１１１１１１）から （１１１１１１１０１） に書き換えられる。つまり記憶情報に、が書き込まれる
。また、記憶情報に、、に、により、記憶領域１２ａの
記憶内容が （１１１１１１００１）に書き換えられる。

この書き換えは、記憶内容に対応したアドレスの記憶領
域１２ａについてだけ行われるのであり、記憶内容とア
ドレスとは次のような一定の規則に従って関係付けられ
ている。

いま、（１１１１１１０１）を反転させると、（０００
０００１０）になる。これを２進数の数とみなすと、１
０Ｂ（以下、下添字Ｂは２進数を示す。）であり、１６
進数の２．（以下、下添字Ｈは１６進数を示す。）にな
る。そして、００２Ｈのアドレスが付された記憶領域１
２ａに（１１１１１１０１）が書き込まれる。同様に、
故障情報かに６であれば、（０１１１１１１１）が０８
０．のアドレスが付された記憶領域１２ａに書き込まれ
る。

また、故障情報に、が発せられた後に、故障が発生し、
その故障に対応する故障情報かに、である場合には、故
障情報に、、に３によって表される内容は、（１１１１
１００１）ｔｔ５’）、コレラ反転すると（０００００
１１０）になる。これは、１１０Ｂであり、６Ｈである
。したがって、アドレス００６、の記憶領域１２ａに（
１１１１１００１）が書き込まれる。同様に、故障情報
に、が発せられた後に故障情報に８が発せられた場合に
は、アドレス０８２の記憶領域に（０１１１１１０１）
が書き込まれる。さらに、故障情報に１〜に、が全て発
せられた場合には、アドレスＯＦＦ、の記憶領域１２ａ
に（００００００００）が書き込まれる。

なお、以上の内容から明らかなように、第１メインブロ
ツク１３Ａは、アドレス０００．〜０ＦＦＨまでである
。以下、１００Ｈ〜ＩＦＦ、までが第２メインブロック
１３Ｂ、２００Ｈ〜２ＦＦ、までか第３メインブロツク
１３Ｃ１３００，４〜３ＦＦｏまでが第１サブプロ・ｌ
り１４Ａ、４００８〜４ＦＦ、までが第２サブブロツク
１４Ｂ、５００□〜５ＦＦＨまでが第３サブブロツク１
４Ｃとされており、アドレス６００　Ｈ〜７ＦＦＮまで
の記憶領域１２ａは不使用領域になっている。

また、故障情報が書き込まれた記憶領Ｖｃ１２ａのうち
アトＬ／ス数の最も大きい記憶領域１２ａは過去に発生
（、た全ての故障情報が書き込まれることになる。した
がって、第１メインブロツク１３Ａの記憶内容を取り出
す場合には、アドレス０ＦＦＨからアドレス０００Ｈへ
向かっ°Ｃ順次読み取るようにすれば、最初に故障情報
が書き込まれたアドレスの記憶領域１２ａの記憶内容に
よって全での故障情報が得られることになる。この点は
、以下に述べる第２および第３メインブロツク１３８１
３Ｃについても同様である。

また、第２メインブロツク１３Ｂへの書き込みについて
は、故障情報に、〜Ｋ　＋ｓが記憶領域１２ａの張布側
の桁から順次対応しており、故障情報に、〜Ｋ　Ｉｌｌ
により上記と同様にして表される数と５第２メインプロ
、りの３桁のアドレス（１００，〜ＩＦＦｏ）のうちの
下２桁の数とが一致するアドレスの記憶領域に、故障情
報が書き込まれる。

第３メインブロツク１３Ｂについても同様である。

次に、第１サブブロツク１４Ａへの書き込ろについて説
明すると、第５図に示すように、第１サブブロツク１４
△には、第１メインブロツク１３Ａに書き込まれた故障
情報に関する記憶内容を反転して得られろ２進数から１
だけ差し引いて得られた２進数が記ｔσ領域１２ａに書
き込まれる。この場合、書４　ｚまれるべき数が割り出
された第１サブブロツク１４Ａのアドレスの下２桁の数
と等しい下２桁の数を有する記憶領域１２ａに書き込ま
れる。

例えば、第４図に示すように、第１メインブロツク１３
Ａの一γドレス００２Ｈの記ｔＭＵＸ域１２　ａに（１
１ｉ１１１０１）が書き込まれている場合には、これを
反転して１だけ差し引くことにより、（０００００（１
０１）が得られる。そして、これが第１サブブロツク１
４Ａのアドレス３０２Ｈを有する記憶領域１２ａに書き
込まれる。

第２、第３サブブロック１４Ｂ、１４Ｃについては、第
２、第３メインブロツクの記憶内容が上記と同様にして
それぞれ書き込まれる。

なお、この実施例ではＥ　Ｅ　Ｐ　ＲＯＭが用いられて
おり、それにおいては各ビットの定常状態が１であるた
め、１からＯへ変換しているが、定常状態がＯであるも
のでればＯから１へ変換するようにしてもよい。この場
合には、メインブロック１３Ａ、１３Ｂ、１３’Ｃの記
憶内容をそのまま２進数とみなし、これを対応するアド
レスの記憶領域１２ａに書き込めばよい。サブブロック
１４Ａ。

１４Ｂ、１４Ｃに対しては、メインブロック１３Ａ−１
３Ｃの記憶内容から１だけ差し引き、それを対応する記
憶領域１２ａに書き込めばよい。

上記のようなメモリ１２への書き込みは、所定のプログ
ラムにしたがって行われる。以下、メモリ１２への書き
込みを第６図以降に示すフローチャートに基づいて説明
する。

第６図は、書き込み処理のメインルーチンを示すもので
あり、プログラムのスタート後、ステップ１０１におい
てメモリ１２がクリア状態か否かが判断され乙、 メモリ１２がクリア状態でなければ、ステップ１、０２
においてメモリクリア方法・ソチ（図示せず）がＯＮＮ
明朝なりているか否かが判断される。メモリクリア’　
２イ、チがＯＮ状態であれば、つまりメモリクリアスイ
ッチが操作者によってＯＮ操作されていれば、ステップ
１０３においてメモリクリアが実行される。このメモリ
クリアは、ＥＥＰＲＯＭに対する周知のメモリクリア方
法が採用され、しかちζ、の発明の要旨でもないので、
簡単に説明すると、いわゆるページライトモードで１６
バイトずつ行われる。つまり、１６アドレス分が同時に
メモリクリアされる。］６アドレス分のメモリがクリア
されると、プログラムが終了する。

そして、次回のプログラムスタートすると、次の１６ア
ドレス分がメモリクリアされる。メモリクリアが９６（
＝６００．４／１６）回行われることにより、メモリ１
２全体がクリアされる。

なお、メモリ１２全体がクリアされるまでの間は、メモ
リクリアスイッチをＯＮ操作しておく必要があるが、そ
の時間は３秒程度である。

ステップ１０１の判断が肯定的である場合およびステッ
プ１０２の判断が否定的である場合には、ステｙ　７’
　１０４へ進む。ステップ１０４では、メモリ１２の検
索が必要か否かが判断される。

メモリ１２の検索が必要である場合には、メモリ検索が
行われる（ステップ１０５）。メモリ検索では、詳細を
後述するように、最新でかつ正しい故障情報の読み出し
、およびその故障情報のＣＰＵが処理可能なＲＡＭ（ラ
ンダムアクセスメモリ）等に対する書き込みが行われる
。

メモリ検索が不要である場合、およびメモリ検索が終了
した場合には、ステップ１０６において現時点で故障が
あるか否かが判断される。

現時点で故障がある場合には、ステップ１０７において
メモリ更新が行われる。メモリ更新は、後述するように
、過去に発生した全故障と現時点での故障が異なる場合
に、過去の故障に現時点での故障を加え、それを対応す
るアドレスに書き込むものである。

メモリ更新後、またはステップ１０６の判断が否定的で
ある場合には、ステップ１０８においてメモリクリアベ
ージカウンタ（図示せず）を初期化する。なお、メモリ
クリアベージカウンタは、ステップ１０３において１ペ
一ジ分のメモリがクリアされる毎にその値が１だけイン
クリメントされるものであり、メモリクリアベージカウ
ンタの値が９６になると、メモリ１２全体がクリアされ
たものと判断され、ステップ１０３のメモリクリアが終
了する。

上記メモリ検索は、第７図に示すフローチャートに基づ
いて実行される。このフローチャートに示すように、ま
ずステップ２０１で第１メインブロツク１３Ａの故障情
報取り出しが行われる。この故障情報の取り出しの詳細
については後述するが、このステップでは過去に発生し
た故障の全情報が取り出される。すなわち、故障情報が
書き込まれた記憶領域１２ａのうち、最も大きい数のア
ドレスが付された記憶領域１２ａに書き込まれた故障情
報が取り出される。取り出された故障情報は、ステップ
２０２において、ＣＰＵ　ｉ　１が使用可能なメモリ（
勿論メモリ１２とは異なるメモリ）に書き込まれる（セ
ーブされる。） 以下、同様にして第２メインブロツク１３Ｂの故障情報
の取り出しおよびセーブが行われ（ステップ２０３，２
０４）、その後第３メインブロツク１３Ｃの故障情報の
取り出しおよびセーブが行われる（ステップ２０５，２
０６）。

第１、第２および第３メインブロツクの故障情報の取り
出しおよびセーブが終了すると、ステップ２０７におい
てメモリ検索不要フラッグがセットされる。このメモリ
検索不要フラッグがセットされると、第６図に示すメイ
ンルーチンのステップ１０４においてメモリ検索不要の
判断がなされる。したがって、以後はメモリ検索が行わ
れなくなる。

上記メインブロック１３Ａ〜１３Ｃ〕の故障情報取り出
しは、第８図に示すフローチャートに基づいて行われる
。まず、ステップ３０１においてメインブロック１３Ａ
（１３Ｂ、１３Ｃ）における全アドレス（全記憶領域１
２ａ）の故障内容を読み込んだか否かが判断される。

全アドレスの故障内容を読み込んでいれば、第７図に示
’ｆサブルーチンにおいてこのサブルーチンが実行され
た次のステップへ進む。例えば、ステップ２０１でこの
サブルーチンが実行されていたものとすれば、ステップ
２０２へ進む。同様に、ステップ２０３であればステッ
プ２０４へ、ステップ２０５であればステップ２０６へ
それぞれ進む。

全アドレスの記憶内容を読み込んでいなければ、ステッ
プ３０２において、メインブロック１３Ａ（または、１
３Ｂ、１３Ｃ；以下、メインブロック１３Ａについての
み述べる。）の記憶内容の取り出しが行われる。この場
合、記憶内容の取り出しは、数の最も大きいアドレスＯ
ＦＦ、から行われる。

記憶内容が取り出されると、ステップ３０３においてそ
の記憶内容が有効か否かが判断される。

この判断は、前述したように、記憶内容を反転して表さ
れる数字（２進数）と、その記憶内容が書き込まれた記
憶領域１２ａのアドレス（１６進数）とが一致している
か否かによって行われる。例えば、第４図に示すように
、アドレスＯＦＦ、の記憶内容は、（１１１１１１１１
）であり、これを反転すると、（００００００００）に
なる。つまり０８であり、アドレスＯＦＦ、と異なる。

したがって、アドレスＯＦＦ□に書き込まれた記憶内容
は無効である（有効でない）と判断される。

有効でないと判断されると、ステップ３０４ににおいて
、記憶内容取り出しアドレスの更新が行われる。この更
新は、記憶内容が取り出されたアドレスから１だけデク
リメントすることによって行われる。例えば、アドレス
０ＦＦ）ｌから１だけデクリメントすることにより、次
に故障情報取り出しが行われるアドレスがＯＦＥ、とさ
れる。

アドレスの更新が行われると、再びステップ３０１へ戻
り、全アドレスの読み込みが行われたか否かが判断され
る。この判断は、読み込みの行われるアドレスが０００
．であるか否かによってなされる。

全アドレスの読み込みが完了していなければ、再度故障
情報の取り出しと故障情報の有効か否かの判断とが順次
行われる。そして、記憶内容が有効であると判断された
最初のアドレス（例えば第４図のアドレス００６　、）
に達すると、ステップ３０５へ進む。

ステップ３０５では、記憶内容が有効であると判断され
た最初のアドレスに対応するサブブロック１４Ａのアド
レスが設定される。例えば、上記の例であれば、アドレ
ス３０６．が設定される。

次に、設定されたアドレスの記憶内容の取り出しが行わ
れる（ステップ３０６）。記憶内容が取り出されると、
その記憶内容が有効であるか否かが判断される（ステッ
プ３０７）。その判断は、記憶内容によって表される数
に１を加えた数と、アドレスの下２桁の数とが一致して
いるか、否かによって行われる。一致していれば有効と
判断され、致していなければ無効と判断される。

無効であると判断された場合には、ステップ３０４へ進
み、記憶内容取り出しアドレスが再度更新され、ステッ
プ３０１へ戻る。

有効であると判断された場合には、第７図に示すフロー
チャートの例えばステップ２０２に戻り、有効と判断さ
れた記憶内容がＣＰＵＩＩの処理可能なＲＡＭ等のメモ
リに故障データとしてセーブされる。こようにしてセー
ブされた故障データは、上記の内容から明らかなように
、最新の故障情報であり、しかも過去に発生した全ての
故障情報を含むものである。そこで、この故障データを
以下においては最新故障データと称することとする。

さらに、上記メモリ更新は、第９図に示すフローチャー
トに基づいて実行される。

まず、ステップ４０１においてサブブロック更新フラッ
グがセットされているか否かが判断される。サブブロッ
ク更新フラ・／グは、後述するステップ４０９でセット
されるものであり、サブブロック更新フラッグがセント
されていれば、ステップ４１４以降においてサブブロッ
ク１４Ａ（１４Ｂ、１４Ｇ）の更新が行われるのである
が、この点については後述する。サブプロ１．／り更新
アラ。２グがセットされていなければ、メインブロック
１３Ａ（１３Ｂ、１３Ｃ）の更新が行われる。

そのために、まずメインブロックカウンタの値ｎが４で
あるか否かが判断される（ステップ４０２）。ここで、
ｎはメインブロック１４Ａ〜１４Ｃまでのいずれかを指
定するものであり、２，３゜４のいずれかの数になって
いる。ｎ＝４であれば、ステップ４０３においてメイン
ブロックカウンタの初期化がなされる。つまりｎ−１と
される。そして、次のステップ４０４へ進む。

一方、ｎが２または３である場合には、そのままステッ
プ４０４へ進む。

ステップ４０４では、第ｎメインブロックに書き込まれ
ている全故障情報として、ＣＰｔＪｌｌによって処理可
能なＲＡＭ等のメモリに書き込まれた最新故障データが
取り出される。

次に、現在発生している故障データのうち第ｎメインブ
ロックに書き込まれるべき故障データ（以下、現在故障
データという。）が取り出される（ステップ４０５）。

なお、現在故障データは、各メインブロックに書き込ま
れるべき故障データ毎にＣＰＵ　１１が処理可能なＲＡ
Ｍ等のメモリに書き込まれている。

その後、最新故障データと現在故障データとのオア（論
理和）が取られる（ステップ４０６）。つまり、現在故
障データが最新故障データに含まれていなければ、現在
故障データが最新故障データに加えられる。一方、現在
故障データが最新故障データに既に含まれているならば
、それが最新故障データにさらに加えられることはない
。次に、現在故障データが加えられた最新故障データと
、現在故障データが加えられる直前の最新故障データと
の比較がなされ、故障が増加したか否かが判断される（
ステップ４０７）。

故障が増加していなければ、メインブロックカウンタの
値ｎが１だけインクリメントされ（ステップ４０８）、
プログラムが終了する。なお、メインブロックカウンタ
の値ｎを１だけインクリメントすることにより、次回の
故障情報更新が（ｎ＋１）のメインブロックに対して行
われることになる。

一方、故障が増加し、ていれば、サブブロック更新フラ
ッグがセットされ（ステップ４０９）、続いて故障デー
タの書き込みアドレスが設定される（ステップ４１０）
。例えば、故障データが（００１００１０１）であれば
、書き込みアドレスはｎ２５Ｈ（ｎ＝０．１．２）にな
る。

次に、故障情報の設定が行われる（ステップ４１１）。

故障情報の設定は、故障データを反転することによって
行われるものであり、上記の例であれば、故障情報は（
１１０１１０１０）になる。

この故障情報は、メインブロックカウンタの値ｎで指定
されたメインブロック１３Ａ（１３Ｂ、１３Ｃ）に書き
込まれる（ステップ４１２）。このようにして書き込ま
れた結果、当然のことながら、メモリ１２が非クリア状
態になる。そこで、ステップ４１３においてメモリが非
クリア状態であることを示すフラッグがセットされる。

なお、このフラッグがセ・ノドされることにより、前述
したステップ１０１において否定判断がなされることに
なる。

一方、ステップ４０１においてサブプロ９．り更新フラ
ッグがセットされていた場合には、ステップ４１４へ進
み、サブブロック１４　Ａ（１４Ｂ。

１４Ｃ）に対する故障データの書き込みアドレスが設定
される。このアドレスは、ステップ４１０において設定
されたアドレスに対応するサブブロックのアドレスであ
る。例えば、ステップ４１０において設定されたアドレ
スが０２５．であれば３２５Ｈになり、１３７Ｍであれ
ば４３７８になる。

次に、ステップ４１５において、サブブロックに書き込
むべき故障情報の設定が行われる。これは、ステップ４
１１において設定′された故障情報を反転して得られる
２進数から１を差し引いた値を書き込むべき故障情報と
するものである。例えば上記の例であれば、（１１０１
１０１０）を反転して（００１００１０１）とし、これ
から１を差し引イテ、（００１００１００）を得る。コ
レ力、ステップ４１４において設定されたアドレスの記
憶領域１２ａに書き込まれる。

次に、サブブロック更新フラッグがリセットされる（ス
テップ４１６）。この結果、次回の故障データ更新では
、ステップ４０１における判断が否定（Ｎｏ）になる。

次に、ステップ４１７において、メモリ検索要フラッグ
がセットされる。これは、メインブロックおよびサブブ
ロックに新たな故障データが書き込まれた結果、ＣＰＵ
が処理すべき最新故障データを変更するために行われる
ものであり、メモリ検索要フラッグがセットされると、
前述したステップ１０４において肯定判断（ＹＥＳ）が
なされ、メモリ検索が行われることになる。

次に、メインブロックカウンタ更新が行われる（ステッ
プ４１８）。これは、ステップ４０８と同様に行われる
。

その後、ステップ４１２へ進み、サブブロックの設定さ
れたアドレスに故障情報が書き込まれ、続いてメモリ非
クリア状態を示すフラッグがセットされてプログラムを
終了する。

上記の記憶装置においては、記憶内容（故障情報）とそ
れが書き込まれる記憶領域１２ａのアドレスとを対応さ
せているから、瞬断等の影響によって誤った情報が記憶
領域１２ａに書き込まれた場合には、それが誤書き込み
されたちのであるか否かを記憶内容とアドレスとから容
易に判別することができる。したがって、故障箇所を誤
って判断するのを防止することができる。勿論、誤った
故障情報がそれと対応するアドレスに書き込まれる確率
は零ではないが、その確率は非常に低い。

したがって、誤った故障データを正しいものと判断する
確率は、従来のものに比して大幅に小さくすることがで
きる。

また、この実施例の記憶装置においては、新たに発生し
た故障情報を過去に発生した故障情報に加えて書き込む
ようにしているから、１つのメインブロック内の全ての
故障情報を取り出し、最も情報数の多い記憶内容から次
に情報数の多い記憶内容を差し引き、これを順次繰り返
すことにより、故障が発生した順序を知ることができる
。これは、故障の因果関係を解明する上で重要である。

なお、故障の発生順序は、同一のメインブロックに書き
込まれる故障についてのみ知ることができ、異なるメイ
ンブロック間の故障の発生順序については知ることがで
きない。これは、故障の検出対象が２４種あるのに対し
８ビツトのメモリを用い、２４種の故障情報を３つの群
に区分するとともに、それぞれの群を３つのメインブロ
ックそれぞれ書き込むようにしているためである。しか
し、故障検出対象と同数のビット数を有するメモリを用
いれば、全ての故障の発生順序を知ることができる。

また、上記の実施例においては、故障の発生順序をも解
明し得るよう、過去に発生した故障に新たに発生した故
障を加えるようにしているが、故障の発生順序を解明す
る必要がない場合には、新たに発生した故障だけをアド
レスに対応した態様にして書き込むようにしてもよい。

［発明の効果］ 以上説明したように、この発明の故障情報記憶装置によ
れば、故障情報を記憶手段のアドレスに対応させた内容
にして対応するアドレスの記憶領域に書き込むようにし
ているから、記憶内容が誤書き込みされたものであるか
否かを高い確率をもって判断することができ、したがっ
て故障箇所を誤って判断するのを防止することができる
という効果が得られる。

【図面の簡単な説明】

第１図（Ａ）はこの発明の特許請求の範囲に対応した構
成を示すブロック図、第１図（Ｂ）はメモリの内容を模
式的に示す図、第２図ないし第９図はこの発明の一実施
例を示すもので、第２図はその概略構成図、第３図はメ
モリの内容を示す図、第４図はメモリのメインブロック
におけるアドレスとそのアドレスが付された記憶領域の
記憶内容とを示す図、第５図はメモリのサブブロックに
おけるアドレスとそのアドレスが付された記憶領域の記
憶内容とを示す図、第６図は故障情報をメモリに書き込
むためのプログラムのうちのメインルーチンを示すフロ
ーチャート、第７図はメモリ検索用サブルーチンを示す
フローチャート、第８図は故障情報取り出し用サブルー
チンを示すフローチャート、第９図は故障情報更新用サ
ブルーチンを示すフローチャートである。 １・・・機器、２・・・故障検出手段、３・・・記憶手
段、３ａ・・・記憶領域、４・・・書き込み手段、１２
・・・メモリ（記憶手段）、１２ａ・・・記憶領域。

Claims (1)

【特許請求の範囲】
1. 機器の各部の故障を検出する故障検出手段と、アドレス
   が付された複数の記憶領域を有する記憶手段と、前記故
   障検出手段からの故障情報を前記記憶手段のアドレスに
   対応させた内容にして対応するアドレスの記憶領域に書
   き込む書き込み手段とを備えたことを特徴とする故障情
   報記憶装置。