CN101253485A - 存储装置及其运行方法 - Google Patents

存储装置及其运行方法 Download PDF

Info

Publication number
CN101253485A
CN101253485A CNA2006800314197A CN200680031419A CN101253485A CN 101253485 A CN101253485 A CN 101253485A CN A2006800314197 A CNA2006800314197 A CN A2006800314197A CN 200680031419 A CN200680031419 A CN 200680031419A CN 101253485 A CN101253485 A CN 101253485A
Authority
CN
China
Prior art keywords
data word
data
address
correct
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800314197A
Other languages
English (en)
Inventor
T·科特克
Y·科拉尼
M·弗克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN101253485A publication Critical patent/CN101253485A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16Protection against loss of memory contents
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种存储装置包含可写数据存储器(102),以及用于识别(103)从数据存储器(102)中读出的数据字错误的单元,用于校正(101)错误的单元和用于在数据存储器(102)的空闲区域中的新地址上存储已校正的数据字的单元。

Description

存储装置及其运行方法
技术领域
本发明涉及一种存储装置,具有可写数据存储器和用于识别并校正从数据存储器中读出的数据字的错误的单元,还涉及这种存储装置的运行方法。
背景技术
在可写数据存储器中可能出现功能故障,其表现为已存储的数据字的一个或多个位突发地改变其值。如果这样的数据存储器应用在与安全有关的应用中,例如应用在汽车的发动机控制设备中或诸如此类设备中,绝对需要识别这种故障并且采取适当的相应措施以避免危险的错误功能。在最简单的情况下相应的措施在于,在识别到错误时以预定的方式结束访问数据存储器的应用,从而不再访问有错误的数据值并且由于该错误而排除错误控制。只要没有消除数据存储器中的错误,就不运行该应用。
为了避免这样的运行中断,考虑数据字与冗余信息一起存储在一个存储器中,借助该冗余信息不仅可以识别数据字的错误,而是也许能够校正该错误。已知多种能够识别并校正在数据字中错误的编码方法,其中Reed-Solomon或汉明码属于最熟悉的编码方法。因此在本描述范围内校正错误的代码假设为已知并且不再详细阐述。如果一个应用访问存储器的一个单元并借助冗余信息确定,在这个单元中存储的数据字有错误,则可以给该应用提供一个经过校正的数据字,并且可以没有错误控制的危险地进一步处理该应用。
在一个数据字或一个在使用错误校正码的情况下共同编码的数据字块中可以校正的错误位的数目,依赖于为该数据字或者数据字块产生的冗余信息信息的位数目。这例如表明,如果冗余信息的位数目足以校正在该数据字或数据字块中的单个位错误,则可以一直维持该应用的可工作性,直到在相关的数据字中不再出现位错误。只要出现第二个位错误,就不再能够进行校正,并且必须如上所述结束该应用。
可是存储器错误趋向于频繁出现。也就是说在存储位中出现错误的概率不是到处相同,而是在已经存在错误的环境中特别高。为了保证可继续使用存储器,即使彼此紧密相邻地出现大量的位错误,需要大量的冗余信息,这提高了所需要的存储器位置并因此提高了存储装置的成本。
发明内容
通过本发明提供一种用于运行可写数据存储器的方法以及具有这种数据存储器的存储装置,其能够保证数据存储器的高度可支配性,并且对此用于存储冗余信息所需的存储位置很少。
该优点这样实现,即与数据字一起从数据存储器中读出分配给该数据字的冗余信息,借助该冗余信息检查该数据字是否有错误,并且如果有错误,则不仅仅校正该数据字,而且还将该数据字写入数据存储器的空闲区域中的一个新地址上。由于因此在该新地址重新存在一个正确版本的数据字,因此也许能够以根据冗余信息最大可能的数目校正在该地址上出现的后来错误。因此只要存在空闲的存储区域,错误存储单元的内容可以转移到该空闲存储区域内,就不会由于单个位错误的出现而影响数据存储器的可靠性。由于新地址在大多数情况下远离识别为有错误的数据字的原始地址,因此在新地址上出现其它位错误的概率远远低于在原始地址上出现错误的概率,这进一步改善了安全性。
适当地,改变数据字在数据存储器中的读顺序,以便访问新地址以读出该数据字。这在数据字是一个必须与其它指令预定关联地执行的程序指令时特别需要。
为了改变读顺序,可以与已校正的数据字一起在数据存储器的所述空闲区域内写入至少一个按读顺序在该数据字前面的数据字,以便在后面数据字的原始存储位置上可以放置指向其新存储位置的参考,例如转移指令。
根据已校正的数据字可以在空闲区域中写入指向位于已校正的数据字的原始存储位置之后的存储位置的参考。
可替换的,存在这种可能性,即通过移位存储单元的内容、该存储单元的地址在识别为有错误的数据字的地址后面,在一个位于识别为有错误数据字的地址后面的地址区域内提供写入已校正数据字的空闲区域。
代替将在识别为有错误的数据字后面的存储单元向后移位,以提供空闲区域,也可以通过将存储单元的内容向前移位、该存储单元的地址在识别为有错误的数据字之前,简单地提供该空闲区域,其中在这种情况下在紧接在已校正的数据字之后的空闲区域内写入对在已校正数据字的原始存储位置后面的存储位置的参考。
在这两种情况下,与识别为有错误数据字的地址远离的地址前进地移位到与其邻近的地址是适宜的,由此不必在存储器外部的一个位置上暂时存储数据字,在该位置上例如由于断开采用本发明存储装置的数据处理系统而可能造成数据丢失。
为了同样目的,移位优选包含数据字从原始地址复制到一个新地址,在复制之后以一个另外的数据字重新写入该原始地址。如此保证在任何时刻每个数据字在存储器中存在至少一次。
如果数据字组包含对一个转移到空闲区域的数据字的参考,在程序指令的情况下即例如指向该数据字的转移指令,则应当确定该参考并与该数据字的新地址匹配。
此外,如果数据字的移位发生在识别为有错误的数据字之前或之后,则在没有移位的数据字中对已移位的数据字的参考和在已移位的数据字中对没有移位数据字的相对参考与该移位匹配,以保证继续正确地执行程序指令。
由于在狭小的彼此邻近区域内出现错误的概率不断增加,合适的是检查识别为有错误的数据字是否是具有多个有错误数据字的一个块的一部分,并且必要时校正整个字块并且写入空闲区域。
从下面关于附图的实施例描述中得出本发明的其它特征和优点。
附图说明
图1示出根据本发明第一设计方案的数据处理系统的方框图;
图2阐明了图1数据处理系统的程序存储器的布局,在该程序存储器中出现错误;
图3阐明了在按照该方法第一设计方案的错误校正之后程序存储器的布局;
图4阐明了在按照该方法第二设计方案的校正期间的存储器布局;
图5阐明了在按照第二设计方案进行校正之后的布局;
图6示出本发明数据处理系统的第二设计方案的方框图。
具体实施方式
作为本发明数据处理系统的实例,在图1中Kfz控制设备作为方框图示出。其包含处理器101、闪存102并且在该存储器中存储由处理器101执行的应用程序的指令、分配给闪存的存储器监控电路103、读写存储器104、用于采集或者影响汽车发动机的运行参数的各种不同的传感器105和没有示出的执行元件。元件101至105通过公共的数据总线和地址总线106进行通信。数据总线例如可以为16位。闪存的存储单元的位数目较大,例如在此为16+3位,其中16位数据字分别包含要由处理器1处理的程序指令,其余3位包含例如通过数据字的Reed-Solomon编码获得的冗余信息,该信息使存储器监控电路103能够识别在数据字中是否存在位错误。
存储器监控电路103与处理器101的中断输入端107连接,以便如果在闪存102的数据字中识别出错误就触发处理器101的中断。通过这种较高优先权的中断来中断应用程序,并且处理器101读出识别为有错误数据字的冗余位并进行译码,以校正从存储器102错误输出的数据字,并且在表中记录指向有错误的数据字的地址。接下来借助已校正的数据字继续应用程序。
在通过监控电路103触发中断的情况下由处理器101执行的程序指令可以像应用程序一样存储在闪存102中。由于在这种情况下可以不再执行由监控电路103触发的中断,因此如果在该中断的程序指令中存在该错误或其它错误,则可替换的可以为该中断的程序指令设置一个另外的只读存储器108,该只读存储器不同于闪存102的是不必通过处理器101重写,并且在该只读存储器中存储位有错误的概率低于在闪存102中有错误的概率。
图2示意性示出了闪存102的使用。在该图中示出了16个存储单元,其中应理解,存储单元的数目和在其中存储的程序指令的数目实际上大了很多倍。为了阐述本发明,现在假设在所示出的、闪存102的16个存储单元中单元0至10被由处理器101执行的应用的程序指令Instr1至Instr11占用,而剩余的存储单元11至15没有被占用。在单元6、7中分别出现一个通过斜体标记Instr7或者Instr8表示的位错误。
按照本发明方法的第一设计方案,只要程序指令不包含转移指令,处理器101按地址增加的顺序在闪存102中读取程序指令。如果监控电路103在已读出的程序指令中没有检测到错误,则该程序指令像读取的那样由处理器101执行。如果监控电路103识别一个程序指令有错误,在图2所示的情况下第一次是指令Instr7,则监控电路103把上面提到的、较高优先权的中断请求输出给处理器101,该中断请求促使处理器根据附属的冗余信息校正由闪存102错误输出的指令。
在执行较高优先权的中断期间触发第二中断,其优先权低于第一中断的优先权并且也低于应用程序的确定的时间关键的部分,该第二中断促使处理器1校正闪存2的内容。不必在闪存中检测到错误之后立刻校正,因为正如上面描述的,通过分别实时校正错误,该系统继续保持运行。关于发动机控制设备的具体应用实例这意味着,在识别到错误之后不是必须立刻校正闪存2的内容,而是可以延迟到可以毫无危险地进行错误校正所需的应用程序中断之时,例如在汽车停下来的情况下、在发动机控制空转或在空闲任务中。
在处理器1执行了已校正的指令Intsr7之后,处理器1寻址在本实例中同样假设为有错误的指令Instr8。重复上面描述的过程:在暂时中断应用程序期间在处理器1上校正错误,执行已校正的指令,触发第二中断,利用该中断稍后校正有错误的指令。
如果在稍后时刻执行应用程序的较低优先权部分,也就是说如果应用程序可以中断足够长的时间,以执行第二中断并且消除在闪存102中确定的错误,则通过在每次出现错误时触发的、较高优先权的中断而给出错误存储单元的列表。该列表在所考虑的实例情况下包含具有指令Instr7和Instr8的存储单元6和7。
按照本发明方法的第一设计方案,处理器1在执行第二中断时在存储器102的第一空闲存储单元、在本情况下也就是存储单元11上写入指令Instr6,该指令直接处于有错误的存储单元6、7的指令前面,在随后的存储单元12、13上写入已校正的指令Instr7和Instr8,并且将指向有错误的单元后面的单元8的转移指令写入存储单元14中。利用指向单元11的转移指令重写单元5中的指令Instr6。
现在不再需要访问有错误的存储单元6、7。由于在转移到单元12、13之前已经校正了这些存储单元的内容,因此只要有足够的空闲存储位置可使用,即可像上面描述的一样以相同的方式校正在新单元中出现的错误。
根据图4和5阐述该方法的第二设计方案。作为输出情况,假设正如在图3中示出的,存储单元6和7有错误。为了不使用有错误的存储单元,需要n=3个存储单元。数目n始终比连续出错的单元的数目大1,因为需要一个附加的单元来安置转移指令。处理器101首先从存储单元8至10中把包括附属冗余信息在内的、应用程序的最后n个指令复制到新的目前没有占用的存储单元11至13中,并且清除先前由这些指令占用的存储单元以便重新写入。分别用n个前面的存储单元的内容重写已清除的存储单元,该n个前面的存储单元自身将被清除。如此多次重复,直到读出有错误的存储单元7、8和直接在前面的存储单元6,并且转移到接下来的存储单元、在此也就是单元8至10中。正如上面对于应用描述的,在较高优先权中断的控制下自动校正从单元6和7中读出的指令,从而单元9和10以已校正的形式包含指令Instr7、Instr8和附属的冗余信息。利用指向指令Instr6新地址、即单元8的转移指令重写存储单元5。
根据图4和5描述的方法假定,在由应用程序占用的存储单元之后存在空闲的存储区域,从而在有错误存储单元后面的全部指令可以移向较高地址。自然也存在这种类似的可能性,即空闲的存储单元设置在由应用程序的指令占用的单元之前,并且在有错误的情况下地址低于有错误单元的地址的指令移向较低地址。
实际上应用程序具有大量的转移指令。为了保证可正确执行地保留这些转移指令,必须在应用程序的这些指令中识别并且必要时校正这些转移指令。在该方法的、参照图3阐述的设计方案中,如果转移指令把识别为有错误的存储单元6、7作为目标,则只需要在正常的存储单元中校正转移质量。符合该特征的转移指令用指向单元12、13的相应转移指令代替。
在参照图4、5阐述的设计方案中,除了直接指向错误单元6、7的转移指令之外还必须校正其它转移指令。在绝对转移指令的情况下、也就是说该转移指令具有程序计数器读数作为自变数,检查该程序计数器读数是高于还是低于第一个有错误的存储单元、在此也就是单元6。如果转移目标低,则该转移指令不变,如果转移目标高,则增加n。在相对转移指令的情况下、也就是说该转移指令的自变数与当前程序计数器读数相加以获得转移目标,检查转移指令及其转移目标是在错误存储单元的相同一侧还是在不同一侧。在第一种情况下不需要校正,在后一种情况下跳跃宽度分别增加n。
由于本发明方法在检测之后不需要立刻校正在闪存102中已检测到的错误,而是校正延迟到一个适当时刻,因此该方法与必须在预定的时限内完成确定任务的实时应用很好地兼容。通过对有错存储单元的内容进行译码得出的延迟仍然会妨碍这种应用。为了最小化需要这种校正的概率,合适的是在该应用的、还不能满足严格的实时要求的开始阶段连续读出在闪存102中存储的程序指令,以便能够检测出存储器错误。如果没有检测到存储器错误,接下来正常运行该应用;可是如果存在存储器错误,则能够在严格的实时要求之前校正该存储器错误。参照发动机控制设备的实施例,这例如意味着,每次当用户例如通过转动点火开关钥匙表达其启动发动机的愿望,都实施对有错存储单元的检查,并且如果需要,在校正了有错存储单元之后才通过发动机控制设备控制发动机的实际启动。
在控制设备空转时、也就是说在断开发动机之后的一个限定的时间间隔内实施是合适的,在该时间间隔内控制设备还保持运行。
在图6中示出了数据处理系统的第二设计方案,该数据处理系统提供了与图1的设计方案相比更高的运行安全性。除了参照图1描述的元件之外,该数据处理系统还包含第二处理器111,其可以经过与处理器101共同使用的总线106或者也经过自身的第二总线访问处理器101的闪存102。给处理器111分配第二闪存112,其包含用于处理器111的应用程序。在该设计方案中分配给闪存102的存储监控电路103仅仅与处理器101连接,以便在闪存102错误输出的情况下暂时中断处理器101,而存储监控电路103在第二处理器111中触发一个中断,该中断促使该处理器111对错误输出的数据字解码,把已校正的数据字移交给处理器101,在一个列表中注明有错数据字的地址并触发第二中断,该第二中断在稍后的一个适当时刻根据该列表以类似于上面参照图3或图4、5描述的方式校正存储器102。处理器101以对称的方式处理存储监控电路113根据在第二处理器111的闪存112中的错误触发的中断。在两个存储器102或112之一中在第一中断的指令中出现的错误不再可能导致系统崩溃,因为分别通过在其它存储器中存储的中断指令校正了这些错误。
在上述设计方案中分别由同一处理器101或111处理第二中断,该处理器也处理第一中断。可是也可以考虑,允许由一个外部处理器处理该第二中断,该外部处理器通过网络连接、移动无线连接或类似连接与图1或图6的数据处理系统进行通信。
另一个可能的变形是,如此设计监控电路103,即其不仅仅识别在一个由存储器102输出的数据字中的错误,而且在不访问分配给存储器102的处理器101的情况下也对该数据字进行译码并校正。在此可以实现处理器101的暂时中断,为了防止处理器接收在总线106上错误输出的数据字该中断是必需的,其中只要需要校正由存储器102错误输出的指令并且将该指令在总线106上正确地输出,监控电路103就一直中断供给处理器101的时钟信号。在此同样排除了由于在存储器102中错误存储的中断指令而引起的解码失败。该设计方案有这样的优点:不仅可以校正指令存储器的错误,而且也可以校正参数存储器中的错误。
本发明也可以应用其它类型的数据存储器。从而例如硬盘可以用作存储器,有效数据以块方式地与分配给每个块的冗余信息一起存储在该存储器上,并且在根据冗余信息识别出错误的情况下校正相关数据块,重新存储在硬盘表面的其它位置上,并且以数据块所属文件的读顺序位于有错误的数据块之前的数据块具有指向已校正数据块的新存储位置的参考。已校正的数据块本身可以获得一个指向按读顺序在后面的数据块的参考,从而即使数据块不是位置关联地记录在磁盘表面,也可以按顺序读取该数据块。

Claims (13)

1.一种用于运行可写数据存储器(102)的方法,该数据存储器包含一组按读顺序读出的数据字(1-16)以及冗余信息,在该方法中与数据字(Instr1、...、Instr11)一起读出分配给该数据字的冗余信息,并根据冗余信息检查该数据字是否有错误,如果有错误,则校正该数据字(Instr7、Instr8),其特征在于,将已校正的数据字(Instr7、Instr8)写入数据存储器(102)的空闲区域中的一个新地址(12、13;8、9)上。
2.按照权利要求1的方法,其特征在于,此外改变所述读顺序,以便为了读取所述数据字而访问新地址。
3.按照权利要求2的方法,其特征在于,至少一个按读顺序在已校正的数据字(Instr7、Instr8)前面的数据字(Instr6)与已校正的数据字(Instr7、Instr8)一起写入数据存储器(102)的空闲区域,并且在至少一个前面的数据字(Instr6)的原始存储位置上记录指向其新的存储位置(11)的参考。
4.按照权利要求2或3的方法,其特征在于,在已校正的数据字(Instr8)后面的空闲区域内写入指向在已校正的数据字(Instr8)的原始存储位置(7)之后的存储位置(8)的参考。
5.按照权利要求3的方法,其特征在于,在数据字(Instr7、Instr8)被识别为有错误之后在一个跟随在识别为错误数据字的地址后面的地址区域(8、9、10)中建立空闲区域,其方式是移位存储单元(8-11)的内容,该存储单元的地址在识别为有错误的数据字的地址后面。
6.按照权利要求2的方法,其特征在于,在数据字被识别为有错误之后在一个处于识别为错误数据字的地址前面的地址区域内建立空闲区域,其方式是移位存储单元的内容,该存储单元的地址在识别为有错误的数据字的地址前面,并且在紧接着已校正的数据字之后的空闲区域内写入指向位于已校正的数据字的原始存储位置后面的存储位置的参考。
7.按照权利要求5或6的方法,其特征在于,与识别为错误数据字的地址远离的地址前进地移位到与其邻近的地址。
8.按照权利要求5、6或7的方法,其特征在于,所述移位包含数据字从原始地址到新地址的复制和在复制后用另外的数据字重写原始地址。
9.按照上述权利要求之一的方法,其特征在于,所述数据字包含程序指令,而且在数据字组中匹配指向每一个写入空闲区域的数据字的参考。
10.按照权利要求9或权利要求5至8之一的方法,其特征在于,在没有移位的数据字中指向已移位数据字的绝对与相对参考,和在已移位的数据字中指向没有移位数据字的相对参考都匹配于所述移位。
11.按照上述权利要求之一的方法,其特征在于,检查被识别为有错误的数据字(Instr7、Instr8)是否是具有多个错误数据字的数据块(6、7)的一部分,校正整个数据块(6、7)并写入空闲区域。
12.一种存储装置,具有可写数据存储器(102),用于识别(103)并用于校正(101;103;111)从数据存储器(102)中读出的数据字错误的单元,其特征在于,所述存储装置包含用于在数据存储器(102)的空闲区域中的一个新地址上存储已校正的数据字的单元。
13.一种具有按照权利要求12的存储装置的数据处理系统,其特征在于,包含第一和第二处理器(101、111),数据存储器(102)包含由第一处理器(101)执行的程序指令,并且第二处理器(111)形成用于在新地址上存储已校正的数据字的单元。
CNA2006800314197A 2005-08-30 2006-07-28 存储装置及其运行方法 Pending CN101253485A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005040916.4 2005-08-30
DE102005040916A DE102005040916A1 (de) 2005-08-30 2005-08-30 Speicheranordnung und Betriebsverfahren dafür

Publications (1)

Publication Number Publication Date
CN101253485A true CN101253485A (zh) 2008-08-27

Family

ID=37708307

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800314197A Pending CN101253485A (zh) 2005-08-30 2006-07-28 存储装置及其运行方法

Country Status (8)

Country Link
US (1) US20090327838A1 (zh)
EP (1) EP1924916A2 (zh)
JP (1) JP4917604B2 (zh)
KR (1) KR20080037060A (zh)
CN (1) CN101253485A (zh)
DE (1) DE102005040916A1 (zh)
RU (1) RU2008111995A (zh)
WO (1) WO2007025816A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514058A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 一种数据失效的处理方法、设备及系统
CN106575119A (zh) * 2014-08-22 2017-04-19 捷太格特欧洲公司 配置有集成事件记录器的诸如动力转向计算机的用于车辆的计算机
CN107710163A (zh) * 2015-05-04 2018-02-16 德克萨斯仪器股份有限公司 一次写入型存储器码的纠错码管理

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2632210A1 (en) * 2007-09-14 2013-08-28 Research In Motion Limited System and method for discontinuous reception control start time
JP5813450B2 (ja) * 2011-10-17 2015-11-17 日立オートモティブシステムズ株式会社 電子制御装置
JP6102515B2 (ja) * 2013-05-24 2017-03-29 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法
RU2682843C1 (ru) * 2015-03-10 2019-03-21 Тосиба Мемори Корпорейшн Устройство памяти и система памяти
US11481273B2 (en) 2020-08-17 2022-10-25 Micron Technology, Inc. Partitioned memory having error detection capability

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617363B1 (en) * 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
JP2830308B2 (ja) * 1990-02-26 1998-12-02 日本電気株式会社 情報処理装置
US5497457A (en) * 1994-10-17 1996-03-05 International Business Machines Corporation Redundant arrays of independent libraries of dismountable media with parity logging
JPH08234928A (ja) * 1995-02-22 1996-09-13 Matsushita Electric Ind Co Ltd 情報記憶制御装置
JP2002109895A (ja) * 1996-02-29 2002-04-12 Hitachi Ltd 半導体記憶装置
JP3565687B2 (ja) * 1997-08-06 2004-09-15 沖電気工業株式会社 半導体記憶装置およびその制御方法
WO2001022232A1 (fr) * 1999-09-17 2001-03-29 Hitachi, Ltd. Memoire dans laquelle le nombre de corrections d'erreurs est enregistre
EP1096379B1 (en) * 1999-11-01 2005-12-07 Koninklijke Philips Electronics N.V. Data processing circuit with non-volatile memory and error correction circuitry
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
JP4213053B2 (ja) * 2004-01-29 2009-01-21 Tdk株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103514058A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 一种数据失效的处理方法、设备及系统
CN103514058B (zh) * 2012-06-29 2016-06-15 华为技术有限公司 一种数据失效的处理方法、设备及系统
CN106575119A (zh) * 2014-08-22 2017-04-19 捷太格特欧洲公司 配置有集成事件记录器的诸如动力转向计算机的用于车辆的计算机
CN107710163A (zh) * 2015-05-04 2018-02-16 德克萨斯仪器股份有限公司 一次写入型存储器码的纠错码管理
CN107710163B (zh) * 2015-05-04 2021-06-18 德克萨斯仪器股份有限公司 一次写入型存储器码的纠错码管理的电路、系统和方法

Also Published As

Publication number Publication date
WO2007025816A2 (de) 2007-03-08
RU2008111995A (ru) 2009-12-10
JP2009506445A (ja) 2009-02-12
DE102005040916A1 (de) 2007-03-08
WO2007025816A3 (de) 2007-05-24
JP4917604B2 (ja) 2012-04-18
US20090327838A1 (en) 2009-12-31
KR20080037060A (ko) 2008-04-29
EP1924916A2 (de) 2008-05-28

Similar Documents

Publication Publication Date Title
CN101246738B (zh) 具有备份电路的存储系统及编程方法
CN101253485A (zh) 存储装置及其运行方法
EP2449468B1 (en) System and method of tracking error data within a storage device
CN101558452B (zh) 用于在闪速eeprom存储页中重构可靠性数据的方法和装置
US8910018B2 (en) Memory with dynamic error detection and correction
KR20050069925A (ko) 비휘발성 기억장치의 제어방법
RU2269814C2 (ru) Способ надежной записи указателя для кольцевой памяти
US8195946B2 (en) Protection of data of a memory associated with a microprocessor
JP6080180B2 (ja) 不揮発性メモリでのマーカプログラミング
CN111459708B (zh) 坏块处理方法及装置
US20130219244A1 (en) Storage device
US7657795B2 (en) Method and apparatus for writing to a target memory page of a memory
US7496822B2 (en) Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques
US11231990B2 (en) Device and method for generating error correction information
EP1402365A1 (en) Method and circuit arrangement for memory error processing
US20210326202A1 (en) Non-volatile memory
CN101366009B (zh) 具有错误校正的数据处理系统及其运行方法
KR20000035866A (ko) 메모리 장치
US20060143369A1 (en) Nonvolatile memory and card reader provided with the same
US9003265B2 (en) Method for processing a non-volatile memory, in particular a memory of the EEPROM type, for the storage then the extraction of information, and corresponding memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080827