JP2541775B2 - 容量性負荷が低い接合構造を有する電子構造体 - Google Patents

容量性負荷が低い接合構造を有する電子構造体

Info

Publication number
JP2541775B2
JP2541775B2 JP6022423A JP2242394A JP2541775B2 JP 2541775 B2 JP2541775 B2 JP 2541775B2 JP 6022423 A JP6022423 A JP 6022423A JP 2242394 A JP2242394 A JP 2242394A JP 2541775 B2 JP2541775 B2 JP 2541775B2
Authority
JP
Japan
Prior art keywords
substrate
contact
pad
contact pad
elongated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6022423A
Other languages
English (en)
Other versions
JPH06302718A (ja
Inventor
アライナ・デュートシェ
デビッド・アンドリュー・ルイス
チャンドラセクハー・ナラヤン
アンソニー・ロイス・プラチー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06302718A publication Critical patent/JPH06302718A/ja
Application granted granted Critical
Publication of JP2541775B2 publication Critical patent/JP2541775B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子構造体内の接触箇
所と電気伝導体間の静電容量性負荷が減らされる、電気
的に相互接続された接触箇所を有する電子構造体に関す
る。
【０００２】
【従来の技術】コンピュータ・エレクトロニクス産業
は、半導体チップ等の電子デバイスが電気的に搭載され
た電子パッケージ基板を使用する。エレクトロニクス産
業では、チップ及び基板の回路に対して電気的に相互接
続するために電子デバイス及び基板において多重レベル
薄膜構造を使用する傾向がある。従来技術における多重
レベル薄膜構造は、間に電気伝導体を配置した薄膜重合
体層と、多重レベル構造の異なるレベルの伝導体を電気
的に相互接続するために薄膜重合体層を貫通して配置さ
れた電気伝導バイアとで構成されている。
【０００３】これらの薄膜構造体の製作時間と製作コス
トを減らすために、製作方法は連続製作プロセスよりも
並行製作プロセスがよい。
【０００４】連続製作プロセスで半導体チップまたはパ
ッケージ基板のような電子基板が供給される。重合体層
が基板面に配置される。重合体層の露出面にパターン化
された電気伝導体層が置かれる。他の重合体層が、電気
伝導体層上に置かれる。電気伝導バイアが第２の重合体
層を貫通して形成される。パターン化された電気伝導体
の第２の層が、第２の重合体層の露出面に置かれる。こ
のプロセスは、互いに隣接する電気伝導体層を電気的に
相互接続する電気伝導バイアを有し、間に重合体層を配
置した電気伝導体層が所望の数に形成されるまで行われ
る。この連続プロセスでは、重合体層、電気伝導体層、
電気伝導バイアの何れにおいても欠陥を有する可能性が
あり、完成された構造体が不良品になりやすい。
【０００５】多層構造体を組立てるには、並行プロセス
が好ましく、一群の平面のサブアセンブリを組立て、試
験し、それから電気的に組立てて多重レベル薄膜構造体
を形成する。サブアセンブリはその両面において、一般
に円形または四角形のコンタクト・パッドの配列を有す
る。第１の基板は第２の基板と接合するように配置され
ているので、第１の基板の接触箇所の配列は、電気的接
合で接合される対応する位置にある第２の基板の接触箇
所の配列と合わせられる。
【０００６】第１の基板の中心は、第２の基板の中心に
製作許容範囲内で合わせられる。この製作許容範囲は、
第１の基板の接触箇所と、第２の基板の対応する接触箇
所との重複の統計分布による結果である。基板の製作中
に生ずる基板のストレスまたは縮みにより、接触箇所に
おいてその位置の歪みが発生する可能性がある。接触箇
所が円形または四角形である場合、これらは、第１と第
２の基板との位置合わせの許容差、並びに歪みによる最
小の大きさを持たなければならない。コンタクト・パッ
ドの上下における基板の接触箇所と電気伝導体間におい
ては静電容量が存在する。これは、多重レベル構造内に
おける信号の伝播を遅延させる寄生静電容量である。こ
の寄生静電容量を減らすためには、コンタクト・パッド
とコンタクト・パッドの下の電気伝導体との間の誘電体
層は、かなりの厚さを持たなければならない。誘電体層
の厚みを増すことによる、余計な材料の必要性からの製
造コストの上昇、並びに通常の他の誘電体層を製作する
よりも異なるプロセスの追加、複合構造における誘電体
層の厚みの増加と余計なストレスによる欠陥を増加させ
ることになる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、最小
の寄生静電容量をもたらす接合形状を有する電子構造体
を提供することにある。
【０００８】本発明の別の目的は、サブアセンブリから
形成されるパッケージ構造を提供することにある。
【０００９】更に本発明の別の目的は、最小の寄生静電
容量で接触箇所がサブアセンブリを電気的に相互接続す
る、並行プロセスで製作される多重レベルの電気伝導体
と誘電体との構造体を提供することにある。
【００１０】更に本発明の別の目的は、各々が個別に試
験可能で、最小の寄生静電容量をもたらすために電気コ
ンタクト・パッドを交差することによって電気的に接合
される、サブアセンブリから成る電子構造体を提供する
ことにある。
【００１１】更に本発明の別の目的は、接合力を弱めず
に最小の静電容量をもたらす接合構造を提供することに
ある。
【００１２】
【課題を解決するための手段】本発明の概要は、第１の
基板と第２の基板とで形成される電子構造体である。各
々の基板は、複数の細長い電気伝導体が配置された１つ
の側面を有する。電気伝導体を有する側面は互いに向か
い合って揃い、第１の基板の電気伝導体が、第２の基板
の対応する電気伝導体と電気的接合をするように配置さ
れる。対応する細長い電気伝導体は、重複する領域で交
差する。対応する細長い電気伝導体は互いに並行ではな
い。
【００１３】本発明の特徴として、互いに対応する細長
い電気伝導体は、隣接する基板との整合において、製作
許容範囲内である整合の狂いが実質的に一定である領域
で交差する。
【００１４】本発明の別の特徴として、第１と第２の基
板の電気伝導体は細長い長方形である。
【００１５】本発明の別の特徴として、第１の基板の電
気伝導体は環状形であり、第２の基板の電気伝導体は細
長い形状である。
【００１６】本発明の別の特徴として、多数の基板を形
成でき、隣接する基板は対応する電気伝導体の電気的接
合で電気的に相互接続される。
【００１７】本発明の別の特徴として、各基板は、電圧
プレーン間に置かれ、直交的に配置された電気伝導体を
有する、対の信号プレーンから形成される。
【００１８】
【実施例】高性能計算システム（新しい高性能ワークス
テーションを含む）におけるチップとチップの相互接続
の多くは、セラミックまたはＰＣボードよりも重合体の
誘電体層を有する薄膜構造体に組込まれ、組立てサイク
ル・タイムが主なコスト要因となりつつある。薄膜配線
の対のプレーンの数が増加するほど、組立てサイクル・
タイムは増し、コストと生産に重大な影響を与える。
【００１９】上記問題を解決するために、米国特許出願
第６９５３６８号（１９９１年５月３日出願）には、並
行組立て方式が記述されており、本明細でもその教示を
取入れている。個々の対のプレーンを製作後、基板に取
付け、以降、同様に次の対のプレーンを取付ける。この
並行組立て方式において、対のプレーン相互の接合は、
２つの対のプレーンの接地プレーン間の接合パッドに対
して追加の層を与えることによって行える。
【００２０】接合は金と金の熱圧着を使用するのが好ま
しいが、必ずしも接合プロセスに必然的ではない。この
接合構造の利点は、ある程度の歪みまたは不揃いのパッ
ドに対する接合の成功の確率が非常に高いことにある
（全てのパッドに対する捕捉がよく、電気的接続がよ
い）。逆にこの欠点は、大きいパッドが使用される場
合、接地プレーンと接合パッド間の静電容量を最小にす
るのに厚い誘電体層が必要である。容量負荷はＣ Ｚ0
／２に比例する信号経路遅延時間に影響し、Ｃ Ｚ0Ｖ
ｉｎ／２ｔｒの振幅に比例する望ましくない信号歪みを
導入する。ここにおいてＺ0 は特性インピーダンス、及
びｔｒは電圧変動Ｖｉｎにおけるソースの立上り時間で
ある。これらの影響全てがシステム全体の性能に影響を
与える。これらのパッドの面積を減らすことによって、
接合パッドと接地プレーン間の誘電体層は"標準"の厚さ
に引き下げられるので、静電容量を１／３以上減少させ
ながら、製造コストと再加工及びプロセス・ステップを
最小にさせることができる。
【００２１】ここで図１を参照するに、基板２は表面４
に配置された複数の円筒形のコンタクト・パッド６を有
する。基板８は、複数の円筒形のコンタクト・パッド１
２が配置された表面１０を有する。図１は、基板８の表
面１０が基板２の表面４と対面するように配置された透
視図を示す。基板８の表面１０のコンタクト・パッド１
２は、図１の透視図で見えない基板８の側にある。基板
２と基板８は、電気的断線と短絡を個別に試験できる多
重レベルに配線された基板である。基板８のコンタクト
・パッド１２の配列は、基板２のコンタクト・パッド６
の配列に対応する。コンタクト・パッド１２の配列は、
コンタクト・パッド６の配列に対して電気的に接続され
るように物理的に配置されており、基板２と基板８との
電気相互接続を形成する。基板２と基板８の組合せは、
構造体１４を形成する。コンタクト・パッド１２及び６
は何れの既知の手段によって電気的に相互接続を行うこ
とができる。これらの手段には、はんだ付け、または金
でコーティングされたパッドを共に基板８を基板２の方
へ押し付けて熱圧着或いは瞬間液体接着等の一般に使用
される手段によって接合する。
【００２２】図１の構造体１４の製作において、基板８
は基板２に対して完全な整合状態に置くことは不可能で
ある。基板８が基板２に対して完全に一致する配置には
統計分布が取られている。従って、コンタクト・パッド
６は、基板８の対応するコンタクト・パッド１２に対し
て統計学的に完全に一致することはない。図２は、対応
するコンタクト・パッド１２に対するコンタクト・パッ
ド６の整合の平面図を示す。図２においてコンタクト・
パッド１２は、基板２と基板８との不揃いからコンタク
ト・パッド６に対して、１２、１２'及び１２"の３つの
位置で円として図示されている。
【００２３】この不揃いのために、円形または四角形の
パッドが、コンタクト・パッド６及び１２に一般に使用
され、コンタクト・パッド６及び１２間の電気的接触を
確実にする。四角形または円形のコンタクト・パッドは
比較的大きい面積を有し、基板２及び８のそれぞれのコ
ンタクト・パッドとその下にある金属伝導体との間に寄
生静電容量を形成する。静電容量は、静電容量を形成す
る２つのプレート（即ち、パッドとその下にある伝導
体）間の面積に正比例し、その距離に反比例するので、
この寄生静電容量は、コンタクト・パッドとその下にあ
る電気伝導体との間の誘電体層の厚さを増すことによっ
て減らすことができる。上記のように、誘電体の厚さを
増すことは諸問題を発生させ、且つ構造体の製作コスト
を増し、余計なプロセス・ステップ数を増やして歩留り
を減らすことになる。
【００２４】隣接する並行するプレート間の誘電体層の
厚さの増加は、図３で概略説明されているように細長い
コンタクト・パッドを使用することによって避けること
ができる。円形のコンタクト・パッド６及び１２を使用
する代わりに、コンタクト・パッド６及び１２にそれぞ
れ対応する細長い長方形のコンタクト・パッド１６及び
１８が使用される。図３で示されるように、細長い長方
形のコンタクト・パッド１６は円形のコンタクト・パッ
ド６内に図示され、円１２は細長いコンタクト・パッド
１８内に図示されている。図１で示される基板２及び８
が図３で示されるように不揃いの場合、２つのコンタク
ト・パッド１６及び１８は、コンタクト・パッド１６及
び１８が電気的接続状態にある重複領域２０を持つ。
【００２５】例えば、２つの細長いコンタクト・パッド
の寸法が幅１５μｍ、厚さが接続されるバイア及び薄膜
構造のラインと同じく非常に薄く（約２μｍ）、且つ長
さが通常の接合形状の最大のコンタクト・パッドの径と
同じ大きさの１５０μｍ長の場合、考慮される最大の歪
みと不揃いは従来の接合形状の５０μｍに対して、対角
線に沿って９５μｍ、且つコネクタの完全な重複におい
てｘ−ｙ方向で７５μｍである。
【００２６】容量負荷は、Ｃ＝εＡ／ｄ式によるパッド
の大きさに関係する。ここにおいてεは誘電率、Ａはパ
ッドの面積及びｄは誘電体の厚さ、従って静電容量はパ
ッドの大きさが小さくなると減少する。上述の寸法を使
用すると、パッドの大きさは１７６７１μｍ2 （５０μ
ｍ径の円形のパッドを完全に捉えたと仮定）から１／４
の４２７５μｍ2 に減らされる。パッドの一部分だけが
捉えられたとする場合、その差は更に大きくなる（円形
のパッドに対する面積は、ラインに対する面積よりもか
なり大きい率で増加する）。
【００２７】これらの接合パッドは、この接合パッドに
付属するバイアよりかなり大きく製作しなければならな
い。これは図１の基板２及び８の不揃いと歪みを考慮し
なければならないからである。不揃いは、整合プロセス
の正確度に起因し、２つの部分の中心のずれとして観測
される。その上に、１つの基板の角が他の基板の角に対
してある角度で回転してずれる、回転による不揃いが存
在する。通常これらの影響は、正しい道具及び方法で非
常に狭い許容範囲内で管理される。歪みは、１つの基板
のストレスにも起因する。これは１つの基板が１層の薄
膜から成り、電気配線を有し、あるテンションを有する
フレーム上に取付けられている場合に観測されることが
多い。フレームは、セラミック、ガラス製のセラミック
金属、ガラス製の基板その他であることができる。この
ような場合、歪みは基板の中心から半径方向に生じ、四
角の対角線に沿って最大である。これは図４で理解で
き、元の位置、即ち設計による位置はクロス１５で印を
つけられ、実際の位置は円１７によって印をつけられて
いる。歪みはまた、セラミック材料の焼結状態から生
じ、一様でない収縮を発生させる。
【００２８】基板２のパッドの大きさを最大にし、及び
該パッドが、対応するパッドから離れて基板８のパッド
に接続されている信号ラインに触れて短絡する可能性を
最小にするために、基板８のパッドは基板２のパッドに
比べて小さくしなければならない。
【００２９】ラインの長さを調節して、円形の最大歪み
及び最大歪みが観測される対角線に沿うライン接合構造
の最大歪みを抑えることができる場合、ラインの長さ
は、円形のパッドと同じ許容範囲内で８７μｍに減少で
きる。これにより、断面積が２３８５μｍ2 に引き下げ
られる。これは円形のパッドに比較して、７倍を越える
断面積の減少である。
【００３０】モデルとして２つの電源及び接地のプレー
ン間にインタプレーン接合が挟まれるプロセスを使用す
る１つの利点は、この領域の厚みを減少させて標準の誘
電体層に合わせることにある。５０μｍ径の円形のパッ
ドが使用される場合、誘電体層は接地プレーンと接合パ
ッド間で約１２．５μｍ厚である。これは、ポリイミド
が多重のコーティングを用いて使用される製作時に諸問
題を生じさせ、歩留りを減らし、製作時間を長くする。
ラインにラインを重ねる方法を使用することによって静
電容量の減少を主とすると、この誘電体層は他の誘電体
層と同じである６μｍ厚にすることができる。この新し
い構成が利用されるならば、静電容量はパッドにパッド
を重ねる接合構造と比較して０．０４４ｐＦから０．０
１３ｐＦに１／３．５減らされる。
【００３１】薄膜の接合ライン、特にＣｕ／Ａｕ結合構
造体が使用される場合、高抵抗接合になる。電源バイア
電流が最大２００ｍＡに到達する可能性のあるアプリケ
ーションでは、組合せ構造、例えば、信号線におけるラ
インにラインを重ねる接合構造（一般に高抵抗）及び電
源／接地接続のパッドにパッドを重ねる接合構造の何れ
でも使用できる。これは、静電容量がラインにラインを
重ねる全ての接続において性能を制限する要素ではない
からであり、この例では電源においては厚さの厚い接合
ラインを使用でき、またこの場合は接地接続にも使用で
きる。
【００３２】図５は、図３で示される細長い長方形のコ
ンタクト・パッドを有する、図１と同じ構造体の断面図
を示す。図５において基板２２は、基板２４の細長い長
方形のコンタクト・パッド２６と基板２２の細長い長方
形のコンタクト・パッド２８とを経由して基板２４に電
気的に接続されている。コンタクト・パッド２８及び２
６は、直交することが示されている。図５のコンタクト
・パッド２６及び２８または図３のコンタクト・パッド
１６及び１８は直交させるのが必要条件ではない。しか
し、コンタクト・パッド１６及び１８は並行でないのが
好ましい。基板２２及び２４のそれぞれは、各１つの第
１と第２の接地プレーン、そうでなければ電圧プレーン
３０及び３２をそれぞれ有する。接地プレーンと電圧プ
レーン間では、従来技術で使用されたように、ｙ方向に
信号層３４、ｘ方向に単一層３６があるのが好ましい。
【００３３】基板２２及び２４のそれぞれは、間に信号
プレーンが配置された接地プレーンの複数のアセンブリ
を持つことができる。接地プレーンと信号プレーン間の
誘電体材料はポリイミドのような重合体が好ましい。電
気伝導体は銅が良い。コンタクト・パッド２６は、厚さ
４０を有する誘電体層３８によって、下部にある伝導体
プレーン３２から隔離されている。円形または四角形の
コンタクト・パッドが使用される場合、厚さ４０は、最
小限度で寄生静電容量を保つために図３の１６及び１８
のような細長い長方形のコンタクト・パッドが使用され
る場合よりも厚くしなければならない。図５は電気的に
相互接続された２つの基板２２及び２４とを示すが、基
板２２及び２４のタイプの基板は任意の数に重ねること
ができる。
【００３４】図６は、重複領域４２において電気的相互
接続を持つ細長い伝導体２８及び２６の配列の平面図を
示す。
【００３５】図７は、基板４６上に配置された図５の構
造体４４を示す。構造体４４の表面５０には複数の半導
体チップ４８が搭載されている。構造体４４は、半導体
チップ間、並びに半導体チップ４８と基板４６内の電気
回路との間で電気的相互接続を与えている。
【００３６】図５の基板２２及び２４の様々な金属被覆
層３０、３２、３４及び３６は、従来技術で一般に行わ
れているように電気伝導バイア２５によって電気的に相
互接続されている。伝導バイアはまた、伝導体３０、３
２、３４及び３６をコンタクト・パッド２６及び２８に
電気的に相互接続させる。
【００３７】図８、図９及び図１０は、図３の交差する
細長い長方形１６及び１８の他の実施例を示す。図８
は、円形の環状体５０を有する、図５の基板２２または
２４の何れか１つに接する１つのコンタクト・パッドを
示す。残りの基板２２または２４の接触箇所は、細長い
長方形５２である。電気的相互接続領域は、領域５４及
び５６の組合せである。図９は、一方が多角の環状形６
０、特に四角の環状形の接触箇所を示し、他方が細長い
長方形６２の接触箇所を示す図である。図１０は、一方
が楕円の環状パッド６４の接触箇所を示し、他方が細長
い長方形６６の接触箇所を示し、電気的相互接続領域は
交差領域６８及び７０の組合せである。細長い伝導体は
長方形であるのが好ましいが、卵形または楕円形でもよ
い。本仕様書での目的上、図８、図９、図１０の環状の
接合は細長い接合である。これは、交差領域５４、５
６、６８、７０、７２、及び７４において接合が細長く
なるからである。
【００３８】上記方法の他の方法は、ラインを方向付け
することである。ラインにラインを重ねる構成の斜め方
向が、図１１で示される０歪みポイントの薄膜層の中心
方向へ向けさせることにある。この接合構成は、前述の
方法に比較して、エッジの中央における接合では４０％
増の歪み改善能力を与える。この改善方法は既述理由か
ら角の方向に近くになるにつれて歪み改善能力が減少す
る。この配置方法は、回転の歪み（または回転の不揃
い）及びフレームと薄膜層間の非結合を調整する、付加
の改善能力を与える。図１１は、図４の説明内容と同じ
図を示す。図１１は、細長い接触箇所８２が配置された
基板８０を示す。細長い接触箇所８２は実線で示されて
いる。細長い接触箇所８４が配置されている他の基板
（図示なし）が、重なって配置される。細長い接触箇所
８４は破線で示されている。基板８０と図示されていな
い基板は、図５で示されるような構造体を形成する。接
触箇所８２及び８４は、ある領域で交差し、電気的接合
を形成する。最大歪みを捉えて対処することによって歩
留りを最大にするために、既述のように接触箇所８２及
び８４のそれぞれは同一方向ではない。接触箇所８２と
その対応する接触箇所８４のそれぞれは、同一方向では
なく、直交するのが好ましい。接触箇所８２とその対応
する接触箇所８４のそれぞれは整合されていないので、
細長い接触箇所８２及び８４のそれぞれの長い軸は、基
板８０の中央の位置８６及び細長い接触箇所８２及び８
４の交差領域９０とのライン８８に並行ではない。中央
の位置８６は、基板８０の中心であるのがよい。ライン
８８は接触箇所８４に対して角度９２、及び接触箇所８
２に対して角度９４を形成する。角度９２は、角度９４
と等しくするのが好ましい。
【００３９】図１２、図１３及び図１４は、領域が減少
されたために静電容量が減少する、細長いまたは領域が
減らされたコンタクト・パッドの他の実施例を示す。図
１２は、多角形の格子またはメッシュを示す。コンタク
ト・パッド１００は電気伝導材１０２で作製され、領域
１０４は削除されている。図１３は図１２と同じ説明内
容の構造を示す。図１３において、パッド１０６は電気
伝導材１０８で作製され、円の一部である領域１１０は
削除されている。図１４は、英文字のＨの形状である電
気伝導材１１４から成る細長いまたは領域が減らされた
コンタクト・パッド１１２を示す他の実施例である。
【００４０】他の改善された接合パターンは、図１２で
示される１つの"パッド"が四角メッシュであるパターン
である。隣接する基板の対応するパッドは、細長い長方
形またはメッシュである。このような構造は多くの利点
があるが、ラインにラインを重ねる接合構造に比べて容
量負荷が増大する。上記構造の利点の幾つかは下記の通
りである。 １．第２の接合面にて短いラインを使用できる能力。 ２．１ライン当たりの接点が多く、（ａ）汚れがあり、
または（ｂ）ラインが不完全に形成されている場合、歩
留りを増やす。 ３．接合構造において捕捉面積を増大させ（これは２重
の歪みに容易に対処できる）、薄い膜を使用でき、高電
流密度に対応できる。 ４．歪みの捕捉能力と低ノイズを維持しつつ、静電容量
を減らす。
【００４１】全ての接合部を完全に捉えるのに大きい接
合パッドを必要とする理由からの他の並行製作方法は、
構造体の電気特性に悪影響を及ぼすので使用されない。
ある代替方法は、図１５で示されるように接合パッドを
電圧プレーンに含めることであり、冶金学を利用して電
圧プレーンの上下の短距離を延長して電圧プレーンへの
短絡を防止させる。これは、実質的に処理ステップを減
らすが、しかし、（ｉ）電圧プレーンに過度に大きい"
穴"を開けるために信号ラインのインダクタンスを増加
させ（ｔ＝ＬＣの平方根に従って伝搬遅延時間を増や
す）、及び（ｉｉ）Ｃに比例して接合パッド上を直接に
通過して信号ラインにノイズを結合する。
【００４２】図１５で示されるような構造体のラインに
ラインを重ねる接合構造の使用は、電気特性を満足させ
て製作できる。
【００４３】更に他の改善方法は、図１５で示されるよ
うに、接合ラインを接地プレーン構造に組入れ、非常に
厚い接合構造を与えることである。約１２．５μｍ上側
にある接合プレーンに延びる６０μｍの大きさの捕捉パ
ッドに対処するために接地プレーンに開口部がある場
合、提示されたライン接合形状によって必要な接地プレ
ーンの開口部の領域は、６０μｍのバイア／接合パッド
よりもかなり小さい。このはめ込まれたプレーン接合構
造の使用限界は、ラインの長さ（必要な歪み対策で決ま
る）と接合されるバイア密度との関係である。接地プレ
ーンにはめ込まれた提示されたライン接合構造はまた、
接合ラインが接地プレーン構造体に組まれる場合（また
はその逆も成り立つ）、プロセス・ステップが非常に少
なくなる。この方法を用いて上部及び下部の接地プレー
ンは、同じ処理ステップを使用して作ることができる。
静電容量は減らされ、電源ライン及び信号ラインの両方
は同じ方法で接合され、電源バイアに流れる高電流レベ
ルを処理するのに十分なライン断面が得られる（１５μ
ｍ幅と１２μｍ厚で、接地プレーン内では６μｍ、接地
プレーン上で６μｍ）。これは、図１５で図示され、接
合ライン構造体１１５及び１１８はそれぞれ互いに直交
し、及び基板２２及び２４のそれぞれの電圧プレーン１
２０及び１２２の上下に延びている。
【００４４】今までの説明では２つの完全な対のプレー
ンの接合だけが説明された。接合構造の断面積がパッド
にパッドを重ねる接合構造と比較して減少させられる場
合、更に多くの並行構造体の接合が行えるが、しかしな
がら、これは適切な接合力のレベルを与えるのに必要な
ラインの長さに関連するバイアの接地条件によって限定
させられる（接合される基板の大きさと、捕捉される歪
みと不整合に関係する）。この場合、接合は２つの信号
レベル間で行われ、それぞれの信号レベルは所望の制御
されたインピーダンスを管理するために密接に関連する
接地プレーンを有する。接合ラインは対のプレーン内の
中間点である。接合構造体の大きさがかなり縮小される
ので、この接合構造は従来の方法よりも大きなバイア密
度を得られ、高密度構造体となる。この方法は効率的な
方法で対のプレーンの半分を接合することができ、構造
体の電気的性能を過度に制限せずに組立て時間を大幅に
減少する。
【００４５】接地条件が緩和された場合、複数の接地プ
レーンの１つの排除が可能であり、接合構造体は１つの
接地プレーンと信号プレーン間にある。この接合階層の
欠点は、信号プレーンのラインはメッシュ接地プレーン
のラインによく整合しなければならず、または接地プレ
ーンによって与えられたシールディングは縮小されなけ
ればならない。メッシュ・プレーンではなく、連続する
接地プレーンが利用された場合、構造体から１つの接地
プレーンの除去は容易になり、一方で余計な電気的ペナ
ルティはなく、且つ関連する多数の処理ステップがかな
り減らされる。固形の接地プレーンが利用された場合、
この接合構造はさらに並行製作のプロセスを必要とす
る。即ち、ライン・プレーンと接地プレーンは別々に組
立てられて接合され、信号プレーンと接地プレーン間の
誘電体の寸法的安定性は製作プロセスにて管理される。
これは接地条件が緩和された場合にさらに容易である。
【００４６】
【発明の効果】多重レベルの誘電体金属構造において、
構成基板のコンタクト・パッド間における寄生静電容量
は、互いに非並行である細長いコンタクト・パッドを使
用することによって減少させることができ、満足する電
気的接続を行う確実な接合が得られる。
【図面の簡単な説明】
【図１】２つの基板から成る電子構造体の分解透視図を
示す。両方の基板の円筒形コンタクト・パッドは電気的
に両方の基板を相互接続するために使用される。
【図２】接触箇所の不揃いを示す、第２の基板の接触箇
所に配置された第１の基板の接触箇所の概略平面図であ
る。
【図３】本発明による接触箇所の代替として図２の円形
の接触箇所内に図示された細長い長方形の接触箇所を示
す、図２同様の概略平面図である。
【図４】設計位置からコンタクト・パッドの位置がずれ
ている基板の歪みを示す概略図である。
【図５】直交する細長い長方形のコンタクト・パッドに
よって電気的に相互接続された２つのサブアセンブリを
有する、本発明による構造体の断面図である。
【図６】第１と第２の基板の接触箇所の直交する配列を
示す、図５の構造体の接触箇所の平面図である。
【図７】電子デバイスを基板に電気的に相互接続する、
基板に取付けられた本発明の構造体を示す図である。
【図８】長方形の細長いコンタクト・パッドと円形の環
状のコンタクト・パッドの電気的相互接続を示す図であ
る。
【図９】長方形の細長いコンタクト・パッドと多角形の
環状のコンタクト・パッドの電気的相互接続を示す図で
ある。
【図１０】長方形の細長いコンタクト・パッドと楕円の
環状のコンタクト・パッドの電気的相互接続を示す図で
ある。
【図１１】基板の中心から半径方向に向かって、ライン
にラインが重なる相互接続を示す図である。
【図１２】低静電容量を有するコンタクト・パッドの他
の実施例を示す図である。
【図１３】低静電容量を有するコンタクト・パッドの他
の実施例を示す図である。
【図１４】低静電容量を有するコンタクト・パッドの他
の実施例を示す図である。
【図１５】上部基板の電圧プレーンに含まれる相互接続
パッドの一部と接合される２つの対のプレーンの断面図
を示す図である。
【符号の説明】
２、８、２２、２４、４６、８０ 基板 ４、１０、５０ 表面 ６、１２、１２'、１２"、１６、１８、２６、２８ コ
ンタクト・パッド １４、４４ 構造体 ２０、４２ 重複領域 ２５ 伝導バイア ３８ 誘電体層 ４０ 厚さ ４８ 半導体チップ ５４、５６、６８、７０、７２、７４ 交差領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド・アンドリュー・ルイス アメリカ合衆国10512、ニューヨーク州 カーメル、シィ・ドリュービル・ロード 451 (72)発明者 チャンドラセクハー・ナラヤン アメリカ合衆国12533、ニューヨーク州 ホープウェル・ジャンクション、ケンシ ントン・ドライブ 62 (72)発明者 アンソニー・ロイス・プラチー アメリカ合衆国12538、ニューヨーク州 ハイド・パーク、フラー・レーン 65 (56)参考文献 特開 昭59−78590（ＪＰ，Ａ) 特開 平２−143494（ＪＰ，Ａ) 特開 平３−246993（ＪＰ，Ａ) 実開 昭63−57779（ＪＰ，Ｕ) 実開 昭62−158829（ＪＰ，Ｕ) 実開 昭62−184775（ＪＰ，Ｕ)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の表面を有する第１の基板と、第２の
    表面を有する第２の基板と、上記第１の表面に配置され
    た複数の第１のコンタクト・パッドと、上記第２の表面
    に上記第１のコンタクト・パッドと対応して配置された
    複数の第２のコンタクト・パッドとを有し、上記第１の
    表面及び上記第２の表面が対面するように上記第２の基
    板を対向配置して、上記第１のコンタクト・パッド及び
    上記第２のコンタクト・パッドの対応するコンタクト・
    パッドを接合した構造体であって、 上記第１のコンタクト・パッドは上記第１の表面に沿っ
    て延びた細長い電気伝導体で形成され、 上記第２のコンタクト・パッドは上記第２の表面に沿っ
    て延びた細長い電気伝導体で形成され、 上記第１のコンタクト・パッド及び上記第２のコンタク
    ト・パッドは上記第１の表面と上記第２の表面を所望の
    位置関係で対向させたとき、上記第１のコンタクト・パ
    ッド及び上記第２のコンタクト・パッドの前記対応する
    コンタクト・パッドの前記細長い電気伝導体が相互に交
    差して接合する様に上記第１の表面および上記第２の表
    面に形成されていることを特徴とする構造体。
  2. 【請求項２】上記第１のコンタクト・パッド及び上記第
    ２のコンタクト・パッドのいずれか一方又は双方は、直
    線状に形成されている請求項１記載の構造体。
  3. 【請求項３】上記第１のコンタクト・パッド及び上記第
    ２のコンタクト・パッドのいずれか一方又は双方は、環
    状形、メッシュ形及び共通接続された複数の直線部分を
    含む非環状形のグループから選択される形状をなすよう
    形成されている請求項１記載の構造体。
  4. 【請求項４】上記第１の基板又は上記第２の基板のいず
    れかと電気的に接続される第３の基板を有する請求項１
    記載の構造。
  5. 【請求項５】第１のサブアセンブリと第２のサブアセン
    ブリを有する構造体であって、 上記サブアセンブリのそれぞれは、互いに反対側で実質
    的に平行な第１の面と第２の面を持つ誘電体を有し、上
    記誘電体は該誘電体にはめ込まれた複数の電気伝導体を
    有し、上記電気伝導体は上記第１の面の方向に沿って延
    びた細長い電気伝導体で形成された複数の接合伝導体と
    電気的に接続され、 上記第１のサブアセンブリの上記第１の面と上記第２の
    サブアセンブリの上記第１の面を所望の位置関係で対向
    させたとき、上記第１のサブアセンブリの上記第１の面
    の上記接合伝導体は、上記第２のサブアセンブリの上記
    第１の面の上記接合伝導体とそれぞれの前記細長い電気
    伝導体が相互に交差して接合する様に上記第１の面およ
    び上記第２の面に形成されている構造体。
JP6022423A 1993-03-08 1994-02-21 容量性負荷が低い接合構造を有する電子構造体 Expired - Lifetime JP2541775B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/028,023 US5471090A (en) 1993-03-08 1993-03-08 Electronic structures having a joining geometry providing reduced capacitive loading
US028023 1993-03-08

Publications (2)

Publication Number Publication Date
JPH06302718A JPH06302718A (ja) 1994-10-28
JP2541775B2 true JP2541775B2 (ja) 1996-10-09

Family

ID=21841128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6022423A Expired - Lifetime JP2541775B2 (ja) 1993-03-08 1994-02-21 容量性負荷が低い接合構造を有する電子構造体

Country Status (3)

Country Link
US (1) US5471090A (ja)
EP (1) EP0615290A3 (ja)
JP (1) JP2541775B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464682A (en) * 1993-12-14 1995-11-07 International Business Machines Corporation Minimal capture pads applied to ceramic vias in ceramic substrates
US5734583A (en) * 1994-09-30 1998-03-31 Yozan Inc. Capacitance forming method
JP3252635B2 (ja) * 1995-01-13 2002-02-04 株式会社村田製作所 積層電子部品
US5859474A (en) * 1997-04-23 1999-01-12 Lsi Logic Corporation Reflow ball grid array assembly
JP2002515651A (ja) * 1998-05-13 2002-05-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置および半導体装置の製造方法
US6118182A (en) * 1998-06-25 2000-09-12 Intel Corporation Integrated circuit package with rectangular contact pads
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6078505A (en) * 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method
US6527597B1 (en) 2000-03-07 2003-03-04 Fci Americas Technology, Inc. Modular electrical connector
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
AU2001286432A1 (en) 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof
US6897514B2 (en) 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
JP3418615B2 (ja) * 2001-06-12 2003-06-23 沖電気工業株式会社 半導体素子およびその製造方法
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
JP4801333B2 (ja) * 2004-07-23 2011-10-26 パナソニック株式会社 電源配線構造および該電源配線構造を備えた半導体集積回路
JP2006165381A (ja) * 2004-12-09 2006-06-22 Toshiba Corp 半導体装置
JP2008192878A (ja) * 2007-02-06 2008-08-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US8629841B2 (en) * 2008-04-30 2014-01-14 Apple Inc. Multi-touch sensor patterns and stack-ups
US7670939B2 (en) * 2008-05-12 2010-03-02 Ati Technologies Ulc Semiconductor chip bump connection apparatus and method
US20100015762A1 (en) * 2008-07-15 2010-01-21 Mohammad Khan Solder Interconnect
EP2237195B1 (en) * 2009-04-03 2012-07-25 3M Innovative Properties Company A material for packaging electronic components
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
US10431533B2 (en) 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US9865557B1 (en) 2016-08-30 2018-01-09 International Business Machines Corporation Reduction of solder interconnect stress
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3289046A (en) * 1964-05-19 1966-11-29 Gen Electric Component chip mounted on substrate with heater pads therebetween
US3403438A (en) * 1964-12-02 1968-10-01 Corning Glass Works Process for joining transistor chip to printed circuit
DE1919567A1 (de) * 1969-04-17 1970-11-05 Siemens Ag Loesbare elektrische Verbindungen zwischen Mikrobaugruppen und oder Verdrahtungsplatten
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US3716907A (en) * 1970-11-20 1973-02-20 Harris Intertype Corp Method of fabrication of semiconductor device package
US3967296A (en) * 1972-10-12 1976-06-29 General Electric Company Semiconductor devices
US4275410A (en) * 1978-11-29 1981-06-23 Hughes Aircraft Company Three-dimensionally structured microelectronic device
GB8706610D0 (en) * 1987-03-19 1987-04-23 Smith Ind Plc Electrical components
JPH01216595A (ja) * 1988-02-25 1989-08-30 Hitachi Chem Co Ltd 高密度配線板およびその製造方法
JP2541643B2 (ja) * 1988-11-24 1996-10-09 日本電気株式会社 両面実装用多層プリント配線基板
JPH04354398A (ja) * 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法

Also Published As

Publication number Publication date
US5471090A (en) 1995-11-28
EP0615290A2 (en) 1994-09-14
JPH06302718A (ja) 1994-10-28
EP0615290A3 (en) 1994-11-17

Similar Documents

Publication Publication Date Title
JP2541775B2 (ja) 容量性負荷が低い接合構造を有する電子構造体
US5432677A (en) Multi-chip integrated circuit module
US6400573B1 (en) Multi-chip integrated circuit module
US6331221B1 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
US5093708A (en) Multilayer integrated circuit module
US6137063A (en) Electrical interconnections
US5744862A (en) Reduced thickness semiconductor device with IC packages mounted in openings on substrate
US6965158B2 (en) Multi-layer substrates and fabrication processes
US6552424B2 (en) Angled edge connections for multichip structures
EP0304263A2 (en) Semiconductor chip assembly
EP0863548A2 (en) Mounting assembly of integrated circuit device and method for production thereof
US20090065937A1 (en) Structure of high performance combo chip and processing method
US7019221B1 (en) Printed wiring board
JPH08213543A (ja) マルチダイパッケージ装置
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
US4868980A (en) Method of designing and manufacturing circuits using universal circuit board
US6537852B2 (en) Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
US4791722A (en) Method of designing and manufacturing circuits using universal circuit board
US6285562B1 (en) Method of contacting a chip
US6563208B2 (en) Semiconductor package with conductor impedance selected during assembly
CN1883048A (zh) 定制微电子器件以及制造定制电子互连的方法
KR20010042822A (ko) 접착부재, 반도체 장치 및 그 제조방법, 회로 기판 및전자기기
US6476477B2 (en) Electronic assembly providing shunting of electrical current
JP2863426B2 (ja) 半導体装置の実装構造及びその実装方法
JP2580727B2 (ja) 多層プリント基板の配線方法