JP2540593B2 - 拡大された同相入力電圧レンジを有するコンパレ―タ - Google Patents

拡大された同相入力電圧レンジを有するコンパレ―タ

Info

Publication number
JP2540593B2
JP2540593B2 JP63096662A JP9666288A JP2540593B2 JP 2540593 B2 JP2540593 B2 JP 2540593B2 JP 63096662 A JP63096662 A JP 63096662A JP 9666288 A JP9666288 A JP 9666288A JP 2540593 B2 JP2540593 B2 JP 2540593B2
Authority
JP
Japan
Prior art keywords
comparator
current
common
differential input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63096662A
Other languages
English (en)
Other versions
JPS6420457A (en
Inventor
ラスキ ペトル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU JII ESU TOMUSON MAIKUROEREKUTORONIKUSU GmbH
Original Assignee
ESU JII ESU TOMUSON MAIKUROEREKUTORONIKUSU GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU JII ESU TOMUSON MAIKUROEREKUTORONIKUSU GmbH filed Critical ESU JII ESU TOMUSON MAIKUROEREKUTORONIKUSU GmbH
Publication of JPS6420457A publication Critical patent/JPS6420457A/ja
Application granted granted Critical
Publication of JP2540593B2 publication Critical patent/JP2540593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 発明の目的； （産業上の利用分野） この発明は、２つの差動入力ステージが並列に接続さ
れ、それらのコンパレータ入力部が同相入力電圧を出力
する入力電圧電源に接続されており、供給電圧電源の２
極間の電圧値のレンジ内，レンジ以上若しくはレンジ以
下のいずれかのときに２つの差動入力ステージの両方あ
るいはどちらか一方に共通定電流電源により電流が流さ
れ、さらに、出力信号を出力する共通電流ミラー回路が
２つの差動入力ステージの出力部に接続されている拡大
された同相入力電圧レンジを有するコンパレータに関す
る。
（従来の技術） 一般に、コンパレータは反転入力と非反転入力とを比
較してそれらの電圧差を評価する。しかし、任意の同相
入力電圧を評価することができない。その理由は、コン
パレータが比例領域で動作するときのみ正常に働くから
である。通常、コンパレータの同相入力電圧の許容レン
ジは供給電圧と接地電圧との間であり、供給電圧より小
さい。従って従来のコンパレータの同相入力電圧の許容
レンジは、例えば、供給電圧電源の供給電圧が電子腕時
計の電圧である1.5Vのとき、同相入力電圧の使用できる
レンジは0.5Vとなり十分といえない。このようなコンパ
レータはジョン・Ｈ・フュージングによって発表されて
いる（“レールからレールへの入出力レンジを有する低
電圧演算増幅器",ソリッドステート回路IEEEジャール,v
ol.SC-20,No.6,P1144〜1150（1985年12月発行））。こ
のコンパレータは、並列に接続された２つの差動入力ス
テージが使われ、一方の差動入力ステージは共通エミッ
タ接続されたnpnトランジスタ対を有し、他方の差動入
力ステージは共通エミッタ接続されたpnpトランジスタ
対を有している。そして、電流変換回路により共通定電
流電源から電流が、一方の差動入力ステージの同相入力
電圧の低レンジと、他方の差動入力ステージの同相入力
電圧の高レンジと、両方の差動入力ステージの中間転換
レンジとに流される。そして、付加電圧電源によってバ
イアスされ、かつ両端が抵抗によって一方の差動入力ス
テージと他方の差動入力ステージとに接続された共通電
流ミラー回路を有している。このコンパレータの同相入
力電圧の許容レンジは供給電圧の±0.2Vに近似される。
しかしながら、供給電圧をはるかに越え、接地電圧よ
りはるかに低い同相入力電圧で作動するコンパレータが
必要とされている。このような例として誘導負荷のため
のスイッチング用電流調節器がある。
第１図はそのスイッチング用電流調節器を示す回路
図、第２図はその電圧・電流特性図である（動作モード
の詳細は西ドイツ国出願P37 13377.2“スイッチング用
電流調節器”（1987年４月21日出願）を参照）。トラン
ジスタＴがオンされている間、負荷電流iLがインダクタ
ンスＬと負荷抵抗RLとで成る誘導負荷を流れると共に、
センサ抵抗RSを流れる。トランジスタＴがオフされる
と、負荷電流iLはダイオードＤとツェナーダイオードＺ
とで成るフライバック回路FLを流れる。しかしながら、
フライバック電流は、トランジスタＴのオフ動作により
インダクタンスＬに出力された逆電圧がフライバック回
路FLのフライバック電圧UFLに達したときのみ流れる。
フライバック位相の間、出力部Ａでの出力電圧UAは供給
電圧UBとフライバック電圧UFLとの和に等しくなる。電
流調節の間、ツェナーダイオードＺはスイッチＫにより
ブリッジされる。それは、ダイオードＤの相対的に低い
順方向電圧がフライバック電圧UFLで作動するためであ
り、ゆっくりとした電流低下がフライバック位相で得ら
れるためである。スイッチング用電流調節器の復帰後に
負荷電流をＯへ急激に低下させるためスイッチＫを開
く。そこで、ツェナー電圧とダイオード順方向電圧との
和がフライバック電圧UFLとして作動される。フライバ
ック位相の間、スイッチング用電流調節器の出力部Ａで
の出力電圧UAは供給電圧UBよりかなり高い値となる。例
えばこのスイッチング用電流調節器が自動車のソレノイ
ドドライバ又は電磁弁ドライバとして使われるとき、ス
イッチング用電流調節器の急激な復帰は20Vのフライバ
ック電圧UELを出力するツェナーダイオードＺのためで
ある。自動車の場合、24V以上の作動電圧が要求され
る。フライバック位相の復帰では、作動電圧は44Vの出
力電圧UAに達する。
（発明が解決しようとする課題） 上述した作動電圧は供給電圧UBよりはるかに大きく、
従来のコンパレータではそのような作動電圧を同相入力
電圧として作動することができないという欠点があっ
た。
この発明は上述のような事情からなされたものであ
り、この発明の目的は、供給電圧UBよりかなり高い同相
入力電圧を操作してセンサ抵抗RSの電圧と抵抗RRの基準
電圧とを比較し、その比較結果に従ってトランジスタＴ
を作動し、または復帰するコンパレータを提供すること
にある。
発明の構成； （課題を解決するための手段） この発明は、並列に接続された２つの差動入力ステー
ジ（Q1〜Q4,Q5〜Q8）と、これら２つの差動入力ステー
ジの出力部の下流に接続された共通電流ミラー回路（Q
9,Q10）とで成り、前記差動入力ステージのコンパレー
タ入力部（＋E,−Ｅ）に、同相入力電圧を出力する入力
電圧電源（UE+，UE-）が接続され、かつ前記同相入力電
圧が供給電圧電源（Ｂ）の２極間の電圧値のレンジ内，
レンジ以上若しくはレンジ以下のいずれかのときに両方
若しくはいずれか一方の前記差動入力ステージに流す電
流が共通定電流電源（QB）によって供与され、前記共通
電流ミラー回路から出力信号が出力されるコンパレータ
に関するものであり、この発明の上記目的は、前記２つ
の差動入力ステージの少なくとも１つ（Q1〜Q4）が共通
ベース接続で作動し、かつ前記入力電圧電源（UE+，
UE-）からエミッタ供給電流を入力することによって達
成される。
（作用） この発明の拡大された同相入力電圧レンジを有するコ
ンパレータは、共通ベース接続で作動し、かつ入力電圧
電源からエミッタ供給電流を受ける２つの差動入力ステ
ージで成り、２つの差動入力ステージのうちの１つは２
つのコンパレータ入力部の各々を接続しているエミッタ
ターミナルを有する共通ベース接続されたトランジスタ
対で成っている。このコンパレータの同相入力電圧は供
給電圧電源の少なくとも１極の電圧をはるかに越えてい
る。この同相入力電圧は共通ベース接続されている差動
入力ステージのための供給電圧として作用し、降伏電圧
によって制限される。一方若しくは他方の差動入力ステ
ージへの電流転換により、これらの差動入力ステージは
同相入力電圧レンジ内で確保されている比例制御により
作動される。
（実施例） 第３図は、この発明の拡大された同相入力電圧レンジ
を有するコンパレータの一例を示す回路図であり、共通
ベース接続された第１のトランジスタ対Q1,Q3を有する
第１の差動入力ステージで成っている。これらのトラン
ジスタQ1及びQ3は共通ベースターミナルを有するpnpト
ランジスタである。これらのトランジスタQ1及びQ3のエ
ミッタは抵抗R6及びR7を経て非反転側のコンパレータ入
力部＋Ｅ及び反転側のコンパレータ入力部−Ｅにそれぞ
れ接続されている。２つの抵抗R6,R7のうちの１つは差
動電源抵抗による入力部でのエラー電圧を補正するため
のものである。トランジスタQ1のコレクタは共通電流ミ
ラー回路Q9,Q10の電流入力部Q9に接続され、トランジス
タQ3のコレクタは共通電流ミラー回路Q9,Q10の電流出力
部Q10に接続されている。共通電流ミラー回路Q9,Q10の
電流出力部Q10はnpnトランジスタQ11のベースに接続さ
れ、npnトランジスタQ11のコレクタはコンパレータの出
力ターミナルAKを形成している。
トランジスタQ1,Q3のエミッタはpnpトランジスタQ2,Q
4のエミッタにダイオードとしてそれぞれ接続され、pnp
トランジスタQ2,Q4のベースターミナルとコレクタター
ミナルとはトランジスタQ1,Q3の共通ベースターミナル
に接続されている。この共通ベースターミナルは、一方
が抵抗R1を経て一端に定電流電源QB、他端に接地ターミ
ナルVEが接続され、他方がダイオードD1のカソードに接
続されている。ダイオードD1は、スイッチング用基準電
圧電源RUを通って接地ターミナルVEに接続されたベース
を有するトランジスタQ12のコレクタ−エミッタ経路に
直列接続で配置されている。
トランジスタQ13,Q14,Q15,Q16と抵抗R2,R3,R4,R5とは
１つの電流入力部と３つの電流出力部とを有している電
流ミラー回路を構成している。トランジスタQ12のコレ
クタは、この電流ミラー回路のQ13〜Q16,R2〜R5の電流
入力部Q13に接続されている。
第２の差動入力ステージは共通エミッタ接続されたpn
pトランジスタ対Q7,Q8で成っている。共通エミッタター
ミナルは電流ミラー回路Q13〜Q15,R2〜R5の電流出力部Q
15に接続されている。pnpトランジスタ対Q7,Q8のコレク
タは共通電流ミラー回路Q9,Q10の電流出力部Q10と電流
入力部Q9とにそれぞれ接続されている。pnpトランジス
タQ7のベースの一端は第１のpnpレベルシフト用エミッ
タフォロワQ5のコレクタ−エミッタ経路をを経て接地タ
ーミナルVEに接続され、他端は電流ミラー回路Q13〜Q16
の電流出力部Q14に接続されている。同様に、pnpトラン
ジスタQ8のベースの一端は第２のpnpレベルシフト用エ
ミッタフォロワQ6を経て接地ターミナルVEに接続され、
他端は電流ミラー回路Q13〜Q16の電流出力部Q16に接続
されている。レベルシフト用エミッタフォロワQ5,Q6の
ベースターミナルは非反転側の入力部＋Ｅと反転側の入
力部−Ｅとにそれぞれ接続されている。
トランジスタQ1,Q2及びQ3,Q4の接続状態は、ダイオー
ドとして作動するトランジスタQ2,Q4が所定の電流増幅
値やゲインを有する同等のトランジスタQ1,Q3のベース
−エミッタ経路にそれぞれ並列接続されている。この回
路はバイアス電流IB2により第１の差動入力ステージQ1
〜Q4の総電流を決定することが可能である。
すなわち、このコンパレータ回路の基本原理は、共通
電流ミラー回路Q9,Q10と、出力増幅部又は出力スイッチ
部としてのトランジスタQ11とをそれぞれ利用している
トランジスタQ1〜Q4及びQ5〜Q8を含む並列接続された２
つの差動入力ステージに帰する。共通定電流電源QBから
のバイアス電流IBは、トランジスタQ12とダイオードD1
とにより同相入力電圧とスイッチング用基準電圧URUと
の比率により一方又は他方の差動入力ステージに流され
る。同相入力電圧のオーバーレンジ（taking-over）の
とき両方の差動入力ステージが作動する。このオーバー
レンジのとき、バイアス電流IBが第１の差動入力ステー
ジQ1〜Q4のためのバイアス電流IB2と第２の差動入力ス
テージQ5〜Q8のためのバイアス電流IC12とに分かれる。
このオーバーレンジは抵抗R1によって決められる。
差動入力電圧Ud（＝UE+−UE-）が同相入力電圧UCMよ
りかなり小さい（Ud＜＜UCM）ならば、次式（１）の結
果が得られる。
UE+UCM UE-UCM ………（１） トランジスタQ12のベース−エミッタ電圧UBE12が次式
（２）の関係にあるとき、ダイオードとして作動するよ
うに接続されたトランジスタQ2,Q4はIB2＝０のためブロ
ックされる。
UCM＜URU−UBE12 ………（２） 抵抗R1とR6との間の電圧降下を無視すると、キルヒホ
ッフ第２定理により次式（３）が得られる。
UBE2＝UCM−URU＋UBE12＋UD1 ………（３） 上式（３）で、UD1はダイオードD1の順方向電圧であ
る。そして、 UCM＝URU−UBE12 ………（４） のとき UBE2＝UD1 ………（５） であり、 UCM＜URU−UBE12 ………（６） のとき UBE2＜UD1 ………（７） である。
積分回路において、ダイオードの順方向電圧はトラン
ジスタのベース−エミッタ順方向電圧に等しい。トラン
ジスタQ2のベース−エミッタダイオードに生じる電圧
は、この実施例の場合トランジスタQ2がブロックされて
いるのでベース−エミッタ順方向電圧より低い。上式
（１）〜（３）のとき、上述したことと同様のことがト
ランジスタQ1,Q3,Q4についても当てはまる。
このように、バイアス電流IBは電流ミラー回路Q13〜Q
16にコレクタ電流IC12として供給される。この電流ミラ
ー回路Q13〜Q16は、トランジスタQ7,Q8のバイアス電流I
B1を決定し、レベルシフト用エミッタフォロワーステー
ジQ5,Q6のエミッタ電流を生成するために使われる。
キルヒホッフ第２定理に当てはめると、次式（８）が
反転側の入力ターミナル−Ｅで得られる。
UCM＋UBE6＋UBE8−UCE8−UBE9＝０ ………（８） ここで、UBE6，UBE8，UBE9はそれぞれトランジスタQ
6,Q8,Q9のベース−エミッタ順方向電圧であり、UCE8は
トランジスタQ8のコレクタ−エミッタ電圧である。これ
らのトランジスタQ6,Q8,Q9のベース−エミッタ順方向電
圧がUBEにセットされているとき、次式（９）が得られ
る。
UCE8＝UCM＋UBE ………（９） UBE＝0.6V,飽和限界UCE8＝0.2Vとすれば、同相入力電
圧UCMは、トランジスタQ7,Q8が飽和状態に達する前で、
かつ第２の差動入力ステージQ5〜Q8が非線形レンジに入
る前に接地ターミナルVEに関して−0.4V降下する。
同相入力電圧UCMのレンジがURU−UBE12よりかなり小
さいとき、コンパレータの相互のコンダクタンス又はス
ティフネスは、共通電流ミラー回路Q9,Q10を含むトラン
ジスタQ7,Q8のスティフネスとトランジスタQ11の電流ゲ
インとによって決定される。このスティフネスは、バイ
アス電流IBに比例し、電流ミラー回路Q15,Q13の電流比I
B1／IC12によって決められる。
同相入力電圧UCM（＞URU−UBE12）において、トラン
ジスタQ1〜Q4のベース−エミッタ経路は順方向にバイア
スされている。共通定電流電源QBの電流IBはトランジス
タ対Q2,Q4によって流される。第１の差動入力ステージQ
1〜Q4のバイアス電流IB2はIB2＝IBとなる。抵抗R1の電
圧降下を無視してキルヒホッフ第２定理を当てはめる
と、ダイオードD1の電圧UD1は次式（10）で表わされ
る。
UD1＝URU−UCM−UBE12＋UBE2 ………（10） この場合、 UCM＞URU−UBE12 ………（11） であるから UD1＜UBE12 ………（12） となる。
ダイオードの電圧は、ベース−エミッタ順方向電圧よ
り低く、かつダイオード順方向電圧より低い。すなわ
ち、ダイオードD1はブロックされ、かつトランジスタQ1
2もIC12のためにブロックされているので、トランジス
タ対Q7,Q8のバイアス電流IB1は０になる。ダイオードD1
は同相入力電圧UCMが高いときにトランジスタQ12のエミ
ッタ−ベースの破壊を妨げるための逆高電圧を出力す
る。
上述のようにすれば同相入力電圧UCMがURU−UBE12よ
りはるかに大きいときでも第１の差動入力ステージQ1〜
Q4は作動する。同相入力電圧UCMは共通ベース接続の第
１の差動入力ステージQ1〜Q4の供給電圧を成す。この電
圧は供給電圧ターミナルVCにおける供給電圧UBを越える
ので、飽和状態となって非線形となる。そして、コンパ
レータの相互コンダクタンス又はスティフネスは、共通
電流ミラー回路Q9,Q10を含む第１の差動入力ステージQ1
〜Q4のスティフネスと、トランジスタQ11の電流ゲイン
とによって決定される。このスティフネスも電流IBに比
例し、トランジスタQ1,Q2及びQ3,Q4のエミッタエリアの
比率で決まる。
この発明の回路は線形作動増幅器として使われ、２つ
の差動入力ステージのスティフネスが、電流比IB1／I
C12の選択あるいはトランジスタQ1,Q2及びQ3,Q4のエミ
ッタエリアの比率の選択によって互いに等しくさせるこ
とができる。しかし、このことは、コンパレータとして
回路を作動させるのに特に必要とするわけではない。
第４図はこの発明を適用したスイッチング用電流調節
器の一例を示す回路図であり、差動入力電源RR，RSで入
力電流によって生じたエラー電圧を、抵抗R6で生じた電
圧降下によって補償させることができる。
第５図はこの発明を適用したスイッチング用電流調節
器の別の一例を示す回路図であり、共通ベース接続で差
動している差動入力電流は上流に接続されている２つの
エミッタフォロワQ17,Q18によって降下させられる。こ
れらのエミッタフォロワQ17,Q18のコレクタは信号電源
と直結させることができる。
なお、第３図に示す回路において、接地ターミナルVE
での逆高電圧が供給電圧ターミナルVCでの供給電圧をい
くらか越える限り、その逆高電圧より拡大した同相入力
電圧レンジを有するコンパレータの回路とすることが可
能である。このようなコンパレータで、接地された誘導
負荷の電流を調節する２点電流調節器とすることができ
る。そして、回路にMOSトランジスタや接合型FETを使用
することも可能である。
発明の効果； 以上のようにこの発明の拡大された同相入力電圧レン
ジを有するコンパレータによれば、レベルシフト用エミ
ッタフォロワが差動入力ステージのトランジスタ対に属
するトランジスタのベースターミナルと２つのコンパレ
ータ入力部とに接続されているので、同相入力電圧が供
給電圧電源の電圧値をいくらか越えることができる。そ
の値は、例えばバイポーラシリコントランジスタが使わ
れると約0.4Vとなる。共通エミッタ接続の差動入力ステ
ージが共通ベース接続の差動入力ステージに並列に接続
されるとき、許容同相入力電圧は供給電圧を供給電圧タ
ーミナルの一端でいくらか、他端ではるかに越えるもの
となる。同相入力電圧が供給電圧を供給電圧ターミナル
の両端ではるかに越えるものとしたいときは、共通ベー
ス接続のトランジスタ対を有する２つの差動入力ステー
ジを並列接続することで可能となる。この発明のコンパ
レータは誘導負荷のためのスイッチング用電流調節器の
みならず、同相入力電圧で作動可能な比例制御増幅器等
に利用することができる。
【図面の簡単な説明】
第１図は、従来のスイッチング用電流調節器の一例を示
す回路図、第２図はその電圧・電流特性図、第３図はこ
の発明によるコンパレータ又は演算増幅器の一例を示す
回路図、第４図はこの発明によるスイッチング用電流調
節器の一例を示す回路図、第５図はこの発明によるスイ
ッチング用電流調節器の別の一例を示す回路図である。 Q1〜Q4……第１の差動入力ステージ、Q5〜Q8……第２の
差動入力ステージ、Q9,Q10……共通電流ミラー回路、Q1
3〜Q16……電流ミラー回路、D1……ダイオード。＋E,−
Ｅ……コンパレータ入力部、UE+，UE-……入力電圧電
源、Ｂ……供給電圧電源、QB……共通定電流電源。

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】並列に接続された２つの差動入力ステージ
    （Q1〜Q4,Q5〜Q8）と、これら２つの差動入力ステージ
    の出力部の下流に接続された共通電流ミラー回路（Q9,Q
    10）とで成り、前記差動入力ステージのコンパレータ入
    力部（＋E,−Ｅ）に、同相入力電圧を出力する入力電圧
    電源（UE+，UE-）が接続され、かつ前記同相入力電圧が
    供給電圧電源（Ｂ）の２極間の電圧値のレンジ内，レン
    ジ以上若しくはレンジ以下のいずれかのときに両方若し
    くはいずれか一方の前記差動入力ステージに流す電流が
    共通定電流電源（QB）によって供与され、前記共通電流
    ミラー回路から出力信号が出力されるコンパレータにお
    いて、前記２つの差動入力ステージの少なくとも１つ
    （Q1〜Q4）が共通ベース接続で作動し、かつ前記入力電
    圧電源（UE+，UE-）からエミッタ供給電流を入力するよ
    うにしたことを特徴とする拡大された同相入力電圧レン
    ジを有するコンパレータ。
  2. 【請求項２】前記第１の差動入力ステージ（Q1〜Q4）が
    共通ベース接続で作動し、前記第２の差動入力ステージ
    （Q5〜Q8）が共通エミッタ接続で作動する請求項１に記
    載の拡大された同相入力電圧レンジを有するコンパレー
    タ。
  3. 【請求項３】エミッタフォロワーステージ（Q5,Q6;Q17,
    Q18）が前記２つの差動入力ステージの少なくとも１つ
    のコンパレータ入力部の上流に接続されている請求項２
    に記載の拡大された同相入力電圧レンジを有するコンパ
    レータ。
  4. 【請求項４】前記第２の差動入力ステージのトランジス
    タ対（Q7,Q8）の一方のトランジスタ（Q8）が反転側の
    前記コンパレータ入力部（−Ｅ）に接続され、前記第１
    の差動入力ステージのトランジスタ対（Q1,Q3）の一方
    のトランジスタ（Q1）が非反転側の前記コンパレータ入
    力部（＋Ｅ）に接続されると共に、それぞれの前記一方
    のトランジスタ（Q8,Q1）が前記共通電流ミラー回路（Q
    9,Q10）の電流入力部（Q9）に接続され、前記第２の差
    動入力ステージのトランジスタ対（Q7,Q8）の他方のト
    ランジスタ（Q7）が非反転側の前記コンパレータ入力部
    （＋Ｅ）に接続され、前記第１の差動入力ステージのト
    ランジスタ対（Q1,Q3）の他方のトランジスタ（Q3）が
    反転側の前記コンパレータ入力部（−Ｅ）に接続される
    と共に、それぞれの前記他方のトランジスタ（Q7,Q3）
    が前記共通電流ミラー回路（Q9,Q10）の電流出力部（Q1
    0）に接続されている請求項２又は３に記載の拡大され
    た同相入力電圧レンジを有するコンパレータ。
  5. 【請求項５】前記共通定電流電源（QB）の電流（IB）が
    前記差動入力ステージを作動させるために電流転換回路
    （Q12,D1,Q2,Q4）によって流され、流される電流の伝導
    経路は前記同相入力電圧とスイッチング用基準電圧（U
    RU）との比率によって決まる請求項又は1,2,3又は４に
    記載の拡大された同相入力電圧レンジを有するコンパレ
    ータ。
  6. 【請求項６】前記電流転換回路（Q12,D1,Q2,Q4）が、前
    記共通定電流電源（QB）に直列に接続されたコレクタ−
    エミッタ経路を有するスイッチング用トランジスタ（Q1
    2）を含み、前記スイッチング用トランジスタのベース
    が前記スイッチング用基準電圧（URU）でバイアスさ
    れ、前記スイッチング用トランジスタのエミッタが前記
    第１の差動入力ステージのトランジスタ（Q1〜Q4）の共
    通ベースにダイオード（D1）によって接続され、前記ス
    イッチング用トランジスタのコレクタが前記第２の差動
    入力ステージ（Q5〜Q8）のための電流ミラー回路（Q13
    〜Q16）に接続され、前記共通定電流電源（QB）が前記
    同相入力電圧と前記スイッチング用基準電圧（URU）と
    の比率により前記第１の差動入力ステージ（Q1〜Q4）若
    しくは前記電流ミラー回路（Q13〜Q16）による前記第２
    の差動入力ステージ（Q5〜Q8）若しくはこれら両方の差
    動入力ステージに電流を流す請求項５に記載の拡大され
    た同相入力電圧レンジを有するコンパレータ。
  7. 【請求項７】前記第１の差動入力ステージ（Q1〜Q4）が
    pnpの前記トランジスタ対（Q1,Q3）で成り、このpnpト
    ランジスタ対の各エミッタが前記２つのコンパレータ入
    力部（＋E,−Ｅ）の１つに接続され、前記pnpトランジ
    スタ対の各コレクタが前記共通電流ミラー回路（Q9,Q1
    0）の電流入力部と電流出力部とにそれぞれ接続され、
    前記pnpトランジスタ対の共通ベースターミナルが前記
    電流転換回路（Q12,D1,Q2,Q4）に接続されている請求項
    1,2,3,4,5又は６に記載の拡大された同相入力電圧レン
    ジを有するコンパレータ。
  8. 【請求項８】前記第１の差動入力ステージ（Q1〜Q4）の
    トランジスタ対（Q1,Q3）の各エミッタ−ベース経路が
    並列に接続されたダイオード（Q2,Q4）をそれぞれ有
    し、各ダイオードは結合された前記トランジスタ対（Q
    1,Q3）のベース−エミッタ経路と同一極性を有している
    請求項2,3,4,5,6又は７に記載の拡大された同相入力電
    圧レンジを有するコンパレータ。
  9. 【請求項９】前記２つのダイオードはダイオードとして
    接続されたトランジスタ対（Q2,Q4）で成り、前記第１
    の差動入力ステージのトランジスタ（Q1,Q3）と同一の
    導電性を有している請求項８に記載の拡大された同相入
    力電圧レンジを有するコンパレータ。
  10. 【請求項１０】前記ダイオード（D1）が前記第１の差動
    入力ステージ（Q1〜Q4）の共通ベースターミナルと前記
    スイッチング用トランジスタ（Q12）との間に接続され
    ている請求項８又は９に記載の拡大された同相入力電圧
    レンジを有するコンパレータ。
  11. 【請求項１１】補償抵抗（R6,R7）が少なくとも前記コ
    ンパレータ入力部（−E,＋Ｅ）の１つと、前記第１の差
    動入力ステージのトランジスタ対（Q1,Q3）のエミッタ
    とに接続されている請求項7,8,9又は10に記載の拡大さ
    れた同相入力電圧レンジを有するコンパレータ。
  12. 【請求項１２】前記第２の差動入力ステージ（Q5〜Q8）
    が共通エミッタ接続されたpnpの前記トランジスタ対（Q
    7,Q8）で成る請求項1,2,3,4,5,6,7,8,9,10又は11に記載
    の拡大された同相入力電圧レンジを有するコンパレー
    タ。
  13. 【請求項１３】前記電流ミラー回路（Q13〜Q16）の電流
    入力部（Q13）が前記電流転換回路（Q12,D1,Q2,Q4）に
    接続され、３つの電流出力部（Q14〜Q16）のうちの１つ
    （Q15）が前記第２の差動入力ステージ（Q5〜Q8）のト
    ランジスタ対（Q7,Q8）の共通エミッタターミナルに接
    続され、残りの２つ（Q14,Q16）が前記２つのエミッタ
    フォロワーステージ（Q5,Q6）のうちの１つのエミッタ
    に接続されている請求項12に記載の拡大された同相入力
    電圧レンジを有するコンパレータ。
  14. 【請求項１４】前記共通電流ミラー回路（Q9,Q10）の電
    流出力部（Q10）が出力トランジスタ（Q11）のベースと
    接続され、その出力トランジスタのコレクタがコンパレ
    ータ出力部（Ａ）を成す請求項1,2,3,4,5,6,7,8,9,10,1
    1,12又は13に記載の拡大された同相入力電圧レンジを有
    するコンパレータ。
  15. 【請求項１５】誘導負荷のためのスイッチング用電流調
    節器は、前記供給電圧電源（Ｂ）の２極（VC，VE）間に
    接続された誘導負荷（LL，RL）と、センサ信号で前記誘
    導負荷（LL）を流れる電流（iL）を測定する電流センサ
    （RS）と、公称電流値を決定する基準信号及び前記セン
    サ信号を比較し、前記センサ信号が前記基準信号に達し
    たときにコンパレータ（Ｋ）の出力信号によって切換え
    られる制御スイッチ（Ｓ）とを含む直列接続部で成り、
    さらに前記誘導負荷（LL，RL）に並列に接続されたフラ
    イバック手段（FL）を有するフライバック回路と、この
    フライバック回路に接続された前記電流センサ（RS）
    と、前記コンパレータ（Ｋ）の出力信号が前記センサ信
    号によって高基準信号に達したとき前記コンパレータ
    （Ｋ）が前記制御スイッチ（Ｓ）を中断させ、前記コン
    パレータ（Ｋ）の出力信号が前記センサ信号によって低
    基準信号に達したとき中断された前記制御スイッチ
    （Ｓ）を導電状態に切換える基準電圧電源（Q,RR）とで
    成る請求項1,2,3,4,5,6,7,8,9,10,11,12,13又は14に記
    載の拡大された同相入力電圧レンジを有するコンパレー
    タ。
  16. 【請求項１６】前記コンパレータが演算増幅器と等価な
    請求項１〜14のいずれかに記載の拡大された同相入力電
    圧レンジを有するコンパレータ。
  17. 【請求項１７】回路に前記コンパレータ又は演算増幅器
    がMOSトランジスタ，接合型FETを含んでいる請求項１〜
    16のいずれかに記載の拡大された同相入力電圧レンジを
    有するコンパレータ。
JP63096662A 1987-04-21 1988-04-19 拡大された同相入力電圧レンジを有するコンパレ―タ Expired - Fee Related JP2540593B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873713376 DE3713376A1 (de) 1987-04-21 1987-04-21 Komparator mit erweitertem eingangsgleichtaktspannungsbereich
DE3713376.4 1987-04-21

Publications (2)

Publication Number Publication Date
JPS6420457A JPS6420457A (en) 1989-01-24
JP2540593B2 true JP2540593B2 (ja) 1996-10-02

Family

ID=6326010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63096662A Expired - Fee Related JP2540593B2 (ja) 1987-04-21 1988-04-19 拡大された同相入力電圧レンジを有するコンパレ―タ

Country Status (4)

Country Link
US (1) US4907121A (ja)
EP (1) EP0288016B1 (ja)
JP (1) JP2540593B2 (ja)
DE (2) DE3713376A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187615A (en) * 1988-03-30 1993-02-16 Hitachi, Ltd. Data separator and signal processing circuit
US4918398A (en) * 1989-02-10 1990-04-17 North American Philips Corporation, Signetics Division Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage
GB2258355A (en) * 1991-07-29 1993-02-03 Burr Brown Corp Analog to digital converter
US5237262A (en) * 1991-10-24 1993-08-17 International Business Machines Corporation Temperature compensated circuit for controlling load current
US5543632A (en) * 1991-10-24 1996-08-06 International Business Machines Corporation Temperature monitoring pilot transistor
US5245261A (en) * 1991-10-24 1993-09-14 International Business Machines Corporation Temperature compensated overcurrent and undercurrent detector
US5416484A (en) * 1993-04-15 1995-05-16 Tektronix, Inc. Differential comparator and analog-to-digital converter comparator bank using the same
US5914849A (en) * 1994-04-26 1999-06-22 Kilovac Corporation DC actuator control circuit with voltage compensation, current control and fast dropout period
EP0726578A1 (en) * 1995-02-09 1996-08-14 International Business Machines Corporation Multiple reference sense amplifier
DE19736900B4 (de) * 1997-08-25 2006-02-16 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) * 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US6768352B1 (en) 2002-11-13 2004-07-27 Cypress Semiconductor Corp. Low voltage receiver circuit and method for shifting the differential input signals of the receiver depending on a common mode voltage of the input signals
US7301370B1 (en) * 2003-05-22 2007-11-27 Cypress Semiconductor Corporation High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion
US7400173B1 (en) 2003-09-19 2008-07-15 Cypress Semicondductor Corp. Differential receiver with wide input common mode range and low duty cycle distortion
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
CN115664402A (zh) * 2022-12-09 2023-01-31 南京模砾半导体有限责任公司 一种超低功耗高速动态锁存比较器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300063A (en) 1979-11-26 1981-11-10 General Motors Corporation Multiple input window detector

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828678A1 (de) * 1978-06-30 1980-04-17 Bosch Gmbh Robert Verfahren und einrichtung zum betrieb eines elektromagnetischen verbrauchers, insbesondere eines einspritzventils in brennkraftmaschinen
DE2841781A1 (de) * 1978-09-26 1980-04-10 Bosch Gmbh Robert Einrichtung zum betrieb von elektromagnetischen verbrauchern bei brennkraftmaschinen
DE2950692A1 (de) * 1979-12-17 1981-07-02 Robert Bosch Gmbh, 7000 Stuttgart Einrichtung zum steuern des elektrischen stromes durch einen induktiven verbraucher, insbesondere durch eine kraftstoffzumessventil bei einer brennkraftmaschine
JPS5774667A (en) * 1980-10-28 1982-05-10 Toshiba Corp Voltage detecting circuit
US4429284A (en) * 1981-11-23 1984-01-31 Rca Corporation Operational amplifier
GB2113030A (en) * 1981-12-31 1983-07-27 Rca Corp Circuitry for reducing common mode signals
US4536663A (en) * 1983-07-01 1985-08-20 Motorola, Inc. Comparator circuit having full supply common mode input
DE3402759A1 (de) * 1984-01-27 1985-08-01 Robert Bosch Gmbh, 7000 Stuttgart Stromregler fuer elektromagnetische stellantriebe

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300063A (en) 1979-11-26 1981-11-10 General Motors Corporation Multiple input window detector

Also Published As

Publication number Publication date
EP0288016B1 (de) 1994-03-30
US4907121A (en) 1990-03-06
DE3713376A1 (de) 1988-11-10
EP0288016A3 (en) 1990-08-29
EP0288016A2 (de) 1988-10-26
DE3888717D1 (de) 1994-05-05
JPS6420457A (en) 1989-01-24

Similar Documents

Publication Publication Date Title
JP2540593B2 (ja) 拡大された同相入力電圧レンジを有するコンパレ―タ
EP0159757B1 (en) Amplifier with rail-to-rail input capability and controlled transconductance
US4837496A (en) Low voltage current source/start-up circuit
JPS6142965B2 (ja)
US4636744A (en) Front end of an operational amplifier
JPH0774551A (ja) 増幅回路
NL193093C (nl) Stroomspiegelschakeling.
JPH0227806A (ja) 相互コンダクタンス回路
US4636743A (en) Front end stage of an operational amplifier
US5392002A (en) Low voltage bipolar negative impedance converter
KR870002693B1 (ko) 증폭기 장치
EP0475507B1 (en) Amplifier arrangement
US5140181A (en) Reference voltage source circuit for a Darlington circuit
IE54144B1 (en) Differential amplifier with improved linear amplification
US5446414A (en) Simple high speed precision transconductance amplifier circuits
US3876955A (en) Biasing circuit for differential amplifier
GB2140637A (en) Voltage bias source
JPH0626287B2 (ja) 増幅装置
US4267521A (en) Compound transistor circuitry
US3990017A (en) Current amplifier
US6169453B1 (en) Error amplifier with a high common mode rejection
JPS6236337Y2 (ja)
JP2550830Y2 (ja) 演算増幅回路
KR830001932B1 (ko) 증폭회로
JPH0434567Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees