JP2538592B2 - 巡回型雑音低減装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、映像信号に巡回型雑音低減を施す巡回型
雑音低減装置に関する。

［従来の技術］ 映像信号のフィールド相関又はフレーム相関を利用し
て雑音を低減する雑音低減装置のうち、単一の画像メモ
リを用い、雑音低減対象を巡回させることで等価的に複
数の画像メモリを用いたのと同じ効果を得ることのでき
る巡回型雑音低減装置は、非巡回型に比べて低コストで
製造できる魅力がある。

第４図に示す従来の巡回型雑音低減装置１は、入力映
像信号を、係数Ｋが１に満たない係数器２を挟む一対の
減算器3,4に被減算入力として供給するとともに、減算
器４から得られる出力映像信号を、ライン端数を切り下
げるか切り上げるかして整数ライン期間に合致させたフ
ィールド期間か或はまたフレーム期間を遅延時間とする
画像メモリ５を介して減算器３の減算入力とする構成を
とる。入力映像信号は、減算器３と係数器２を通過した
のち減算器４にて原信号から減算されることで（１−
Ｋ）倍され、一方減算器４の出力で画像メモリ５にて遅
延された遅延出力映像信号は、減算器３と係数器２及び
減算器４を通ることでＫ倍される。減算器３から得られ
る入力映像信号と遅延出力映像信号の差分信号は、動き
のある映像ほどレベルが大であり、動きの激しい映像で
は、雑音低減効果を上げようとして係数Ｋを大に設定す
るほど、残像時定数は大となる。

［発明が解決しようとする問題点］ 上記従来の巡回型雑音低減装置１は、入力映像信号と
遅延出力映像信号の差分に、差分信号をアドレスとする
ROMから読み出される固有の係数Ｋを乗算する構成であ
るため、画像メモリ５のほかにROMが必要であり、装置
全体の製造コストが高くつく等の問題があった。

これに対し、係数器２と同じように飽和特性による振
幅制限効果を意図し、ビットシフトレジスタ型の係数器
を用いた巡回型雑音低減装置（図示せず）が提案されて
いる。このものは、入力映像信号と遅延出力映像信号の
差分である例えば８ビットの差分信号を、割り算器にて
４ビットシフトし、シフトした信号を原差分信号から減
算することで、振幅制限を施す構成としたものである
が、原差分信号が15以下の場合割り算器の出力は零であ
るため、実質的には減算が実行されず、静止画に近い動
きの乏しい画像入力に対し、ディジタル信号として取り
扱う上で量子化の過程で生じた丸め誤差が最後まで相殺
されずに残存してしまい、結果的に内部に残像発生源を
抱えてしまう等の問題点があった。

また、実開昭56−172063号「テレビジョン信号の雑音
低減装置」には、映像信号入力と遅延出力映像信号との
差分信号に非直線演算を施す係数器を用いた巡回型雑音
低減装置が開示されている。しかしながら、このもの
は、非直線演算範囲の両端を規定する定数±Ｍの決定法
が不明確であり、また非直線演算も３次以上の奇関数に
よるものでしかないために、±Ｍの範囲に含まれるノイ
ズ等を完全に除去することはできず、特にディジタル信
号化された映像信号を扱った場合には、AD変換時の丸め
誤差が不要残像発生原因となり、画質を劣化させるとい
った問題を抱えるものであった。

また、特開昭55−10228号「テレビジョン映像信号のS
/N改善装置」には、フレーム相関を利用して巡回型雑音
低減処理を施すとともに、入力信号が所定レベル以下で
ある部分はクリップして抹消するようにした巡回型雑音
低減装置が開示されている。しかしながら、このもの
は、入力映像信号と遅延出力映像信号の差分信号にでは
なく、映像出力信号すなわち上記差分信号と入力映像信
号の和信号に対してクリップ処理を施すものである。従
って、映像信号に含まれる動画成分と雑音成分とが混合
された上記差分信号にだけクリップ処理を施す場合と異
なり、映像信号の静止画成分にまで最初からクリップ処
理を施してしまうことになり、背景部分等の微細な映像
情報が損なわれるといった問題を抱えるものであった。
また、閾値±Δの前後に振れる微細な映像信号に関して
は、閾値±Δにおいてクリップ係数が１から０或いは０
から１へとジャンプするため、閾値によって分けられる
境界部分の信号が画面にチラツキとなって現れやすい等
の問題を抱えるものであった。

［問題点を解決するための手段］ この発明は、上記問題点を解決したものであり、標本
化されて量子化された入力映像信号から、出力映像信号
をほぼ１フィールド又は１フレーム期間遅延した遅延出
力映像信号を減算し、得られた差分信号に係数器にて１
以下の係数を乗じたのち、前記入力映像信号から減算す
ることで出力映像信号とする巡回型雑音低減装置におい
て、前記係数器は、不感帯要素からなり、前記量子化に
伴う丸め誤差を包含する帯幅±Ａの不感帯に含まれる差
分信号入力Ｘに対しては、出力Ｙを零のままとし、前記
不感帯の帯幅±Ａを逸脱する差分信号入力だけに係数Ｋ
を乗じ、 Ｙ＝Ｋ｛Ｘ−（|X＋A|−|X−A|）/2｝ なる出力Ｙを得ることを特徴とするものである。

また、本発明は、前記係数器が、差分信号入力の極性
の正負を判別する極性判別回路と、この極性判別回路が
検出した極性の正負に応じ、前記差分信号入力に対し前
記定数Ａを減算又は加算する加・減算器を設けて構成し
たことを特徴とするものである。

［作用］ この発明は、ディジタル信号化された入力映像信号を
ほぼ１フィールド又は１フレーム期間遅延し、これを巡
回的に入力映像信号に加算することで雑音を低減すると
ともに、入力映像信号と遅延出力映像信号の差分信号
に、量子化に伴う丸め誤差を包含する帯幅の不感帯要素
からなる係数器による係数乗算を行うことにより、入力
映像信号のステップ変化に対する応答感度を差分信号が
小さくなるほど大とし、出力整定までの時間を短縮し、
かつ一定範囲以下の差分信号には感応させないことで、
ディジタル信号化の過程で生ずる丸め誤差が不要残像発
生原因となる不都合を防止する。

［実施例］ 以下、この発明の実施例について、第1,2図を参照し
て説明する。第１図は、本発明の巡回型雑音低減装置の
一実施例を示す回路構成図、第２図は、第１図に示した
係数器の入・出力特性を示す図である。

第１図中、巡回型雑音低減装置11は、従来の係数器２
に代え、ディジタル入力映像信号の丸め誤差を包含する
±１の帯幅を有する不感帯要素からなる係数器12を設け
て構成したものである。実施例に用いた係数器12は、差
分信号入力の極性の正負を判別する極性判別回路13と、
この極性判別回路13が検出した極性の正負に応じ、前記
差分信号入力に対し不感帯要素の帯端を規定する数値１
を減算又は加算する加・減算器14からなる。すなわち、
加・減算器14は、差分信号入力の極性が正であれば１を
減算し、極性が負であれば１を加算する構成である。こ
のため、差分信号入力Ｘに対する出力Ｙの関係（入・出
力特性）は、第２図に示したように、 Ｙ＝Ｘ−1/2・（|X＋1|−|X−1|） で表され、絶対値が１以下の差分信号入力Ｘに対しては
出力Ｙが現れない不感帯を有し、絶対値が１を越える差
分信号入力Ｘにだけ、（Ｘ−１）又は（Ｘ＋１）に対し
係数１が乗ぜられる。

このため、係数器12に正弦波状の差分信号入力を印加
した場合、|X|≦１を満たす低レベルの差分信号入力は
スライスされ、スライスされた分だけ全体的に振幅制限
が行われることになる。また、|X|＞１なる差分信号入
力に対しては、その絶対値が大であるほど、出力絶対値
も入力絶対値に近い値をとる。換言すれば、係数器12に
より差分信号入力に乗ぜられる係数Ｋは、入力絶対値
が...5,4,3,2,1と小さくなるにつれ、4/5,3/4,2/3,1/2,
0というように、徐々に減少する。従って、係数Ｋの大
きさが残像時定数にほぼ比例することを考え併せると、
映像信号入力のステップ変化に対しては、差分信号入力
Ｘが小さくなるほど応答感度が大となる。このことは、
整定時間短縮の観点から重要であり、例えば係数Ｋを3/
4に固定してしまったような場合に比べ、立ち上がり前
半の比較的緩慢な応答による立ち上がり遅れを、立ち上
がり後半の急速な回復でもって十分補うことができる。

また、整定後は、差分信号入力Ｘが±１以内であれば
係数器12の出力Ｙは零であるため、実質的には巡回ルー
プは断ち切られ、入力映像信号は減算器４にてなんら減
算されることなく、そのまま出力映像信号として出力さ
れることになる。従って、ディジタル信号化の過程で生
じた丸め誤差等が、例えば係数器12による係数乗算を経
て新たな誤差を産み、不要残像の発生原因となるといっ
た不都合を防止することができる。

このように、上記巡回型雑音低減装置11は、入力映像
信号を画像メモリ５にてほぼ１フィールド又は１フレー
ム期間遅延し、これを巡回的に入力映像信号に加算する
ことで雑音を低減するとともに、入力映像信号と遅延出
力映像信号の差分信号に、不感帯要素からなる係数器12
による係数乗算を行う構成としたから、入力映像信号の
ステップ変化に対する応答感度を差分信号が小さくなる
ほど大とし、出力整定までの時間を短縮するとともに、
一定範囲以下の差分信号には感応させないことで、ディ
ジタル信号化の過程で生ずる丸め誤差等が、不要残像発
生原因となる不都合を防止することができる。

また、係数器12として、差分信号入力の極性の正負を
判別する極性判別回路13と、この極性判別回路13が検出
した極性の正負に応じ、前記差分信号入力Ｘに対し所定
値として１を減算又は加算する加・減算器14を設けて構
成したから、特別な振幅制限回路等は不要であり、簡単
な回路構成で動画に対する残像発生を抑制することがで
き、また係数器にROM等の記憶素子を用いる装置に比
し、製造コストの切り下げが容易である。

なお、上記実施例において、加・減算器14は、差分信
号入力Ｘの極性が正であれば数値Ａを減算し、極性が負
であればＡを加算し、かつ|X|≦Ａの入力に対しては強
制的に出力を零とする構成としてもよい。その場合、入
力Ｘに対する出力Ｙの関係（入・出力特性）は、 Ｙ＝Ｘ−1/2・（|X＋A|−|X−A|） で表され、|X|≦Ａなる範囲が不感帯とされるため、不
感帯の帯幅は±Ａとされる。

さらにまた、差分信号入力Ｘに乗ずる係数は１に限ら
ず、任意の値とすることができ、その場合の係数器の入
・出力特性は、 Ｙ＝Ｋ｛Ｘ−（|X＋A|−|X−A|）/2｝ で表される。式中、Ｋは係数であり、±Ａは不感帯の帯
幅を指す。

［発明の効果］ 以上説明したように、この発明は、標本化され量子化
されてディジタル信号化された入力映像信号をほぼ１フ
ィールド又は１フレーム期間遅延し、これを巡回的に入
力映像信号に加算することで雑音を低減するとともに、
入力映像信号と遅延出力映像信号の差分信号Ｘに、標本
化に伴う丸め誤差を包含する帯幅±Ａの不感帯要素から
なる係数器による係数乗算を行い、 Ｙ＝Ｋ｛Ｘ−（|X＋A|−|X−A|）/2｝ なる入・出力特性を実現する構成としたから、例えばＡ
＝1,K＝１としたときに、入力映像信号のステップ変化
に対する応答感度を、差分信号入力の絶対値|X|が...5,
4,3,2,1と小さくなるにつれ、4/5,3/4,2/3,1/2,0という
ように、徐々に減少させることができ、係数器の実質的
な係数値の大きさが残像時定数にほぼ比例するため、映
像信号入力のステップ応答でみたときに、差分信号入力
Ｘが小さくなるほど応答感度を大とし、立ち上がり前半
の比較的緩慢な応答による立ち上がり遅れを、立ち上が
り後半の急速な回復でもって十分補うことができ、これ
により出力整定までの時間を短縮することができ、さら
にまた丸め誤差を包含する帯幅±Ａに含まれる差分信号
入力Ｘには係数器が感応しないため、実質的には巡回ル
ープは断ち切られ、入力映像信号は減算器にてなんら減
算されることなく、そのまま出力映像信号として出力さ
れることになり、従ってディジタル信号化の過程で生じ
た丸め誤差等が、例えば係数器による係数乗算を経て新
たな誤差を産み、不要残像の発生原因となるといった不
都合を的確に防止することができ、ディジタル信号に強
い巡回型雑音低減が可能である等の優れた効果を奏す
る。

また、この発明は、差分信号入力の極性の正負を判別
する極性判別回路と、この極性判別回路が検出した極性
の正負に応じ、前記差分信号入力に対し不感帯要素の帯
端を規定する定数Ａを減算又は加算する加・減算器を設
けて係数器を構成することにより、特別な振幅制限回路
等を不要とし、簡単な回路構成で動画に対する残像発生
を抑制することができ、またROM等の記憶素子を用いる
装置に比し、製造コストの切り下げが容易である等の効
果を奏する。

【図面の簡単な説明】

第１図は、本発明の巡回型雑音低減装置の一実施例を示
す回路構成図、第２図は、第１図に示した係数器の入・
出力特性を示す図、第３図は、従来の巡回型雑音低減装
置の一例を示す回路構成図である。 3,4……減算器 ５……画像メモリ， 11……巡回型雑音低減装置 12……係数器 13……極性判別回路 14……加・減算器

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】標本化されて量子化された入力映像信号か
   ら、出力映像信号をほぼ１フィールド又は１フレーム期
   間遅延した遅延出力映像信号を減算し、得られた差分信
   号に係数器にて１以下の係数を乗じたのち、前記入力映
   像信号から減算することで出力映像信号とする巡回型雑
   音低減装置において、前記係数器は、不感帯要素からな
   り、前記量子化に伴う丸め誤差を包含する帯幅±Ａの不
   感帯に含まれる差分信号入力Ｘに対しては、出力Ｙを零
   のままとし、前記不感帯の帯幅±Ａを逸脱する差分信号
   入力だけに係数Ｋを乗じ、 Ｙ＝Ｋ｛Ｘ−（|X＋A|−|X−A|）/2｝ なる出力Ｙを得ることを特徴とする巡回型雑音低減装
   置。
2. 【請求項２】前記係数器は、差分信号入力の極性の正負
   を判別する極性判別回路と、この極性判別回路が検出し
   た極性の正負に応じ、前記差分信号入力に対し前記定数
   Ａを減算又は加算する加・減算器を設けて構成したこと
   を特徴とする特許請求の範囲第１項記載の巡回型雑音低
   減装置。