JP2538002Y2 - 図形処理装置 - Google Patents
図形処理装置Info
- Publication number
- JP2538002Y2 JP2538002Y2 JP1990014433U JP1443390U JP2538002Y2 JP 2538002 Y2 JP2538002 Y2 JP 2538002Y2 JP 1990014433 U JP1990014433 U JP 1990014433U JP 1443390 U JP1443390 U JP 1443390U JP 2538002 Y2 JP2538002 Y2 JP 2538002Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- supplied
- pixel
- output
- fill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Generation (AREA)
Description
【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案はベクトル画像をアンチエイリアシング処理し
て画像データを生成する図形処理装置に関する。
て画像データを生成する図形処理装置に関する。
＜従来技術＞ コンピュータグラフイクスの分野ではその出力媒体で
あるCRTに画像を表示する際、その表示画像をより美し
くするためにアンチエイリアシングという手法が用いら
れている。
あるCRTに画像を表示する際、その表示画像をより美し
くするためにアンチエイリアシングという手法が用いら
れている。
この手法は第８図に示す如く各表示ドット101の階段
状のギザギサ部分（エイリアスと呼ばれる部分）に輝度
変調をかけて第９図に示す如く表示画像を視覚的に滑ら
かにする。
状のギザギサ部分（エイリアスと呼ばれる部分）に輝度
変調をかけて第９図に示す如く表示画像を視覚的に滑ら
かにする。
そして、最近、DTP（ディスクトップパブリシング）
の普及に伴い、コンピュータグラフィクスで扱うような
ベクトル画像を印字するシステムが広く使われるように
なってきた。その代表的なものとしては、ポストスクリ
プト（アドビ社）対応プリンタなどがある。このような
システムでは文字フォントとしてベクトルフォントを採
用している。
の普及に伴い、コンピュータグラフィクスで扱うような
ベクトル画像を印字するシステムが広く使われるように
なってきた。その代表的なものとしては、ポストスクリ
プト（アドビ社）対応プリンタなどがある。このような
システムでは文字フォントとしてベクトルフォントを採
用している。
したがって、文字の変倍を行なっても、従来のビット
マップフォントを使用したシステムと比べて格段に印字
品質を向上させることができる。また、文字とグラフィ
クスとを混在させて印字できる点も従来のワープロには
無い機能である。
マップフォントを使用したシステムと比べて格段に印字
品質を向上させることができる。また、文字とグラフィ
クスとを混在させて印字できる点も従来のワープロには
無い機能である。
しかし、これらのシステムで使用されるプリンタはせ
いぜい300〜400dpi程度のドット密度のものが多い、そ
のためコンピュータグラフィクスの分野で問題となった
エイリアスが発生する。
いぜい300〜400dpi程度のドット密度のものが多い、そ
のためコンピュータグラフィクスの分野で問題となった
エイリアスが発生する。
そこで、ドット毎に階調が出せるプリンタを用いてア
ンチエイリアシング処理を行ない、印字品質を向上させ
ることが考えられる。
ンチエイリアシング処理を行ない、印字品質を向上させ
ることが考えられる。
この場合、アンチエイリアシング処理の適用手法とし
て、例えば第10図に示す如く１ピクセルを複数のサブピ
クセルに分割し、そのサブピクセルがベクトルにより指
定された図形の塗りつぶし領域内に入っているかどうか
を調べ、入っていれば、“1"を、入っていなければ、
“0"をサブピクセルのデータとする。この後、値が“1"
のサブピクセルの数により第11図に示す如くそのピクセ
ルの階調を決定するとともに、背景色との連続性を考慮
して、ピクセルの階調と既に書かれていたピクセルデー
タとを用いた演算を行なってピクセルの階調を決定しこ
れをメモリに書き込む。
て、例えば第10図に示す如く１ピクセルを複数のサブピ
クセルに分割し、そのサブピクセルがベクトルにより指
定された図形の塗りつぶし領域内に入っているかどうか
を調べ、入っていれば、“1"を、入っていなければ、
“0"をサブピクセルのデータとする。この後、値が“1"
のサブピクセルの数により第11図に示す如くそのピクセ
ルの階調を決定するとともに、背景色との連続性を考慮
して、ピクセルの階調と既に書かれていたピクセルデー
タとを用いた演算を行なってピクセルの階調を決定しこ
れをメモリに書き込む。
しかしながら、このような方法では、かなり複雑な処
理を行なわなければならないので、これを全てソフトウ
エアで処理すると、膨大な時間を要し、処理速度の低下
を招くという問題があった。
理を行なわなければならないので、これを全てソフトウ
エアで処理すると、膨大な時間を要し、処理速度の低下
を招くという問題があった。
＜目的＞ 本考案は上記の事情に鑑み、簡単な回路によってアン
チエイリアシング処理を行なうことができ、これによっ
て処理速度を大幅に向上させることができる図形処理装
置を提供することを目的としている。
チエイリアシング処理を行なうことができ、これによっ
て処理速度を大幅に向上させることができる図形処理装
置を提供することを目的としている。
＜構成＞ 上記の問題点を解決するため本考案による図形処理装
置においては、画像を構成する各ピクセルに対して２値
を超える階調データを記憶する画像記憶部と、ベクトル
データによって指定された図形に対して塗りつぶし処理
領域を検出する塗りつぶし領域検出部と、この塗りつぶ
し領域検出部によって検出された塗りつぶし領域内のピ
クセルデータが前記ベクトルデータによって指定された
図形内に含まれる割合を記憶する割合記憶部と、塗りつ
ぶし領域に対応するアドレス値を順次発生するアドレス
発生部と、背景色および塗りつぶし割合記憶部に記憶さ
れている塗りつぶし割合、塗りつぶし指示色に基づいて
予め設定されている演算を行なってピクセルの階調を決
定する階調決定部とを備えたことを特徴としている。
置においては、画像を構成する各ピクセルに対して２値
を超える階調データを記憶する画像記憶部と、ベクトル
データによって指定された図形に対して塗りつぶし処理
領域を検出する塗りつぶし領域検出部と、この塗りつぶ
し領域検出部によって検出された塗りつぶし領域内のピ
クセルデータが前記ベクトルデータによって指定された
図形内に含まれる割合を記憶する割合記憶部と、塗りつ
ぶし領域に対応するアドレス値を順次発生するアドレス
発生部と、背景色および塗りつぶし割合記憶部に記憶さ
れている塗りつぶし割合、塗りつぶし指示色に基づいて
予め設定されている演算を行なってピクセルの階調を決
定する階調決定部とを備えたことを特徴としている。
以下、一実施例に基づいて本考案を具体的に説明す
る。
る。
第１図は本考案による図形処理装置の一実施例を示す
ブロック図である。
ブロック図である。
この図に示す図形処理装置は各種の処理を行なうホス
トコンピュータ１と、このホストコンピュータ１から出
力されるPDL（Page Description Languge）プログラム
に基づいて画像データを生成するPDLコントローラ２
と、このPDLコントローラ２から出力される画像データ
を表示したり、印字したりする出力装置３とを備えてお
り、ホストコンピュータ１から出力されるPDLプログラ
ムをPDLコントローラ２によって処理して画像データを
生成し、これを出力装置３によって表示したり、プリン
トアウトしたりする。
トコンピュータ１と、このホストコンピュータ１から出
力されるPDL（Page Description Languge）プログラム
に基づいて画像データを生成するPDLコントローラ２
と、このPDLコントローラ２から出力される画像データ
を表示したり、印字したりする出力装置３とを備えてお
り、ホストコンピュータ１から出力されるPDLプログラ
ムをPDLコントローラ２によって処理して画像データを
生成し、これを出力装置３によって表示したり、プリン
トアウトしたりする。
前記PDLコントローラ２は第２図に示す如く前記ホス
トコンピュータ１から出力されるPDLプログラムを取り
込んでバス４上に送出する受信インタフェース５と、前
記バス４上に送出された前記PDLプログラムを処理するC
PU6と、このCPU6の動作を規定する制御プログラムや各
種の定数データが格納されているROM7と、前記CPU6の作
業エリア等として使用されるRAM8と、前記CPU6の処理結
果に基づいて画像データを作成する塗りつぶし装置11
と、この塗りつぶし装置11によって作成された画像デー
タが書き込まれるページメモリ９と、前記CPU6の指示に
基づいて前記ページメモリ９に格納されている画像デー
タを読み出して前記出力装置３に出力する出力インタフ
ェース10とを備えており、ホストコンピュータ１から出
力されるPDLプログラムに対しアンチエイリアシング手
法を用いた処理を行なって画像データを生成し、これを
前記出力装置３に出力する。
トコンピュータ１から出力されるPDLプログラムを取り
込んでバス４上に送出する受信インタフェース５と、前
記バス４上に送出された前記PDLプログラムを処理するC
PU6と、このCPU6の動作を規定する制御プログラムや各
種の定数データが格納されているROM7と、前記CPU6の作
業エリア等として使用されるRAM8と、前記CPU6の処理結
果に基づいて画像データを作成する塗りつぶし装置11
と、この塗りつぶし装置11によって作成された画像デー
タが書き込まれるページメモリ９と、前記CPU6の指示に
基づいて前記ページメモリ９に格納されている画像デー
タを読み出して前記出力装置３に出力する出力インタフ
ェース10とを備えており、ホストコンピュータ１から出
力されるPDLプログラムに対しアンチエイリアシング手
法を用いた処理を行なって画像データを生成し、これを
前記出力装置３に出力する。
前記塗りつぶし装置11は第３図に示す如く４つのラッ
チ回路15〜18と、コンパレータ19と、カウンタ20と、発
振器21と、1/2分周器22と、タイミング信号発生回路23
と、FIFOメモリ24と、切替回路25と、演算回路26と、双
方向ドライバ27と、ドライバ28とを備えており、CPU6か
らクロック信号CK0〜CK6が供給されたとき、これらの各
クロック信号CK0〜CK6と共に供給される画像データをラ
ッチしたアンチエイリアシング手法による塗りつぶし処
理を行ないこの処理結果をページメモリ９に書き込む。
チ回路15〜18と、コンパレータ19と、カウンタ20と、発
振器21と、1/2分周器22と、タイミング信号発生回路23
と、FIFOメモリ24と、切替回路25と、演算回路26と、双
方向ドライバ27と、ドライバ28とを備えており、CPU6か
らクロック信号CK0〜CK6が供給されたとき、これらの各
クロック信号CK0〜CK6と共に供給される画像データをラ
ッチしたアンチエイリアシング手法による塗りつぶし処
理を行ないこの処理結果をページメモリ９に書き込む。
ラッチ回路15は前記CPU6からクロック信号CK0が供給
される毎に、このクロック信号CK0とともに供給される
塗りつぶし終了アドレスデータをラッチしてこれをコン
パレータ19に供給する。
される毎に、このクロック信号CK0とともに供給される
塗りつぶし終了アドレスデータをラッチしてこれをコン
パレータ19に供給する。
また、ラッチ回路16は前記CPU6からクロック信号CK2
が供給される毎に、このクロック信号CK2とともに供給
される塗りつぶし開始アドレスデータをラッチしてこれ
をカウンタ20に供給する。
が供給される毎に、このクロック信号CK2とともに供給
される塗りつぶし開始アドレスデータをラッチしてこれ
をカウンタ20に供給する。
また、ラッチ回路17は前記CPU6からクロック信号CK3
が供給される毎に、このクロック信号CK2とともに供給
されるスキャンラインのＹ座標値をラッチしてこれをペ
ージメモリ９のＹアドレス端子に供給する。
が供給される毎に、このクロック信号CK2とともに供給
されるスキャンラインのＹ座標値をラッチしてこれをペ
ージメモリ９のＹアドレス端子に供給する。
また、ラッチ回路18は前記CPU6からクロック信号CK4
が供給される毎に、このクロック信号CK2とともに供給
される塗りつぶし指示色データをラッチしてこれを演算
回路26とドライバ28とに供給する。
が供給される毎に、このクロック信号CK2とともに供給
される塗りつぶし指示色データをラッチしてこれを演算
回路26とドライバ28とに供給する。
また、発振器21は予め設定されている所定周波数で発
振してクロック信号を生成しこれを1/2分周器22とタイ
ミング信号発生回路23とに供給する。
振してクロック信号を生成しこれを1/2分周器22とタイ
ミング信号発生回路23とに供給する。
1/2分周器22は前記発振器21から供給されるクロック
信号を1/2に分周してこの分周動作によって得られるク
ロック信号を前記カウンタ20とタイミング信号発生回路
23とに供給する。
信号を1/2に分周してこの分周動作によって得られるク
ロック信号を前記カウンタ20とタイミング信号発生回路
23とに供給する。
また、コンパレータ19は前記ラッチ回路15から供給さ
れる塗りつぶし終了アドレスデータの値と、前記カウン
タ20から出力される計数値とを比較しこれらが不一致で
ある間、不一致信号を発生してこれを前記カウンタ20と
前記タイミング信号発生回路23とに供給する。
れる塗りつぶし終了アドレスデータの値と、前記カウン
タ20から出力される計数値とを比較しこれらが不一致で
ある間、不一致信号を発生してこれを前記カウンタ20と
前記タイミング信号発生回路23とに供給する。
カウンタ20は前記CPU6からクロック信号CK1が供給さ
れる毎に前記ラッチ回路16から出力される塗りつぶし開
始アドレスデータを取り込んで、この塗りつぶし開始ア
ドレスデータの値を初期の計数値として記憶した後、前
記1/2分周器22からクロック信号が供給される毎に計数
値をインクリメントするとともに、この計数値を前記コ
ンパレータ19と前記タイミング信号発生回路23とに供給
する。そして、前記コンパレータ19から不一致信号が供
給されなくなったとき、計数動作を終了する。
れる毎に前記ラッチ回路16から出力される塗りつぶし開
始アドレスデータを取り込んで、この塗りつぶし開始ア
ドレスデータの値を初期の計数値として記憶した後、前
記1/2分周器22からクロック信号が供給される毎に計数
値をインクリメントするとともに、この計数値を前記コ
ンパレータ19と前記タイミング信号発生回路23とに供給
する。そして、前記コンパレータ19から不一致信号が供
給されなくなったとき、計数動作を終了する。
タイミング信号発生回路23は４つのアンドゲート30〜
33と、２つの制御端子付きバッファ34、35とを備えてお
り、前記コンパレータ19から不一致信号が供給されてい
るとき、これをビジー信号BUSYとして前記CPU6に供給す
るとともに、前記1/2分周器22から出力されるクロック
信号を取り込んでこれを前記FIFOメモリ24に供給する。
また、前記コンパレータ19から不一致信号が供給されて
いる状態で前記切替回路25からリード・ライト信号が出
力されたとき、前記発振器21の出力と前記1/2分周器22
の出力とに基づいて前記1/2分周器22から供給されるク
ロック信号の前半で読出し信号を発生してこれを前記ペ
ージメモリ９の読出し端子に供給する。さらに、前記コ
ンパレータ19から不一致信号が供給されているとき、前
記発振器21の出力と前記1/2分周器22の出力とに基づい
て前記1/2分周器22から供給されるクロック信号の後半
で書込み信号を発生してこれを前記ページメモリ９の書
込み端子と前記双方向ドライバ27の駆動端子とに供給す
る。
33と、２つの制御端子付きバッファ34、35とを備えてお
り、前記コンパレータ19から不一致信号が供給されてい
るとき、これをビジー信号BUSYとして前記CPU6に供給す
るとともに、前記1/2分周器22から出力されるクロック
信号を取り込んでこれを前記FIFOメモリ24に供給する。
また、前記コンパレータ19から不一致信号が供給されて
いる状態で前記切替回路25からリード・ライト信号が出
力されたとき、前記発振器21の出力と前記1/2分周器22
の出力とに基づいて前記1/2分周器22から供給されるク
ロック信号の前半で読出し信号を発生してこれを前記ペ
ージメモリ９の読出し端子に供給する。さらに、前記コ
ンパレータ19から不一致信号が供給されているとき、前
記発振器21の出力と前記1/2分周器22の出力とに基づい
て前記1/2分周器22から供給されるクロック信号の後半
で書込み信号を発生してこれを前記ページメモリ９の書
込み端子と前記双方向ドライバ27の駆動端子とに供給す
る。
また、FIFOメモリ24は前記CPU6からクロック信号CK5
が供給されたとき記憶内容をリセットし、この後前記CP
U6からクロック信号CK6が供給される毎に、このクロッ
ク信号CK6とともに前記CPU6から供給される塗りつぶし
割合データをFIFO形式で記憶する。この後、前記タイミ
ング信号発生回路23からクロック信号が供給される毎
に、記憶している各塗りつぶし割合データをFIFO形式で
読み出してこれを切替回路25と、演算回路26とに供給す
る。
が供給されたとき記憶内容をリセットし、この後前記CP
U6からクロック信号CK6が供給される毎に、このクロッ
ク信号CK6とともに前記CPU6から供給される塗りつぶし
割合データをFIFO形式で記憶する。この後、前記タイミ
ング信号発生回路23からクロック信号が供給される毎
に、記憶している各塗りつぶし割合データをFIFO形式で
読み出してこれを切替回路25と、演算回路26とに供給す
る。
切替回路25は前記ラッチ回路18から供給された塗りつ
ぶし割合データの値が“1"かどうか判定し、“1"以下の
場合にはリード・ライト信号を発生してこれを前記タイ
ミング発生回路23と、双方向ドライバ27とに供給し、ま
た“1"のときにはライト信号を発生してこれをドライバ
28に供給する。
ぶし割合データの値が“1"かどうか判定し、“1"以下の
場合にはリード・ライト信号を発生してこれを前記タイ
ミング発生回路23と、双方向ドライバ27とに供給し、ま
た“1"のときにはライト信号を発生してこれをドライバ
28に供給する。
また、演算回路26は双方向ドライバ27から背景色デー
タが供給される毎に、前記ラッチ回路18から供給される
塗りつぶし指示色データと、前記FIFOメモリ24から供給
される塗りつぶし割合データと、双方向ドライバ27から
供給される背景色データとに基づいて次式に示す演算を
行なって前記ピクセルのピクセルデータを求め、これを
双方向ドライバ27に供給する。
タが供給される毎に、前記ラッチ回路18から供給される
塗りつぶし指示色データと、前記FIFOメモリ24から供給
される塗りつぶし割合データと、双方向ドライバ27から
供給される背景色データとに基づいて次式に示す演算を
行なって前記ピクセルのピクセルデータを求め、これを
双方向ドライバ27に供給する。
PRE＝F・PTEM＋Ｂ（１−PTEM） …（１） 但し、PTEM：塗りつぶし割合 PRE：ピクセルデータ F:塗りつぶし指示色 B:背景色 双方向ドライバ27は前記切替回路25からリード・ライ
ト信号が供給されたとき動作状態となり、この状態で前
記タイミング信号発生回路23から書込み信号が供給され
ていないときにはページメモリ９から塗りつぶし割合デ
ータを読み出してこれを前記演算回路26に供給し、また
前記タイミング信号発生回路23から書込み信号が供給さ
れたときには前記演算回路26から出力されるピクセルデ
ータを取り込んで前記ページメモリ９に書き込む。
ト信号が供給されたとき動作状態となり、この状態で前
記タイミング信号発生回路23から書込み信号が供給され
ていないときにはページメモリ９から塗りつぶし割合デ
ータを読み出してこれを前記演算回路26に供給し、また
前記タイミング信号発生回路23から書込み信号が供給さ
れたときには前記演算回路26から出力されるピクセルデ
ータを取り込んで前記ページメモリ９に書き込む。
また、ドライバ28は前記切替回路25からライト信号が
供給されたとき、前記ラッチ回路18から出力される塗り
つぶし指示色データを取り込んでこれを前記ページメモ
リ９に書き込む。
供給されたとき、前記ラッチ回路18から出力される塗り
つぶし指示色データを取り込んでこれを前記ページメモ
リ９に書き込む。
次に、第４図に示すフローチャートを参照しながらこ
の実施例の動作を説明する。
の実施例の動作を説明する。
まず、ホストコンピュータ１からPDLプログラムが出
力され、これが受信インタフェース５によって取り込ま
れる毎に、CPU6は前記受信インタフェース５から前記PD
Lプログラムを取り込んで（ステップST1）、これが曲線
を示すベクトル要素かどうかを判定する（ステップST
2）。
力され、これが受信インタフェース５によって取り込ま
れる毎に、CPU6は前記受信インタフェース５から前記PD
Lプログラムを取り込んで（ステップST1）、これが曲線
を示すベクトル要素かどうかを判定する（ステップST
2）。
そして、前記PDLプログラムが直線を示すベクトル要
素であれば、CPU6はこれを直線要素として直接、RAM8に
登録する（ステップST4）。
素であれば、CPU6はこれを直線要素として直接、RAM8に
登録する（ステップST4）。
また、前記PDLプログラムが曲線を示すベクトル要素
であれは、CPU6はこれを直線によって近似して複数の直
線要素にした後（ステップST3）、RAM9に登録する（ス
テップST4）。
であれは、CPU6はこれを直線によって近似して複数の直
線要素にした後（ステップST3）、RAM9に登録する（ス
テップST4）。
次いで、CPU6はPDLプログラムの供給が終了したかど
うかチェツクし（ステップST5）、PDLプログラムの供給
が終了するまで、上述した動作を繰り返す。
うかチェツクし（ステップST5）、PDLプログラムの供給
が終了するまで、上述した動作を繰り返す。
この後、PDLプログラムの取込みが終了すれば、CPU6
はＹ座標値を“0"にセットし（ステップST6）、RAM9に
登録されている各直線要素を順次読み出してAE（Active
Edge）抽出処理を行なう（ステップST7）。
はＹ座標値を“0"にセットし（ステップST6）、RAM9に
登録されている各直線要素を順次読み出してAE（Active
Edge）抽出処理を行なう（ステップST7）。
この場合、現在のＹ座標値が仮に“YC"であれば、第
５図に示す如く走査線YCを横切る直線要素の番号と、前
記走査線YCを横切った直線要素のＸ座標値“X1"、“X
2"、“X3"、“X4"とがAEデータとしてRAM8内に設定され
たAET（Active Edge Table）に登録される。
５図に示す如く走査線YCを横切る直線要素の番号と、前
記走査線YCを横切った直線要素のＸ座標値“X1"、“X
2"、“X3"、“X4"とがAEデータとしてRAM8内に設定され
たAET（Active Edge Table）に登録される。
次いで、CPU6は前記AET内に登録されている各AEデー
タをＸ座標値順にソートしてＸ座標値の小さい順に並べ
換えるとともに（ステップST8）、Ｘ座標値の小さい方
から２つずつ抽出してこれをペアとしてその間を塗りつ
ぶしAETに記憶させる。
タをＸ座標値順にソートしてＸ座標値の小さい順に並べ
換えるとともに（ステップST8）、Ｘ座標値の小さい方
から２つずつ抽出してこれをペアとしてその間を塗りつ
ぶしAETに記憶させる。
この後、CPU6はAETに登録されているＸ座標値に基づ
いてスキャンライン上のピクセルが塗りつぶし領域のエ
ッジかどうかをチェツクし、エッジであれば、第６図の
フローチャートで示す処理を行なって第７図に示す如く
ピクセルをサブピクセルに分割した後（ステップST1
6）、基のベクトル要素に基づいて各サブピクセルが塗
りつぶし領域内に入っているかどうかを判定し、入って
いればサブピクセルデータとして“1"をセットし、また
入っていなければサブピクセルデータとして“0"をセッ
トする（ステップST17）。
いてスキャンライン上のピクセルが塗りつぶし領域のエ
ッジかどうかをチェツクし、エッジであれば、第６図の
フローチャートで示す処理を行なって第７図に示す如く
ピクセルをサブピクセルに分割した後（ステップST1
6）、基のベクトル要素に基づいて各サブピクセルが塗
りつぶし領域内に入っているかどうかを判定し、入って
いればサブピクセルデータとして“1"をセットし、また
入っていなければサブピクセルデータとして“0"をセッ
トする（ステップST17）。
次いで、CPU6は１ピクセルを構成する各サブピクセル
のサブピクセルデータを平均化してこの平均値を前記ピ
クセルに対する塗りつぶし割合データとしてRAM8に記憶
させる（ステップST18）。
のサブピクセルデータを平均化してこの平均値を前記ピ
クセルに対する塗りつぶし割合データとしてRAM8に記憶
させる（ステップST18）。
また、スキャンライン上のピクセルがエッジでなけれ
ば、CPU6はこのピクセルの塗りつぶし割合データとして
“1"をセットしこれをRAM8に記憶させる（ステップST1
9）。
ば、CPU6はこのピクセルの塗りつぶし割合データとして
“1"をセットしこれをRAM8に記憶させる（ステップST1
9）。
この後、CPU6は前記塗りつぶし領域、塗りつぶし割
合、塗りつぶし指示色の各パラメータを塗りつぶし装置
11に転送する。
合、塗りつぶし指示色の各パラメータを塗りつぶし装置
11に転送する。
塗りつぶし装置11はCPU6から供給される塗りつぶし終
了アドレスデータをラッチ回路15に、塗りつぶし開始ア
ドレスデータをラッチ回路16に、スキャンラインのＹ座
標値をラッチ回路17に、塗りつぶし指示色データをラッ
チ回路18に書込み、さらにクロック信号CK5でFIFOメモ
リ24をリセットした後、塗りつぶし開始位置から終了位
置までの塗りつぶし割合を順に書き込む。
了アドレスデータをラッチ回路15に、塗りつぶし開始ア
ドレスデータをラッチ回路16に、スキャンラインのＹ座
標値をラッチ回路17に、塗りつぶし指示色データをラッ
チ回路18に書込み、さらにクロック信号CK5でFIFOメモ
リ24をリセットした後、塗りつぶし開始位置から終了位
置までの塗りつぶし割合を順に書き込む。
そして、クロック信号CK1が供給されてラッチ回路16
にラッチされている塗りつぶし開始アドレスデータがカ
ウンタ20にロードされたとき、カウンタ20が動作を開始
してタイミング信号発生回路23からビジー信号BUSYを出
力させて塗りつぶし動作を開始する。
にラッチされている塗りつぶし開始アドレスデータがカ
ウンタ20にロードされたとき、カウンタ20が動作を開始
してタイミング信号発生回路23からビジー信号BUSYを出
力させて塗りつぶし動作を開始する。
この場合、カウンタ20は発振器21から出力されクロッ
ク信号を1/2分周したクロック信号を計数し、コンパレ
ータ19から不一致信号が出力されている間、計数動作を
続けて塗りつぶし開始位置から塗りつぶし終了位置まで
各ピクセルのＸ座標値を発生する。
ク信号を1/2分周したクロック信号を計数し、コンパレ
ータ19から不一致信号が出力されている間、計数動作を
続けて塗りつぶし開始位置から塗りつぶし終了位置まで
各ピクセルのＸ座標値を発生する。
また、カウンタ20の動作と同期してFIFOメモリ24にク
ロック信号が供給されて塗りつぶし割合データが読み出
されて切替回路25と、演算回路26とに供給される。
ロック信号が供給されて塗りつぶし割合データが読み出
されて切替回路25と、演算回路26とに供給される。
切替回路25は塗りつぶし割合が“1"以下のときにはリ
ード・ライト信号を発生してタイミング信号発生回路23
から読出し信号を出力させて背景色を読み出させ、これ
を双方向ドライバ27を介して演算回路26に供給させて前
記（１）式に示す演算を行なわせてピクセルデータを算
出させた後、双方向ドライバ27を介して前記ピクセルデ
ータをページメモリ９に供給させるとともに、前記タイ
ミング信号発生回路23から書込み信号を出力させてペー
ジメモリ９に書き込ませる。
ード・ライト信号を発生してタイミング信号発生回路23
から読出し信号を出力させて背景色を読み出させ、これ
を双方向ドライバ27を介して演算回路26に供給させて前
記（１）式に示す演算を行なわせてピクセルデータを算
出させた後、双方向ドライバ27を介して前記ピクセルデ
ータをページメモリ９に供給させるとともに、前記タイ
ミング信号発生回路23から書込み信号を出力させてペー
ジメモリ９に書き込ませる。
また、前記FIFOメモリ24から出力された塗りつぶし割
合か“1"のときには、切替回路25はライト信号を発生し
てラッチ回路17にラッチされている塗りつぶし指示色デ
ータをドライバ28に取り込ませてページメモリ９に供給
させる。そして、タイミング信号発生回路23から書込み
信号が出力されたとき、前記塗りつぶし指示色データが
ピクセルデータとして前記ページメモリ９に書き込まれ
る。
合か“1"のときには、切替回路25はライト信号を発生し
てラッチ回路17にラッチされている塗りつぶし指示色デ
ータをドライバ28に取り込ませてページメモリ９に供給
させる。そして、タイミング信号発生回路23から書込み
信号が出力されたとき、前記塗りつぶし指示色データが
ピクセルデータとして前記ページメモリ９に書き込まれ
る。
以下、カウンタ20から出力される計数値とラッチ回路
15にラッチされている塗りつぶし終了アドレスデータの
値とが一致するまで、上述した動作が繰り返されスキャ
ンライン上の各ピクセルに対してアンチエイリアシング
手法を用いた塗りつぶし処理が行われる。
15にラッチされている塗りつぶし終了アドレスデータの
値とが一致するまで、上述した動作が繰り返されスキャ
ンライン上の各ピクセルに対してアンチエイリアシング
手法を用いた塗りつぶし処理が行われる。
この後、カウンタ20から出力される計数値とラッチ回
路15にラッチされている塗りつぶし終了アドレスデータ
の値とが一致してタイミング信号発生回路23からビジー
信号BUSYが出力されなくなると、CPU6はＹ座標値をイン
クリメントして（ステップST10）、Ｙ座標値が所定値に
なるまで上述した動作が繰り返えされる（ステップST1
1）。
路15にラッチされている塗りつぶし終了アドレスデータ
の値とが一致してタイミング信号発生回路23からビジー
信号BUSYが出力されなくなると、CPU6はＹ座標値をイン
クリメントして（ステップST10）、Ｙ座標値が所定値に
なるまで上述した動作が繰り返えされる（ステップST1
1）。
そして、ページメモリ９内に１ページ分の画像データ
が作成されたとき、CPU6は出力インタフェース10を動作
させてページメモリ９に記憶されている画像データを読
み出させて出力装置３に供給させる。
が作成されたとき、CPU6は出力インタフェース10を動作
させてページメモリ９に記憶されている画像データを読
み出させて出力装置３に供給させる。
このようにこの実施例においては、塗りつぶし装置11
によってアンチエイリアシング手法を用いた塗りつぶし
処理を行なうようにしているので、簡単な回路によって
アンチエイリアシング処理を行なうことができ、これに
よって処理速度を大幅に向上させることができる。
によってアンチエイリアシング手法を用いた塗りつぶし
処理を行なうようにしているので、簡単な回路によって
アンチエイリアシング処理を行なうことができ、これに
よって処理速度を大幅に向上させることができる。
＜効果＞ 以上説明したように本考案によれば、簡単な回路によ
ってアンチエイリアシング処理を行なうことができ、こ
れによって処理速度を大幅に向上させることができる。
ってアンチエイリアシング処理を行なうことができ、こ
れによって処理速度を大幅に向上させることができる。
第１図は本考案による図形処理装置の一実施例を示すブ
ロック図、第２図は第１図に示すPDLコントローラの詳
細なブロック図、第３図は第２図に示す塗りつぶし装置
の詳細な回路図、第４図は同実施例の動作例を示すメイ
ンフローチャート、第５図は同実施例の動作例を説明す
るための模式図、第６図は同実施例のアンチエイリアシ
ング処理ルーチン例を示すフローチャート、第７図は同
実施例のアンチエイリアシング処理動作を説明するため
の模式図、第８図は従来から知られているアンチエイリ
アシング処理の一例を説明するための模式図、第９図は
従来から知られているアンチエイリアシング処理の一例
を説明するための模式図、第10図は従来から知られてい
るアンチエイリアシング処理の一例を説明するための模
式図、第11図は従来から知られているアンチエイリアシ
ング処理の一例を説明するための模式図である。 ６……塗りつぶし領域検出部（CPU）、９……画像記憶
部（ページメモリ）、17……アドレス発生部（ラッチ回
路）、20……アドレス発生部（カウンタ）、24……割合
記憶部（FIFOメモリ）、25……階調決定部（切替回
路）、26……階調決定部（演算回路）。
ロック図、第２図は第１図に示すPDLコントローラの詳
細なブロック図、第３図は第２図に示す塗りつぶし装置
の詳細な回路図、第４図は同実施例の動作例を示すメイ
ンフローチャート、第５図は同実施例の動作例を説明す
るための模式図、第６図は同実施例のアンチエイリアシ
ング処理ルーチン例を示すフローチャート、第７図は同
実施例のアンチエイリアシング処理動作を説明するため
の模式図、第８図は従来から知られているアンチエイリ
アシング処理の一例を説明するための模式図、第９図は
従来から知られているアンチエイリアシング処理の一例
を説明するための模式図、第10図は従来から知られてい
るアンチエイリアシング処理の一例を説明するための模
式図、第11図は従来から知られているアンチエイリアシ
ング処理の一例を説明するための模式図である。 ６……塗りつぶし領域検出部（CPU）、９……画像記憶
部（ページメモリ）、17……アドレス発生部（ラッチ回
路）、20……アドレス発生部（カウンタ）、24……割合
記憶部（FIFOメモリ）、25……階調決定部（切替回
路）、26……階調決定部（演算回路）。
Claims (1)
- 【請求項１】画像を構成する各ピクセルに対して２値を
超える階調データを記憶する画像記憶部と、ベクトルデ
ータによって指定された図形に対して塗りつぶし処理領
域を検出する塗りつぶし領域検出部と、この塗りつぶし
領域検出部によって検出された塗りつぶし領域内のピク
セルデータが前記ベクトルデータによって指定された図
形内に含まれる割合を記憶する割合記憶部と、塗りつぶ
し領域に対応するアドレス値を順次発生するアドレス発
生部と、背景色および塗りつぶし割合記憶部に記憶され
ている塗りつぶし割合、塗りつぶし指示色に基づいて予
め設定されている演算を行なってピクセルの階調を決定
する階調決定部とを備えたことを特徴とする図形処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990014433U JP2538002Y2 (ja) | 1990-02-16 | 1990-02-16 | 図形処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990014433U JP2538002Y2 (ja) | 1990-02-16 | 1990-02-16 | 図形処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03107762U JPH03107762U (ja) | 1991-11-06 |
| JP2538002Y2 true JP2538002Y2 (ja) | 1997-06-04 |
Family
ID=31517799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990014433U Expired - Lifetime JP2538002Y2 (ja) | 1990-02-16 | 1990-02-16 | 図形処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538002Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285489A (ja) * | 1985-06-13 | 1986-12-16 | 横河電機株式会社 | 図形表示装置 |
-
1990
- 1990-02-16 JP JP1990014433U patent/JP2538002Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03107762U (ja) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0298446A2 (en) | Full page graphics image display data reduction | |
| EP0821302B1 (en) | Register set reordering for a graphics processor based upon the type of primitive to be rendered | |
| JPH0554114B2 (ja) | ||
| US4529978A (en) | Method and apparatus for generating graphic and textual images on a raster scan display | |
| JPH06167966A (ja) | 表示回路 | |
| JPH0126072B2 (ja) | ||
| JPS6127753B2 (ja) | ||
| JPH0545039B2 (ja) | ||
| JP3009525B2 (ja) | ベクトル画像描画装置 | |
| JP2538002Y2 (ja) | 図形処理装置 | |
| US6344856B1 (en) | Text optimization | |
| CA1200025A (en) | Graphic and textual image generator for a raster scan display | |
| JP2001166763A (ja) | 画像表示装置 | |
| EP0258825A2 (en) | Display control apparatus with improved attribute function | |
| JP3354725B2 (ja) | 表示装置 | |
| EP0146594B1 (en) | Vector attribute generating method and apparatus | |
| JP3573291B2 (ja) | 文字データ作成方法及び文字データ作成装置 | |
| JP2637921B2 (ja) | 文字記号発生装置 | |
| JPH05143743A (ja) | ベクトル画像描画装置 | |
| JP3211591B2 (ja) | イメージ処理装置 | |
| JP2771629B2 (ja) | 文字処理装置 | |
| JPS6057075B2 (ja) | デイスプレ−装置 | |
| JP2619931B2 (ja) | 文字処理装置および文字処理方法 | |
| JPH01132270A (ja) | クリッピング方式 | |
| JPH01100590A (ja) | 表示制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |