JP2536047Y2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2536047Y2 JP2536047Y2 JP8022389U JP8022389U JP2536047Y2 JP 2536047 Y2 JP2536047 Y2 JP 2536047Y2 JP 8022389 U JP8022389 U JP 8022389U JP 8022389 U JP8022389 U JP 8022389U JP 2536047 Y2 JP2536047 Y2 JP 2536047Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistors
- emitter
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、小電流領域での非直線歪みを低減したバイ
アス回路に特徴を有する増幅器に関する。
アス回路に特徴を有する増幅器に関する。
従来、増幅器中でも電力増幅器は、第５図に示すよう
に、第１、第２の出力トランジスタQ1、Q2のエミツタ同
志を直列接続したエミツタ抵抗ｒ、ｒを介して接続し、
当該エミツタ抵抗ｒ、ｒの接続中点を出力とするととも
に、上記第１、第２の出力トランジスタQ1、Q2のベース
にバイアス電圧VB、VBを供給するようにした構成を有す
る。図中、RLは負荷である。
に、第１、第２の出力トランジスタQ1、Q2のエミツタ同
志を直列接続したエミツタ抵抗ｒ、ｒを介して接続し、
当該エミツタ抵抗ｒ、ｒの接続中点を出力とするととも
に、上記第１、第２の出力トランジスタQ1、Q2のベース
にバイアス電圧VB、VBを供給するようにした構成を有す
る。図中、RLは負荷である。
また、第１、第２の出力トランジスタQ1、Q2として絶
縁ゲート型電界効果トランジスタ（MOS-FET）を用いた
ものとしては、第６図に示すように構成のものがある。
縁ゲート型電界効果トランジスタ（MOS-FET）を用いた
ものとしては、第６図に示すように構成のものがある。
［考案が解決しようとする課題］ 第５図に示すものは、第１、第２の出力トランジスタ
Q1、Q2のＶ−Ｉ特性（第１、第２の出力トランジスタQ
1、Q2のベース−出力間電圧V1、V2に対するエミツタ電
流Ｉ（Q1）、Ｉ（Q2）の特性）は、その小電流領域（湾
曲部）では第７図のＩ（Q1）、Ｉ（Q2）に示すように指
数関数に近くなるため、第１、第２の出力トランジスタ
Q1、Q2の合成特性は第７図のI0のようになり、小電流領
域において非直線歪が大きい また、第６図に示すものは、第１、第２のMOS-FETQ
1、Q2が第８図のＩ（Q1）、Ｉ（Q2）に示すように２乗
特性に近いため、この第１、第２のMOS-FETQ1、Q2がい
ずれも導通状態のとき、すなわち、小電流領域は第５図
に示すものに比べて非直線歪みは小さいが、大電流領域
はそのＶ−Ｉ特性（２乗特性）のために非直線歪みが大
きい。
Q1、Q2のＶ−Ｉ特性（第１、第２の出力トランジスタQ
1、Q2のベース−出力間電圧V1、V2に対するエミツタ電
流Ｉ（Q1）、Ｉ（Q2）の特性）は、その小電流領域（湾
曲部）では第７図のＩ（Q1）、Ｉ（Q2）に示すように指
数関数に近くなるため、第１、第２の出力トランジスタ
Q1、Q2の合成特性は第７図のI0のようになり、小電流領
域において非直線歪が大きい また、第６図に示すものは、第１、第２のMOS-FETQ
1、Q2が第８図のＩ（Q1）、Ｉ（Q2）に示すように２乗
特性に近いため、この第１、第２のMOS-FETQ1、Q2がい
ずれも導通状態のとき、すなわち、小電流領域は第５図
に示すものに比べて非直線歪みは小さいが、大電流領域
はそのＶ−Ｉ特性（２乗特性）のために非直線歪みが大
きい。
［課題を解決するための手段］ 本考案に係る増幅器は、第１、第２の出力トランジス
タQ3、Q4のエミッタ同志を直列接続したエミッタ抵抗r
2、r2を介して接続し、当該エミッタ抵抗r2、r2の接続
中点を出力とするとともに、上記第１、第２の出力トラ
ンジスタQ3、Q4のベースに第１、第２の駆動トランジス
タQ1、Q2を介して被増幅信号を入力するようにした増幅
器において、上記第１、第２の駆動トランジスタQ1、Q2
をそれぞれ絶縁ゲート型電界効果トランジスタで構成す
るとともに、上記第１、第２の出力トランジスタQ3、Q4
のベースと上記出力との間が、上記第１、第２の出力ト
ランジスタQ3、Q4のベース−エミッタ間導通電圧よりも
僅かに低い電圧降下を持つ非線形抵抗素子と抵抗とを用
いた回路により接続され、上記第１、第２の駆動トラン
ジスタQ1、Q2のバイアス電流が、上記第１、第２の出力
トランジスタQ3、Q4のバイアス電流に比べて、十分大き
くなるように設定されたことを特徴とする。
タQ3、Q4のエミッタ同志を直列接続したエミッタ抵抗r
2、r2を介して接続し、当該エミッタ抵抗r2、r2の接続
中点を出力とするとともに、上記第１、第２の出力トラ
ンジスタQ3、Q4のベースに第１、第２の駆動トランジス
タQ1、Q2を介して被増幅信号を入力するようにした増幅
器において、上記第１、第２の駆動トランジスタQ1、Q2
をそれぞれ絶縁ゲート型電界効果トランジスタで構成す
るとともに、上記第１、第２の出力トランジスタQ3、Q4
のベースと上記出力との間が、上記第１、第２の出力ト
ランジスタQ3、Q4のベース−エミッタ間導通電圧よりも
僅かに低い電圧降下を持つ非線形抵抗素子と抵抗とを用
いた回路により接続され、上記第１、第２の駆動トラン
ジスタQ1、Q2のバイアス電流が、上記第１、第２の出力
トランジスタQ3、Q4のバイアス電流に比べて、十分大き
くなるように設定されたことを特徴とする。
［作用］ 本考案の代表的な実施例を示す第１図において説明す
ると、 第１の駆動トランジスタQ1は第２図の［Q1］のような
Ｖ−Ｉ特性（２乗特性）を示し、また、第１の出力トラ
ンジスタQ3は第２図の［Q3］のようなＶ−Ｉ特性（指数
関数特性）を示す。
ると、 第１の駆動トランジスタQ1は第２図の［Q1］のような
Ｖ−Ｉ特性（２乗特性）を示し、また、第１の出力トラ
ンジスタQ3は第２図の［Q3］のようなＶ−Ｉ特性（指数
関数特性）を示す。
そして、第１のダイオードD1は第１の出力トランジス
タQ3のエミツタ・ベース電圧（導通）よりも小さい順方
向電圧（導通）を有するから、第１の出力トランジスタ
Q3が非導通状態にある小電流領域では絶縁ゲート型電界
効果トランジスタ（MOS-FET）で構成される第１の駆動
トランジスタQ1のＶ−Ｉ特性が支配的となる。
タQ3のエミツタ・ベース電圧（導通）よりも小さい順方
向電圧（導通）を有するから、第１の出力トランジスタ
Q3が非導通状態にある小電流領域では絶縁ゲート型電界
効果トランジスタ（MOS-FET）で構成される第１の駆動
トランジスタQ1のＶ−Ｉ特性が支配的となる。
また、第１の出力トランジスタQ3導通状態にある大電
流領域では第１の出力トランジスタQ3のＶ−Ｉ特性が支
配的となる。
流領域では第１の出力トランジスタQ3のＶ−Ｉ特性が支
配的となる。
したがつて、第１の駆動トランジスタQ1、第１の出力
トランジスタQ3の合成特性は第２図の［Q1＋Q3］のよう
になるため、小電流領域における非直線歪みが小さくな
り、また、大電流領域においても非直線歪が小さくな
る。
トランジスタQ3の合成特性は第２図の［Q1＋Q3］のよう
になるため、小電流領域における非直線歪みが小さくな
り、また、大電流領域においても非直線歪が小さくな
る。
［実施例］ 以下、第１図において本考案の実施例を説明する。従
来例と同等部分については詳細な説明は省略する。
来例と同等部分については詳細な説明は省略する。
Q3、Q4は第１、第２の出力トランジスタ、r2、r2はエ
ミツタ抵抗、RLは負荷である。
ミツタ抵抗、RLは負荷である。
Q1、Q2は第１、第２の駆動トランジスタで、それぞれ
絶縁ゲート型電界効果トランジスタ（MOS-FET）で構成
され、この第１、第２の駆動トランジスタQ1、Q2のソー
ス同志を直列接続した第１、第２、第３、第４の抵抗r
3、r1、r1、r3を介して接続し、そして、上記第１、第
４の抵抗r3、r3と並列に第１、第２の出力トランジスタ
Q3、Q4のエミツタ・ベース電圧VBE（導通）よりも小さ
い順方向電圧（導通）を有する第１、第２のダイオード
D1、D2をそれぞれ接続する。
絶縁ゲート型電界効果トランジスタ（MOS-FET）で構成
され、この第１、第２の駆動トランジスタQ1、Q2のソー
ス同志を直列接続した第１、第２、第３、第４の抵抗r
3、r1、r1、r3を介して接続し、そして、上記第１、第
４の抵抗r3、r3と並列に第１、第２の出力トランジスタ
Q3、Q4のエミツタ・ベース電圧VBE（導通）よりも小さ
い順方向電圧（導通）を有する第１、第２のダイオード
D1、D2をそれぞれ接続する。
この第１、第２のダイオードD1、D2としては、たとえ
ば、シリコンシヨツトキーバリアダイオードがある。
ば、シリコンシヨツトキーバリアダイオードがある。
なお、本考案は上記の実施例に限られるものではな
く、本考案の構成要件を備えかつ以下の効果を有する限
り本考案の技術的範囲に属し、その範囲内で適宜設計変
更などしうるものであり、たとえば、上記実施例では、
第１、第２、第３、第４の抵抗r3、r1、r1、r3、第１、
第２のダイオードD1、D2によつてバイアス回路が構成さ
れているが、第４図に示すように構成してもよいこと明
らかである。
く、本考案の構成要件を備えかつ以下の効果を有する限
り本考案の技術的範囲に属し、その範囲内で適宜設計変
更などしうるものであり、たとえば、上記実施例では、
第１、第２、第３、第４の抵抗r3、r1、r1、r3、第１、
第２のダイオードD1、D2によつてバイアス回路が構成さ
れているが、第４図に示すように構成してもよいこと明
らかである。
［考案の効果］ 本考案は、小電流領域では第１の駆動トランジスタQ1
のＶ−Ｉ特性が支配的となり、したがつて、小電流領域
における非直線歪みが小さくなり、また、大電流領域に
おいても非直線歪が小さくなる、効果がある。
のＶ−Ｉ特性が支配的となり、したがつて、小電流領域
における非直線歪みが小さくなり、また、大電流領域に
おいても非直線歪が小さくなる、効果がある。
第１図は本考案の増幅器の一実施例の構成を示す図、第
２図は同、各トランジスタのＶ−Ｉ特性とその合成特性
を示す図、第３図は同、合成特性を示す図、第４図は
同、バイアス回路の他の実施例の構成を示す図、第５
図、第６図は従来の増幅器の構成を示す図、第７図、第
８図は同、合成特性を示す図である。 Q3、Q4……第１、第２の出力トランジスタ、Q1、Q2……
第１、第２の駆動トランジスタ、r3、r1、r1、r3……第
１、第２、第３、第４の抵抗、D1、D2……第１、第２の
ダイオード。
２図は同、各トランジスタのＶ−Ｉ特性とその合成特性
を示す図、第３図は同、合成特性を示す図、第４図は
同、バイアス回路の他の実施例の構成を示す図、第５
図、第６図は従来の増幅器の構成を示す図、第７図、第
８図は同、合成特性を示す図である。 Q3、Q4……第１、第２の出力トランジスタ、Q1、Q2……
第１、第２の駆動トランジスタ、r3、r1、r1、r3……第
１、第２、第３、第４の抵抗、D1、D2……第１、第２の
ダイオード。
Claims (1)
- 【請求項１】第１、第２の出力トランジスタ（Q3）、
（Q4）のエミッタ同志を直列接続したエミッタ抵抗（r
2）、（r2）を介して接続し、当該エミッタ抵抗（r
2）、（r2）の接続中点を出力とするとともに、上記第
１、第２の出力トランジスタ（Q3）、（Q4）のベースに
第１、第２の駆動トランジスタ（Q1）、（Q2）を介して
被増幅信号を入力するようにした増幅器において、 上記第１、第２の駆動トランジスタ（Q1）、（Q2）をそ
れぞれ絶縁ゲート型電界効果トランジスタで構成すると
ともに、 上記第１、第２の出力トランジスタ（Q3）、（Q4）のベ
ース−エミッタ間導通電圧よりも僅かに低い電圧降下を
持つ非線形抵抗素子に直列又は並列に抵抗が接続された
非線形な抵抗特性を有する回路によって、上記第１、第
２の出力トランジスタ（Q3）、（Q4）のベースと上記出
力との間が接続されたことにより、 上記第１、第２の駆動トランジスタ（Q1）、（Q2）のバ
イアス電流が、上記第１、第２の出力トランジスタ（Q
3）、（Q4）のバイアス電流に比べて、十分大きくなる
ように設定されたことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8022389U JP2536047Y2 (ja) | 1989-07-07 | 1989-07-07 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8022389U JP2536047Y2 (ja) | 1989-07-07 | 1989-07-07 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0320519U JPH0320519U (ja) | 1991-02-28 |
| JP2536047Y2 true JP2536047Y2 (ja) | 1997-05-21 |
Family
ID=31625087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8022389U Expired - Lifetime JP2536047Y2 (ja) | 1989-07-07 | 1989-07-07 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536047Y2 (ja) |
-
1989
- 1989-07-07 JP JP8022389U patent/JP2536047Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320519U (ja) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| JP2703983B2 (ja) | 過渡電流ブーストを備えた線形増幅器 | |
| JPH0127601B2 (ja) | ||
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JP3492891B2 (ja) | 出力回路装置 | |
| JP2933633B2 (ja) | バッファ増幅器 | |
| JP3162732B2 (ja) | 増幅回路 | |
| JP2536047Y2 (ja) | 増幅器 | |
| JPH0580164B2 (ja) | ||
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JP3200021B2 (ja) | 出力回路装置 | |
| JPH04369105A (ja) | 増幅器 | |
| JP3791319B2 (ja) | 差動増幅器 | |
| US5164681A (en) | Voltage-current conversion circuit | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3380927B2 (ja) | オペアンプ | |
| JPS6040017Y2 (ja) | 電力増幅回路 | |
| JPH04579Y2 (ja) | ||
| JPS6236141Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS62606B2 (ja) | ||
| JPS60187110A (ja) | プツシユプル出力回路 |