JP2530028Y2 - オーディオアンプ - Google Patents
オーディオアンプInfo
- Publication number
- JP2530028Y2 JP2530028Y2 JP2020590U JP2020590U JP2530028Y2 JP 2530028 Y2 JP2530028 Y2 JP 2530028Y2 JP 2020590 U JP2020590 U JP 2020590U JP 2020590 U JP2020590 U JP 2020590U JP 2530028 Y2 JP2530028 Y2 JP 2530028Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- output
- amplifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案はオーディオアンプに係り、とくにAC電源の
オン・オフ時にアンプ初段のＡクラス増幅器への電源供
給を制御してミューティングを掛けるようにしたオーデ
ィオアンプに関する。
オン・オフ時にアンプ初段のＡクラス増幅器への電源供
給を制御してミューティングを掛けるようにしたオーデ
ィオアンプに関する。
オーディオアンプでは電源のオン・オフ時にショック
ノイズ音が発生して不快感を感じたり、スピーカの損傷
を招くことがある。
ノイズ音が発生して不快感を感じたり、スピーカの損傷
を招くことがある。
このため、従来よりオーディオアンプにはミューティ
ング機能が備えられている。
ング機能が備えられている。
第５図に従来のミューティング機能付オーディオアン
プの構成を示す。
プの構成を示す。
電源トランスＴの一次側に電源スイッチSWを介してAC
100Vが給電されている。
100Vが給電されている。
電源トランスＴの二次側にはブリッジ整流器10の交流
入力端子が接続されており、このブリッジ整流器10の２
つの直流出力端子（＋）、（−）の間に２つのコンデン
サC1、C2が直列接続されている。
入力端子が接続されており、このブリッジ整流器10の２
つの直流出力端子（＋）、（−）の間に２つのコンデン
サC1、C2が直列接続されている。
２つのコンデンサC1、C2の間はGNDと接続されてお
り、コンデンサC1の一端側に＋Ｂ電源、コンデンサC2の
一端側に−Ｂ電源が形成され、電力増幅回路（以下、単
に「アンプ」という）20の終段のＢクラス増幅器22など
に供給されている。
り、コンデンサC1の一端側に＋Ｂ電源、コンデンサC2の
一端側に−Ｂ電源が形成され、電力増幅回路（以下、単
に「アンプ」という）20の終段のＢクラス増幅器22など
に供給されている。
Ｂクラス増幅器22は、＋Ｂと−Ｂの間に直列接続され
たトランジスタQ5、エミッタ抵抗R9、R10、トランジス
タQ6から成り、エミッタ抵抗R9とR10の間がスピーカ出
力端子SP-OUTと接続されている。
たトランジスタQ5、エミッタ抵抗R9、R10、トランジス
タQ6から成り、エミッタ抵抗R9とR10の間がスピーカ出
力端子SP-OUTと接続されている。
電源トランスＴの二次側とGND間には、ダイオードD
1、抵抗R1、コンデンサC3から成る整流回路12が設けら
れており、電源トランスＴの二次側のAC電圧の負側が整
流される。
1、抵抗R1、コンデンサC3から成る整流回路12が設けら
れており、電源トランスＴの二次側のAC電圧の負側が整
流される。
整流回路12の出力側には、抵抗R2、コンデンサC4、ダ
イオードD2から成る遅延回路14が接続されており、電源
スイッチSWのオン時の整流回路12の出力の立ち下がり変
化が遅延される。
イオードD2から成る遅延回路14が接続されており、電源
スイッチSWのオン時の整流回路12の出力の立ち下がり変
化が遅延される。
遅延回路14の出力側には電源供給制御回路16が接続さ
れており、遅延回路14の出力電圧に基づき、アンプ20の
初段のＡクラス増幅器24への供給電源がオン・オフされ
る。
れており、遅延回路14の出力電圧に基づき、アンプ20の
初段のＡクラス増幅器24への供給電源がオン・オフされ
る。
電源供給制御回路16は、トランジスタQ1とQ2を有して
おり、トランジスタQ1のベースが抵抗R3を介して遅延回
路14の出力側と接続されるとともに、抵抗R4を介して＋
Ｂと接続されている。
おり、トランジスタQ1のベースが抵抗R3を介して遅延回
路14の出力側と接続されるとともに、抵抗R4を介して＋
Ｂと接続されている。
トランジスタQ1のコレクタは抵抗R5を介して＋Ｂと接
続されており、エミッタはGNDと接続されている。
続されており、エミッタはGNDと接続されている。
トランジスタQ2のコレクタは＋Ｂと接続され、ベース
はトランジスタQ1のコレクタと接続されるとともに、コ
ンデンサC5を介してGNDと接続されている。
はトランジスタQ1のコレクタと接続されるとともに、コ
ンデンサC5を介してGNDと接続されている。
そしてトランジスタQ2のエミッタがＡクラス増幅器24
の電源入力端子VINと接続されている。
の電源入力端子VINと接続されている。
トランジスタQ1がオフしたとき、抵抗R5×C5の時定数
分だけ遅延してトランジスタQ2のオンする。
分だけ遅延してトランジスタQ2のオンする。
Ａクラス増幅器24は、コレクタが共通接続されたあと
抵抗R6を介して電源入力端子VINと接続されたトランジ
スタQ3、Q4と、各トランジスタQ3とQ4のエミッタと−Ｂ
間に接続された抵抗R7、R8から成り、２つのトランジス
タQ4、Q5のベースが各々オーディオ信号の入力端子＋I
N、−INと接続されている。
抵抗R6を介して電源入力端子VINと接続されたトランジ
スタQ3、Q4と、各トランジスタQ3とQ4のエミッタと−Ｂ
間に接続された抵抗R7、R8から成り、２つのトランジス
タQ4、Q5のベースが各々オーディオ信号の入力端子＋I
N、−INと接続されている。
アンプ20の終段には過電流検出回路30が接続されてい
る。
る。
この過電流検出回路30は、直列接続されたのち、エミ
ッタ抵抗R10に並列接続された抵抗R11及びR12と、抵抗R
12の両端がベース及びエミッタと接続されたトランジス
タQ7から成る。
ッタ抵抗R10に並列接続された抵抗R11及びR12と、抵抗R
12の両端がベース及びエミッタと接続されたトランジス
タQ7から成る。
過電流検出回路30の出力側にはドライバ32の入力側が
接続されている。このドライバ32の出力側は遅延回路14
の出力側と接続されており、過電流検出回路30から負レ
ベルの過電流検出信号を入力したとき、遅延回路14のコ
ンデンサC4を小抵抗R13を介して所定電位（＋Ｂ）と接
続しコンデンサC4の放電を行わせる。
接続されている。このドライバ32の出力側は遅延回路14
の出力側と接続されており、過電流検出回路30から負レ
ベルの過電流検出信号を入力したとき、遅延回路14のコ
ンデンサC4を小抵抗R13を介して所定電位（＋Ｂ）と接
続しコンデンサC4の放電を行わせる。
ドライバ32はエミッタが＋Ｂと接続され、コレクタが
小抵抗R13を介して遅延回路14の出力側と接続されたト
ランジスタQ8と、トランジスタQ8のベースと＋Ｂの間に
接続された抵抗R14と、過電流検出回路30の出力側とト
ランジタQ8のベース間に接続された抵抗R15と、＋Ｂと
抵抗R15の一端との間に接続された積分用のコンデンサC
6から成る。
小抵抗R13を介して遅延回路14の出力側と接続されたト
ランジスタQ8と、トランジスタQ8のベースと＋Ｂの間に
接続された抵抗R14と、過電流検出回路30の出力側とト
ランジタQ8のベース間に接続された抵抗R15と、＋Ｂと
抵抗R15の一端との間に接続された積分用のコンデンサC
6から成る。
次に第５図のオーディオアンプにおける電源スイッチ
SWのオン・オフ時のミューティング動作を第６図を参照
して説明する。
SWのオン・オフ時のミューティング動作を第６図を参照
して説明する。
初め電源スイッチSWが開いているものとする。
このとき、電源トランスＴの二次側は0Vなので＋Ｂと
−Ｂはともに0Vとなり、整流回路12の出力電圧Va、遅延
回路14の出力電圧Vb、電源供給制御回路16の出力電圧Vd
はいずれも0Vである。
−Ｂはともに0Vとなり、整流回路12の出力電圧Va、遅延
回路14の出力電圧Vb、電源供給制御回路16の出力電圧Vd
はいずれも0Vである。
或る時刻で電源スイッチSWが閉じられると、電源トラ
ンスＴの二次側よりAC電源が出力され、＋Ｂは所定の電
位に立ち上がり、−Ｂは所定の電位に立ち下がる。
ンスＴの二次側よりAC電源が出力され、＋Ｂは所定の電
位に立ち上がり、−Ｂは所定の電位に立ち下がる。
＋Ｂが立ち上がる際、電源供給制御回路16ではトラン
ジスタQ1のベース電圧Vcが0.6Vを越えたところでオンす
るので、トランジスタQ2はオフ状態となり、アンプ20の
Ａクラス増幅器24にはまだ＋Ｂが供給されない。
ジスタQ1のベース電圧Vcが0.6Vを越えたところでオンす
るので、トランジスタQ2はオフ状態となり、アンプ20の
Ａクラス増幅器24にはまだ＋Ｂが供給されない。
トランスＴの二次側からAC電源が出力されると、整流
回路12の出力電圧Vaは0Vから所定電位に立ち下がる。
回路12の出力電圧Vaは0Vから所定電位に立ち下がる。
但し、このとき遅延回路14のダイオードD2が逆バイア
スとなることから、整流回路12の出力の立ち下がりはR2
×C4の時定数に従い遅延されて遅延回路14から出力され
る。
スとなることから、整流回路12の出力の立ち下がりはR2
×C4の時定数に従い遅延されて遅延回路14から出力され
る。
電源スイッチSWの閉から一定時間立ち、遅延回路14の
出力の立ち下がりでVcが0.6Vを下回ったとき、トランジ
スタQ1がオフし、或る時間遅れてトランジスタQ2がオン
して電源供給制御回路16の出力電圧Vdが＋Ｂに立ち上が
る。
出力の立ち下がりでVcが0.6Vを下回ったとき、トランジ
スタQ1がオフし、或る時間遅れてトランジスタQ2がオン
して電源供給制御回路16の出力電圧Vdが＋Ｂに立ち上が
る。
このように、電源スイッチSWが閉じたあと、一定時間
後にアンプ20の初段のＡクラス増幅器24の給電がなされ
るので、電源スイッチSWの閉に伴うスパークノイズがア
ンプ20の初段の信号ラインに入り込み増幅出力されるこ
とがなく、かつ、＋Ｂが安定してからＡクラス増幅器24
に供給されるので、供給電圧の不安定によるノイズ出力
もされず、スピーカSPへのノイズの出力が防止される。
後にアンプ20の初段のＡクラス増幅器24の給電がなされ
るので、電源スイッチSWの閉に伴うスパークノイズがア
ンプ20の初段の信号ラインに入り込み増幅出力されるこ
とがなく、かつ、＋Ｂが安定してからＡクラス増幅器24
に供給されるので、供給電圧の不安定によるノイズ出力
もされず、スピーカSPへのノイズの出力が防止される。
これと反対に電源スイッチSWが開かれたとき、電源ト
ランスＴの二次側からのAC電源出力が止まる。
ランスＴの二次側からのAC電源出力が止まる。
これにともない＋Ｂが0Vに立ち下がり、−Ｂが0Vに立
ち上がるがコンデンサC1、C2が大容量のため変化速度は
遅い。
ち上がるがコンデンサC1、C2が大容量のため変化速度は
遅い。
一方、電源トランスＴの二次側のAC電源出力の停止で
整流回路12の出力も立ち上がり、このとき遅延回路14の
ダイオードD2が順方向バイアスとなるので導通し、コン
デンサC4に蓄えられた電荷はダイオードD2と整流回路12
の抵抗R1を通じて放電されるため、遅延回路14の出力電
圧Vbは速やかに立ち上がる。
整流回路12の出力も立ち上がり、このとき遅延回路14の
ダイオードD2が順方向バイアスとなるので導通し、コン
デンサC4に蓄えられた電荷はダイオードD2と整流回路12
の抵抗R1を通じて放電されるため、遅延回路14の出力電
圧Vbは速やかに立ち上がる。
遅延回路14の出力の立ち上がりでVcが0.6Vを上回った
とき、電源供給制御回路16のトランジスタQ1がオンし、
トランジスタQ2がオフするため、Ａクラス増幅器24への
給電が止まって、Ａクラス増幅器24の出力が無くなる。
とき、電源供給制御回路16のトランジスタQ1がオンし、
トランジスタQ2がオフするため、Ａクラス増幅器24への
給電が止まって、Ａクラス増幅器24の出力が無くなる。
このようにして電源スイッチSWが開いたとき、素早く
Ａクラス増幅器24への給電が止まることで、＋Ｂの不安
定化にともなうアンプ20の初段からのノイズ出力が抑制
され、スピーカSPへのノイズの出力が防止される。
Ａクラス増幅器24への給電が止まることで、＋Ｂの不安
定化にともなうアンプ20の初段からのノイズ出力が抑制
され、スピーカSPへのノイズの出力が防止される。
これと異なり、アンプ20が増幅動作をしているときに
何らかの原因で、終段のＢクラス増幅器22に過大電流が
流れた場合を第７図を参照して説明すると、エミッタ抵
抗R10の両端間の電圧が大きくなり、過電流検出回路30
のトランジスタQ7がオンし、負レベルの過電流検出信号
をドライバ32へ出力する。
何らかの原因で、終段のＢクラス増幅器22に過大電流が
流れた場合を第７図を参照して説明すると、エミッタ抵
抗R10の両端間の電圧が大きくなり、過電流検出回路30
のトランジスタQ7がオンし、負レベルの過電流検出信号
をドライバ32へ出力する。
この過電流検出信号が入力されると、ドライバ32のト
ランジスタQ8がオンし、遅延回路14のコンデンサC4を小
抵抗R13を介して＋Ｂと接続して、コンデンサC4の電荷
を素早く放電させる。
ランジスタQ8がオンし、遅延回路14のコンデンサC4を小
抵抗R13を介して＋Ｂと接続して、コンデンサC4の電荷
を素早く放電させる。
この結果、遅延回路14の出力電圧Vbが上昇し、これに
ともないVcが上昇し、0.6Vを越えたところで電源供給制
御回路16のトランジスタQ1がオンし、直ちにトランジス
タQ2がオフしてアンプ20の初段への給電が止まる。
ともないVcが上昇し、0.6Vを越えたところで電源供給制
御回路16のトランジスタQ1がオンし、直ちにトランジス
タQ2がオフしてアンプ20の初段への給電が止まる。
よって、Ａクラス増幅器24の出力が無くなり、終段の
Ｂクラス増幅器22の入力信号レベルが零となるのでトラ
ンジタスQ6、Q7がともにオフし、過電流状態の継続が回
避される。
Ｂクラス増幅器22の入力信号レベルが零となるのでトラ
ンジタスQ6、Q7がともにオフし、過電流状態の継続が回
避される。
けれども、このような従来のオーディオアンプのミュ
ーティング機能では、電源スイッチSWのオフ時に不安定
な電源がアンプ初段に供給されないようにするために
は、素早くミューティングを掛ける必要があるが、電源
スイッチSWが開いたときの遅延回路14の出力の立ち上が
りがコンデンサC4と抵抗R1の時定数で定まるため、素早
くＡクラス増幅器22への給電を停止するためには、整流
回路12に設けられた抵抗R1の値をできるだけ小さくする
必要があり、電源スイッチSWが閉じているとき抵抗R1に
は常時電流が流れるため、消費電流が大きくなってしま
うという問題があった。
ーティング機能では、電源スイッチSWのオフ時に不安定
な電源がアンプ初段に供給されないようにするために
は、素早くミューティングを掛ける必要があるが、電源
スイッチSWが開いたときの遅延回路14の出力の立ち上が
りがコンデンサC4と抵抗R1の時定数で定まるため、素早
くＡクラス増幅器22への給電を停止するためには、整流
回路12に設けられた抵抗R1の値をできるだけ小さくする
必要があり、電源スイッチSWが閉じているとき抵抗R1に
は常時電流が流れるため、消費電流が大きくなってしま
うという問題があった。
この考案は上記した従来技術の問題に鑑み、電源スイ
ッチのオフ時のミューティング動作を早くしても消費電
流の増大を招かないオーティオアンプを提供すること
を、その目的とする。
ッチのオフ時のミューティング動作を早くしても消費電
流の増大を招かないオーティオアンプを提供すること
を、その目的とする。
また構成を簡単化することを、目的とする。
この考案のオーディオアンプは、電源スイッチの二次
側のAC電源を整流する整流回路と、抵抗とコンデンサを
含み、整流回路の出力を遅延する遅延回路と、遅延回路
の出力に基づきアンプ初段のＡクラス増幅器への供給電
源をオン・オフする電源供給制御回路と、を含むオーデ
ィオアンプにおいて、整流回路の出力側に設けられて、
AC電源の立ち下がりを検出する電源オフ検出回路と、 遅延回路の出力側に設けられて、電源オフ検出回路から
電源オフ検出信号を入力したとき、遅延回路のコンデン
サを小抵抗を介して所定電位と接続しコンデンサの放電
を行わせるドライバと、を備えたことを特徴としてい
る。
側のAC電源を整流する整流回路と、抵抗とコンデンサを
含み、整流回路の出力を遅延する遅延回路と、遅延回路
の出力に基づきアンプ初段のＡクラス増幅器への供給電
源をオン・オフする電源供給制御回路と、を含むオーデ
ィオアンプにおいて、整流回路の出力側に設けられて、
AC電源の立ち下がりを検出する電源オフ検出回路と、 遅延回路の出力側に設けられて、電源オフ検出回路から
電源オフ検出信号を入力したとき、遅延回路のコンデン
サを小抵抗を介して所定電位と接続しコンデンサの放電
を行わせるドライバと、を備えたことを特徴としてい
る。
またこの考案の他のオーディオアンプは、アンプ終段
に設けた過電流検出回路と、遅延回路の出力側に設けら
れて、過電流検出回路から過電流検出信号を入力したと
き、遅延回路のコンデンサを小抵抗を介して所定電位と
接続しコンデンサの放電を行わせるドライバと、を含
み、電源オフ検出回路の出力側に設けられたドライバ
と、過電流検出回路の出力側に設けられたドライバを共
用したこと、を特徴としている。
に設けた過電流検出回路と、遅延回路の出力側に設けら
れて、過電流検出回路から過電流検出信号を入力したと
き、遅延回路のコンデンサを小抵抗を介して所定電位と
接続しコンデンサの放電を行わせるドライバと、を含
み、電源オフ検出回路の出力側に設けられたドライバ
と、過電流検出回路の出力側に設けられたドライバを共
用したこと、を特徴としている。
第１図に基づいてこの考案の第１の実施例を説明す
る。
る。
第１図はこの考案に係るミューティング機能付オーデ
ィオアンプの構成を示す回路である。
ィオアンプの構成を示す回路である。
なお第５図と同一の構成部分には同一の符合が付して
ある。
ある。
電源トランスＴの二次側に設けられた整流回路12A
は、電源トランスＴのコイルの一端側にカソードが接続
されたダイオードD1′と、ダイオードD1′のアノード側
と＋Ｂとの間に、互いに並列接続された抵抗R1′及びコ
ンデンサC3′から成り、ダイオードD1′のアノード側か
ら整流信号が出力される。
は、電源トランスＴのコイルの一端側にカソードが接続
されたダイオードD1′と、ダイオードD1′のアノード側
と＋Ｂとの間に、互いに並列接続された抵抗R1′及びコ
ンデンサC3′から成り、ダイオードD1′のアノード側か
ら整流信号が出力される。
整流回路12Aの出力側には遅延回路14Aが接続されてい
る。
る。
この遅延回路14Aは、ダイオードD1′のアノード側に
カソード側が接続されたダイオードD2′と、ダイオード
D2′のアノード側に直列接続された抵抗R2′と、抵抗R
2′の他端側とGND間に接続されたコンデンサC4′から成
り、抵抗R2′とコンデンサC4′の接続点から遅延信号が
電源供給制御回路16に出力される。
カソード側が接続されたダイオードD2′と、ダイオード
D2′のアノード側に直列接続された抵抗R2′と、抵抗R
2′の他端側とGND間に接続されたコンデンサC4′から成
り、抵抗R2′とコンデンサC4′の接続点から遅延信号が
電源供給制御回路16に出力される。
整流回路12Aの出力側にはまた電源オフ検出回路40が
接続されており、整流回路12Aの出力電圧の負レベルか
ら＋Ｂに向けての立ち上がり変化よりAC電源オフを検出
し、ほぼGND電位の電源オフ検出信号を出力する。
接続されており、整流回路12Aの出力電圧の負レベルか
ら＋Ｂに向けての立ち上がり変化よりAC電源オフを検出
し、ほぼGND電位の電源オフ検出信号を出力する。
電源オフ検出回路40は整流回路12Aの出力側にベース
が接続され、エミッタがGNDと接続されたトランジスタQ
9から成り、トランジスタQ9のコレクタ側から電源オフ
検出信号が出力される。
が接続され、エミッタがGNDと接続されたトランジスタQ
9から成り、トランジスタQ9のコレクタ側から電源オフ
検出信号が出力される。
電源オフ検出回路40の出力側にはドライバ42の入力側
が接続されている。このドライバ42の出力側は遅延回路
14Aの出力側と接続されており、電源オフ検出回路40か
ら電源オフ検出信号を入力したとき、遅延回路14Aのコ
ンデンサC4′を小抵抗R16を介して所定電位（＋Ｂ）と
接続しコンデンサC4′の放電を行わせる。
が接続されている。このドライバ42の出力側は遅延回路
14Aの出力側と接続されており、電源オフ検出回路40か
ら電源オフ検出信号を入力したとき、遅延回路14Aのコ
ンデンサC4′を小抵抗R16を介して所定電位（＋Ｂ）と
接続しコンデンサC4′の放電を行わせる。
ドライバ42はエミッタが＋Ｂと接続され、コレクタが
小抵抗R16を介して遅延回路14Aの出力側と接続されたト
ランジスタQ10と、トランジスタQ10のベースと＋Ｂの間
に接続された抵抗R17と、電源オフ検出回路40の出力側
とトランジスタQ10のベース間に接続された抵抗R18から
成る。
小抵抗R16を介して遅延回路14Aの出力側と接続されたト
ランジスタQ10と、トランジスタQ10のベースと＋Ｂの間
に接続された抵抗R17と、電源オフ検出回路40の出力側
とトランジスタQ10のベース間に接続された抵抗R18から
成る。
その他の構成部分は第５図と全く同様に構成されてい
る。
る。
次にこの実施例における電源スイッチSWのオン・オフ
時のミューティング動作を第２図を参照して説明する。
時のミューティング動作を第２図を参照して説明する。
初め電源スイッチSWが開いているものとする。
このとき、電源トランスＴの二次側は0Vなので＋Ｂと
−Ｂはともに0Vであり、整流回路12Aの出力電圧Va′、
遅延回路14Aの出力電圧Vb′、電源供給制御回路16の出
力電圧Vdはいずれも0Vである。
−Ｂはともに0Vであり、整流回路12Aの出力電圧Va′、
遅延回路14Aの出力電圧Vb′、電源供給制御回路16の出
力電圧Vdはいずれも0Vである。
或る時刻で電源スイッチSWが閉じられると、電源トラ
ンスＴの二次側よりAC電源が出力され、＋Ｂは所定の電
位に立ち上がり、−Ｂは所定の電位に立ち下がる。
ンスＴの二次側よりAC電源が出力され、＋Ｂは所定の電
位に立ち上がり、−Ｂは所定の電位に立ち下がる。
＋Ｂの立ち上がりに伴い、電源供給制御回路16ではVc
が0.6Vを越えるのでトランジスタQ1がオンし、トランジ
スタQ2はオフ状態となり、アンプ20のＡクラス増幅器24
にはまだ＋Ｂが供給されない。
が0.6Vを越えるのでトランジスタQ1がオンし、トランジ
スタQ2はオフ状態となり、アンプ20のＡクラス増幅器24
にはまだ＋Ｂが供給されない。
電源トランスＴの二次側からAC電源が出力されると、
整流回路12Aの出力電圧Va′は0Vから所定電位に立ち下
がる。
整流回路12Aの出力電圧Va′は0Vから所定電位に立ち下
がる。
このため電源オフ検出回路40のトランジスタQ9は、オ
フ状態を継続し、ドライバ42のトランジスタQ10もオフ
状態を継続するので、遅延回路14AのコンデンサC4′が
小抵抗R16を介して＋Ｂと接続されることはない。
フ状態を継続し、ドライバ42のトランジスタQ10もオフ
状態を継続するので、遅延回路14AのコンデンサC4′が
小抵抗R16を介して＋Ｂと接続されることはない。
整流回路12Aの立ち下がり時、遅延回路14Aのダイオー
ドD2′が順方向バイアスとなることから、整流回路12A
の出力の立ち下がりはR2′×C4′の時定数に従い遅延さ
れて遅延回路14Aから出力される。
ドD2′が順方向バイアスとなることから、整流回路12A
の出力の立ち下がりはR2′×C4′の時定数に従い遅延さ
れて遅延回路14Aから出力される。
電源スイッチSWの閉から一定時間立ち、遅延回路14A
の出力の立ち下がりでVcが0.6Vを下回ったとき、電源供
給制御回路16のトランジスタQ1がオフし、或る時間遅れ
てトランジスタQ2がオンして出力電圧Vdが＋Ｂに立ち上
がる。
の出力の立ち下がりでVcが0.6Vを下回ったとき、電源供
給制御回路16のトランジスタQ1がオフし、或る時間遅れ
てトランジスタQ2がオンして出力電圧Vdが＋Ｂに立ち上
がる。
このように、電源スイッチSWが閉じたあと、一定時間
後にアンプ20の初段のＡクラス増幅器24の給電がなされ
るので、電源スイッチSWの閉に伴うスパークノイズがア
ンプ20の初段の信号入力端子に入り込んでも増幅出力さ
れることがなく、かつ、＋Ｂが完全に安定化したあとＡ
クラス増幅器24に供給されるので、不安定な電圧が供給
されることによるノイズの出力もなく、スピーカSPへの
ノイズの出力が防止される。
後にアンプ20の初段のＡクラス増幅器24の給電がなされ
るので、電源スイッチSWの閉に伴うスパークノイズがア
ンプ20の初段の信号入力端子に入り込んでも増幅出力さ
れることがなく、かつ、＋Ｂが完全に安定化したあとＡ
クラス増幅器24に供給されるので、不安定な電圧が供給
されることによるノイズの出力もなく、スピーカSPへの
ノイズの出力が防止される。
これと反対に電源スイッチSWが開かれたとき、電源ト
ランスＴの二次側からのAC電源出力が止まる。
ランスＴの二次側からのAC電源出力が止まる。
これに伴い＋Ｂが0Vに立ち下がり、−Ｂが0Vに立ち上
がるがコンデンサC1、C2か大容量のため変化速度は遅
い。
がるがコンデンサC1、C2か大容量のため変化速度は遅
い。
一方、電源トランスＴの二次側のAC電源出力が停止す
ると、整流回路12AのダイオードD1′が逆バイアスとな
って、コンデンサC3′の電荷は抵抗R1′を介して＋Ｂに
放電されるため、Va′が＋Ｂに向けてR1′×C1′の時定
数で立ち上がる。
ると、整流回路12AのダイオードD1′が逆バイアスとな
って、コンデンサC3′の電荷は抵抗R1′を介して＋Ｂに
放電されるため、Va′が＋Ｂに向けてR1′×C1′の時定
数で立ち上がる。
このとき遅延回路14AのダイオードD2′は初め逆バイ
アスとなるので、まだコンデンサC4′の電荷は放電され
ない。
アスとなるので、まだコンデンサC4′の電荷は放電され
ない。
Va′が0.6Vに達すると、電源オフ検出回路40のトンジ
スタQ9がオンし、ほぼGND電位の電源オフ検出信号を出
力する。
スタQ9がオンし、ほぼGND電位の電源オフ検出信号を出
力する。
すると、ドライバ42のトランジスタQ10がオンし、遅
延回路14Aの出力側を小抵抗R16を介して＋Ｂと接続する
ので、コンデンサC4′の電荷は小抵抗R16を介して＋Ｂ
に放電され、急速にVb′が立ち上がる。
延回路14Aの出力側を小抵抗R16を介して＋Ｂと接続する
ので、コンデンサC4′の電荷は小抵抗R16を介して＋Ｂ
に放電され、急速にVb′が立ち上がる。
このVb′の立ち上がりで、Vcが0.6Vを越えると、電源
供給制御回路16のトランジスタQ1がオンし、トランジス
タQ2をオフさせる。
供給制御回路16のトランジスタQ1がオンし、トランジス
タQ2をオフさせる。
よって、Ａクラス増幅器24への給電が止まって、Ａク
ラス増幅器24の出力が無くなる。
ラス増幅器24の出力が無くなる。
このようにして電源スイッチSWが開いたとき、素早く
Ａクラス増幅器24への給電が止まることで、電源スイッ
チSWのオフに伴い＋Ｂが不安定化しても、アンプ20の初
段からのノイズ出力が抑制され、スピーカSPへのノイズ
の出力が防止される。
Ａクラス増幅器24への給電が止まることで、電源スイッ
チSWのオフに伴い＋Ｂが不安定化しても、アンプ20の初
段からのノイズ出力が抑制され、スピーカSPへのノイズ
の出力が防止される。
これと異なり、電源スイッチSWが閉じられてアンプ20
が増幅動作をしているときに何らかの原因で、終段のＢ
クラス増幅器22に過大電流が流れた場合の動作を第３図
に基づいて説明すると、このとき、エミッタ抵抗R10の
両端間の電圧が大きくなり、過電流検出回路30のトラン
ジスタQ7がオンし、負レベルの過電流検出信号を出力す
る。
が増幅動作をしているときに何らかの原因で、終段のＢ
クラス増幅器22に過大電流が流れた場合の動作を第３図
に基づいて説明すると、このとき、エミッタ抵抗R10の
両端間の電圧が大きくなり、過電流検出回路30のトラン
ジスタQ7がオンし、負レベルの過電流検出信号を出力す
る。
この過電流検出信号が入力されると、ドライバ32のト
ランジスタQ8がオンし、遅延回路14AのコンデンサC4を
小抵抗R14を介して＋Ｂと接続して、コンデンサC4の電
荷を素早く放電させる。
ランジスタQ8がオンし、遅延回路14AのコンデンサC4を
小抵抗R14を介して＋Ｂと接続して、コンデンサC4の電
荷を素早く放電させる。
この結果、遅延回路14Aの出力電圧Vb′が上昇し、こ
れにともないVcが上昇し、0.6Vを越えたところで電源供
給制御回路16のトランジスタQ1がオンし、直ちにトラン
ジスタQ2がオフしてアンプ20の初段への給電が止まる。
れにともないVcが上昇し、0.6Vを越えたところで電源供
給制御回路16のトランジスタQ1がオンし、直ちにトラン
ジスタQ2がオフしてアンプ20の初段への給電が止まる。
よって、Ａクラス増幅器24の出力が無くなり、終段の
Ｂクラス増幅器22の入力信号レベルが零となるのでトラ
ンジスタQ6、Q7がともにオフし、過電流状態の継続が回
避される。
Ｂクラス増幅器22の入力信号レベルが零となるのでトラ
ンジスタQ6、Q7がともにオフし、過電流状態の継続が回
避される。
この実施例によれば、整流回路12Aの出力側にAC電源
のオフを検出する電源オフ検出回路40を設けるととも
に、遅延回路14Aの出力側に、電源オフ検出回路40から
電源オフ検出信号を入力したとき、コンデンサC4′を小
抵抗R16を介して＋Ｂと接続し放電を行わせるドライバ4
2を設けたことにより、AC電源のオフ時に、遅延回路14A
のコンデンサC4′の電荷を小抵抗R16を介して＋Ｂに向
け急速に放電させて、素早く電源供給制御回路16に電源
供給のオフ動作をさせることができ、また、整流回路12
Aの抵抗R1′は電源スイッチSWが開いたときのコンデン
サC4′の放電路とならず、電源スイッチSWが開いたとき
の整流回路12Aの早い立ち上がりはコンデンサC3′の値
を小さくして実現できるので、抵抗R1′の値はトランジ
スタQ9のオンに必要な電流を流すことができる範囲内で
比較的大きくすることができ、しかも電源スイッチSWが
開かれたときにコンデンサC4′の放電路となる小抵抗R1
6には電源スイッチSWが閉じている間電流が流れないの
で、電流消費の増大を招くことなく小抵抗R16を小さく
して電源スイッチSWが開いてからミューティングが掛か
るまでの時間を短くでき、Ａクラス増幅器24への給電停
止タイミングの最適化が容易となる。
のオフを検出する電源オフ検出回路40を設けるととも
に、遅延回路14Aの出力側に、電源オフ検出回路40から
電源オフ検出信号を入力したとき、コンデンサC4′を小
抵抗R16を介して＋Ｂと接続し放電を行わせるドライバ4
2を設けたことにより、AC電源のオフ時に、遅延回路14A
のコンデンサC4′の電荷を小抵抗R16を介して＋Ｂに向
け急速に放電させて、素早く電源供給制御回路16に電源
供給のオフ動作をさせることができ、また、整流回路12
Aの抵抗R1′は電源スイッチSWが開いたときのコンデン
サC4′の放電路とならず、電源スイッチSWが開いたとき
の整流回路12Aの早い立ち上がりはコンデンサC3′の値
を小さくして実現できるので、抵抗R1′の値はトランジ
スタQ9のオンに必要な電流を流すことができる範囲内で
比較的大きくすることができ、しかも電源スイッチSWが
開かれたときにコンデンサC4′の放電路となる小抵抗R1
6には電源スイッチSWが閉じている間電流が流れないの
で、電流消費の増大を招くことなく小抵抗R16を小さく
して電源スイッチSWが開いてからミューティングが掛か
るまでの時間を短くでき、Ａクラス増幅器24への給電停
止タイミングの最適化が容易となる。
次にこの考案の第２の実施例を第４図に基づいて説明
する。
する。
第４図はこの考案に係るミューティング機能付きオー
ディオアンプの回路図である。
ディオアンプの回路図である。
なお第１図と同一の構成部分には同一の符合が付して
ある。
ある。
第１図の実施例では電源オフ検出回路40の出力側に設
けたドライバ42と、過電流検出回路30の出力側に設けた
ドライバ32とを独立した構成としたが、第２の実施例で
は共用されている。
けたドライバ42と、過電流検出回路30の出力側に設けた
ドライバ32とを独立した構成としたが、第２の実施例で
は共用されている。
過電流検出回路30の出力側と電源オフ検出回路40の出
力側はドライバ32Aと接続されている。
力側はドライバ32Aと接続されている。
このドライバ32Aは、エミッタが＋Ｂと接続され、コ
レクタが小抵抗R13を介して遅延回路14Aの出力側と接続
されたトランジスタQ8と、＋ＢとトランジスタQ8のベー
ス間に接続された抵抗R14と、トランジスタQ8のベース
と過電流検出回路30の出力側の間に直列に設けられた抵
抗R15及びダイオードD14と、抵抗15R及びダイオードD4
の間と，電源オフ検出回路40の出力側との間に設けられ
たダイオードD3と、＋Ｂと，抵抗R15及びダイオードD4
の間とに接続されたコンデンサC6とからなる。
レクタが小抵抗R13を介して遅延回路14Aの出力側と接続
されたトランジスタQ8と、＋ＢとトランジスタQ8のベー
ス間に接続された抵抗R14と、トランジスタQ8のベース
と過電流検出回路30の出力側の間に直列に設けられた抵
抗R15及びダイオードD14と、抵抗15R及びダイオードD4
の間と，電源オフ検出回路40の出力側との間に設けられ
たダイオードD3と、＋Ｂと，抵抗R15及びダイオードD4
の間とに接続されたコンデンサC6とからなる。
次にこの実施例の動作を簡単に説明すると、まず電源
スイッチSWを閉じたときは、第１図の場合と全く同様に
して、一定時間遅れてＡクラス増幅器24に＋Ｂ電源が供
給される。
スイッチSWを閉じたときは、第１図の場合と全く同様に
して、一定時間遅れてＡクラス増幅器24に＋Ｂ電源が供
給される。
逆に、電源スイッチSWを開いたとき、電源トランスＴ
の二次側のAC電源出力の停止で、整流回路12Aの出力電
圧Vaは、R1′×C3′の時定数で＋Ｂに向けて立ち上が
る。
の二次側のAC電源出力の停止で、整流回路12Aの出力電
圧Vaは、R1′×C3′の時定数で＋Ｂに向けて立ち上が
る。
Va′が0.6Vに達すると、電源オフ検出回路40のトラン
ジスタQ9がオンし、ほぼGND電位の電源オフ検出信号を
出力する。
ジスタQ9がオンし、ほぼGND電位の電源オフ検出信号を
出力する。
すると、ドライバ32AのダイオードD3が順方向バイア
スとなってトランジスタQ8がオンし、遅延回路14Aの出
力側を小抵抗R13を介して＋Ｂと接続するので、コンデ
ンサC4′の電荷は小抵抗R13を介して＋Ｂに放電され、
急速にVb′が立ち上がる。
スとなってトランジスタQ8がオンし、遅延回路14Aの出
力側を小抵抗R13を介して＋Ｂと接続するので、コンデ
ンサC4′の電荷は小抵抗R13を介して＋Ｂに放電され、
急速にVb′が立ち上がる。
このVb′の立ち上がりで、Vcが0.6Vを越えると、電源
供給制御回路16のトランジスタQ1がオンし、トランジス
タQ2をオフさせる。
供給制御回路16のトランジスタQ1がオンし、トランジス
タQ2をオフさせる。
よって、Ａクラス増幅器24への給電が止まって、Ａク
ラス増幅器24の出力が無くなる。
ラス増幅器24の出力が無くなる。
これにより、電源スイッチSWが開いたときのノイズが
スピーカから出力されるのが防止される。
スピーカから出力されるのが防止される。
これと異なり、電源スイッチSWが閉じアンプ20が増幅
動作をしているときに何らかの原因で、終段のＢクラス
増幅器22に過大電流が流れた場合、エミッタ抵抗R10の
両端間の電圧が大きくなり、過電流検出回路30から負レ
ベルの過電流検出信号が出力される。
動作をしているときに何らかの原因で、終段のＢクラス
増幅器22に過大電流が流れた場合、エミッタ抵抗R10の
両端間の電圧が大きくなり、過電流検出回路30から負レ
ベルの過電流検出信号が出力される。
この過電流検出信号が入力されると、ドライバ32のダ
イオードD4が順方向バイアスとなり、トランジスタQ8が
オンし、遅延回路14AのコンデンサC4′を小抵抗R13を介
して＋Ｂと接続して、コンデンサC4′の電荷を素早く放
電させる。
イオードD4が順方向バイアスとなり、トランジスタQ8が
オンし、遅延回路14AのコンデンサC4′を小抵抗R13を介
して＋Ｂと接続して、コンデンサC4′の電荷を素早く放
電させる。
この結果、遅延回路14Aの出力電圧Vb′が上昇し、こ
れにともないVcが上昇し、0.6Vを越えたところで電源供
給制御回路16のトランジスタQ1がオンし、トランジスタ
Q2がオフしてアンプ20の初段への給電が止まる。
れにともないVcが上昇し、0.6Vを越えたところで電源供
給制御回路16のトランジスタQ1がオンし、トランジスタ
Q2がオフしてアンプ20の初段への給電が止まる。
よって、Ａクラス増幅器24の出力が無くなり、終段の
Ｂクラス増幅器22の入力信号レベルが零となるのでトラ
ンジスタQ6、Q7がともにオフし、過電流状態の継続が阻
止される。
Ｂクラス増幅器22の入力信号レベルが零となるのでトラ
ンジスタQ6、Q7がともにオフし、過電流状態の継続が阻
止される。
この実施例によれば、第１の実施例と同様の効果が得
られるほか、ドライバの数を減らせるので構成の簡単化
を図れる。
られるほか、ドライバの数を減らせるので構成の簡単化
を図れる。
この考案のオーディオアンプによれば、整流回路の出
力側にAC電源のオフを検出する電源オフ検出回路を設け
るとともに、遅延回路の出力側に、電源オフ検出回路か
ら電源オフ検出信号を入力したとき、遅延回路のコンデ
ンサを小抵抗を介して所定電位と接続しコンデンサの放
電を行わせるドライバを備えたことにより、電源オフ時
の遅延回路の放電を整流回路とは別系統で独立して行う
ことができ、整流回路の抵抗を大きくできる一方、電源
オン中は遅延回路のコンデンサの放電路を成す小抵抗に
電流が流れないので、この小抵抗を小さくすることで電
源消費の増大を招くことなく電源オフ時のアンプ初段へ
の給電停止タイミングを早くすることができる。
力側にAC電源のオフを検出する電源オフ検出回路を設け
るとともに、遅延回路の出力側に、電源オフ検出回路か
ら電源オフ検出信号を入力したとき、遅延回路のコンデ
ンサを小抵抗を介して所定電位と接続しコンデンサの放
電を行わせるドライバを備えたことにより、電源オフ時
の遅延回路の放電を整流回路とは別系統で独立して行う
ことができ、整流回路の抵抗を大きくできる一方、電源
オン中は遅延回路のコンデンサの放電路を成す小抵抗に
電流が流れないので、この小抵抗を小さくすることで電
源消費の増大を招くことなく電源オフ時のアンプ初段へ
の給電停止タイミングを早くすることができる。
また、この考案の他のオーディオアンプでは、オーデ
ィオアンプがアンプ終段に設けた過電流検出回路と、遅
延回路の出力側に設けられて、過電流検出回路から過電
流検出信号を入力したとき、遅延回路のコンデンサを小
抵抗を介して所定電位と接続しコンデンサの放電を行わ
せるドライバとを含むとき、２つのトライバを共用した
ことにより、構成の簡単化を図ることができる。
ィオアンプがアンプ終段に設けた過電流検出回路と、遅
延回路の出力側に設けられて、過電流検出回路から過電
流検出信号を入力したとき、遅延回路のコンデンサを小
抵抗を介して所定電位と接続しコンデンサの放電を行わ
せるドライバとを含むとき、２つのトライバを共用した
ことにより、構成の簡単化を図ることができる。
第１図はこの考案の第１の実施例に係るミューティング
機能付オーディオアンプの構成を示す回路図、第２図は
第１図の電源スイッチのオン・オフ時のミューティング
動作を示す線図、第３図は第１図の過電流検出時の動作
を示す線図、第４図はこの考案の第２の実施例に係るミ
ューティング機能付オーディオアンプの構成を示す回路
図である。 第５図は従来のミューティング機能付オーディオアンプ
の構成を示す回路図、第６図は第５図の電源スイッチの
オン・オフ時のミューティング動作を示す線図、第７図
は第５図の過電流検出時の動作を示す線図である。 主な符号の説明 12A:整流回路、14A:遅延回路、16:電源供給制御回路、2
0:電力増幅回路、22:Bクラス増幅器、24:Aクラス増幅
器、30:過電流検出回路、32A,42:ドライバ、40:電源オ
フ検出回路。
機能付オーディオアンプの構成を示す回路図、第２図は
第１図の電源スイッチのオン・オフ時のミューティング
動作を示す線図、第３図は第１図の過電流検出時の動作
を示す線図、第４図はこの考案の第２の実施例に係るミ
ューティング機能付オーディオアンプの構成を示す回路
図である。 第５図は従来のミューティング機能付オーディオアンプ
の構成を示す回路図、第６図は第５図の電源スイッチの
オン・オフ時のミューティング動作を示す線図、第７図
は第５図の過電流検出時の動作を示す線図である。 主な符号の説明 12A:整流回路、14A:遅延回路、16:電源供給制御回路、2
0:電力増幅回路、22:Bクラス増幅器、24:Aクラス増幅
器、30:過電流検出回路、32A,42:ドライバ、40:電源オ
フ検出回路。
Claims (2)
- 【請求項１】電源スイッチの二次側のAC電源を整流する
整流回路と、抵抗とコンデンサを含み、整流回路の出力
を遅延する遅延回路と、遅延回路の出力に基づきアンプ
初段のＡクラス増幅器への供給電源をオン・オフする電
源供給制御回路と、を含むオーディオアンプにおいて、 整流回路の出力側に設けられて、AC電源のオフを検出す
る電源オフ検出回路と、 遅延回路の出力側に設けられて、電源オフ検出回路から
電源オフ検出信号を入力したとき、遅延回路のコンデン
サを小抵抗を介して所定電位と接続しコンデンサの放電
を行わせるドライバと、 を備えたことを特徴とするオーディオアンプ。 - 【請求項２】オーディオアンプは、アンプ終段に設けた
過電流検出回路と、遅延回路の出力側に設けられて、過
電流検出回路から過電流検出信号を入力したとき、遅延
回路のコンデンサを小抵抗を介して所定電位と接続しコ
ンデンサの放電を行わせるドライバと、を含み、電源オ
フ検出回路の出力側に設けられたドライバと、過電流検
出回路の出力側に設けられたドライバを共用したこと、 を特徴とする請求項１記載のオーディオアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020590U JP2530028Y2 (ja) | 1990-02-27 | 1990-02-27 | オーディオアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020590U JP2530028Y2 (ja) | 1990-02-27 | 1990-02-27 | オーディオアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03111016U JPH03111016U (ja) | 1991-11-14 |
| JP2530028Y2 true JP2530028Y2 (ja) | 1997-03-26 |
Family
ID=31523303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020590U Expired - Lifetime JP2530028Y2 (ja) | 1990-02-27 | 1990-02-27 | オーディオアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2530028Y2 (ja) |
-
1990
- 1990-02-27 JP JP2020590U patent/JP2530028Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03111016U (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
| JPH0514064A (ja) | ２つの動作モードを有する増幅器 | |
| JP2003318658A (ja) | ショック音防止回路 | |
| JP2530028Y2 (ja) | オーディオアンプ | |
| US7113031B2 (en) | Audio amplifier circuit with suppression of unwanted noise when powered on from standby | |
| JPH0846462A (ja) | 低周波増幅器 | |
| JP2001185960A (ja) | 増幅器 | |
| JPH03171766A (ja) | 電力増幅装置 | |
| JPH03283804A (ja) | 音響増幅器 | |
| JPH0145152Y2 (ja) | ||
| JP3360419B2 (ja) | 増幅回路 | |
| JP3552509B2 (ja) | 増幅回路 | |
| JPS6031298Y2 (ja) | 過渡音防止回路 | |
| JPH0537250Y2 (ja) | ||
| JPH0549247A (ja) | スイツチング電源装置 | |
| JPS5942741Y2 (ja) | スピ−カ保護兼ミユ−テイング回路 | |
| JPS59108408A (ja) | 増幅器 | |
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| JP2865042B2 (ja) | 定電流源回路 | |
| JP3612510B2 (ja) | 前置増幅回路 | |
| JPS6029220Y2 (ja) | ミユーテイング回路 | |
| JPH07106057B2 (ja) | スイッチング電源回路 | |
| JPH02177705A (ja) | 音響増幅器 | |
| JPH0513046Y2 (ja) | ||
| TW202019072A (zh) | 電源供應裝置 |