JP2526208B2 - マイクロプロセッサ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理技術に関し、例えばダイナミ
ックRAMのリフレッシュ・コントローラを内蔵したマイ
クロプロセッサに利用して有効な技術に関する。

［従来の技術］ マイクロプロセッサの高機能化に伴って、外部のダイ
ナミックRAMに対するリフレッシュ信号（リフレッシュ
・アドレスを含む）を形成するリフレッシュ・コントロ
ーラを内蔵したマイクロプロセッサが提案されている
（［株］日立製作所、昭和60年９月発行、「日立マイク
ロコンピュータデータブック８ビット16ビットマイクロ
プロセッサ」p411〜p462参照）。

［発明が解決しようとする問題点］ 従来のリフレッシュ・コントローラを内蔵したマイク
ロプロセッサにおいては、DMAコントローラその他の周
辺LSIからバス解放要求信号を受けてバスを解放してい
る間に内部でリフレッシュ要求信号が発生しても、バス
を使用できないためリフレッシュ・アドレスを出力しな
いようにされている。そのため、上記のようにマイクロ
プロセッサに対して比較的長い時間バス解放要求を行な
う周辺LSIを接続したシステムを構成する場合には、内
部のリフレッシュ・コントローラとは別にダイナミック
RAMのリフレッシュ・コントロール回路を外付けしなけ
ればならないという問題点がある。

この発明の目的は、比較的長い時間バス解放を要求す
る周辺LSIが結合される場合でも、外部のダイナミックR
AMのリフレッシュを確実に行うことができるマイクロプ
ロセッサを提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添附図面から明らか
になるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、リフレッシュ・コントローラを内蔵ダイナ
ミック型メモリのリフレッシュ周期に対応したリフレッ
シュ要求信号を発生するリフレッシュ要求信号発生回路
（１）と、バス解放状態における上記リフレッシュ要求
信号発生回路からのリフレッシュ要求信号に基づいて、
バスアクノレッジ信号をインアクティブ状態に変更する
第１手段（３）と、上記リフレッシュ要求信号発生回路
からのリフレッシュ要求信号に基づいて上記ダイナミッ
ク型メモリのリフレッシュサイクルを起動する第２手段
（２）とを含んで、マイクロプロセッサを構成するもの
である。

［作用］ 上記した手段によれば、マイクロプロセッサがバスを
長い時間にわたって解放する場合にも、リフレッシュタ
イミングが来ると、バスアクノレッジ信号がインアクテ
ィブにされてバスの使用権がマイクロプロセッサに戻っ
てリフレッシュ・アドレスが出力可能になるという作用
により、内部のリフレッシュ・コントローラのみによっ
て確実に外部のダイナミックRAMのリフレッシュを行な
えるようにするという上記目的を達成することができ
る。

［実施例］ 第１図には、本発明をダイナミックRAMのリフレッシ
ュ・コントローラを内蔵したマイクロプロセッサに適用
した場合の一実施例が示されている。

リフレッシュ・コントローラは、プロセッサ内部のシ
ステムクロックφ_１（φ_２）をカウントして、RAMのリ
フレッシュ周期に対応したリフレッシュ要求信号φref
を発生するリフレッシュ要求信号発生回路１と、このリ
フレッシュ要求信号φrefに基づいて外部に対しリフレ
ッシュ・サイクルであることを示す制御信号（以下リフ
レッシュ信号と称する）▲▼及びリフレッシュ・
アドレスArefを生成するリフレッシュ・コントロール回
路２とにより構成される。リフレッシュ・コントロール
回路２はその内部に、リフレッシュ要求信号φrefを歩
進パルスとして受けるアドレスカウンタを持つ。アドレ
スカウンタの出力Arefは、リフレッシュ・アドレスとさ
れる。

この実施例のマイクロプロセッサは、外部のDMA（ダ
イレクト・メモリ・アクセス転送）コントローラ等から
のバス解放要求信号▲▼を受けてバスを解放できる
ようにされている。マイクロプロセッサは、バスを解放
する場合、外部に対してバスを解放したことを知らせる
バスアクノレッジ信号▲▼を出力するようにされ
ている。

バス解放要求を出した周辺回路は、このバスアクノレ
ッジ信号▲▼を受けてから、バスを使用してDMA
転送などを実行するようにされる。

この実施例では、マイクロプロセッサ内部で生成され
たバスアクノレッジ信号ackを外部へ出力させたり、そ
の出力を禁止したりするためのゲート回路３（この回路
は単純なゲートでもよいし他のコントロール信号、タイ
ミング信号等を入力とした１つのコントロール回路でも
よい）が設けられ、このゲート回路３はリフレッシュ要
求信号発生回路１から出力されるリフレッシュ要求信号
φrefによって制御するようにされている。すなわち、
リフレッシュ要求信号φrefがハイレベルにされると、
ゲート回路３によって、バスアクノレッジ信号ackにか
かわらずに外部へのバスアクノレッジ信号▲▼の
出力が禁止される。その結果、マイクロプロセッサがバ
スアクノレッジ信号▲▼を出力してバスを解放し
ている状態であっても、リフレッシュ要求信号φrefが
発生されると、外部へのバスアクノレッジ信号▲
▼が直ちにハイレベルに変化される。

また、この実施例ではマイクロプロセッサ内に、外部
からのバス解放要求信号▲▼の状態に応じてバスア
クノレッジ信号▲▼をロウレベルにするかどうか
をコントロールするACKコントロール回路をもつ。ACKコ
ントロール回路ACKCは、バス解放要求信号とともに、マ
イクロプロセッサのためのタイミング信号のようなCPU
状態信号を受けることによって、外部に供給されるバス
アクノレッジ信号▲▼がマイクロプロセッサのマ
シンサイクルで許されるタイミングで変化されるように
する。

バスコントロール回路６は、バスアクノレッジ信号▲
▼がハイレベルにされている状態すなわちバスの
使用権がマイクロプロセッサにある状態では、アドレス
出力がバッファ７や図示しない他のコントロール信号及
びデータ信号の出力バッファをアクティブ状態にする。
しかして、バスアクノレッジ信号▲▼がロウレベ
ルに変化されたバス解放時には、アドレス出力バッファ
７やコントロール信号及びデータ信号の出力バッファを
トライステート状態にして、外部のバスから切り離す。
これによって、バスはマイクロプロセッサから解放され
た状態となる。

なお、リフレッシュ・コントロール回路２は、リフレ
ッシュ要求信号φrefが入てくると、それに応じてリフ
レッシュ信号▲▼をロウレベルのようなリフレッ
シュ動作レベルに変化させて、周辺回路に対しリフレッ
シュ・サイクルに入ったことを知らせる。これと共に、
リフレッシュ信号▲▼によってスイッチS1が開か
れて、アドレスカウンタ内のリフレッシュ・アドレスAr
efが、アドレス出力バッファ７に供給されてバス上に出
力される。

また、リフレッシュ・コントロール回路２によって決
められるリフレッシュ・サイクルが終了すると、リフレ
ッシュ信号▲▼がハイレベルに変化される。これ
によって、周辺回路はリフレッシュ・サイクルが終了し
たことを知る。そして、スイッチS1がオフ、スイッチS2
がオンされて、リフレッシュ・アドレスArefに代わっ
て、実行ユニット内のアドレスレジスタ10内のアドレス
Aiがバッファ７に供給される。

従って、この実施例のマイクロプロセッサでは、第２
図に示すように、外部からのバス解放要求信号▲▼
に応答してバスアクノレッジ信号▲▼がバス解放
を示すロウレベルにされている状態で、内部において、
リフレッシュ要求信号φrefがアクティブ状態にされる
と、ゲート回路３によりバスアクノレッジ信号▲
▼がハイレベルに変化される。これによって、周辺回路
はバスを使用できなくなったことを知る。その後、リフ
レッシュ信号▲▼がロウレベルに変化されてか
ら、リフレッシュ・アドレスArefが出力される。

そして、リフレッシュ・サイクルが終了すると、リフ
レッシュ信号▲▼がハイレベルにされる。これを
受けて周辺回路が再びバス解放要求信号▲▼をマイ
クロプロセッサに対し供給すると、内部でアクノレッジ
信号ackがセットされる。その結果、バスアクノレッジ
信号▲▼がロウレベルに変化されると共に、バス
コントロール回路６によってバスが解放される。

なお、上記実施例では、マイクロプロセッサの内部状
態に同期して、リフレッシュ信号▲▼やバスコン
トロール信号を変化させるための同期回路11と12がそれ
ぞれ設けられている。ただし、これらの同期回路11及び
12は、本発明を適用する上での必須要件ではない。同期
回路11及び12はＤ型フリップフロップを２段継続接続し
て、各々のクロック端子に同期信号φ₁,φ_２を入力して
やることにより、容易に構成することができる。

以上説明したように、この実施例においては、リフレ
ッシュ・コントロールを内蔵するマイクロプロセッサに
おいて、外部からの要求に応じてバスを解放している間
に内部でリフレッシュ要求信号が発生した場合には、バ
ス解放中であることを示す制御信号（バスアクノレッジ
信号）をインアクティブ状態に変更してから、リフレッ
シュ信号及びリフレッシュ・アドレスを出力させると共
に、リフレッシュ・サイクル終了後に再びバスアクノレ
ッジ信号をアクティブにさせるようにしたので、マイク
ロプロセッサがバスを長い時間にわたって解放する場合
にも、リフレッシュタイミングが来ると、バスアクノレ
ッジ信号がインアクティブにされてバスの使用権がマイ
クロプロセッサに戻ってリフレッシュ・アドレスが出力
可能になるという作用により、内部のリフレッシュ・コ
ントローラのみによって確実に外部のダイナミックRAM
のリフレッシュを行なえるという効果がある。

従って、ダイナミックRAMが、プログラムや制御デー
タのような、破壊に対して充分に保護されるべきデータ
のために利用される場合、かかるデータの破壊を良好に
防ぐことができる。なお、周辺回路から転送されるデー
タや周辺回路へ転送されるデータは、周辺回路それ自体
やRAMに与えられているので、バス解放後の再度の周辺
回路の動作開始によって、不所望な変更を伴うことなく
転送可能である。それ故に、リフレッシュ動作開始によ
ってもたらされる周辺回路のバス権の中断もしくは停止
は、実質的に問題にされなくてよい。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば上記実施例では
マイクロプロセッサに対し、バス解放要求を行なうLSI
としてDMAコントローラを例にとって説明したが、バス
解放要求を行なうLSIはDMAコントローラのみでなく、そ
の他のコントロールLSIあるいは２以上のマイクロプロ
セッサを含むマルチプロセッサ・システムでは他のマイ
クロプロセッサがバス解放要求を行なう場合にも適用す
ることができる。また、リフレッシュ・コントローラと
ともに、DMAコントローラを内蔵したマイクロプロセッ
サにも適用することも可能である。

［発明の効果］ 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。

すなわち、バス解放状態が長時間続く場合にも、何ら
支障なく内部のリフレッシュ・コントローラのみによっ
て、外部のダイナミックRAMのリフレッシュを確実に行
なえる。

【図面の簡単な説明】

第１図は本発明をマイクロプロセッサに適用した場合の
一実施例を示す要部構成図、 第２図はそのタイミングチャートである。 １……リフレッシュ要求信号発生回路、２……リフレッ
シュ・コントロール回路、４……コントロール・レジス
タ、６……バスコントロール回路、７……アドレス出力
バッファ、10……アドレス・レジスタ、11.12……同期
回路、▲▼……バス解放要求信号、▲▼……
バスアクノレッジ信号、φref……リフレッシュ要求信
号、▲▼……リフレッシュ信号、Aref……リフレ
ッシュ・アドレス。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】外部バスを介してダイナミック型メモリに
   結合され、外部に配置された周辺回路からのバス解放要
   求に応じて、バス解放状態を示すバスアクノレッジ信号
   をアクティブ状態にすることで上記外部バスを上記周辺
   回路に解放可能なマイクロプロセッサにおいて、 上記ダイナミック型メモリのリフレッシュ周期に対応し
   たリフレッシュ要求信号を発生するリフレッシュ要求信
   号発生回路と、 上記周辺回路からのバス解放要求に応じて上記周辺回路
   に上記外部バスを解放している状態で、上記リフレッシ
   ュ要求信号発生回路からリフレッシュ要求信号が発生さ
   れると、上記周辺回路からのバス解放要求にかかわら
   ず、上記バスアクノレッジ信号を直ちにインアクティブ
   状態に変更して、上記周辺回路による上記外部バスの使
   用を禁止するための第１手段と、 上記リフレッシュ要求信号発生回路からのリフレッシュ
   要求信号に同期して、上記ダイナミック型メモリのリフ
   レッシュサイクルを示す信号を外部出力可能な第２手段
   と、 を含んで半導体集積回路化されて成ることを特徴とする
   マイクロプロセッサ。
2. 【請求項２】上記第１手段は、外部からのバス解放要求
   に基づいて生成されたバスアクノレッジ信号と、上記リ
   フレッシュ要求信号発生回路からのリフレッシュ要求信
   号とに基づいて上記バスアクノレッジ信号を形成するゲ
   ート回路を含む特許請求の範囲第１項記載のマイクロプ
   ロセッサ。