JP2526009B2 - 非同期全二重通信方法 - Google Patents

非同期全二重通信方法

Info

Publication number
JP2526009B2
JP2526009B2 JP5082097A JP8209793A JP2526009B2 JP 2526009 B2 JP2526009 B2 JP 2526009B2 JP 5082097 A JP5082097 A JP 5082097A JP 8209793 A JP8209793 A JP 8209793A JP 2526009 B2 JP2526009 B2 JP 2526009B2
Authority
JP
Japan
Prior art keywords
computer
microcomputer
main computer
communication
confirmation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5082097A
Other languages
English (en)
Other versions
JPH0697985A (ja
Inventor
フレデリック ハームス ジョン
スィーアドーア カポギアニス クリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0697985A publication Critical patent/JPH0697985A/ja
Application granted granted Critical
Publication of JP2526009B2 publication Critical patent/JP2526009B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は概してディジタル通信に
関し、特に、コンピュータが物理的リンクによって連続
して接続されるが通信間で独立して作動するような少な
くとも２台のコンピュータの間の非同期通信に関する。
本発明は、コンピュータ制御式製造プロセス及びツール
（器具）に特に適用される。プロセス制御環境におい
て、メインコンピュータはさまざまなタイプの周辺機器
とインタフェースすることによって一連のタスクを調整
する。これらの周辺機器は、メインコンピュータによっ
て直接制御されるか、スレーブコンピュータによって間
接制御される入力（例えば、圧力センサー又は近接セン
サー）又は出力（例えば、アクチュエーター又はモータ
ー）であってもよい。メインコンピュータが少なくとも
１台のスレーブコンピュータと非同期通信する分散シス
テムの場合、最も一般的なインタフェースはＲＳ−２３
２−Ｃ直列入出力（Ｉ／Ｏ）規格である。
【０００２】
【従来の技術】ディジタル通信のための工業規格を設定
するのに重要な多数の規格機関がある。機関として、電
子工業会（ＥＩＡ）及び国際標準化機構（ＩＳＯ）があ
る。ＥＩＡは、コンピュータとさまざまな周辺機器との
間の接続の電気特性を管理するＲＳ−２３２−Ｃ等の規
格を発表している。ＲＳ−２３２接続は標準的な直列入
出力（Ｉ／Ｏ）接続であり、この接続に使用されるコネ
クタはＤＢ−２５コネクタで、ＤＢ−２５コネクタの設
計はＩＳＯ文書２１１３によって制御されている。
【０００３】ＲＳ−２３２規格には、半二重と全二重の
２つのタイプの通信がある。半二重通信では、データの
ブロックが双方向に伝送されることが可能だが、一度に
一方向のみである。ＤＴＥ（データ端末装置）とＤＣＥ
（データ通信機器）の間の半二重通信のための従来から
のハードウェアハンドシェーキング（初期接続手順）は
以下の通りである。 １．ＤＴＥプロセッサがデータ端末レディ（ＤＴＲ）ラ
インを上げることによって接触を開始する。 ２．ＤＣＥプロセッサがデータセットレディ（ＤＳＲ）
ラインを上げることによって応答する。 ３．ＤＴＥプロセッサが送信要求（ＲＴＳ）ラインを上
げることによって続ける。 ４．ＤＣＥプロセッサが送信可（ＣＴＳ）ラインを上げ
ることによって応答する。 ５．ＤＴＥからＤＣＥへのデータ伝送が開始する。 前述のプロトコルはハードウェア「ハンドシェーキン
グ」の一例である。ハードウェアハンドシェーキングに
加えて、さまざまなプロトコルがデータストリングに組
み込まれてデータの保全性を提供する。プロトコルの例
として、パリティ、チェックサム、バイトカウント及び
フレーム指示文字がある。
【０００４】全二重通信では、データのブロックは同時
に双方向に伝送されることが可能である。これら双方向
チャネルは、より効率的なインタフェースへと導くＲＴ
Ｓ／ＣＴＳハンドシェーキングを必要としない。干渉を
防ぐために必要な周波数分割多重方式（ＦＤＭ）の複雑
さが不利な点となる。
【０００５】工業規格であるＲＳ−２３２ハンドシェー
キングプロトコルが殆どのコンピュータ通信で適切に作
動するが、このプロトコルをコンピュータ制御式製造環
境で適用すると問題となる。より具体的には、一連の複
雑な動作を実行する製造器具が複数のマイクロコンピュ
ータによって効果的に制御されることによって、ツール
を各々がマイクロコンピュータの内の１つによって制御
されるあまり複雑でない複数の「サブツール」に分割す
る。しかしながら、マイクロコンピュータは、一般的
に、限定された数より多くのタスクを実行するための十
分な容量がなく、いずれにせよ、動作の順序は設計され
たとおりに実行されるよう調整されなければならない。
幾つかのマイクロコンピュータを調整するタスクは、通
常、メインコンピュータに割当てられる。
【０００６】従って、メインコンピュータがツールの順
序を制御する一方、マイクロコンピュータが運動制御等
の特定のタスクを管理する。この構成には、コマンド通
信及び状況通信の２つのタイプの通信がある。メインコ
ンピュータがツール動作を開始するためマイクロコンピ
ュータにタスク又はコマンドを伝達するとき、メインコ
ンピュータをマスターとし、マイクロコンピュータをス
レーブとする。他方、マイクロコンピュータはタスク又
はコマンドを終了すると、マイクロコンピュータの進行
を更新するためメインコンピュータとの通信を開始す
る。この場合、マイクロコンピュータをマスターとし、
メインコンピュータをスレーブとする。
【０００７】メインコンピュータ及びマイクロコンピュ
ータはケーブルリンクを介して物理的に接続されたまま
だが、通信間では独立して作動する。この例より、個々
のコンピュータはマスターからスレーブに変化すること
がわかる。この各コンピュータの状況変化は、ＥＩＡ工
業規格ハードウェアＲＳ−２３２ハンドシェーキングプ
ロトコルの使用を妨げている。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、通信の性質及び方向に応じて、コンピュータにマス
ターの役割又はスレーブの役割を引き受けさせるプロト
コルの下で、非同期通信がコンピュータの内の任意の１
つによって開始される場合を除き、コンピュータが独立
して作動するのを可能にするようなコンピュータ間の直
列通信リンクを提供することである。
【０００９】
【課題を解決するための手段と作用】本発明の一態様
は、個々の直列通信リンクを介して接続される少なくと
も２台のコンピュータの間の非同期全二重通信の方法で
あって、チャネルを介して第１コンピュータから第２コ
ンピュータにデータストリングを伝送することによって
前記少なくとも２台のコンピュータの各々の相対読み出
し／書き込みサイクル時間を測定し、第２コンピュータ
によって前記チャネルを介して確認で応答し、第１コン
ピュータが確認を見るかどうかを決定し、データストリ
ングを第２コンピュータから第１コンピュータに伝送す
ることによってプロセスを繰り返し、第１コンピュータ
によって確認で応答するステップと、必要に応じて、前
記少なくとも２台のコンピュータが、データストリング
が前記チャネルを介して伝送されたコンピュータからの
確認を見ることを可能にするため、データストリングを
受信して確認で応答する間の時間にソフトウェアドエル
時間の形式で遅延を加えるステップと、から成る。
【００１０】本発明に従って、通信の性質及び方向に応
じて、コンピュータ間でマスターの役割とスレーブの役
割に切り替えられるのを可能にするソフトウェア非同期
通信プロトコルが提供される。コンピュータの書き込み
／読み出し(WRITE/READ)サイクルの差によってコンピュ
ータ間に伝送されるビットストリングの打切りを避ける
ため、ソフトウェアはシステムにおいて最も速度の遅い
コンピュータに適応するためのドエル(dwell) を組み込
んでいる。
【００１１】
【実施例】本発明は、メインコンピュータが複数のマイ
クロコンピュータと通信するプロセス制御のフィールド
において特定の実施例を用いて説明される。メインコン
ピュータはマイクロコンピュータの各々に少なくとも１
つのコマンドを伝送し、マイクロコンピュータは、各コ
マンドの完了時に状況を伝送しながら独立して作動す
る。しかしながら、ディジタル通信技術の当業者によっ
て理解されるように、本発明はプロセス制御環境に限定
されず、メインコンピュータが他の複数のコンピュータ
と通信するような他の領域のコンピュータ通信に適用さ
れてもよい。
【００１２】図１を参照すると、ツール（図示せず）の
動作で使用される複数のコンピュータを用いたツール制
御アプリケーション１０の一例が示されている。メイン
コンピュータ１１がツール順序付けを制御する一方、複
数のマイクロコンピュータ１２1 乃至１２n が特定のツ
ールタスクを管理する。特定の実施例において、コンピ
ュータ１１はＩＢＭシリーズ／１コンピュータであって
もよいし、マイクロコンピュータはモトローラ６８００
０シリーズ又はインテルｉｘ８６シリーズのマイクロプ
ロセッサ等の工業規格マイクロプロセッサを基本にして
もよい。勿論、異なるコンピュータが使用でき、入手可
能なアプリケーションと資源に応じて、全てのマイクロ
コンピュータ１２1 乃至１２n が同一のタイプである必
要はない。マイクロコンピュータは、一般的にラック
（図示せず）に取り付けられ、説明を容易にするため、
スクリーナー機能１２1 、マスククリーナー機能１
２2 、マガジンローダー機能１２3 及びロボット機能１
２4 の４つの機能によって表され、集積回路（ＩＣ）処
理機能で使用されてもよい。これらマイクロコンピュー
タ１２1 乃至１２4 の各々は、ＲＳ−２３２規格接続部
１３1 、１３2 、１３3 、１３4 それぞれを介してメイ
ンコンピュータ１１に接続される。
【００１３】ＩＣ製造環境で遭遇する一連の複雑な動作
のため、シリーズ／１コンピュータ１１は、各々がマイ
クロコンピュータ１２1 乃至１２4 によって制御される
あまり複雑でない複数のサブツールにタスクを委任す
る。従って、メインコンピュータ１１がツール順序付け
を制御する一方、マイクロコンピュータ１２1 乃至１２
4 が運動制御等の特定のタスクを管理する。
【００１４】図１に示される特定のアプリケーションに
おいて、全二重通信チャネルを用いるのが望ましい。よ
り具体的には、ツール機能を開始するため、全二重通信
チャネルを使用して、メインコンピュータ１１は、マイ
クロコンピュータ１２i に少なくとも１つのタスク又は
コマンドを伝達することである。コマンドに応じて、マ
イクロコンピュータ１２i はタスクを開始し、進行を監
視して完了時に報告する。それによってメインコンピュ
ータ１１が更新されて、次のグループのタスク又はコマ
ンドがマイクロコンピュータ１２i に送信される。この
全二重インタフェースを使用して、単一のチャネルが効
率的に使用されるのを可能にしながら、データ交換が双
方向に同時に起こるのを可能にする。しかしながら、図
１に示される特定のアプリケーションにおいて、シリー
ズ／１コンピュータは全二重モードで通信することがで
きない。従って、本発明は、全二重チャネルをシミュレ
ートするため、２つの半二重チャネルを使用して規格外
のアプローチとして生成された。これは図２に示されて
いる。
【００１５】図２では、メインコンピュータ１１と１台
のマイクロコンピュータ１２i の間の接続のみが示され
ている。しかしながら、同様の接続がメインコンピュー
タ１１とマイクロコンピュータ１２1 乃至１２n の各々
の間に行われることがわかる。図２に示される構成にお
いて、メインコンピュータ１１からマイクロコンピュー
タ１２i へのコマンド通信及びマイクロコンピュータ１
２i からメインコンピュータ１１への状況通信の２つの
タイプの通信がある。メインコンピュータ１１が、例え
ば、ツール運動を開始するためマイクロコンピュータ１
２i に少なくとも１つのタスク又はコマンドを伝達する
とき、メインコンピュータ１１はマスターとされ、マイ
クロコンピュータはスレーブとされる。他方、マイクロ
コンピュータ１２i がタスク又はコマンドを終了する
と、メインコンピュータ１１と通信を開始してマイクロ
コンピュータ１２i の進行を更新する。この場合、マイ
クロコンピュータ１２i はマスターとされ、メインコン
ピュータ１１はスレーブとされる。このようにして、メ
インコンピュータ１１は、ツールによる動作の正しい順
序を維持するため、幾つかのマイクロコンピュータ１２
1 乃至１２n の動作を調整する。
【００１６】メインコンピュータ１１及びマイクロコン
ピュータ１２1 乃至１２n で実行するツール制御ソフト
ウェアは、文字のストリングを使用してマスターからス
レーブへのデータ転送を開始する。例えば、シリーズ／
１コンピュータ１１がタスクを開始したいとき、シリー
ズ／１コンピュータ１１はコマンドチャネルを介してマ
イクロコンピュータ１２i にコマンドストリングを伝送
する。一般的なコマンドストリングは図３に示され、フ
レーム指示文字、文字カウント、チェックサム、データ
及び終了文字を使用する。図５に示されるように、確認
応答は同じチャネルでシリーズ／１に戻る。マイクロコ
ンピュータ１２i は、そのタスクを完了するため独立し
て作用する。完了時に、図４に示されるように、状況チ
ャネルで状況ストリングを送信してシリーズ／１コンピ
ュータ１１を更新する。図５にまた示されるように、確
認応答はメインコンピュータ１１によって同じチャネル
でマイクロコンピュータ１２i に戻る。
【００１７】インタフェース問題を容易にするため、最
小のハンドシェーキングラインが使用される。ＲＴＳラ
イン、ＣＴＳライン、ＤＳＲライン及びＤＴＲラインは
全て動作状態で結合され、ソフトウェアはハードウェア
ハンドシェーキングをシミュレートするため使用され
る。このソフトウェア解決方法は、データの双方向制御
とタイミングドエルから成る。半二重チャネル上で、デ
ータの双方向制御は干渉を防ぐために必要である。デー
タの双方向制御は、通常、ハンドシェークラインによっ
て実行されるが、本発明の教示に従ってあまり厄介でな
い方法が実施される。 １．コマンドストリング（図３）をメインコンピュータ
からマイクロコンピュータに伝送するとき、次のコマン
ドが送信できる前に確認ストリング（図５）はメインコ
ンピュータに戻されなければならない。これによって、
メインコンピュータは、確認データを受信する用意をす
べきときには、第２コマンドを伝送しようとしないこと
が保証される。 ２．状況ストリング（図４）をマイクロコンピュータか
らメインコンピュータに伝送するとき、確認ストリング
（図５）は、次の完了したタスクに状況を報告できる前
に、マイクロコンピュータに戻されなければならない。
これによって、マイクロコンピュータは、確認データを
受信する用意をすべきときには、第２状況メッセージを
伝送しようとしないことを保証する。 このプロトコルは図６及び図７に示され、マスターが通
信を開始し、スレーブが通信の受信を確認している。図
６に関して、メインコンピュータ１１は、ＡとＣにおけ
るコマンド通信を、本例では、マイクロコンピュータ１
２i に伝送することによって、先ずマスターとして作用
する。各コマンド通信を受信するとすぐに、スレーブと
して作用するマイクロコンピュータ１２i は、ＢとＤに
おけるコマンド確認をメインコンピュータ１１に伝送す
る。いったんツール運動又は他のタスクがマイクロコン
ピュータ１２i によって完了すると、マイクロコンピュ
ータ１２i はマスターとなり、メインコンピュータ１１
に割り込もうとする。図７に示されるように、マイクロ
コンピュータ１２i はタスクの完了又は失敗の信号を送
っているＡにおける文字のストリングを伝送して、ツー
ルによって実行されるタスクの順序を更新する。続い
て、確認はＢにおいてスレーブとして作用するメインコ
ンピュータ１１によって、マスターとして作用するマイ
クロコンピュータ１２i に戻されて、ストリングの受信
が成功したことを確認する。これは、Ｄにおけるような
対応する確認と一緒にＣにおけるような各状況通信で実
行される。
【００１８】この例より、メインコンピュータ１１及び
マイクロコンピュータ１２1 乃至１２n は、マスターの
状況からスレーブの状況に変化することがわかる。この
各コンピュータの状況変化は、標準ハードウェアＲＳ−
２３２ハンドシェーキングプロトコルの使用を妨げてい
る。
【００１９】この構成に伴う重要な問題は、コンピュー
タ間のタイミング、即ち、各コンピュータ内の内部書き
込み／読み出しサイクル時間、である。コマンドストリ
ングの伝送（書き込み）に続いて、メインコンピュータ
１１は確認を受信する（読み出し）用意ができていなけ
ればならない。マイクロコンピュータ１２i からの確認
がメインコンピュータ１１の書き込み／読み出しサイク
ル時間の能力より早く到着するならば、確認は打ち切ら
れる。この可能性は図８に示され、Ｂにおける確認が３
０ミリ秒よりかなり早く到着するが、これはＩＢＭシリ
ーズ／１コンピュータではそのコンピュータの読み出し
／書き込み(READ/WRITE)サイクル時間より短い。書き込
み／読み出しサイクル時間の能力近くで到着する確認
は、断続的に打ち切られる。同様の状態は、図９に示さ
れるような状況ストリングの伝送中にも起こりうる。こ
の例では、マイクロコンピュータ１２i は、Ｂにおいて
メインコンピュータから確認を受信するとすぐにＣにお
ける第２移動の状況ストリングをメインコンピュータ１
１に伝送する。再び、状況伝送は、メインコンピュータ
１１の読み出し／書き込みサイクル時間より早く来る。
【００２０】先述のように本発明に特有の実施例は図１
に示され、メインコンピュータ１１はＩＢＭシステム／
１コンピュータであり、４台のマイクロコンピュータ１
２1乃至１２4 がある。この構成において、メインコン
ピュータはマイクロコンピュータより記憶容量及びプロ
セス容量が大きいが、技術がより古く、書き込み／読み
出しサイクルがより長い。しかしながら、図１に示され
るシステムに固有なモジュール性は、メインコンピュー
タ１１又はマイクロコンピュータ１２1 乃至１２n のど
ちらかが更新されるのを可能にする。結果として、使用
されるコンピュータの書き込み／読み出しサイクルはコ
ンピュータの特定の構成に応じて異なる。言い換えれ
ば、幾つかの導入において、マイクロコンピュータの書
き込み／読み出しサイクル、或いは、少なくとも幾つか
の書き込み／読み出しサイクルは、メインコンピュータ
の書き込み／読み出しサイクルより長い。実際、以下の
議論より明らかになるように、メインコンピュータ及び
マイクロコンピュータの各々の組合せの相対書き込み／
読み出しサイクル時間は異なる可能性がある。
【００２１】エラーなし通信を達成するため、正確な書
き込み／読み出しサイクル時間は、各デバイスのハード
ウェア特性を解析することによって決定されなければな
らない。解析で最も悪い場合の近似値を用いることによ
って、結果となるタイミング値は通信プログラム内のソ
フトウェアドエルとして置換されることが可能である。
【００２２】図１０は、必要なドエル時間を決定するた
めの手順を示すフローチャートである。まず、ステップ
２１において、伝送データライン（ＲＳ−２３２、ピン
２）に一つのオシロスコープチャネルを導入し、受信デ
ータライン（ＲＳ−２３２、ピン３）に他の１つのオシ
ロスコープチャネルを導入する。ステップ２２におい
て、メインコンピュータからマイクロコンピュータへコ
マンドストリングを伝送することによって開始する。ス
テップ２３において、オシロスコープを用いることによ
って、コンピュータによる伝送と受信の間の時間差を決
定する。メインコンピュータが送信時に完全な確認を受
信したならば、マイクロコンピュータ側にはドエル時間
は必要とされず、手順はステップ２４で終了する。しか
しながら、メインコンピュータが打ち切られた確認を受
信したならば、ドエルはマイクロコンピュータ側で必要
である。このドエル時間は、メインコンピュータが確認
を受信する用意ができるようにマイクロコンピュータの
応答時間を実質的に遅らせる。ドエルの所要時間はオシ
ロスコープによって決定される時間差である。ステップ
２５において、この値と幾分の小さいバッファ値が加算
されて、タイミング関係が良好であると決定されるまで
手順は繰り返される。マイクロコンピュータが同一のタ
イプならば、この同じドエルは全てのマイクロコンピュ
ータのソフトウェアに組み込まれる。マイクロコンピュ
ータが異なるならば、同じ手順はマイクロコンピュータ
の各々に実行されなければならない。
【００２３】システムがメインコンピュータ１１又は少
なくとも１台のマイクロコンピュータ１２i の置換によ
って更新される毎に、各コンピュータのハードウェア特
性及び残りのシステムのその関係を解析する退屈なタス
クを回避するため、このプロセスを自動的に実行するの
が望ましい。全てのマイクロコンピュータ１２1 乃至１
２n が同じ書き込み／読み出しサイクルを備えて同一で
ある必要はなく、従って、例えば、マイクロコンピュー
タ１２1 の書き込み／読み出しサイクルがメインコンピ
ュータ１１の書き込み／読み出しサイクルより速い一方
で、メインコンピュータ１１の書き込み／読み出しサイ
クルが、例えば、マイクロコンピュータ１２2 の書き込
み／読み出しサイクルより速い可能性はある。
【００２４】図１のシステムが最初から設定されると
き、或いは、システムにおいて少なくとも１台のコンピ
ュータが更新されるときに正しいソフトウェアドエルを
決定するため、以下のプロセスが続いて行われる。ま
ず、メインコンピュータ１１がマイクロコンピュータ１
２1 乃至１２n の各々をポーリングし、また各々からの
確認を待つ。確認のための時間はメインコンピュータに
よって決められる。確認がマイクロコンピュータで登録
されなければ、再度ポーリングされるが、今度は確認を
送信する前にマイクロコンピュータによって所定の保護
時間が加えられる。このプロセスは、メインコンピュー
タによってもはやポーリングされなくなるまで繰り返さ
れて、保護時間が各マイクロコンピュータによって累積
及び記憶される。次に、各マイクロコンピュータがメイ
ンコンピュータ１１にテストメッセージを送信し、確認
を待つ。同じ手順はメインコンピュータ１１によって続
けられ、マイクロコンピュータの各々に対して通信プロ
トコル内に組み込まれなければならないソフトウェアド
エルを決定する。
【００２５】ソフトウェアドエルを設定した後の、本発
明に従ったソフトウェアの順序が図１１に示されてい
る。機能ブロック３１において、マスターとして作用す
るメインコンピュータ１１はスレーブとして作用するマ
イクロコンピュータ１２i にコマンドを伝送する。マイ
クロコンピュータ１２i は、決定ブロック３２によって
示されるようにソフトウェアドエルを実行し、機能ブロ
ック３３においてコマンド確認を戻す。タスク完了と同
時に、機能ブロック３４で示されるようにツール進行を
更新するため、マスターとして作用するマイクロコンピ
ュータ１２i がスレーブとして作用するメインコンピュ
ータ１１に状況を伝送する。決定ブロック３５によって
示されるようにメインコンピュータ１１はソフトウェア
ドエルを実行し、次に機能ブロック３６において状況確
認を戻す。
【００２６】コマンド確認以前と状況確認に先立ってソ
フトウェアドエルは必ずしも必要ではない。しばしば、
ドエルは２台のコンピュータの内の速度の速いコンピュ
ータの内部のみに組み込まれなければならない。このド
エルは実質的に速度の速いコンピュータを十分に遅くし
て、速度の遅いコンピュータが確認を受信する用意がで
きるようにする。
【００２７】本発明は、標準ＲＳ−２３２構成を含んだ
いかなるノード対ノードコンピュータ通信にも適用可能
である。本発明は、柔軟な通信アーキテクチャとあまり
複雑でない配線構造の双方を提供する。従って、本発明
が１つの好ましい実施例によって説明される一方、当業
者は、本発明が添付クレームの精神と範囲内において変
更して実施されてもよいことを理解するであろう。
【００２８】
【発明の効果】本発明は上記より構成され、通信の性質
及び方向に応じて、コンピュータにマスターの役割又は
スレーブの役割を引き受けさせるプロトコルの下で、非
同期通信がコンピュータの内の任意の１つによって開始
される場合を除き、コンピュータが独立して作動するの
を可能にするようなコンピュータ間の直列通信リンクを
提供する。
【図面の簡単な説明】
【図１】本発明が実施される製造器具のためのコンピュ
ータ制御システムの一例を示すブロック図である。
【図２】本発明の基本動作を示す高度なブロック図であ
る。
【図３】フレーム指示文字を用いる一般的なコマンドス
トリングを表す図である。
【図４】フレーム指示文字を用いる一般的な状況ストリ
ングを表す図である。
【図５】一般的なコマンド及び状況確認ストリングを表
す図である。
【図６】メインコンピュータからマイクロコンピュータ
へのコマンドストリングの伝送と、マイクロコンピュー
タによって同じチャネルを介する確認応答と、を示すタ
イミング図である。
【図７】マイクロコンピュータからメインコンピュータ
への状況ストリングの伝送と、メインコンピュータによ
って同じチャネルを介する確認応答と、を示すタイミン
グ図である。
【図８】図６と同様に、メインコンピュータの読み出し
／書き込みサイクルによるコマンド通信タイミング問題
を示すタイミング図である。
【図９】図７と同様に、メインコンピュータの読み出し
／書き込みサイクルによる状況通信タイミング問題を示
すタイミング図である。
【図１０】通信ソフトウェアに加えられるべきドエルタ
イムを決定するための手順を示すフローチャートであ
る。
【図１１】本発明に従ったソフトウェアプロトコルの論
理を表すフローチャートである。
【符号の説明】
１０ ツール制御アプリケーション １１ メインコンピュータ １２ マイクロコンピュータ １３ 接続部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリス スィーアドーア カポギアニス アメリカ合衆国12603、ニューヨーク州 パキプシ、ドゥロチャー テラス 51 (56)参考文献 特開 昭63−59243（ＪＰ，Ａ) 実開 昭64−52006（ＪＰ，Ｕ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 個々の直列通信リンクを介して接続され
    る第１コンピュータ及び少なくとも１台の第２コンピュ
    ータの間の非同期全二重通信の方法であって、（イ）前記第１コンピュータから前記第２コンピュータ
    にデータストリングを伝送するステップと 、（ロ）前記第２コンピュータから前記第１コンピュータ
    に確認応答を伝送するステップと 、（ハ）前記第１コンピュータが完全な確認応答を受信し
    たかどうかを調べ、受信していなければ、前記第２コン
    ピュータからの確認応答の送信に対して所定の遅延時間
    を設定するステップと 、（ニ）前記第１コンピュータが完全な確認応答を受信す
    るまで（イ）乃至（ハ）のステップを繰り返すステップ
    と 、（ホ）前記第２コンピュータから前記第１コンピュータ
    にデータストリングを伝送するステップと 、（ヘ）前記第１コンピュータから前記第２コンピュータ
    に確認応答を伝送するステップと 、（ト）前記第２コンピュータが完全な確認応答を受信し
    たかどうかを調べ、受信していなければ、前記第１コン
    ピュータからの確認応答の送信に対して所定の遅延時間
    を設定するステップと 、（チ）前記第２コンピュータが完全な確認応答を受信す
    るまで（ホ）乃至（ト）のステップを繰り返すステップ
    と 、（リ）（ハ）及び（ト）のステップで設定された遅延時
    間を用いて前記第１コンピュータと前記第２コンピュー
    タの間で非同期全二重通信を実行するステップと 、 を含む非同期全二重通信方法。
JP5082097A 1992-05-12 1993-04-08 非同期全二重通信方法 Expired - Lifetime JP2526009B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/881,593 US5481675A (en) 1992-05-12 1992-05-12 Asynchronous serial communication system for delaying with software dwell time a receiving computer's acknowledgement in order for the transmitting computer to see the acknowledgement
US881593 1992-05-12

Publications (2)

Publication Number Publication Date
JPH0697985A JPH0697985A (ja) 1994-04-08
JP2526009B2 true JP2526009B2 (ja) 1996-08-21

Family

ID=25378780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5082097A Expired - Lifetime JP2526009B2 (ja) 1992-05-12 1993-04-08 非同期全二重通信方法

Country Status (3)

Country Link
US (1) US5481675A (ja)
EP (1) EP0570319A3 (ja)
JP (1) JP2526009B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682508A (en) * 1995-03-23 1997-10-28 Onset Computer Corporation UART protocol that provides predictable delay for communication between computers of disparate ability
US5822330A (en) * 1996-04-19 1998-10-13 International Business Machines Corp. Method and system for dynamically adjusting signal skewing
US20010011305A1 (en) * 1999-02-22 2001-08-02 Keith R. Barker File transmission acknowledgement system and method
US20040228292A1 (en) * 2003-05-12 2004-11-18 Edwards David W. Method and apparatus for providing full duplex dispatch
CN100444595C (zh) * 2004-12-24 2008-12-17 北京中星微电子有限公司 一种主从设备通信方法
CN100389583C (zh) * 2004-12-24 2008-05-21 北京中星微电子有限公司 一种命令传送方法
JP2007038326A (ja) * 2005-08-01 2007-02-15 Toyota Motor Corp ロボット制御システム
TWI307022B (en) * 2005-08-16 2009-03-01 Novatek Microelectronics Corp System and method for parallel data transmission
EP3151123B1 (en) * 2015-10-02 2018-04-11 Autoliv Development AB A vehicle safety electronic control system
US10033516B2 (en) 2016-11-30 2018-07-24 International Business Machines Corporation Multi-domain connection establishment in computer networking communications
EP3608358B1 (de) 2018-08-09 2021-03-10 Covestro Intellectual Property GmbH & Co. KG Mineralgefüllte polycarbonat-polyalkylenterephthalat-zusammensetzung, formmasse und formkörper mit guter schlagzähigkeit

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974479A (en) * 1973-05-01 1976-08-10 Digital Equipment Corporation Memory for use in a computer system in which memories have diverse retrieval characteristics
US4050096A (en) * 1974-10-30 1977-09-20 Motorola, Inc. Pulse expanding system for microprocessor systems with slow memory
FR2433792A1 (fr) * 1978-08-17 1980-03-14 Cii Honeywell Bull Dispositif universel d'echange d'informations entre les memoires d'ordinateur et les dispositifs de traitement qui le compose
US4455661A (en) * 1980-04-03 1984-06-19 Codex Corporation Dual processor digital modem apparatus
US4390969A (en) * 1980-04-21 1983-06-28 Burroughs Corporation Asynchronous data transmission system with state variable memory and handshaking protocol circuits
US4449182A (en) * 1981-10-05 1984-05-15 Digital Equipment Corporation Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems
US4476527A (en) * 1981-12-10 1984-10-09 Data General Corporation Synchronous data bus with automatically variable data rate
US4486833A (en) * 1982-09-30 1984-12-04 At&T Bell Laboratories Microprocessor peripheral control circuit
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
US4710917A (en) * 1985-04-08 1987-12-01 Datapoint Corporation Video conferencing network
FR2586118B1 (fr) * 1985-08-06 1990-01-05 Bull Sems Procede d'echange de donnees entre un microprocesseur et une memoire et dispositif permettant la mise en oeuvre du procede
JPS62143788A (ja) * 1985-12-18 1987-06-27 Kawasaki Steel Corp 船積み管理装置
JPS6359243A (ja) * 1986-08-29 1988-03-15 Toshiba Corp デ−タ通信装置
US4672570A (en) * 1986-09-05 1987-06-09 The United States Of America As Represented By The Secretary Of The Air Force Network interface module and method
US5125088A (en) * 1986-09-08 1992-06-23 Compaq Computer Corporation Computer system speed control at continuous processor speed
US4807118A (en) * 1987-01-14 1989-02-21 Hewlett-Packard Company Method for handling slot requests over a network
US5121492A (en) * 1987-03-02 1992-06-09 Meridian Data, Inc. System for simulating access times of a CD ROM on a hard disk by slowing the operation of the hard disk
US4943907A (en) * 1987-05-08 1990-07-24 Colorado Memory Systems, Inc. Speed controller for recording and playback apparatus
US5151986A (en) * 1987-08-27 1992-09-29 Motorola, Inc. Microcomputer with on-board chip selects and programmable bus stretching
US5237696A (en) * 1988-04-13 1993-08-17 Rockwell International Corporation Method and apparatus for self-timed digital data transfer and bus arbitration
US5040109A (en) * 1988-07-20 1991-08-13 Digital Equipment Corporation Efficient protocol for communicating between asychronous devices
US5237670A (en) * 1989-01-30 1993-08-17 Alantec, Inc. Method and apparatus for data transfer between source and destination modules
JPH02235156A (ja) * 1989-03-08 1990-09-18 Canon Inc 情報処理装置
US4891709A (en) * 1989-03-31 1990-01-02 Eastman Kodak Company Flexible formatting interface for pictorial data transfer
US5060239A (en) * 1989-05-12 1991-10-22 Alcatel Na Network Systems Corp. Transfer strobe time delay selector and method for performing same
US5070443A (en) * 1989-09-11 1991-12-03 Sun Microsystems, Inc. Apparatus for write handshake in high-speed asynchronous bus interface
US5220659A (en) * 1989-09-18 1993-06-15 Micral, Inc. System for matching data recovery time between different devices by extending a cycle upon detecting end of cycle
CA2023998A1 (en) * 1989-11-13 1991-05-14 Thomas F. Lewis Apparatus and method for guaranteeing strobe separation timing
US5313621A (en) * 1990-05-18 1994-05-17 Zilog, Inc. Programmable wait states generator for a microprocessor and computer system utilizing it
JPH04255028A (ja) * 1991-02-06 1992-09-10 Sharp Corp マイクロプロセッサ
WO1992015158A1 (en) * 1991-02-19 1992-09-03 Traveling Software, Inc. Method and apparatus for high speed parallel communications

Also Published As

Publication number Publication date
EP0570319A3 (en) 1995-05-17
US5481675A (en) 1996-01-02
JPH0697985A (ja) 1994-04-08
EP0570319A2 (en) 1993-11-18

Similar Documents

Publication Publication Date Title
US4809217A (en) Remote I/O port for transfer of I/O data in a programmable controller
EP0304540B1 (en) A method of initializing a data processing system
CA2044005C (en) Intelligent network interface circuit
US5537558A (en) Apparatus and method for communicating multiple devices through one PCMCIA interface
JP2526009B2 (ja) 非同期全二重通信方法
US5062059A (en) Apparatus and method for communication between host CPU and remote terminal
JPS61289451A (ja) 入出力アダプタのためのエミュレータ装置
US5361376A (en) Keyboard and controller with a three wire half duplex asynchronous and bidirectional communications architecture
JP2863295B2 (ja) 通信機能付き情報処理装置
US20070245059A1 (en) Bus Connection Device
JPH0364231A (ja) 通信インタフェース回路
US5987505A (en) Method for emulation of terminal-resident GUI application by transmitting macros having information and command instructing the terminal how to process the information
JPH0851470A (ja) 無線通信プロセッサシステム、および無線通信システム
US4977499A (en) Method and apparatus for commanding operations on a computer network
KR20040041623A (ko) 버스 시스템 및 버스 인터페이스
WO1992015158A1 (en) Method and apparatus for high speed parallel communications
EP0270896B1 (en) Data link and method of transferring data for personal computer system
JP3361107B2 (ja) ダウンロード方法
WO2022124083A1 (ja) 通信装置、通信方法、およびプログラム
JP2948380B2 (ja) データ通信装置
JP3606593B2 (ja) 複数データ一括転送制御方式
JP2002517820A (ja) ダイレクトメモリアクセスを用いるシリアルポートデータおよびステータスの圧縮および復元
JPH0844679A (ja) 情報処理システム
JPH03158924A (ja) プリンタ制御装置
Palmer VMS serial bus as an intercrate link from VME to STE