JP3361107B2 - ダウンロード方法 - Google Patents

ダウンロード方法

Info

Publication number
JP3361107B2
JP3361107B2 JP08816691A JP8816691A JP3361107B2 JP 3361107 B2 JP3361107 B2 JP 3361107B2 JP 08816691 A JP08816691 A JP 08816691A JP 8816691 A JP8816691 A JP 8816691A JP 3361107 B2 JP3361107 B2 JP 3361107B2
Authority
JP
Japan
Prior art keywords
phase
download
transmission
program
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08816691A
Other languages
English (en)
Other versions
JPH05134876A (ja
Inventor
忠志 小寺
祐一 森垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Japan Holdings Ltd
Original Assignee
Digital Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Electronics Corp filed Critical Digital Electronics Corp
Priority to JP08816691A priority Critical patent/JP3361107B2/ja
Publication of JPH05134876A publication Critical patent/JPH05134876A/ja
Application granted granted Critical
Publication of JP3361107B2 publication Critical patent/JP3361107B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Between Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、上位機であるホストシ
ステムから下位機であるターゲットシステムへのダウン
ロード方法に関するものである。
【0002】
【従来の技術】従来のダウンロード方法は、図29(a)
(b)の如くターゲットシステム(42)のROMに予め設定
されているダウンロードプログラムCを起動し、これに
よってホストシステム(41)内のターゲットプログラムA
を、例えばRS−232C通信ケーブル(43)を介してタ
ーゲットシステム(42)へダウンロードするものである。
【0003】
【発明が解決しようとする課題】ところが、従来のダウ
ンロード方法においては、ダウンロードプログラムがR
OM等の実用上書換え不可能なメモリ内に登録されてい
るために、その書換えが困難であり、ダウンロードの高
速化等の為にダウンロードプログラムがバージョンアッ
プされた場合には、該メモリ自体の交換が必要となる問
題があった。一方、ダウンロードプログラムをRAM等
の実用上書換え可能なメモリ内に登録しておいて、その
書換えを容易にすることは可能である。しかし、例えば
ホストシステム(41)となるパーソナルコンピュータを相
互に接続して異機種ネットワークを構築する場合、ター
ゲットシステム(42)はプロトコル変換用のアダプターと
して用いることが出来るが、この場合、該ターゲットシ
ステム(42)にメモリ書換え用の入出力ポート等を設ける
ことは、装置の大形化、複雑化を招いて実用的でない。
【0004】本発明の目的は、ターゲットシステム
換え不可能なメモリ内に予め設定されているダウンロー
ドプログラムを書換えることなく、ダウンロードの高速
化を図ることである。
【0005】
【課題を解決するための手段】本発明に係るダウンロー
方法は、図3(a)の如くターゲットシステム(42)の書
換え不可能なメモリ内には汎用的なアルゴリズムからな
る第1のダウンロードプログラムCを設定すると共に、
ホストシステム(41)には、前記第1のダウンロードプロ
グラムCよりも高速通信が可能なアルゴリズムからなる
第2のダウンロードプログラムBと、ダウンロードの目
的とするターゲットプログラムAを設定する。そして、
図3(b)の如く第1ダウンロードプログラムCによって
第2ダウンロードプログラムBをホストシステム(41)か
らターゲットシステム(42)の書換え可能なメモリ内へダ
ウンロードした後、図3(c)の如く該第2ダウンロード
プログラムBによってターゲットプログラムAをホスト
システム(41)からターゲットシステム(42)へダウンロー
ドするのである。
【0006】
【作用】第1のダウンロードプログラムCは例えばRS
−232C通信アルゴリズムに基づくものであって、そ
の動作は一般に低速であるが、第2ダウンロードプログ
ラムBは単純なアルゴリズムから構成されるから、第2
ダウンロードプログラムB自体のダウンロードは短時間
で終了する。ターゲットプログラムAはアプリケーショ
ン等であって、一般に複雑で長いステップから構成され
るが、該ターゲットプログラムAのダウンロードは、第
2ダウンロードプログラムBによって高速に行なわれ
る。従って、第1ダウンロードプログラムCによって直
接にターゲットプログラムAをダウンロードする場合に
比べて、所要時間は短縮される。尚、ホストシステム(4
1)は例えばパーソナルコンピュータ等であって、キーボ
ード、ディスプレイ等の入出力装置を標準装備している
から、第2ダウンロードプログラムBはホストシステム
(41)にて容易に書き換えることが出来る。
【0007】
【発明の効果】本発明に係るダウンロード方法によれ
ば、ターゲットシステムの書換え不可能なメモリ内に設
定されている汎用的なダウンロードプログラムは書き換
えることなく、ホストシステムに設定されている高速ア
ルゴリズムによるダウンロードプログラムを書き換える
ことによって、容易にバージョンアップを図ることが出
来、これによってターゲットプログラムのダウンロード
の更なる高速化が可能となる。
【0008】
【実施例】実施例は本発明を説明するためのものであっ
て、特許請求の範囲に記載の発明を限定し、或は範囲を
減縮する様に解すべきではない。図2は、本発明に係る
ダウンロード方法を実施すべきホストシステム(41)とタ
ーゲットシステム(42)の構成を示し、夫々RS−232
C通信コネクター(44)、通信制御回路(45)、CPU(4
6)、ROM(47)及びRAM(48)からなる一般的なハード
ウエアを具えている。ホストシステム(41)とターゲット
システム(42)とはRS−232C通信ケーブル(43)によ
って相互に接続されている。
【0009】図3(a)の如くターゲットシステム(42)の
ROMには、RS−232C通信アルゴリズムからなる
第1ダウンロードプログラムCが登録されている。一
方、ホストシステム(41)のRAMには、後述の高速通信
アルゴリズムからなる第2ダウンロードプログラムB
と、ダウンロードの目的とするターゲットプログラムA
が登録されている。第1ダウンロードプログラムCにつ
いては周知のところであるので、説明を省略する。第2
ダウンロードプログラムBについては後述する。ダウン
ロードに際しては、先ず図3(b)の如く、第1ダウンロ
ードプログラムCを起動して、第2ダウンロードプログ
ラムBをホストシステム(41)からターゲットシステム(4
2)のRAMへダウンロードする。その後、図3(c)の如
くターゲットシステム(42)のRAMに登録されている第
2ダウンロードプログラムBを起動して、ターゲットプ
ログラムAをホストシステム(41)からターゲットシステ
ム(42)のRAMへダウンロードするのである。
【0010】ターゲットシステム(42)のROMに予め登
録されている第1ダウンロードプログラムのバージョン
アップにはROMの交換を必要とするが、ホストシステ
ム(41)のRAMに登録されている第2ダウンロードプロ
グラムは、ホストシステム(41)に接続したキーボード等
の操作によって容易に書き換えることが出来、バージョ
ンアップに対して迅速に対処出来る。従って、第1ダウ
ンロードプログラムを書き換えることなく、第2ダウン
ロードプログラムのバージョンアップのみによって、タ
ーゲットプログラムのダウンロードを随時、高速化して
ゆくことが可能である。
【0011】図1は上記ダウンロード方法の具体的な実
行手続きを示しており、第1ロード指令(31)が発せられ
ると、第1ダウンロードプログラムが起動して、RS−
232C通信アルゴリズムによる第2ダウンロードプロ
グラムのダウンロード(32)が実行される。次に第2ロー
ド指令(33)が発せられると、第2ダウンロードプログラ
ムが起動して、高速アルゴリズムによるターゲットプロ
グラムのダウンロード(34)が実行される。
【0012】以下、第2ダウンロードプログラムが採用
している高速データ通信方法を、パラレルデータを伝送
する第1実施例とシリアルデータを伝送する第2実施例
について説明する。
【0013】〔第1実施例〕図4は、高速データ通信
を採用する一対のコンピュータシステム(1)(2)の構
成例を示しており、各コンピュータシステムは夫々、C
PU(3)及びメモリ(4)からなるコンピュータ本体と所
定の通信プロトコルを実行する通信制御回路(5)とから
構成される。
【0014】両コンピュータシステム(1)(2)の通信制
御回路(5)(5)は4本の制御線と8ビットのデータバス
DTPORTを介して互いに連結されている。4本の制御線が
接続される端子は、主局宣言を表わす制御信号CLKOUT及
びSTSOUTを出力すべき2つの出力端子と、従局承諾を表
わす制御信号CLKIN及びSTSINが入力されるべき2つの入
力端子から構成される。通信制御回路(5)は1チップL
SIから形成され、図5に示す如くデータバスバッファ
(6)、リード/ライトロジック(7)、コントロールロジ
ック(8)及びデータポート(9)の4つのブロックから構
成される。データバスバッファ(6)は前記CPU(3)と
のインターフェースを司どるもので、リード/ライトロ
ジック(7)からのデータ方向制御信号及びENABLE信号に
より、CPUと内部バスとの間のデータ交換、データ保
持を行なうものであり、これによって通信制御回路(5)
とCPU(3)の非同期な動作を可能としている。リード
/ライトロジック(7)は、CPU(3)による制御の下で
CPUからのデータD0〜D7をデータポート(9)を経てデ
ータバスDTPORTへ送出し、或いは逆に取り込むことを目
的として、データバスバッファ(6)及びデータポート
(9)を制御するものである。データポート(9)は内部バ
スと外部機器とのデータ交換、データ保持を行なうもの
であり、必要に応じて信号のレベル変換等を行なう。
【0015】コントロールロジック(8)は、後述のアイ
ドル、同期及び伝送の3つのフェーズを管理制御するも
のであって、図6に示す様にフェーズコントロールユニ
ット(10)、カウンターユニット(11)及びバスコントロー
ルユニット(12)の3つのブロックから構成される。バス
コントロールユニット(12)は信号のレベル変換、4本の
制御信号線の制御及びサンプリングを行なうものであ
る。フェーズコントロールユニット(10)は前記各フェー
ズにおける通信制御、フェーズ間の移行制御のための一
連の手続(図18乃至図22参照)を実行するもので、必
要に応じてバスコントロールユニット(12)の制御、カウ
ンターユニット(11)の起動を行なう。カウンターユニッ
ト(11)は前記各フェーズのタイムアウト検知のための時
間監視を行なうものである。
【0016】伝送制御に際して形成される通信プロトコ
ルは図7(a)(b)に示す如く、アイドルフェーズ、同期
フェーズ、及び伝送フェーズの3つの基本フェーズで構
成される。アイドルフェーズは、自局の送信要求がない
場合に相手局からの受信要求を監視する状態である。同
期フェーズは、主局(送信側)と従局(受信側)の決定をす
ると共に、その後の伝送フェーズにてデータを確実に通
信するための主局、従局間のタイミング調整を行なう状
態であり、両局ともアイドルフェーズにある状態から主
局が従局に受信依頼を通知することによって開始する。
伝送フェーズは2局間で取り決めた個数のデータフレー
ムを送受信するための状態で、同期フェーズにて前記タ
イミング調整が完了(以下、同期確立という)した後に開
始する。
【0017】図8は、主局から従局へのデータ伝送(送
信)、従局から主局へのデータ伝送(受信)を行なう場合
のフェーズ遷移を示している。アイドルフェーズにて受
信要求が出されると受信同期フェーズへ遷移し、送信要
求が出されると送信同期フェーズへ遷移する。受信或い
は送信同期フェーズにて同期不良が発生するとアイドル
フェーズへ戻る。受信同期フェーズ或いは送信同期フェ
ーズで同期が確立すると、受信伝送フェーズ或いは送信
伝送フェーズへ遷移する。受信或いは送信伝送フェーズ
にて伝送が終了し、又はタイムアウトが発生するとアイ
ドルフェーズへ戻る。これらのフェーズ遷移を実現する
ための手続については後述する。以下、アイドルフェー
ズ、同期フェーズ及び伝送フェーズにおける各制御信号
の変化について説明する。
【0018】 アイドルフェーズ 図9中の1.の印で示す如く、自局は送信の意志がない場
合は制御信号CLKOUT及びSTSOUTをともに1に設定し、そ
の状態で外部からの基準クロックに同期したタイミング
で相手局からの制御信号CLKIN及びSTSINの状態を調査
し、両方とも0でなければ相手局からの受信要求もない
と判断し、アイドルフェーズを継続する。図中の2.の印
で示す如くCLKIN及びSTSINがともに0となったときは、
相手局からの受信要求の可能性があるため、受信同期フ
ェーズに遷移する。尚、図9にて括弧書きの制御信号は
相手局にとっての制御信号の種類を表わしており、以下
の説明及び他の図においても同様とする。又、自局から
の送信要求がある場合は、図10中の2.の印で示す如
く、CLKIN及びSTSINがともに1であることを前提に、CL
KOUT及びSTSOUTをともに0に設定する。但し、CLKIN及
びSTSINがともに1でない場合には、STSOUTはハイイン
ピーダンス状態を維持し(図示省略)、データポート上で
の信号衝突を回避する。
【0019】 同期フェーズ 図11中の1.の印で示す如く、従局(受信側)は受信状態
で制御信号(CLKIN)及び(STSIN)がともに0となるのを待
って、その確認応答として制御信号(CLKOUT)を1、(STS
OUT)を0とする。図中の2.の印で示す如く、主局(送信
側)は、CLKINが1であって且つSTSINが0に移行したと
き、受信側が伝送開始シーケンスを認識したとみなし
て、CLKOUTを1、STSOUTを0に設定する。一定時間内に
CLKINが1、STSINが0にならない場合はアイドルフェー
ズに遷移する。更に図中の3.の印で示すように、受信側
は、(CLKIN)が1、(STSIN)が0となるのを待って、伝送
フェーズ移行準備完了通知の意味で(CLKOUT)及び(STSOU
T)をともに1に設定する。一定時間内に上記の状態にな
らず、或いは他の状態を検出した場合はアイドルフェー
ズへ遷移する。尚、両局が同時に送信を開始せんとして
コンテンションが発生し、タイムアウトとしてアイドル
フェーズへ移行した場合は、両局が同相同周期の基準ク
ロックを使用するわけではないので、再度同期フェーズ
を実行することによってコンテンションは解消される。
【0020】上記同期フェーズは、4つの制御信号CLKO
UT、STSOUT、CLKIN及びSTSINの状態変化によるパターン
マッチングとして捉えることが出来、所定のパターンマ
ッチングが得られたとき、同期が確立することになる。
又、4つの信号線のパターンには特別な意味が付与され
ている。即ち、図14及び図15に示す様にの時点
(アイドルフェーズ)からの時点(同期フェーズ)への移
行(第1ステップ)において、CLKOUT及びSTSOUTを1から
0に変化させることによって、主局宣言コマンドが形成
され、一方の局が主局宣言を為したことが表わされる。
次に、の時点からの時点への移行(第2ステップ)に
おいて、(CLKOUT)を1に維持したまま、(STSOUT)を1か
ら0へ変化させることによって、従局承諾ステータスが
形成され、従局の承諾を表わす。更にの時点からの
時点への移行(第3ステップ)において、STSOUTを0に維
持したまま、CLKOUTを0から1へ変化させることによっ
て、送信開始要求コマンドが形成され、主局が送信開始
を要求したことが表わされる。更に又、の時点から
の時点への移行(第4ステップ)において、(CLKOUT)を1
に維持したまま、(STSOUT)を0から1に変化させること
によって、従局準備完了ステータスが形成され、従局の
受信準備完了(同期確立)を表わすのである。
【0021】前記コマンド及びステータスは、夫々2つ
の制御信号から形成されているから、制御線の電気特性
によってスレッショルドレベルに達するまでの時間に差
が生じた場合にも、誤認による事故は効果的に防止され
る。又、主局宣言コマンド及び従局承諾ステータスの
らず、送信開始要求コマンド及び受信準備完了ステー
タスの形成によって同期確立が達成されているから、コ
ンテンションが発生した場合にも誤認によるデータ伝送
は確実に防止されることになる。尚、同期フェーズにお
ける4つの制御信号の同期パターンとしては、図14及
び図15に示すものを含めて原理的には36種類あり得
るが、初期条件値及び終了条件値を考慮し、更に後述の
伝送フェーズにおいて出現する可能性のないパターンを
選定する必要がある。この条件を満たすパターンとして
は、図14及び図15に示すもの以外に、図16及び図
17に示すパターンが採用可能である。
【0022】 伝送フェーズ データの伝送は図12に示す如く主局(送信側)が送出す
る制御信号CLKOUTと従局(受信側)が送出する制御信号CL
KINのハンドシェイクに同期して行なわれる。同期フェ
ーズを正常に通過して、制御信号CLKIN及びSTSINがとも
に1となって伝送開始条件が整うと、図中の1.に示す様
に、送信側はCLKOUTを0に設定すると共に、DTPORTに該
当ビットを出力する。受信側は同図の2.に示す様に(CLK
IN)が0となるのを待って、(DTPORT)から該当ビットを
取り出し、(CLKOUT)を0に設定する。送信側は、3.に示
す様にCLKINが0となるのを待って、CLKOUTを1に設定
すると共に、DTPORTに該当ビットを出力する。受信側
は、4.に示す様に(CLKIN)が1となるのを待って、(DTPO
RT)から該当ビットを取り出し、(CLKOUT)を1に設定す
る。以上のシーケンスを繰返すことによって次々とデー
タが伝送されるのである。この過程で、送信側は、5.に
示す様にSTSINが0に変化したとき、送信アボートとす
る。受信側は、6.に示す様に(STSIN)が1になったと
き、相手の送信完了とみなす。
【0023】図13は、上記のアイドルフェーズから同
期フェーズを経て、主局から従局への伝送フェーズへ遷
移し、更に同期フェーズを経て従局から主局への伝送フ
ェーズへ至る一連のシーケンスを示している。図示の如
く、制御信号の状態変化の僅か2周期で同期が確立し、
その後の伝送フェーズへの移行は淀みなく行なわれ、然
も伝送フェーズにおけるデータ伝送は制御信号の状態変
化周期と同一の周期で行なわれており、極めて高速のデ
ータ伝送が実現がされている。
【0024】以下、図19乃至図23のフローチャート
に沿って図6のフェーズコントロールユニット(10)に登
録されている手続について説明する。図18に示す様に
アイドルフェーズでは、CPUからの信号が送信要求か
否か判断(15)し、YESであれば送信同期フェーズへ遷
移し、NOの場合は、CLKOUT及びSTSOUTがともに0か否
か判断(16)する。NOの場合は前記判断(15)に戻り、Y
ESの場合は受信同期フェーズへ遷移する。送信同期フ
ェーズにおいては、図19に示す様にステート監視タイ
マーをスタートした後、該タイマーのタイムアップを監
視しつつ、CLKIN及びSTSINがともに1であるか否かを判
断(17)し、YESの場合は、CLKOUT及びSTSOUTをともに
0に設定する。その後、ステート監視タイマーによるタ
イムアップを監視しつつ、CLKINが1でSTSINが0である
か否かを判断(18)し、YESの場合はCLKOUTを1、STSO
UTを0に設定する。更にステート監視タイマーによるタ
イムアップを監視しつつ、CLKIN、STSINともに1か否か
を判断(19)し、YESの場合は送信伝送フェーズへ移行
する。
【0025】一方、受信同期フェーズに於いては、図2
0に示す如くステート監視タイマーによるタイムアップ
を監視しつつ、(CLKIN)、(STSIN)ともに0か否かを判断
(20)し、YESの場合は(CLKOUT)を1、(STSOUT)を0と
する。次にステート監視タイマーによるタイムアップを
監視しつつ、(CLKIN)が1で(STSIN)が0か否かを判断(2
1)し、YESの場合は(CLKOUT)、(STSOUT)をともに1と
した後、受信伝送フェーズへ遷移する。
【0026】図21の如く送信伝送フェーズ1では、ス
テート監視タイマーによるタイムアップを監視しつつ、
CLKIN、STSINがともに1であるか否かを判断(22)し、Y
ESの場合はデータ送出後、CLKOUT、STSOUTを0に設定
する。その後、送信伝送フェーズ2では、タイムアップ
監視の下、CLKINが0、STSINが1か否かを判断(23)し、
YESの場合はデータ送出後、CLKOUTを1、STSOUTを0
に設定した後、タイムアップ監視の下における前記判断
(22)に戻る。
【0027】一方、受信伝送フェーズ1では図22の如
く、タイムアップ監視の下、(CLKIN)、(STSIN)がともに
0であるか否かを判断(24)し、YESの場合はデータ取
込み後、(CLKOUT)を0、(STSOUT)を1に設定する。その
後、受信伝送フェーズ2では、タイムアップ監視の下、
(CLKIN)が1、(STSIN)が0か否かを判断(25)し、YES
の場合はデータ取込み後、(CLKOUT)、(STSOUT)をともに
1に設定した後、タイムアップ監視の下における前記判
断(24)に戻る。以上の手続によって図8に示すフェーズ
遷移及び各フェーズにおける動作が実現されることにな
る。
【0028】〔第2実施例〕本実施例は、図23に示す
如く一対の通信制御回路(50)(50)を連結する4本の制御
信号線CLKOUT、CLKIN、STSOUT及びSTSINによる同期確立
の後、1本の信号線STSOUT(STSIN)をデータ線として利
用して、16ビットを1フレームとするシリアルデータの
伝送を行なうものである。尚、本実施例では、前記第1
実施例とは信号状態値"1"と"0"の論理関係が逆に設定
されている。ハードウエアの構成は第1実施例と略同一
であるが、シリアル伝送であるから、図5に示すデータ
ポート(9)は不要である。アイドルフェーズ及び同期フ
ェーズは、論理関係が逆であることを除いて前記第1実
施例における図9、図10及び図11に示すシーケンス
と全く同一のシーケンスが実行される。
【0029】例えば同期フェーズでは図24に示す如
く、送信側がCLKOUT及びSTSOUTを0に設定した後、図中
の1.に示す様にCKLIN及びSTSINがともに0であるこを確
認して、CLKOUT及びSTSOUTをともに1に設定する。次に
受信側は(CLKIN)及び(STSIN)がともに1となるのを待っ
て、図中2.の様に確認応答として(CLKOUT)及び(STSOUT)
を1に設定する。その後、送信側は、CLKIN及びSTSINが
とも1に移行したとき、受信側が伝送開始シーケンスを
認識したとみなし、CLKOUT及びSTSOUTを1に設定する。
一定時間経過しても変化がなければ回線断とみなす。
又、CLKIN及びSTSINがともに1とならず、他の状態とな
った場合はプロトコルエラーであると判断して、アイド
ルフェーズに移行する。更に、受信側は、(CLKIN)が
0、(STSIN)が1となるのを待って、伝送フェーズ移行
準備完了通知の意味で(CLKOUT)、(STSOUT)をともに0に
設定するのである。
【0030】データ伝送フェーズでは第1実施例とは異
なるシーケンスが実行される。ビット伝送は、図25に
示す如く送信側が送出するCLKOUTと受信側が送出するCL
KINのハンドシェイクに同期して行なわれ、偶数ビット
はCLKOUTの立上りに、奇数ビットは立下りに同期して転
送される。CLKIN、STSINがともに0となって伝送開始条
件が整うと、送信側は、CLKINが0となるのを待って、C
LKOUTを1に設定すると共に、STSOUTに該当ビットを出
力する。受信側は(CLKIN)が1となるのを待って、(STSI
N)から該当ビットを取り出し、(CLKOUT)を1に設定す
る。次に送信側はCLKINが1となるのを待って、CLKOUT
を0に設定すると共に、STSOUTに該当ビットを出力す
る。更に受信側は、(CLKIN)が0となるのを待って、(ST
SIN)から該当ビットを取り出し、(CLKOUT)を0に設定す
る。受信側の信号(STSOUT)は1フレームの受信開始時点
で1に設定し、受信終了で0に設定する。
【0031】図26は、上記のシーケンスに従ってアイ
ドルフェーズから同期フェーズを経て伝送フェーズへ至
り、更に同期フェーズへ遷移している信号例を示してい
る。前記第1実施例と同様に、制御信号の僅か2周期で
同期が確立し、その後の伝送フェーズへの移行は淀みな
く行なわれ、然も伝送フェーズにおけるデータ伝送は、
制御信号の状態変化周期と同一の周期で行なわれ、極め
て高速(例えば60Kbps)のデータ伝送が実現がされてい
る。
【0032】本実施例において前記フェーズコントロー
ルユニット(10)に登録されている手続は、同期フェーズ
では図19及び図20の示すものと同じである。以下、
図27及び図28に沿って伝送フェーズにおける手続に
ついて説明する。図27に示す様に送信伝送フェーズ1
では、ステート監視タイマーによるタイムアップを監視
しつつ、CLKIN、STSINがともに1であるか否かを判断(2
6)し、YESの場合はSTSOUTにデータ送出後、CLKOUTを
0に設定する。その後、送信伝送フェーズ2では、タイ
ムアップ監視の下、CLKINが0、STSINが1か否かを判断
(27)し、YESの場合はSTSOUTにデータを送出し、CLKO
UTを10に設定した後、タイムアップ監視の下における
前記判断(26)に戻る。
【0033】一方、受信伝送フェーズ1では図28の如
く、タイムアップ監視の下、(CLKIN)が0であるか否か
を判断(28)し、YESの場合は(STSOUT)からデータを取
り込んだ後、(CLKOUT)を0に設定する。その後、受信伝
送フェーズ2では、タイムアップ監視の下、(CLKIN)が
1か否かを判断(29)し、YESの場合は(STSOUT)からデ
ータを取り込み、(CLKOUT)を1に設定した後、タイムア
ップ監視の下における前記判断(28)に戻る。以上の手続
の実行によって図8に示すフェーズ遷移、前述の各フェ
ーズにおけるデータ通信が実現されるのである。尚、第
1実施例と同様に同期フェーズの信号パターンは伝送フ
ェーズにおいて発生することはなく、従ってデータ伝送
中に誤動作を起こすことはない。
【0034】上記データ通信方法に於いては、主局宣言
から従局承諾、主局の送信開始要求を経て従局の受信準
備完了に至るまでの一連のシーケンスが極めて単純であ
るから、そのシーケンスの実行時間が従来に比べて大き
く短縮されるばかりでなく、シーケンスの実行を論理回
路で実現する場合、回路構成が簡易となる。又、データ
伝送の際に2エッジハンドシェイクを採用することによ
って、制御信号の周期とデータの伝送周期を同一として
いるから、高速のデータ伝送が可能である。
【0035】従って、上記データ通信方法に従った第2
ダウンロードプログラムは極めて簡易で、その通信速度
は第1ダウンロードプログラムよりも遥かに高速であ
る。これによってターゲットプログラムは短時間でダウ
ンロードされ、第1ダウンロードプログラムによる第2
ダウンロードプログラムのロード時間を加えても、図2
9に示す従来方法よりも短時間でダウンロードが完了す
ることになる。
【0036】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。例えば第1ダウンロードの方法としはセ
ントロニクスやRS−422等を採用出来、更に第2ダ
ウンロードプログラムとしては、データ圧縮方法等、周
知の高速通信アルゴリズムを採用出来る。
【図面の簡単な説明】
【図1】本発明に係るダウンロード方法の手順を示すフ
ローチャートである。
【図2】本発明に係るダウンロード方法を実施すべきホ
ストシステム及びターゲットシステムの構成を示すブロ
ック図である。
【図3】本発明に係るダウンロード方法を説明する図で
ある。
【図4】高速データ通信方法を実施すべき機器構成を示
すブロック図である。
【図5】通信制御回路の構成を示すブロック図である。
【図6】コントロールロジックの回路構成を示すブロッ
ク図である。
【図7】フェーズの移行を示すタイムチャートである。
【図8】各フェーズ間の遷移図である。
【図9】アイドルフェーズにおける信号の変化を示すタ
イムチャートである。
【図10】アイドルフェーズにおける信号の変化を示す
他のタイムチャートである。
【図11】同期フェーズにおける信号の変化を示すタイ
ムチャートである。
【図12】伝送フェーズにおける信号の変化を示すタイ
ムチャートである。
【図13】アイドルフェーズから伝送フェーズへ至る信
号の変化を示すタイムチャートである。
【図14】同期フェーズにおける信号の状態値の変化を
示すタイムチャートである。
【図15】同上の変化を表わす図表である。
【図16】図14に対応する他の状態値変化例を示すタ
イムチャートである。
【図17】同上の変化例を表わす図表である。
【図18】アイドルフェーズにおける動作を表わすフロ
ーチャートである。
【図19】送信同期フェーズにおける動作を表わすフロ
ーチャートである。
【図20】受信同期フェーズにおける動作を表わすフロ
ーチャートである。
【図21】送信伝送フェーズにおける動作を表わすフロ
ーチャートである。
【図22】受信伝送フェーズにおける動作を表わすフロ
ーチャートである。
【図23】シリアル伝送の場合の信号線の構成を説明す
るブロック図である。
【図24】同期フェーズにおける信号の変化を示すタイ
ムチャートである。
【図25】伝送フェーズにおける信号の変化を示すタイ
ムチャートである。
【図26】アイドルフェーズから伝送フェーズへ至る信
号の変化を示すタイムチャートである。
【図27】送信伝送フェーズにおける動作を示すフロー
チャートである。
【図28】受信伝送フェーズにおける動作を示すフロー
チャートである。
【図29】従来のダウンロード方法を説明する図であ
る。
【符号の説明】
(41) ホストシステム (42) ターゲットシステム (43) RS−232C通信ケーブル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−78253(JP,A) 特開 昭63−12056(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 9/445 G06F 13/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 書換え可能なメモリ及び書換え不可能な
    メモリを具え、前記書換え不可能なメモリ内に汎用的な
    アルゴリズムからなる第1ダウンロードプログラムが設
    定されたターゲットシステム(42)と、前記第1ダウンロ
    ードプログラムよりも高速通信が可能なアルゴリズムか
    らなる第2ダウンロードプログラム、及びダウンロード
    の目的とするターゲットプログラムが設定されたホスト
    システム(41)とを通信ケーブルを介して接続し、前記
    ストシステム(41)から前記ターゲットシステム(42)へ
    ターゲットプログラムのダウンロードを行なうダウン
    ロード方法において、前記 第1ダウンロードプログラムによって前記第2ダウ
    ンロードプログラムを前記ホストシステム(41)から前記
    ターゲットシステム(42)の前記書換え可能なメモリ内へ
    ダウンロードした後、前記第2ダウンロードプログラム
    によって前記ターゲットプログラムを前記ホストシステ
    ム(41)から前記ターゲットシステム(42)へダウンロード
    することを特徴とするダウンロード方法
  2. 【請求項2】 前記第2ダウンロードプログラムは、伝
    送フェーズにおけるデータ伝送を制御信号の状態変化周
    期と同一の周期で行なう請求項1に記載のダウンロード
    方法
  3. 【請求項3】 前記伝送フェーズにおけるデータ伝送
    は、同期フェーズ完了時の制御信号の状態を初期状態と
    してデータ伝送を開始すると共に、前記ホストシステム
    (41)から前記ターゲットシステム(42)への制御信号CL
    KOUTを一定周期で状態変化させつつ、前記制御信号
    CLKOUTの状態変化を前提として前記ターゲットシ
    ステム(42)から前記ホストシステム(41)への制御信号C
    LKINを状態変化させて、前記制御信号CLKINの
    状態変化と同期してデータ伝送を継続する請求項2に記
    載のダウンロード方法
JP08816691A 1991-04-19 1991-04-19 ダウンロード方法 Expired - Lifetime JP3361107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08816691A JP3361107B2 (ja) 1991-04-19 1991-04-19 ダウンロード方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08816691A JP3361107B2 (ja) 1991-04-19 1991-04-19 ダウンロード方法

Publications (2)

Publication Number Publication Date
JPH05134876A JPH05134876A (ja) 1993-06-01
JP3361107B2 true JP3361107B2 (ja) 2003-01-07

Family

ID=13935339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08816691A Expired - Lifetime JP3361107B2 (ja) 1991-04-19 1991-04-19 ダウンロード方法

Country Status (1)

Country Link
JP (1) JP3361107B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308325B1 (en) 1996-04-09 2001-10-23 International Business Machines Corporation Apparatus and method for downloading data to electronic device
US6275911B1 (en) 1996-09-20 2001-08-14 Denso Corporation Memory writing device for an electronic device
JP2001188686A (ja) * 1999-10-22 2001-07-10 Sony Corp データ書換装置、制御方法および記録媒体

Also Published As

Publication number Publication date
JPH05134876A (ja) 1993-06-01

Similar Documents

Publication Publication Date Title
JP2863653B2 (ja) 通信装置内蔵マイクロコンピュータ
US5019966A (en) Dual processors using busy signal for controlling transfer for predetermined length data when receiving processor is processing previously received data
EP1237090A1 (en) Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface
KR100614638B1 (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법
JPH06324977A (ja) データ転送方法
JPH08202469A (ja) ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
US5884044A (en) Dedicated DDC integrable multimode communications cell
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
US6625163B1 (en) Collision detection on a differential bus
JP3361107B2 (ja) ダウンロード方法
US6493351B1 (en) Collision detection on a differential bus
CN116126771A (zh) 一种两线spi的通信系统及方法
CN113282532B (zh) 一种通信装置、通信装置的通信方法和电子设备
CN112817895B (zh) 一种基于gpio的通信方法
JP2008135840A (ja) 通信システム及び電子制御装置
US20020052998A1 (en) Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method
JP5926583B2 (ja) 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置
US5457781A (en) System having main unit for shutting off clocks to memory upon completion of writing data into memory and information supervising unit to read the data
US20030053573A1 (en) Microcontroller having a transmission-bus-interface
US5894570A (en) System for initializing a self-timed link
CN115422117A (zh) 一种低成本芯片间可靠通讯方法
JPH0720160B2 (ja) データ通信方式
JPH05292154A (ja) ネットワーク通信方式
JP2743780B2 (ja) 分散処理装置
JP2001043181A (ja) マイクロコンピュータ間の通信方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9