JP2524577B2 - 同期多重変換装置 - Google Patents

同期多重変換装置

Info

Publication number
JP2524577B2
JP2524577B2 JP60196830A JP19683085A JP2524577B2 JP 2524577 B2 JP2524577 B2 JP 2524577B2 JP 60196830 A JP60196830 A JP 60196830A JP 19683085 A JP19683085 A JP 19683085A JP 2524577 B2 JP2524577 B2 JP 2524577B2
Authority
JP
Japan
Prior art keywords
line
unit
transmission line
board
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60196830A
Other languages
English (en)
Other versions
JPS6257331A (ja
Inventor
雅幸 大濱
邦治 広瀬
陽一 伊藤
洗悦 阿部
紀之 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60196830A priority Critical patent/JP2524577B2/ja
Publication of JPS6257331A publication Critical patent/JPS6257331A/ja
Application granted granted Critical
Publication of JP2524577B2 publication Critical patent/JP2524577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、時分割交換機や各種データ信号源からのデ
ィジタル信号を経済的かつ効率的に伝送路へ送出し又は
その逆を行う同期多重変換装置に関するものである。
(従来の技術) 従来、このような分野の技術としては、寺西 他著
「ディジタル網の伝送施設設計」((社)電気通信協
会,P181〜188)や、中浜 他著「市外系ディジタル同期
端局方式」(日本電信電話公社施設局編『施設』第33巻
第11号,P95〜106)に記載されているものがある。以
下、これらに従って説明する。
ディジタル伝送路網においては、従来、アナログ伝送
路網において実施されていた配分架による空間的回線設
定に代って、ディジタル多重レベル上のタイムスロット
入替により時間的に回線設定を行うことが可能となり、
前記文献に開示されるような同期多重変換装置が実用に
供されている。
同期多重変換装置は、1.544Mb/s又は6.312Mb/sのディ
ジタル伝送路を終端し、6チャネル(回線設定単位)単
位の回線設定を行い、同単位にて回線終端され、2.048M
b/s又は8.192Mb/sの局内インタフェースによりディジタ
ル交換機又は各種信号源に接続される。
同期多重変換装置の回線設定機能は、データ列の時間
及び空間のタイムスロット占有位置を入替える回線設定
回路(TSI:Time Slot Int−erchanger)により実現さ
れ、このタイムスロット入替え順序を外部より制御でき
る構成とすることにより半固定時間スイッチが実現され
る。
同期多重変換装置が収容するディジタル伝送路は、1.
544Mb/s1次群伝送路及び6.312Mb/s2次群伝送路であり、
各伝送路インタフェースのチャネル容量は64Kb/sの電話
チャネル換算にてそれぞれ24チャネル及び96チャネルで
ある。一方、交換機とのインタフェースは2.048Mb/s又
は8.192Mb/sの局内インタフェースにより行われ、各局
内インタフェースのチャネル容量はそれぞれ30チャネル
又は120チャネルとなっている。
こうした伝送路及び局内のインタフェース条件によ
り、同期多重変換装置においては、前述した伝送路終端
機能、回線設定機能、回線終端機能、局内インタフェー
ス機能に加えて、各インタフェースの信号速度、チャネ
ル容量の変換を行う多重変換機能が必要である。
次に、従来の同期多重変換装置について説明する。以
降、説明の繁雑化を防ぐために、伝送路インタフェース
を6.312Mb/s2次群インタフェース、局内インタフェース
を8.192Mb/s局内インタフェースにしぼることとする
が、本発明の適用は、他の伝送路インタフェース、局内
インタフェースが収容されている場合にも同様に可能で
あることはいうまでもない。
第2図は従来の同期多重変換装置の構成を示すもの
で、大きく分けて、基本装置(基本架)1と接続装置
(接続架)2との2種類の装置で構成されている。基本
装置1は、第3図に示すように同期多重変換装置に要求
される機能を実行する部分、即ち2次群伝送路(6.312M
b/s)の伝送路終端機能部3、複数の情報源からの信号
を多重又は逆動作の分離を行う多重変換機能部4、複数
の情報源からの信号とそれらが目的とする対地への接続
を行う回線設定機能部5、回線単位の各種警報を検出及
び各情報源に対し回線の状態通知を行う回線終端機能部
6、並びにディジタル交換機等の信号源に接続するため
の局内インタフェース機能部7等を有している。
この基本装置1の1架当たりの回線収容数は、64Kb/s
の電話チャネル換算で960チャネルであり、収容伝送路
数に換算すると2次群伝送路(6.312Mb/s)で10本であ
り、局内インタフェース数は8.192Mb/sインタフェース
で8本(1本当たり120チャネル収容可能)である。
しかしながら、同期多重変換装置に収容する回線が96
0チャネル以上である場合は複数の基本装置1に収容さ
れるが、回線の完全線群化を図るために複数の基本装置
1間にまたがって回線の接続を行う必要がある。従っ
て、基本装置1では接続装置インタフェース機能部8を
有し、接続装置2を介して複数の基本装置1間の渡り接
続を行っている。この接続装置2は8架の基本装置1を
接続することが可能で、960チャネル×8=7680チャネ
ルの完全線群を構成できる。
なお、1架の基本装置1及び接続装置2は、共に標準
きゃう体鉄架(520mm(W)×2750mm(H)×225
(D))で構成されている。
(発明が解決しようとする問題点) しかしながら、前記構成の装置では、基本装置1の1
架当たりの回線収容数が最大960チャネルと小さく、し
かも既存の装置内での回線の増設ができなかったため、
回線を960チャネル以上に増設する、例えば1920チャネ
ルの回線を収容するためには2架の基本装置1と1架の
接続装置2の合計3架必要となり、また、3840チャネル
の回線を収容するためには合計5架必要となり、その
分、占有フロアスペースが増大するという問題があっ
た。また、TST構成であるために回線の接続遅延時間が
大きくなるという問題があった。
本発明は前述した回線の増設に伴う占有フロアスペー
ス増大等の問題を除去し、回線(伝送路)の増設が容易
で、装置構成をフレキシブルに構成でき、しかも接続遅
延時間を小さくなし得る同期多重変換装置を提供するこ
とを目的とする。
(問題点を解決するための手段) 本発明では前記問題点を解決するため、ディジタル伝
送路を終端する伝送路終端機能及び伝送路からの信号を
多重し回線からの複数の情報源からの信号を逆動作の分
離を行う多重変換機能を備えた伝送路終端部と、前記複
数の情報源からの信号と伝送路からの信号をそれらが目
的とする対地への接続行う回線設定機能を備えた回線設
定部と、回線単位の各種警報を検出並びに各情報源に対
し回線の状態通知を行なう回線終端機能及びディジタル
交換機等の信号源に接続するための局内インタフェース
機能を備えた回線終端部とを有し、ディジタル伝送路網
の回線終端及び回線設定を行う同期多重変換装置におい
て、1本の伝送路の容量に対応した伝送路終端機能を実
行する回路として1枚の基盤上に構成された伝送路イン
タフェイス盤を用い、該伝送路インタフェイス盤を複数
枚、多重変換機能を実行する伝送路終端共通盤と組み合
わせて伝送路終端ユニットを構成し、該伝送路終端ユニ
ットを複数個組み合わせて伝送路終端部を構成し、1本
の回線の容量に対応した回線終端機能及び局内インタフ
ェイス機能を実行する回路として1枚の基盤上に構成さ
れた局内インタフェイス盤を用い、該局内インタフェイ
ス盤を複数枚、回線終端共通盤と組み合わせて回線終端
ユニットを構成し、該回線終端ユニットを複数個組み合
わせて回線終端部を構成し、前記伝送路終端部から回線
終端部への回線設定機能を実行する回路として、少なく
とも伝送路終端部全体に対応した容量を有するデータメ
モリ盤を少なくとも回線終端部内に実装されている回線
終端ユニットの数に対応した枚数だけ有し、全ての伝送
路終端ユニットからの信号を各データメモリ盤に書込む
とともに各データメモリ盤に書込まれた信号のうちの任
意の信号を各回線終端ユニットにそれぞれ読出す第1の
回線設定ユニットを用い、また、前記回線終端部から伝
送路終端部から回線終端部への回線設定機能を実行する
回路として、少なくとも回線終端部全体に対応した容量
を有するデータメモリ盤を少なくとも伝送路終端部内に
実装されている伝送路終端ユニットの数に対応した枚数
だけ有し、全ての回線終端ユニットからの信号を各デー
タメモリ盤に書込むとともに各データメモリ盤に書込ま
れた信号のうちの任意の信号を各伝送路終端ユニットに
それぞれ読出す第2の回線設定ユニットを用い、該第1
及び第2の回線設定ユニットから回線設定部を構成した
同期多重変換装置を提案する。
(作用) 本発明によれば、1本の伝送路の容量に対応した伝送
路終端機能を実行する回路並びに1本の回線の容量に対
応した回線終端機能及び局内インタフェース機能を実行
する回路をそれぞれ、1枚の基板上に構成された伝送路
インタフェース盤並びに局内インタフェース盤で構成し
たため、伝送路又は回線の数に応じた増設が可能であ
り、伝送路や回線の数に応じた装置構成とすることがで
き、また、回線設定部を1段構成のデータメモリ盤から
なる第1及び第2のユニットで構成したため、接続遅延
時間が短くなり、また、該1段構成のデータメモリ盤に
対して伝送路又は回線からの信号を並列的に書込むよう
になしているため、低速で消費電力の少ないメモリが使
用可能となる。
(実施例) 第1図は本発明の同期多重変換装置の一実施例を示す
ブロック図であって、ディジタルシステム実装架(片面
配置架520mm(W)×2750mm(H)×450mm(D))1架
で収容回線数3840チャネルの同期多重変換装置を構成す
る。
装置構成は同期多重変換装置の機能を大きく3つの区
分、即ち伝送路終端部9、回線設定部10、回線終端部11
に分割しており、それぞれ実装容量は1架の約1/3程度
を占めている。
伝送路終端部9は、5個の伝送路終端ユニット12−1
〜12−5から構成され、各ユニットでは8本の6.3Mb/s2
次群伝送路、即ち96チャネル×8=768チャネルの回線
が終端でき、5個のユニットで8×5=40本の6.3Mb/s2
次群伝送路が終端できることになる。
また、回線終端部11は、4個の回線終端ユニット13−
1〜13−4から構成され、各ユニットでは120チャネル
×8=960チャネルの回線が終端でき、4個のユニット
で8×4=32本の8M局内インタフェースとして交換機及
びその他の信号源とインタフェースできる。
回線設定部10は、第1及び第2の回線設定ユニット14
−1及び14−2から構成され、それぞれ伝送路に対して
R方向(受信方向)及びS方向(送信方向)に使用され
る。各ユニットは3840チャネル+960チャネル分の回線
設定(TSI)機能を、後述する並列展開形式のT1段スイ
ッチで構成している。
また、完全線群回線容量が3840チャネルでは小さい場
合に回線設定機能を拡張するため、接続装置インタフェ
ース部15−1及び15−2をそれぞれR方向及びS方向に
有し、それぞれ3840チャネル+960チャネルのうちの任
意の960チャネルが前述した接続装置2とインタフェー
スできる。
この接続装置2とのインタフェース条件は論理的、物
理的に交換機等の各種信号源とのインタフェース条件に
合わし、後述する様々な適用形態を可能としている。
第4図は伝送路終端ユニット12−1〜12−5のうちの
1ユニットの構成を示す。1ユニットは1枚の基板(28
0mm(W)×200mm(H))上に構成された伝送路インタ
フェース盤16を#1〜#8の8枚有し、各基板は1本の
伝送路の容量に対応した伝送路終端機能を備え、6.3Mb/
s2次群伝送路信号17を8Mb/sシリアル信号18に変換し、
伝送路終端共通盤19に送っている。伝送路終端共通盤19
においては、8枚の伝送路インタフェース盤16から送ら
れてくる8Mb/sシリアル信号に対し、シリアル/パラレ
ル変換を行い、オクテットパラレル信号として回線設定
部10へ送ってくる。なお、#1〜#8の各伝送路インタ
フェース盤16にはフレーム同期回路、伝送路遅延変動吸
収回路、速度変換回路等がLSI化及びファームウェア化
されている。
従って、伝送路終端ユニット12−1〜12−5の1ユニ
ットでは96チャネル(6.3Mb/s2次群伝送路回線容量)×
8=768チャネルの回線を終端することになる。また、
各ユニット単位に設けられた電源20によりユニット内に
必要な電源を供給する構成になっている。
第5図はR方向の回線設定ユニット14−1における並
列展開形式のT1段スイッチ構成を示す。R方向ユニット
は、回線設定を行うメモリ部として、伝送路終端部9全
体及び接続装置インタフェース部15−1に対応した容量
分、即ち3840チャネル+960チャネル分の信号をそれぞ
れ蓄わえられるデータメモリ盤21を#1〜#6までの6
枚備えている。
伝送路終端部9の伝送路終端ユニット12−1〜12−5
がそれぞれ送られてくる768チャネルのオクテットパラ
レル信号22−1〜22−5と、接続装置インタフェース部
15−1から送られてくる960チャネルのオクテットパラ
レル信号23とが#1〜#6の各データメモリ盤21に並列
に分配され、#1〜#6の各データメモリ盤21では3840
チャネル+960チャネル分の信号を全てシーケンシャル
に書込む。
各テータメモリ盤21のうちの#1〜#4は回線終端部
11の各ユニット13−1〜13−4にそれぞれ対応した出力
を作成するためのものであり、また、#5は接続装置イ
ンタフェース部15−1に対応した出力を作成するための
ものである。また、#6のデータメモリ盤21は予備用の
ものであり、#1〜#5のデータメモリ盤21のうちのい
ずれかが障害となった場合、切替えて使用される。
#1〜#4の各データメモリ盤21に書込まれた3840チ
ャネル+960チャネル分の信号は、該#1〜#4の各デ
ータメモリ盤21に対して個別情報となっている読出し制
御情報、いいかえれば回線終端部11の各回線終端ユニッ
ト13−1〜13−4に対して個別情報となっている読出し
制御情報24に従って、そのうちの任意の960チャネル分
の信号のみがランダムに読出され、960チャネルのオク
テットパラレル信号25−1〜25−4として、それぞれ回
線終端部11の各回線終端ユニット13−1〜13−4へ送ら
れる。また、#5のデータメモリ盤21に書込まれた3840
チャネル+960チャネル分の信号は、該#5のデータメ
モリ盤21に対して個別情報となっている読出し制御情
報、いいかえれば接続装置インタフェース部15−1に対
して個別情報となっている読出し制御情報24に従って、
そのうちの任意の960チャネル分の信号のみがランダム
に読出され、960チャネルのオクテットパラレル信号と
して、接続装置インタフェース部15−1へ送られる。
従って、#1〜#5の各データメモリ盤21が3840チャ
ネル+960チャネルの信号のうちの任意の960チャネルを
読出すため、5枚のデータメモリ盤21で3840チャネル+
960チャネルの完全線群化が実現できる。
前記説明はR方向の回線設定ユニット14−1について
であるが、S方向の回線設定ユニット14−2についても
同様である。但し、データメモリ盤から読出されるチャ
ネル数は、伝送路終端部9の各伝送路終端ユニットとイ
ンタフェースするものについてはそれぞれ768チャネル
であり、接続装置インタフェース部15−2へのそれは96
0チャネルである。なお、R方向の回線設定ユニット14
−1及びS方向の回線設定ユニット14−2とも、予備を
含めて7枚のデータメモリ盤で構成できることは容易に
煩維できる。
また、伝送路から受けた信号を局落ちしないで別の伝
送路へ送出する接続回線構成も、第1図に示すようにR
方向の回線設定ユニット14−1からS方向の回線設定ユ
ニット14−2への接続線26を設けることで容易に実現で
きる。これはR方向の回線設定ユニット14−1で回線終
端部11へ送出する信号(4本の8Mb/sオクテットパラレ
ル信号25−1〜25−4)を分岐し、新たなデータメモリ
盤に全て書込み、R方向,S方向信号列で必要な遅延を与
え、S方向の回線設定ユニット14−2に送ればよい。こ
のような技術は当業者であれば容易に類推できるもので
ある。
更にこの回線設定ユニット14−1,14−2は同一の筐
体、バックワイヤリングボード、電源等が使用できる構
成となる。
第6図は回線終端ユニット13−1〜13−4のうちの1
ユニットの構成を示す。1ユニットは電気伝送路終端共
通盤19とほぼ同様な回線終端共通盤27と、1枚の基板
(280mm(W)×200mm(H))上に構成された局内イン
タフェース盤28を#1〜#8の8枚有し、各基板は1本
の回線の容量に対応した回線終端機能及び局内インタフ
ェース機能を備えている。この#1〜#8の各局内イン
タフェース盤28には、ハンドリンググループ(HG)単位
(6チャネル単位)の回線終端回路、8M局内インタフェ
ース回路、フレーム同期回路、遅延吸収回路等がLSI化
及びファームウェア化されている。
前記回線設定部10中の一のデータメモリ盤においてタ
イムスロット変換された960チャネルの8Mb/sオクテット
パラレル信号29が回線終端共通盤27に送られると、該回
線終端共通盤27ではこれを8本の8Mb/sシリアル信号30
に変換して各局内インタフェース盤28に分配する。各局
内インタフェース盤28では、前記8Mb/sシリアル信号を
回線終端機能部にて信号処理をした後、局内インタフェ
ース機能部を介して交換機等の信号源へ送出する。
従って、回線終端ユニット13−1〜13−4の1ユニッ
トでは、120チャネル(8Mb/s局内インタフェース回線容
量)×8=960チャネルの回線を終端することになる。
また、伝送路終端ユニット12−1〜12−5と同様、各ユ
ニット単位に電源31が設けられ、ユニット内に必要な電
源が供給されている。なお、各種基板間信号を適度に配
列すれば、伝送路終端ユニットと回線終端ユニットは同
一の筐体、バックワイヤリングボード、電源等が使用で
きる構成となり、挿入する基板の機能によってそれぞれ
のユニットとなる。
回線設定機能拡張用の接続装置インタフェース部(ユ
ニット)15−1,15−2は、前述の回線終端ユニット13−
1〜13−4と全く同じに構成でき、各ユニット15−1,15
−2から8Mb/s局内インタフェース信号が8本入出力さ
れ、960チャネルの信号が図示しない接続装置と授受さ
れる。
これらのユニットは伝送路終端ユニット12−1〜12−
5、回線終端ユニット13−1〜13−4、接続装置インタ
フェースユニット15−1,15−2が約200mm(W)×200mm
(H)×300mm(D)の筐体で、回線設定ユニット14−
1,14−2が約400mm(W)×200mm(H)×300mm(D)
の筐体で実現でき、1架に実装可能である。
また、以上説明した各ユニット間の接続は13対のコネ
クター付き平衡対ケーブルで行われ、伝送路終端ユニッ
ト12−1〜12−5、回線終端ユニット13−1〜13−4、
接続装置インタフェースユニット15−1,15−2ともに、
R方向,S方向の2本でそれぞれ回線設定ユニット14−1,
14−2と架裏面にて接続される。
前記実施例によれば、実装架1架にて約4000チャネル
の回線の収容及び処理が可能で、局舎内のフロアスペー
スを有効に使用することができる。また、1本の伝送路
又は回線の容量に対応した、1枚の基板上に構成された
伝送路インタフェース盤並びに局内インタフェース盤を
用いて、伝送路終端部並びに回線終端部を構成したこと
により、伝送路又は回線の数に応じた増設が可能であ
り、伝送路や回線の数に応じた装置構成とすることがで
きる。
また、回線設定機能部を低速ビットレートで処理可能
な並列展開形式のT1段スイッチ構成とすることにより、
低速で消費電力の少ないメモリ(例えばCMOS)を使用で
き、TST構成に比べて接続遅延が少なくかつハードウェ
ア量の少ない装置を構成できる。
さらに、重要機能部(例えば、回線設定部のデータメ
モリ部)の冗長構成を(N+1)予備構成とすること、
並びにユニット単位に配備された分散形電源供給構成と
することにより、より信頼性を向上させることができ
る。
特に重要な点は回線数による適用性、増設性、拡張性
であるが、この点について、以下に説明する。
まず、3840チャネル以下の回線に対しては基本装置1
架に収容可能であり、伝送路終端部は伝送路インタフェ
ース盤1枚単位(96チャネル)又は伝送路終端ユニット
1ユニット単位(768チャネル)枚の増設、また、回線
終端部は局内インタフェース盤1枚単位(120チャネ
ル)又は回線終端ユニット1ユニット単位(960チャネ
ル)毎の増設が可能であり、回線設定部はデータメモリ
盤1枚単位(960チャネル)の増設が可能である。
また、7680チャネル以下の回線に対しては2架の基本
装置に収容することになるが、架間の渡り回線が少ない
場合(960チャネル以下)は、第1図に示す装置全体を
示す基本架(装置)32を2架、第7図に示すように接続
装置インタフェース部(図示せず)を介して接続可能で
ある。
複数架間にわたる渡り回線が多い場合は基本装置の構
成を第8図に示すようにできる。これは回線終端ユニッ
ト33の回線設定ユニット14−1(又は14−2)との接続
を接続インタフェースユニット15−1(又は15−2)と
同様にしたもので、1920チャネルの落回線と1920チャネ
ルの接続装置インタフェースを持つ装置にすることがで
きる。
(発明の効果) 以上説明したように本発明によれば、1本の伝送路の
容量に対応した伝送路終端機能を実行する回路並びに1
本の回線の容量に対応した回線終端機能及び局内インタ
フェース機能を実行する回路をそれぞれ、1枚の基板上
に構成された伝送路インタフェース盤並びに局内インタ
フェース盤で構成したため、伝送路又は回線の数に応じ
た増設が可能であり、伝送路や回線の数に応じた装置構
成とすることができ、また、回線設定部を1段構成のデ
ータメモリ盤からなる第1及び第2のユニットで構成し
たため、接続遅延時間が短くなり、また、該1段構成の
データメモリ盤に対して伝送路又は回線からの信号を並
列的に書込むようになしているため、低速で消費電力の
少ないメモリが使用可能となる等の利点がある。
【図面の簡単な説明】
第1図は本発明の同期多重変換装置の一実施例を示すブ
ロック図、第2図は従来の同期多重変換装置の構成を示
すブロック図、第3図は従来の基本装置の構成を示すブ
ロック図、第4図は本発明の伝送路終端ユニットの構成
を示すブロック図、第5図は回線設定ユニットの構成を
示すブロック図、第6図は回線終端ユニットの構成を示
すブロック図、第7図は本発明の基本装置の接続例を示
す図、第8図は本発明の装置の他の実施例を示すもので
ある。 9……伝送路終端部、10……回線設定部、11……回線終
端部、12−1〜12−5……伝送路終端ユニット、13−1
〜13−4……回線終端ユニット、14−1,14−2……回線
設定ユニット、15−1,15−2……接続装置インタフェー
スユニット(部)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 陽一 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (72)発明者 阿部 洗悦 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (72)発明者 寺田 紀之 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (56)参考文献 研究実用化報告、第31巻、第11号、 (昭和57−11−23)、日本電信電話公社 武蔵野電気通信研究所、川島信 外3名 「ディジタル市内系同期端局装置の設 計」P.2065−2078

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ディジタル伝送路を終端する伝送路終端機
    能及び伝送路からの信号を多重し回線からの複数の情報
    源からの信号を逆動作の分離を行う多重変換機能を備え
    た伝送路終端部と、前記複数の情報源からの信号と伝送
    路からの信号をそれらが目的とする対地への接続行う回
    線設定機能を備えた回線設定部と、回線単位の各種警報
    を検出並びに各情報源に対し回線の状態通知を行なう回
    線終端機能及びディジタル交換機等の信号源に接続する
    ための局内インタフェース機能を備えた回線終端部とを
    有し、ディジタル伝送路網の回線終端及び回線設定を行
    う同期多重変換装置において、 1本の伝送路の容量に対応した伝送路終端機能を実行す
    る回路として1枚の基盤上に構成された伝送路インタフ
    ェイス盤を用い、該伝送路インタフェイス盤を複数枚、
    多重変換機能を実行する伝送路終端共通盤と組み合わせ
    て伝送路終端ユニットを構成し、該伝送路終端ユニット
    を複数個組み合わせて伝送路終端部を構成し、 1本の回線の容量に対応した回線終端機能及び局内イン
    タフェイス機能を実行する回路として1枚の基盤上に構
    成された局内インタフェイス盤を用い、該局内インタフ
    ェイス盤を複数枚、回線終端共通盤と組み合わせて回線
    終端ユニットを構成し、該回線終端ユニットを複数個組
    み合わせて回線終端部を構成し、 前記伝送路終端部から回線終端部への回線設定機能を実
    行する回路として、少なくとも伝送路終端部全体に対応
    した容量を有するデータメモリ盤を少なくとも回線終端
    部内に実装されている回線終端ユニットの数に対応した
    枚数だけ有し、全ての伝送路終端ユニットからの信号を
    各データメモリ盤に書込むとともに各データメモリ盤に
    書込まれた信号のうちの任意の信号を各回線終端ユニッ
    トにそれぞれ読出す第1の回線設定ユニットを用い、ま
    た、前記回線終端部から伝送路終端部から回線終端部へ
    の回線設定機能を実行する回路として、少なくとも回線
    終端部全体に対応した容量を有するデータメモリ盤を少
    なくとも伝送路終端部内に実装されている伝送路終端ユ
    ニットの数に対応した枚数だけ有し、全ての回線終端ユ
    ニットからの信号を各データメモリ盤に書込むとともに
    各データメモリ盤に書込まれた信号のうちの任意の信号
    を各伝送路終端ユニットにそれぞれ読出す第2の回線設
    定ユニットを用い、該第1及び第2の回線設定ユニット
    から回線設定部を構成したことを特徴とする同期多重変
    換装置。
JP60196830A 1985-09-05 1985-09-05 同期多重変換装置 Expired - Fee Related JP2524577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60196830A JP2524577B2 (ja) 1985-09-05 1985-09-05 同期多重変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60196830A JP2524577B2 (ja) 1985-09-05 1985-09-05 同期多重変換装置

Publications (2)

Publication Number Publication Date
JPS6257331A JPS6257331A (ja) 1987-03-13
JP2524577B2 true JP2524577B2 (ja) 1996-08-14

Family

ID=16364371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60196830A Expired - Fee Related JP2524577B2 (ja) 1985-09-05 1985-09-05 同期多重変換装置

Country Status (1)

Country Link
JP (1) JP2524577B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
研究実用化報告、第31巻、第11号、(昭和57−11−23)、日本電信電話公社武蔵野電気通信研究所、川島信外3名「ディジタル市内系同期端局装置の設計」P.2065−2078

Also Published As

Publication number Publication date
JPS6257331A (ja) 1987-03-13

Similar Documents

Publication Publication Date Title
US5857113A (en) Multiprocessor system assigning system function to each processor in accordance with delay function and maintaining the system function assignment after the system is rebooted
CA1065977A (en) Switching network for a pcm tdm system
KR920010220B1 (ko) 시분할 스위칭 시스템 및 스위치 장치의 입출력 포트간의 연결 제어 방법
JPH0552118B2 (ja)
CA1272279A (en) Rearrangeable digital signal space division switching system
US5619496A (en) Integrated network switch having mixed mode switching with selectable full frame/half frame switching
JPS598118B2 (ja) デイジタルスイツチング装置
US5724347A (en) Integrated network switch having universal shelf architecture with flexible shelf mapping
US5583856A (en) Integrated network switch with large capacity switch architecture using selectable interfaces between peripherals and switch memories
US5748627A (en) Integrated network switch with flexible serial data packet transfer system
JP3943607B2 (ja) 切換え機能を有する集中ネットワーク交換機
JP2524577B2 (ja) 同期多重変換装置
JPS63303592A (ja) 共用回線装置
JPH0342759B2 (ja)
CA1121894A (en) Digital trunk supervisory decoder multiplexor for ground start or e&m signalling on a common t1 span
JP3935223B2 (ja) 切換え機能を有する集中ネットワーク交換機
US5345442A (en) Multi-highway system of digital exchange and digital exchange having the multi-highway system
US4524442A (en) Modularly expandable space stage for a T-S-T digital switching system
EP0757882B1 (en) Time switch system
JP2924713B2 (ja) 二次群ディジタル回線収容装置
US4509168A (en) Digital remote switching unit
JPH02305132A (ja) フレキシブルマルチプレクサ
US4524441A (en) Modular space stage arrangement for a T-S-T digital switching system
US5299187A (en) Time-multiplexed highway line designating system
JP2957382B2 (ja) 通話路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees