JP2523141B2 - 発光素子駆動回路 - Google Patents
発光素子駆動回路Info
- Publication number
- JP2523141B2 JP2523141B2 JP62248068A JP24806887A JP2523141B2 JP 2523141 B2 JP2523141 B2 JP 2523141B2 JP 62248068 A JP62248068 A JP 62248068A JP 24806887 A JP24806887 A JP 24806887A JP 2523141 B2 JP2523141 B2 JP 2523141B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- voltage
- current flowing
- variation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06808—Stabilisation of laser output parameters by monitoring the electrical laser parameters, e.g. voltage or current
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 FETトランジスタによって駆動される発光素子を流れ
る電流の変動ならびに該発光素子を駆動する入力パルス
のマーク率の変動を検出し、これらの検出出力に基づい
て温度変動等に左右されることなく、上記発光素子を流
れるピーク電流を常に一定に制御するとともに、該発光
素子を駆動する駆動素子のスイッチング動作をより確実
に行なうようにした。
る電流の変動ならびに該発光素子を駆動する入力パルス
のマーク率の変動を検出し、これらの検出出力に基づい
て温度変動等に左右されることなく、上記発光素子を流
れるピーク電流を常に一定に制御するとともに、該発光
素子を駆動する駆動素子のスイッチング動作をより確実
に行なうようにした。
本発明は、FETトランジスタを用いた駆動手段によっ
て駆動される発光ダイオード（LED）や半導体レーザ（L
D）等の発光素子を、温度変化などの影響を受けること
なく、入力信号に応じて正確に駆動するようにした発光
素子駆動回路に関する。〔従来の技術〕 駆動素子としてFET（電界効果トランジスタ）を用い
た発光素子の駆動回路として、第５図に示す構成のもの
が知られている。
て駆動される発光ダイオード（LED）や半導体レーザ（L
D）等の発光素子を、温度変化などの影響を受けること
なく、入力信号に応じて正確に駆動するようにした発光
素子駆動回路に関する。〔従来の技術〕 駆動素子としてFET（電界効果トランジスタ）を用い
た発光素子の駆動回路として、第５図に示す構成のもの
が知られている。
第５図の２段構成からなる発光素子駆動回路におい
て、入力パルスは１段目のFET1により、２段目のFET2の
ドレイン〜ソース間の電流（ドレイン電流）をオン・オ
フさせるに十分な電圧まで増幅され、該２段目のFET2を
駆動して発光ダイオード（LED）等の発光素子３を入力
パルスに基づいて発光駆動する。なお、１段目のFET1の
ドレイン端子と２段目のFET2のゲート端子との間にはツ
ェナーダイオード４が介在されており、２段目のFET2の
ゲート電圧を一定に保持している。
て、入力パルスは１段目のFET1により、２段目のFET2の
ドレイン〜ソース間の電流（ドレイン電流）をオン・オ
フさせるに十分な電圧まで増幅され、該２段目のFET2を
駆動して発光ダイオード（LED）等の発光素子３を入力
パルスに基づいて発光駆動する。なお、１段目のFET1の
ドレイン端子と２段目のFET2のゲート端子との間にはツ
ェナーダイオード４が介在されており、２段目のFET2の
ゲート電圧を一定に保持している。
ところで、上記したFETは温度の変動によりその動作
点が変動するものであり、該FETを流れるドレイン電流
はゲート〜ソース間電圧に依存するものである。第６図
は、FETのゲート〜ソース間電圧（VGS）に対するドレイ
ン電流（ID）の温度特性を示したものであり、点線で示
す常温時の特性〔Ｉ〕に対して、高温時の特性〔II〕は
実線で示すようになり、高温時は常温時に比較してドレ
イン電流が流れにくくなる。
点が変動するものであり、該FETを流れるドレイン電流
はゲート〜ソース間電圧に依存するものである。第６図
は、FETのゲート〜ソース間電圧（VGS）に対するドレイ
ン電流（ID）の温度特性を示したものであり、点線で示
す常温時の特性〔Ｉ〕に対して、高温時の特性〔II〕は
実線で示すようになり、高温時は常温時に比較してドレ
イン電流が流れにくくなる。
したがって、上記したFET1,2のゲート電圧VGやソース
電圧VSS1,VSS2を定電圧源で与える場合には、該FET1,2
に上記した温度依存性があるために、高温時においては
ドレイン電流が減少して１段目のFET1で増幅される出力
電圧が減少し、２段目のFET2のドレイン〜ソース間を流
れる電流（ドレイン電流）を完全にオン・オフすること
ができなくなり、これに伴って発光素子３に流れる電流
（FET2を流れるドレイン電流）が変化し、該発光素子３
における光出力波形に劣化が生じる。また、２段目のFE
T2のVGS−ID特性の温度依存性によっても、発光素子３
に流れる電流が変化し、光出力波形に劣化が生じるもの
である。
電圧VSS1,VSS2を定電圧源で与える場合には、該FET1,2
に上記した温度依存性があるために、高温時においては
ドレイン電流が減少して１段目のFET1で増幅される出力
電圧が減少し、２段目のFET2のドレイン〜ソース間を流
れる電流（ドレイン電流）を完全にオン・オフすること
ができなくなり、これに伴って発光素子３に流れる電流
（FET2を流れるドレイン電流）が変化し、該発光素子３
における光出力波形に劣化が生じる。また、２段目のFE
T2のVGS−ID特性の温度依存性によっても、発光素子３
に流れる電流が変化し、光出力波形に劣化が生じるもの
である。
第７図は、上記した高温時における状態を常温時と比
較して示したものであり、同図（ｂ）に示すように高温
時にはドレイン電流の減少により１段目のFET1の出力電
圧すなわち２段目のFET2のゲート電圧が減少し、これに
伴って出力電流が減少する。また、このときは、２段目
のFET2のゲート電圧の減少により、出力電流を完全にオ
フ状態とすることができなくなる。
較して示したものであり、同図（ｂ）に示すように高温
時にはドレイン電流の減少により１段目のFET1の出力電
圧すなわち２段目のFET2のゲート電圧が減少し、これに
伴って出力電流が減少する。また、このときは、２段目
のFET2のゲート電圧の減少により、出力電流を完全にオ
フ状態とすることができなくなる。
上記した構成からなる発光素子の駆動回路において
は、温度の変動に伴って駆動素子を構成するFETのドレ
イン電流が変化するため、発光素子を流れる電流も温度
の変動に伴って変化し、光出力波形に劣化を生じるとい
った問題点があった。
は、温度の変動に伴って駆動素子を構成するFETのドレ
イン電流が変化するため、発光素子を流れる電流も温度
の変動に伴って変化し、光出力波形に劣化を生じるとい
った問題点があった。
本発明は、FETに流れるドレイン電流がゲート〜ソー
ス間電圧に依存することに基づき、該FETのゲート電圧
またはソース電圧を制御することにより、発光素子を流
れるピーク電流を一定にするとともに、該FETのスイッ
チング動作を確実に行なわせるようにした発光素子駆動
回路を提供することを目的とする。
ス間電圧に依存することに基づき、該FETのゲート電圧
またはソース電圧を制御することにより、発光素子を流
れるピーク電流を一定にするとともに、該FETのスイッ
チング動作を確実に行なわせるようにした発光素子駆動
回路を提供することを目的とする。
第１図の原理図に示すように、FET2を用いた発光素子
駆動手段と、上記発光素子駆動手段から発光素子３に流
れる電流の変動を検出する電流変動検出部５と、入力パ
ルスのマーク率の変動を検出するマーク率変動検出部６
と、上記電流変動検出部ならびにマーク率変動検出部か
らの検出出力に基づいて、温度の変動やマーク率の変化
によっても上記発光素子を流れるピーク電流が一定にな
るように制御する制御電圧を発生する電圧制御部７とを
備え、上記発光素子駆動手段のFET2のバイアス電圧を上
記電圧制御部からの制御電圧によって変化させるように
構成した。
駆動手段と、上記発光素子駆動手段から発光素子３に流
れる電流の変動を検出する電流変動検出部５と、入力パ
ルスのマーク率の変動を検出するマーク率変動検出部６
と、上記電流変動検出部ならびにマーク率変動検出部か
らの検出出力に基づいて、温度の変動やマーク率の変化
によっても上記発光素子を流れるピーク電流が一定にな
るように制御する制御電圧を発生する電圧制御部７とを
備え、上記発光素子駆動手段のFET2のバイアス電圧を上
記電圧制御部からの制御電圧によって変化させるように
構成した。
電流変動検出部５により検出した発光素子３を流れる
電流とマーク率変動検出部６により検出した入力パルス
のマーク率とに基づいて電圧制御部７で発生する制御電
圧により、発光素子３を駆動するFET2のゲート〜ソース
間のバイアス電流を制御することによって、発光素子３
のピーク電流を一定に保つようにした。
電流とマーク率変動検出部６により検出した入力パルス
のマーク率とに基づいて電圧制御部７で発生する制御電
圧により、発光素子３を駆動するFET2のゲート〜ソース
間のバイアス電流を制御することによって、発光素子３
のピーク電流を一定に保つようにした。
これによって、FET2の温度変動伴う動作特性の変化に
よる影響を受けることなくFET2のスイッチング動作が確
実に行なわれ、また、入力パルスのマーク率が変動した
場合においても発光素子３を流れるピーク電流が一定と
なるように制御することができる。
よる影響を受けることなくFET2のスイッチング動作が確
実に行なわれ、また、入力パルスのマーク率が変動した
場合においても発光素子３を流れるピーク電流が一定と
なるように制御することができる。
以下、本発明による実施例について説明する。
第２図は、本発明の第１の実施例である発光素子駆動
回路の回路構成図である。
回路の回路構成図である。
入力パルスは発光素子３を駆動するための駆動素子を
構成する１段目のFET1のゲート端子に供給され、該FET1
で増幅された後に結合コンデンサ８を介して２段目のFE
T2のゲート端子に供給される。上記のFET2のドレイン端
子と接地間には発光ダイオード（LED）等の発光素子３
と電圧安定化兼検出用の抵抗９の直列回路が接続されて
おり、入力パルスによるFET2のオン・オフに基づいて該
発光素子３が駆動制御される。
構成する１段目のFET1のゲート端子に供給され、該FET1
で増幅された後に結合コンデンサ８を介して２段目のFE
T2のゲート端子に供給される。上記のFET2のドレイン端
子と接地間には発光ダイオード（LED）等の発光素子３
と電圧安定化兼検出用の抵抗９の直列回路が接続されて
おり、入力パルスによるFET2のオン・オフに基づいて該
発光素子３が駆動制御される。
上記の発光素子３を流れる電流の変動は、抵抗９両端
の電圧に基づいて電流変動検出部５により検出される。
該電流変動検出部５は例えば演算増幅器により構成さ
れ、抵抗９の両端がそれぞれ該演算増幅器の反転入力端
子（−）ならびに非反転入力端子（＋）に接続され、両
端子間の電圧変動の差に基づいて発光素子３を流れる電
流の平均値が検出される。
の電圧に基づいて電流変動検出部５により検出される。
該電流変動検出部５は例えば演算増幅器により構成さ
れ、抵抗９の両端がそれぞれ該演算増幅器の反転入力端
子（−）ならびに非反転入力端子（＋）に接続され、両
端子間の電圧変動の差に基づいて発光素子３を流れる電
流の平均値が検出される。
また、入力パルスのマーク率の変化すなわち該入力パ
ルスのデューティ比が変化した場合にも、発光素子３を
流れる平均電流が変化するため、このときにも該発光素
子３を流れるピーク電流が一定になるように制御する必
要がある。このため、上記した発光素子３を流れる電流
の変動の検出と同時に、入力パルスのマーク率の変動す
なわちデューティ比の変動を、反転入力端子（−）と出
力端子が接続されるとともに接地され、非反転入力端子
（＋）に入力パルスが供給される演算増幅器で構成され
たマーク率変動検出部６で検出している。
ルスのデューティ比が変化した場合にも、発光素子３を
流れる平均電流が変化するため、このときにも該発光素
子３を流れるピーク電流が一定になるように制御する必
要がある。このため、上記した発光素子３を流れる電流
の変動の検出と同時に、入力パルスのマーク率の変動す
なわちデューティ比の変動を、反転入力端子（−）と出
力端子が接続されるとともに接地され、非反転入力端子
（＋）に入力パルスが供給される演算増幅器で構成され
たマーク率変動検出部６で検出している。
上記した電流変動検出部５により検出して得た発光素
子３を流れる電流の変動分、ならびにマーク率変動検出
部６により検出して得た入力パルスのマーク率による変
動分とは、それぞれ演算増幅器で構成された電圧制御部
７の反転入力端子（−）ならびに非反転入力端子（＋）
に供給される。
子３を流れる電流の変動分、ならびにマーク率変動検出
部６により検出して得た入力パルスのマーク率による変
動分とは、それぞれ演算増幅器で構成された電圧制御部
７の反転入力端子（−）ならびに非反転入力端子（＋）
に供給される。
そして、上記の電圧制御部７の出力からは、電流変動
検出部５ならびにマーク率変動検出部６の双方からの検
出出力に基づいて、発光素子３を流れるピーク電流が一
定となるようにFET2のバイアス電圧を制御するための制
御電圧が発生され、該制御電圧がFET2のゲート端子にバ
イアス電圧として供給される。したがって、発光素子３
を入力パルスに基づいて駆動するFET2を流れるドレイン
電流は、電圧制御部７からの制御電圧に基づくバイアス
電圧により一定電流になるように制御されるため、該発
光素子３を流れるピーク電流も一定に制御される。
検出部５ならびにマーク率変動検出部６の双方からの検
出出力に基づいて、発光素子３を流れるピーク電流が一
定となるようにFET2のバイアス電圧を制御するための制
御電圧が発生され、該制御電圧がFET2のゲート端子にバ
イアス電圧として供給される。したがって、発光素子３
を入力パルスに基づいて駆動するFET2を流れるドレイン
電流は、電圧制御部７からの制御電圧に基づくバイアス
電圧により一定電流になるように制御されるため、該発
光素子３を流れるピーク電流も一定に制御される。
いま、上記した構成からなる回路において、温度の上
昇によりドレイン電流の平均値が減少した場合には、電
流変動検出部５からの検出出力に基づいて電圧制御部７
で発生される制御電圧が大きくなり、FET2のゲート〜ソ
ース間のバイアス電圧を増加させることにより、該FET2
を流れるドレイン電流を増加させてこれが一定電流にな
るように作用する。また、入力パルスのマーク率の変動
によるドレイン電流の減少に対しても、マーク率変動検
出部６から検出出力に基づく電流変動検出部７からの制
御電圧により、FET2を流れるドレイン電流を増加させて
これが一定電流になるように作用する。
昇によりドレイン電流の平均値が減少した場合には、電
流変動検出部５からの検出出力に基づいて電圧制御部７
で発生される制御電圧が大きくなり、FET2のゲート〜ソ
ース間のバイアス電圧を増加させることにより、該FET2
を流れるドレイン電流を増加させてこれが一定電流にな
るように作用する。また、入力パルスのマーク率の変動
によるドレイン電流の減少に対しても、マーク率変動検
出部６から検出出力に基づく電流変動検出部７からの制
御電圧により、FET2を流れるドレイン電流を増加させて
これが一定電流になるように作用する。
第４図は、温度の変動に伴うFET2に流れるドレイン電
流の変動を、該FET2のゲート〜ソース間に供給するバイ
アス電圧の制御に基づいて一定に制御する様子を示した
ものである。温度の変動ならびに入力パルスのマーク率
の変動に伴うFET2を流れるドレイン電流の変動は、電流
変動検出部５ならびにマーク率変動検出部６からの検出
出力に基づいて電圧制御部７で発生される制御電圧によ
り、FET2のゲート〜ソース間のバイアス電圧が図示する
VBの範囲で可変制御されて一定電流になるように制御さ
れる。
流の変動を、該FET2のゲート〜ソース間に供給するバイ
アス電圧の制御に基づいて一定に制御する様子を示した
ものである。温度の変動ならびに入力パルスのマーク率
の変動に伴うFET2を流れるドレイン電流の変動は、電流
変動検出部５ならびにマーク率変動検出部６からの検出
出力に基づいて電圧制御部７で発生される制御電圧によ
り、FET2のゲート〜ソース間のバイアス電圧が図示する
VBの範囲で可変制御されて一定電流になるように制御さ
れる。
したがって、図示する常温時〔Ｉ〕、高温時〔II〕、
低温時〔III〕におけるVGS−ID特性の温度依存性にかか
わらず、FET2のドレイン〜ソース間を流れるドレイン電
流を一定電流とすることができ、発光素子３を流れるピ
ーク電流を一定に制御することができる。
低温時〔III〕におけるVGS−ID特性の温度依存性にかか
わらず、FET2のドレイン〜ソース間を流れるドレイン電
流を一定電流とすることができ、発光素子３を流れるピ
ーク電流を一定に制御することができる。
なお、上記した実施例においては、電圧制御部７から
のバイアス電圧としての制御電圧をFET2のゲート端子に
供給する構成のもので説明したが、該電圧制御部７から
の制御電圧を該FET2のソース端子に供給する構成とする
こともできる。
のバイアス電圧としての制御電圧をFET2のゲート端子に
供給する構成のもので説明したが、該電圧制御部７から
の制御電圧を該FET2のソース端子に供給する構成とする
こともできる。
FET2のソースを制御する構成とした第２の実施例を第
３図に示す。
３図に示す。
なお、第３図において第２図と同等部分には同一符号
を付してある。
を付してある。
電流変動検出部５ならびにマーク率変動検出部６でそ
れぞれ検出された出力に基づいて、発光素子３を流れる
ピーク電流が一定となるように、FET2のバイアス電圧を
制御する電圧制御部７が設けられる。そして、電圧制御
部７の出力をエミッタ端子がFET2のソース端子に接続さ
れたトランジスタ10のベース端子に供給し、該FET2のソ
ース端子を制御することにより発光素子３を流れるピー
ク電流を一定に制御することができる。
れぞれ検出された出力に基づいて、発光素子３を流れる
ピーク電流が一定となるように、FET2のバイアス電圧を
制御する電圧制御部７が設けられる。そして、電圧制御
部７の出力をエミッタ端子がFET2のソース端子に接続さ
れたトランジスタ10のベース端子に供給し、該FET2のソ
ース端子を制御することにより発光素子３を流れるピー
ク電流を一定に制御することができる。
以上説明した本発明によれば、電流変動検出部により
発光素子を流れる電流の変動を検出して得た値と、マー
ク率変動検出部により入力パルスのマーク率の変動を検
出して得た値とに基づいて、電圧制御部で発生される制
御電圧により発光素子を駆動するFETのゲート〜ソース
間のバイアス電圧を制御する構成としたので、温度が変
動した場合でも発光素子を流れるピーク電流を一定に制
御できるとともに、該FETのスイッチング動作が確実に
行なわれるので出力波形の劣化を抑止することができ、
さらに入力パルスのマーク率が変動した場合にも発光素
子を流れるピーク電流を一定に制御することができる。
発光素子を流れる電流の変動を検出して得た値と、マー
ク率変動検出部により入力パルスのマーク率の変動を検
出して得た値とに基づいて、電圧制御部で発生される制
御電圧により発光素子を駆動するFETのゲート〜ソース
間のバイアス電圧を制御する構成としたので、温度が変
動した場合でも発光素子を流れるピーク電流を一定に制
御できるとともに、該FETのスイッチング動作が確実に
行なわれるので出力波形の劣化を抑止することができ、
さらに入力パルスのマーク率が変動した場合にも発光素
子を流れるピーク電流を一定に制御することができる。
第１図は本発明の原理図、 第２図は本発明の第１の実施例を示す回路構成図、 第３図は本発明の第２の実施例を示す回路構成図、 第４図は本発明の実施例の動作を説明するための図、 第５図は従来例を示す回路構成図、 第６図はFETのVGS−ID特性の温度依存性を示す特性図、 第７図は従来例の動作を説明するための図である。 ２……FET（駆動トランジスタ）、３……発光素子、５
……電流変動検出部、６……マーク率変動検出部、７…
…電圧制御部。
……電流変動検出部、６……マーク率変動検出部、７…
…電圧制御部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−279189（ＪＰ，Ａ) 実開 昭61−81240（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】電界効果トランジスタ（２）を用いた発光
素子駆動手段と、 上記発光素子駆動手段から発光素子（３）に流れる電流
の変動を検出する電流変動検出部（５）と、 入力パルスのマーク率の変動を検出するマーク率変動検
出部（６）と、 上記電流変動検出部ならびにマーク率変動検出部からの
検出出力に基づいて、温度の変動やマーク率の変動によ
っても上記発光素子を流れるピーク電流が一定になるよ
うに制御する制御電圧を発生する電圧制御部（７）とを
備え、 上記発光素子駆動手段の電界効果トランジスタ（２）の
バイアス電圧を上記電圧制御部からの制御電圧によって
変化させることを特徴とする発光素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248068A JP2523141B2 (ja) | 1987-10-02 | 1987-10-02 | 発光素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248068A JP2523141B2 (ja) | 1987-10-02 | 1987-10-02 | 発光素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191484A JPH0191484A (ja) | 1989-04-11 |
| JP2523141B2 true JP2523141B2 (ja) | 1996-08-07 |
Family
ID=17172732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62248068A Expired - Fee Related JP2523141B2 (ja) | 1987-10-02 | 1987-10-02 | 発光素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523141B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3235235B2 (ja) * | 1992-12-11 | 2001-12-04 | ソニー株式会社 | 光送信装置 |
| US5408485A (en) * | 1994-05-11 | 1995-04-18 | Alcatel Network Systems, Inc. | Laser modulation controller using NRZ electrical modulation level control |
| US7714517B2 (en) * | 2007-04-19 | 2010-05-11 | Au Optronics Corporation | LED driver with current sink control and applications of the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190487A (ja) * | 1984-10-11 | 1986-05-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ駆動回路 |
| JPH039402Y2 (ja) * | 1984-11-01 | 1991-03-08 | ||
| JPS61164283A (ja) * | 1985-01-17 | 1986-07-24 | Hitachi Cable Ltd | 半導体レ−ザの光出力安定化装置 |
| JPS61224385A (ja) * | 1985-03-29 | 1986-10-06 | Nec Corp | 半導体レ−ザ駆動回路 |
| JPS61279189A (ja) * | 1985-06-05 | 1986-12-09 | Fujitsu Ltd | 半導体レ−ザ駆動回路のモニタ回路 |
| JPS6220388A (ja) * | 1985-07-19 | 1987-01-28 | Matsushita Electric Ind Co Ltd | 光出力安定化回路 |
-
1987
- 1987-10-02 JP JP62248068A patent/JP2523141B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0191484A (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130635A (en) | Voltage regulator having bias current control circuit | |
| US7443209B2 (en) | PWM LED regulator with sample and hold | |
| US5796278A (en) | Circuitry for controlling load current | |
| US4160934A (en) | Current control circuit for light emitting diode | |
| EP0492117B1 (en) | Current source with adjustable temperature variation | |
| KR100210737B1 (ko) | 전류 조정 회로 | |
| JP2000166279A (ja) | 電流検出回路 | |
| JP3320900B2 (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット | |
| JP5183858B2 (ja) | 表示装置 | |
| JP3219019B2 (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
| EP0512920B1 (en) | Voltage detection circuit with common-base configured transistor | |
| EP0357366B1 (en) | Improved current mirror circuit | |
| US6982590B2 (en) | Bias current generating circuit, laser diode driving circuit, and optical communication transmitter | |
| KR950007489B1 (ko) | 반도체레이저소자 구동회로 | |
| JP2523141B2 (ja) | 発光素子駆動回路 | |
| EP0352906A2 (en) | Differential non-linear amplifier | |
| JP3163232B2 (ja) | 基準電圧発生回路 | |
| US4737696A (en) | Actuator drive circuit | |
| JPH084168B2 (ja) | 光半導体素子駆動回路 | |
| JP3180712B2 (ja) | 出力波形安定化回路 | |
| JPH0459794B2 (ja) | ||
| KR940004103Y1 (ko) | 일정 광량 출력 제어회로 | |
| JP3000757B2 (ja) | 半導体レーザ駆動回路 | |
| JP3003455B2 (ja) | 過熱検出回路 | |
| JP3063345B2 (ja) | 飽和防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |