JP2521923Y2 - 負荷制御装置 - Google Patents
負荷制御装置Info
- Publication number
- JP2521923Y2 JP2521923Y2 JP1795990U JP1795990U JP2521923Y2 JP 2521923 Y2 JP2521923 Y2 JP 2521923Y2 JP 1795990 U JP1795990 U JP 1795990U JP 1795990 U JP1795990 U JP 1795990U JP 2521923 Y2 JP2521923 Y2 JP 2521923Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- input terminal
- load
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Rectifiers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、例えば放電ランプの段調光を行うのに用
いられる負荷制御装置に関するものである。
いられる負荷制御装置に関するものである。
第4図は第1の従来例を示す。この第1の従来例は、
壁スイッチ等の電源スイッチSWの長時間オフ後のオン動
作と短時間オフ後のオン動作とを判別して出力段のスイ
ッチ素子をオンオフさせる切替装置Iと、電源スイッチ
SWのオンオフによる交流電源VSからの給電の有無、な
らびに切替装置Iの出力段のスイッチ素子のオンオフに
より交流電源VSからの電圧の印加の有無に基づいて、
放電ランプ(蛍光ランプ)からなる負荷DL1の全点灯,
調光点灯,消灯の切替を行う負荷制御装置IIとで構成さ
れている。
壁スイッチ等の電源スイッチSWの長時間オフ後のオン動
作と短時間オフ後のオン動作とを判別して出力段のスイ
ッチ素子をオンオフさせる切替装置Iと、電源スイッチ
SWのオンオフによる交流電源VSからの給電の有無、な
らびに切替装置Iの出力段のスイッチ素子のオンオフに
より交流電源VSからの電圧の印加の有無に基づいて、
放電ランプ(蛍光ランプ)からなる負荷DL1の全点灯,
調光点灯,消灯の切替を行う負荷制御装置IIとで構成さ
れている。
この場合、交流電源VSと電源スイッチSWとの直列回
路が切替装置Iの4番端子と3番端子との間に接続さ
れ、さらに切替装置Iの4番端子と3番端子に負荷制御
装置IIの電源入力端子A,Bがそれぞれ接続され、切替装
置Iの出力段のスイッチ素子に接続された1番端子が負
荷制御装置IIの調光信号入力端子DIMに接続されてい
る。
路が切替装置Iの4番端子と3番端子との間に接続さ
れ、さらに切替装置Iの4番端子と3番端子に負荷制御
装置IIの電源入力端子A,Bがそれぞれ接続され、切替装
置Iの出力段のスイッチ素子に接続された1番端子が負
荷制御装置IIの調光信号入力端子DIMに接続されてい
る。
この場合、負荷制御装置IIとしては、高周波インバー
タからなる負荷制御装置本体INを含み放電ランプからな
る負荷DL1を高周波点灯させかつ段調光可能な放電灯点
灯装置を例として示している。
タからなる負荷制御装置本体INを含み放電ランプからな
る負荷DL1を高周波点灯させかつ段調光可能な放電灯点
灯装置を例として示している。
この負荷制御装置IIは、電源入力端子A,B間に加えら
れる電源電圧をダイオードブリッジDB2で全波整流し、
コンデンサC7で平滑して高周波インバータからなる負
荷制御装置本体INに供給している。また、調光信号入力
端子DIMを有し、この調光信号入力端子DIMへ加えられる
電圧がダイオードD4および抵抗R8を介して負荷制御装
置本体INの制御入力端子Fに加えられている。負荷制御
装置本体IN内に図示した抵抗R9は、段調光を行うため
の回路を等価的に示したものであり、調光信号入力端子
DIMに所定の電圧が印加されて抵抗R9の電圧降下が高レ
ベルであるときは、負荷制御装置本体INが放電ランプか
らなる負荷DL1を調光点灯させるように動作が切り替わ
り、抵抗R9の電圧降下が低レベルであるときは、負荷
制御装置本体INが負荷DL1を全点灯させるように動作が
切り替わる。
れる電源電圧をダイオードブリッジDB2で全波整流し、
コンデンサC7で平滑して高周波インバータからなる負
荷制御装置本体INに供給している。また、調光信号入力
端子DIMを有し、この調光信号入力端子DIMへ加えられる
電圧がダイオードD4および抵抗R8を介して負荷制御装
置本体INの制御入力端子Fに加えられている。負荷制御
装置本体IN内に図示した抵抗R9は、段調光を行うため
の回路を等価的に示したものであり、調光信号入力端子
DIMに所定の電圧が印加されて抵抗R9の電圧降下が高レ
ベルであるときは、負荷制御装置本体INが放電ランプか
らなる負荷DL1を調光点灯させるように動作が切り替わ
り、抵抗R9の電圧降下が低レベルであるときは、負荷
制御装置本体INが負荷DL1を全点灯させるように動作が
切り替わる。
一方、切替装置Iは、交流電源VSから直流電源を作
るための抵抗R1,コンデンサC1およびツェナーダイオ
ードZD1,ZD2と、電源スイッチSWの長時間オフ後のオン
動作と短時間オフ後のオフ動作を区別するために設けら
れたタイマ回路TMと、このタイマ回路TMの動作に基づき
電源スイッチSWの長時間オフ後のオン動作のときに常閉
端子NC側に保持され電源スイッチSWの短時間オフ後のオ
ン動作のときに常開端子NO側に保持されるリレー接点ry
とからなる。
るための抵抗R1,コンデンサC1およびツェナーダイオ
ードZD1,ZD2と、電源スイッチSWの長時間オフ後のオン
動作と短時間オフ後のオフ動作を区別するために設けら
れたタイマ回路TMと、このタイマ回路TMの動作に基づき
電源スイッチSWの長時間オフ後のオン動作のときに常閉
端子NC側に保持され電源スイッチSWの短時間オフ後のオ
ン動作のときに常開端子NO側に保持されるリレー接点ry
とからなる。
タイマ回路TMは、整流用のダイオードブリッジDB
1と、プログラマブルユニットジャンクショントランジ
スタ(PUT)Q2と、トランジスタQ3とコンデンサC2,C
3と、抵抗R2〜R7と、リレーRYとで構成される。この
タイマ回路TMは、電源スイッチSWの長時間オフ後のオン
動作時には、リレーRYが励磁されず、リレー接点ryが常
閉端子NC側にあり、電源スイッチSWの短時間オフ後のオ
ン動作時には、リレーRYに励磁電流が流れてリレー接点
ryが常開端子NO側に切り替わる。なお、抵抗R7は抵抗
R6より抵抗値が十分に小さい値に設定される。
1と、プログラマブルユニットジャンクショントランジ
スタ(PUT)Q2と、トランジスタQ3とコンデンサC2,C
3と、抵抗R2〜R7と、リレーRYとで構成される。この
タイマ回路TMは、電源スイッチSWの長時間オフ後のオン
動作時には、リレーRYが励磁されず、リレー接点ryが常
閉端子NC側にあり、電源スイッチSWの短時間オフ後のオ
ン動作時には、リレーRYに励磁電流が流れてリレー接点
ryが常開端子NO側に切り替わる。なお、抵抗R7は抵抗
R6より抵抗値が十分に小さい値に設定される。
以下、第4図の回路の動作について詳しく説明する。
電源スイッチSWを長時間オフにした後、電源スイッチ
SWをオンにすると、切替装置Iおよび負荷制御装置IIに
それぞれ電源電圧が印加される。この結果、負荷制御装
置IIでは、高周波インバータからなる負荷制御装置本体
INが高周波発振動作して放電ランプからなる負荷DL1を
点灯させる。このとき、調光信号入力端子DIMがオープ
ンであって(後述する)、負荷制御装置本体IN内の抵抗
R9の電圧降下が低いレベルであるので、負荷DL1は調光
点灯状態とはならず全点灯状態となる。
SWをオンにすると、切替装置Iおよび負荷制御装置IIに
それぞれ電源電圧が印加される。この結果、負荷制御装
置IIでは、高周波インバータからなる負荷制御装置本体
INが高周波発振動作して放電ランプからなる負荷DL1を
点灯させる。このとき、調光信号入力端子DIMがオープ
ンであって(後述する)、負荷制御装置本体IN内の抵抗
R9の電圧降下が低いレベルであるので、負荷DL1は調光
点灯状態とはならず全点灯状態となる。
一方、切替装置Iでは、電源スイッチSWが長時間オフ
後、電源スイッチSWがオンになって電源電圧が印加され
ると、限流用の抵抗R1およびコンデンサC1を介してツ
ェナーダイオードZD1,ZD2の直列回路の両端間に所定の
電圧が現れ、この電圧がダイオードブリッジDB1で全波
整流される。そして、このダイオードブリッジDB1から
出力される直流電圧でもって、抵抗R2を通してコンデ
ンサC2が充電され、また抵抗R2,ダイオードD5を通
してコンデンサC3が充電される。この際、コンデンサ
C3の電圧は、コンデンサC2の電圧に比べてダイオード
D5の順電圧(約0.7V)分低い値となる。したがって、P
UT Q2のアノード電圧VAおよびゲート電圧VGは、VA<
VGの状態が保たれ、PUT Q2はオフ状態を維持し、した
がってトランジスタQ3もオフ状態であり、リレーRYに
励磁電流は流れず、リレー接点ryは常閉端子NC側に切り
替わった状態が保持され、負荷制御装置IIの調光信号入
力端子DIMはオープン状態であり、先に述べたように、
負荷制御装置本体INが負荷DL1である放電ランプを全点
灯させることになる。
後、電源スイッチSWがオンになって電源電圧が印加され
ると、限流用の抵抗R1およびコンデンサC1を介してツ
ェナーダイオードZD1,ZD2の直列回路の両端間に所定の
電圧が現れ、この電圧がダイオードブリッジDB1で全波
整流される。そして、このダイオードブリッジDB1から
出力される直流電圧でもって、抵抗R2を通してコンデ
ンサC2が充電され、また抵抗R2,ダイオードD5を通
してコンデンサC3が充電される。この際、コンデンサ
C3の電圧は、コンデンサC2の電圧に比べてダイオード
D5の順電圧(約0.7V)分低い値となる。したがって、P
UT Q2のアノード電圧VAおよびゲート電圧VGは、VA<
VGの状態が保たれ、PUT Q2はオフ状態を維持し、した
がってトランジスタQ3もオフ状態であり、リレーRYに
励磁電流は流れず、リレー接点ryは常閉端子NC側に切り
替わった状態が保持され、負荷制御装置IIの調光信号入
力端子DIMはオープン状態であり、先に述べたように、
負荷制御装置本体INが負荷DL1である放電ランプを全点
灯させることになる。
つぎに、負荷DL1が全点灯している状態において、電
源スイッチSWをオフにすると、抵抗R7の抵抗値が抵抗
R6の抵抗値よりも十分に小さいので、コンデンサC2の
放電速度がコンデンサC3の放電速度に比べてからなり
速く、電源スイッチSWのオフ後T1時間が経過したとき
に、コンデンサC2,C3の電圧VC2,VC3がVC2>VC3の状
態からVC2<VC3の状態に逆転する。そして、この電圧
逆転により、PUT Q2のアノード電圧VAとゲート電圧VG
との関係がVA>VG+0.7〔V〕となると、PUT Q2がオ
ンとなるので、コンデンサC2は抵抗R7への放電と同時
に、ダイオードD5を介してPUT Q2および抵抗R4,R5,
トランジスタQ3のベース・エミッタ間を通して放電す
る。コンデンサC3も、PUT Q2を介して同様に放電す
る。
源スイッチSWをオフにすると、抵抗R7の抵抗値が抵抗
R6の抵抗値よりも十分に小さいので、コンデンサC2の
放電速度がコンデンサC3の放電速度に比べてからなり
速く、電源スイッチSWのオフ後T1時間が経過したとき
に、コンデンサC2,C3の電圧VC2,VC3がVC2>VC3の状
態からVC2<VC3の状態に逆転する。そして、この電圧
逆転により、PUT Q2のアノード電圧VAとゲート電圧VG
との関係がVA>VG+0.7〔V〕となると、PUT Q2がオ
ンとなるので、コンデンサC2は抵抗R7への放電と同時
に、ダイオードD5を介してPUT Q2および抵抗R4,R5,
トランジスタQ3のベース・エミッタ間を通して放電す
る。コンデンサC3も、PUT Q2を介して同様に放電す
る。
そして、両コンデンサC2,C3の合成放電電流がPUT Q2
の保持電流以下となってPUT Q2がオフとなるまでの期間
(電源スイッチSWのオフ後T2時間が経過するまで)に
電源スイッチSWが再投入されて、切替装置Iへの給電が
再開すると、PUT Q2がオン状態のままとなり、トランジ
スタQ3にベース電流が流れてトランジスタQ3が導通
し、リレーRYに励磁電流が流れ、リレー接点ryが常開端
子NO側に切り替わり、交流電源VSからリレー接点ry,調
光信号入力端子DIM,ダイオードD4,抵抗R8を通して負
荷制御装置本体INに電圧が印加されることになる。この
結果、負荷制御装置本体INは、負荷DL1である放電ラン
プを調光点灯状態とする。
の保持電流以下となってPUT Q2がオフとなるまでの期間
(電源スイッチSWのオフ後T2時間が経過するまで)に
電源スイッチSWが再投入されて、切替装置Iへの給電が
再開すると、PUT Q2がオン状態のままとなり、トランジ
スタQ3にベース電流が流れてトランジスタQ3が導通
し、リレーRYに励磁電流が流れ、リレー接点ryが常開端
子NO側に切り替わり、交流電源VSからリレー接点ry,調
光信号入力端子DIM,ダイオードD4,抵抗R8を通して負
荷制御装置本体INに電圧が印加されることになる。この
結果、負荷制御装置本体INは、負荷DL1である放電ラン
プを調光点灯状態とする。
つぎに、この負荷DL1が調光点灯状態になっている場
合において、電源スイッチSWをオフにすると、電源スイ
ッチSWのオフ後T3時間経過したときに、コンデンサ
C2,C3の合成電流がPUT Q2の保持電流より小さくなり、
PUT Q2がオフになる。しだかって、電源スイッチSWのオ
フ後T3時間が経過する前に電源スイッチSWを再投入す
ると、PUT Q2がオンのままであって負荷DL1は全点灯状
態に切り替わらず調光点灯状態のままであり、電源スイ
ッチSWのオフ後T3時間が経過した後に電源スイッチSW
を再投入すると、PUT Q2がオフであり、負荷DL1は全点
灯状態に切り替わり、最初の点灯モードに戻る。
合において、電源スイッチSWをオフにすると、電源スイ
ッチSWのオフ後T3時間経過したときに、コンデンサ
C2,C3の合成電流がPUT Q2の保持電流より小さくなり、
PUT Q2がオフになる。しだかって、電源スイッチSWのオ
フ後T3時間が経過する前に電源スイッチSWを再投入す
ると、PUT Q2がオンのままであって負荷DL1は全点灯状
態に切り替わらず調光点灯状態のままであり、電源スイ
ッチSWのオフ後T3時間が経過した後に電源スイッチSW
を再投入すると、PUT Q2がオフであり、負荷DL1は全点
灯状態に切り替わり、最初の点灯モードに戻る。
以上の動作をタイムチャートで示すと第5図のように
なる。第5図において、(a)は電源スイッチSWの状態
を示し、(b)は負荷DL1の点灯モードを示している。
なる。第5図において、(a)は電源スイッチSWの状態
を示し、(b)は負荷DL1の点灯モードを示している。
なお、電源スイッチSWをオフにした後オンにしなけれ
ば、放電ランプDL1は消灯したままとなる。
ば、放電ランプDL1は消灯したままとなる。
以上のような機械式リレーを用いた構成のものは、 リレー接点ryに寿命があり、 形状が大で、小型化に制約があり、 リレー接点の接触抵抗が増大してくると、 リレー接点での電力損失が無視できなくなる、等の欠点
がある。
がある。
上記第1の従来例の欠点を解消できるものとして、第
6図に示す第2の従来例がある。この第6図に示したも
のは、第4図のリレーRYおよびそのリレー接点ryに代え
て、発光ダイオードおよび発光ダイオードと光結合した
ホトサイリスタとからなるホトサイリスタカプラQ1を
用いたもので、その他の構成は第4図のものと同様であ
る。
6図に示す第2の従来例がある。この第6図に示したも
のは、第4図のリレーRYおよびそのリレー接点ryに代え
て、発光ダイオードおよび発光ダイオードと光結合した
ホトサイリスタとからなるホトサイリスタカプラQ1を
用いたもので、その他の構成は第4図のものと同様であ
る。
この場合、ホトトライアックQ1のホトトライアック
が制御用サイリスタとなる。
が制御用サイリスタとなる。
この第2の従来例では、PUT Q2がオンとなり、さらに
トランジスタQ3がオンとなったときに、ホトトライア
ックカプラQ1の発光ダイオードが発光し、これによっ
てホトトライアックQ1のホトトライアックが導通して
交流電源VSの電圧を調光信号入力端子DIM,ダイオード
D4および抵抗R8を介して高周波インバータ点灯回路IN
に加えることになり、負荷DL1が調光点灯となる。上記
以外の動作は第4図のものと同様である。
トランジスタQ3がオンとなったときに、ホトトライア
ックカプラQ1の発光ダイオードが発光し、これによっ
てホトトライアックQ1のホトトライアックが導通して
交流電源VSの電圧を調光信号入力端子DIM,ダイオード
D4および抵抗R8を介して高周波インバータ点灯回路IN
に加えることになり、負荷DL1が調光点灯となる。上記
以外の動作は第4図のものと同様である。
以上に述べたような第6図の従来例は、機械式リレー
を用いることにより欠点は解消することができたが、以
下に述べるような問題がある。
を用いることにより欠点は解消することができたが、以
下に述べるような問題がある。
負荷制御装置本体INである高周波インバータ点灯回路
で点灯させる放電ランプ数を増加させる場合、例えば複
数の放電ランプを直列点灯させるような場合、負荷制御
装置本体INから高電圧を発生させる必要がある。
で点灯させる放電ランプ数を増加させる場合、例えば複
数の放電ランプを直列点灯させるような場合、負荷制御
装置本体INから高電圧を発生させる必要がある。
第7図はそのような構成を示す第3の従来例を示す。
この第3の従来例では、高周波インバータ点灯回路から
なる負荷制御装置本体INの電源入力側に、第6図のよう
なダイオードブリッジDB2およびコンデンサC7に代え
て、2倍電圧整流回路BS1を設けている。この2倍電圧
整流回路BS1は、電源入力端子AにダイオードD1のアノ
ードを接続し、ダイオードD1のカソードと電源入力端
子Bとの間にコンデンサC4を接続し、電源入力端子A
にダイオードD2のカソードを接続し、ダイオードD2の
アノードと電源入力端子Bとの間にコンデンサC5を接
続し、コンデンサC4,C5の直列回路の両端の電圧を高周
波インバータ点灯回路からなる負荷制御装置本体INに電
源電圧として供給するようになっており、入力電圧を2
倍に昇圧して整流するものである。
この第3の従来例では、高周波インバータ点灯回路から
なる負荷制御装置本体INの電源入力側に、第6図のよう
なダイオードブリッジDB2およびコンデンサC7に代え
て、2倍電圧整流回路BS1を設けている。この2倍電圧
整流回路BS1は、電源入力端子AにダイオードD1のアノ
ードを接続し、ダイオードD1のカソードと電源入力端
子Bとの間にコンデンサC4を接続し、電源入力端子A
にダイオードD2のカソードを接続し、ダイオードD2の
アノードと電源入力端子Bとの間にコンデンサC5を接
続し、コンデンサC4,C5の直列回路の両端の電圧を高周
波インバータ点灯回路からなる負荷制御装置本体INに電
源電圧として供給するようになっており、入力電圧を2
倍に昇圧して整流するものである。
また、負荷LD1,LD2として、負荷制御回路本体INに2
本の放電ランプの直列回路が接続されている。
本の放電ランプの直列回路が接続されている。
上記以外の構成は第6図のものと同様である。
以上のような構成の第3の従来例の動作は、電源スイ
ッチSWを短時間オフ後に再度オンにして負荷DL1,DL2で
ある放電ランプを調光点灯状態に移行させるまでの動作
は第6図の従来例と同様である。ところが、負荷DL1,DL
2の調光点灯状態で電源スイッチSWを再度オンにして負
荷DL1,DL2を全点灯状態に変化させるときの動作が異な
る。
ッチSWを短時間オフ後に再度オンにして負荷DL1,DL2で
ある放電ランプを調光点灯状態に移行させるまでの動作
は第6図の従来例と同様である。ところが、負荷DL1,DL
2の調光点灯状態で電源スイッチSWを再度オンにして負
荷DL1,DL2を全点灯状態に変化させるときの動作が異な
る。
すなわち、切替装置Iと負荷制御装置IIとが第7図に
示すように接続されている場合、放電ランプからなる負
荷DL1,DL2が調光点灯している状態において、電源スイ
ッチSWをオフにすると、2倍電圧整流回路BS1のコンデ
ンサC5の電荷が破線矢印で示すように、ホトトライア
ックQ1のホトトライアックを通る放電ループで放出さ
れることになり、コンデンサC2,C3の放電電流がPUT Q2
の保持電流より小さくなる時刻(電源スイッチSWのオフ
後のT3時間の経過後)にも、ホトトライアックカプラ
Q1のホトトライアックがオン状態を持続し、この状態
はコンデンサC5の放電電流がホトトライアックQ1のホ
トトライアックの保持電流より小さくなる時刻(電源ス
イッチSWのオフ後T4時間の経過後)まで、つづく。こ
のため、放電ランプからなる負荷DL1,DL2を調光点灯状
態から全点灯状態へ移行させるには、電源スイッチSWの
オフ後T4時間経過するまで電源スイッチSWを再投入す
るのを待たなければならない。
示すように接続されている場合、放電ランプからなる負
荷DL1,DL2が調光点灯している状態において、電源スイ
ッチSWをオフにすると、2倍電圧整流回路BS1のコンデ
ンサC5の電荷が破線矢印で示すように、ホトトライア
ックQ1のホトトライアックを通る放電ループで放出さ
れることになり、コンデンサC2,C3の放電電流がPUT Q2
の保持電流より小さくなる時刻(電源スイッチSWのオフ
後のT3時間の経過後)にも、ホトトライアックカプラ
Q1のホトトライアックがオン状態を持続し、この状態
はコンデンサC5の放電電流がホトトライアックQ1のホ
トトライアックの保持電流より小さくなる時刻(電源ス
イッチSWのオフ後T4時間の経過後)まで、つづく。こ
のため、放電ランプからなる負荷DL1,DL2を調光点灯状
態から全点灯状態へ移行させるには、電源スイッチSWの
オフ後T4時間経過するまで電源スイッチSWを再投入す
るのを待たなければならない。
第8図は以上の様子を示すタイムチャートで、(a)
は電源スイッチSWのオンオフを示し、(b)は負荷DL1,
DL2の点灯モードを示している。
は電源スイッチSWのオンオフを示し、(b)は負荷DL1,
DL2の点灯モードを示している。
上記のような調光点灯から全点灯へ切り替える場合の
待ち時間の増加は、コンデンサC5の放電を速くする回
路的な工夫をするとか、あるいはホトトライアックカプ
ラQ1として保持電流の大きいものを選択すること等に
よって、解消することは可能であるが、コウトアップ要
因になる。
待ち時間の増加は、コンデンサC5の放電を速くする回
路的な工夫をするとか、あるいはホトトライアックカプ
ラQ1として保持電流の大きいものを選択すること等に
よって、解消することは可能であるが、コウトアップ要
因になる。
以上のように、負荷制御装置IIにおいて、負荷制御装
置本体INの入力側に、2倍電圧整流回路BS1を設ける
と、2倍電圧整流回路BS1のコンデンサC5の放電ループ
が、制御用サイリスタであるホトトライアックQ1のホ
トトライアックを通ることになり、このホトトライアッ
クのオフを遅らせるという悪影響を与えるという問題が
あった。
置本体INの入力側に、2倍電圧整流回路BS1を設ける
と、2倍電圧整流回路BS1のコンデンサC5の放電ループ
が、制御用サイリスタであるホトトライアックQ1のホ
トトライアックを通ることになり、このホトトライアッ
クのオフを遅らせるという悪影響を与えるという問題が
あった。
この考案の目的は、倍電圧整流による制御用サイリス
タのオフの遅れを簡単で安価な構成で防止することがで
きる負荷制御装置を提供することである。
タのオフの遅れを簡単で安価な構成で防止することがで
きる負荷制御装置を提供することである。
この考案の負荷制御装置は、電源電圧のn−1倍(n
は2以上の整数)の電圧を生じる第1のコンデンサと電
源電圧と同じ電圧を生じる第2のコンデンサとの直列回
路を最終出力段に有するn倍電圧整流回路と、 このn倍電圧整流回路より直流電源電圧が供給されて
負荷へ給電し制御入力端子への電源電圧の印加の有無に
よって負荷への給電状態を切り替える負荷制御装置本体
と、 前記負荷制御装置本体の制御入力端子と前記n倍電圧
整流回路の一対の電源入力端子のうち前記第1および第
2のコンデンサの接続点に接続された一の電源入力端子
とは異なる他の電源入力端子との間に接続されて前記制
御入力端子への給電を断続する制御用サイリスタとを備
えている。
は2以上の整数)の電圧を生じる第1のコンデンサと電
源電圧と同じ電圧を生じる第2のコンデンサとの直列回
路を最終出力段に有するn倍電圧整流回路と、 このn倍電圧整流回路より直流電源電圧が供給されて
負荷へ給電し制御入力端子への電源電圧の印加の有無に
よって負荷への給電状態を切り替える負荷制御装置本体
と、 前記負荷制御装置本体の制御入力端子と前記n倍電圧
整流回路の一対の電源入力端子のうち前記第1および第
2のコンデンサの接続点に接続された一の電源入力端子
とは異なる他の電源入力端子との間に接続されて前記制
御入力端子への給電を断続する制御用サイリスタとを備
えている。
この考案の構成によれば、第1および第2のコンデン
サの何れか一方と制御用サイリスタとを通る放電ループ
が形成されなくなり、第1および第2の子のさの電荷の
放電による制御用サイリスタのオフの遅れがなくなる。
サの何れか一方と制御用サイリスタとを通る放電ループ
が形成されなくなり、第1および第2の子のさの電荷の
放電による制御用サイリスタのオフの遅れがなくなる。
この考案の一実施例を第1図に基づいて説明する。こ
の実施例は、第1図に示すように、電源電圧の等倍の電
圧をそれぞれ生じるコンデンサC4,C5の直列回路を最終
出力段に有する2倍電圧整流回路BS1と、この2倍電圧
整流回路BS1より直流電源電圧が供給されて放電ランプ
からなる負荷DL1,DL2へ給電し制御入力端子Fへの電源
電圧の印加の有無によって負荷DL1,DL2への給電状態を
切り替える負荷制御装置本体(高周波インバータ)IN
と、この負荷制御装置本体INの制御入力端子Fと2倍電
圧整流回路の一対の電源入力端子A,Bのうちコンデンサ
C4,C5の接続点に接続された電源入力端子Bとは異なる
他の電源入力端子Aとの間に接続されて制御入力端子F
への給電を断続するホトトライアックQ1のホトトライ
アック(制御用サイリスタ)とを備えている。
の実施例は、第1図に示すように、電源電圧の等倍の電
圧をそれぞれ生じるコンデンサC4,C5の直列回路を最終
出力段に有する2倍電圧整流回路BS1と、この2倍電圧
整流回路BS1より直流電源電圧が供給されて放電ランプ
からなる負荷DL1,DL2へ給電し制御入力端子Fへの電源
電圧の印加の有無によって負荷DL1,DL2への給電状態を
切り替える負荷制御装置本体(高周波インバータ)IN
と、この負荷制御装置本体INの制御入力端子Fと2倍電
圧整流回路の一対の電源入力端子A,Bのうちコンデンサ
C4,C5の接続点に接続された電源入力端子Bとは異なる
他の電源入力端子Aとの間に接続されて制御入力端子F
への給電を断続するホトトライアックQ1のホトトライ
アック(制御用サイリスタ)とを備えている。
この場合、2倍電圧整流回路BS1のコンデンサC4,C5
の接続点に接続された電源入力端子Bを切替装置Iの4
番端子に接続し、電源入力端子Bとは異なる他の電源入
力端子Aを切替装置Iの3番端子(ホトトライアックQ
1のホトトライアックが接続された方)に接続してい
る。また、コンデンサC4が電源電圧のn−1倍(n=
2)の電圧を生じ、コンデンサC5が電源電圧の等倍の
電圧を生じる。
の接続点に接続された電源入力端子Bを切替装置Iの4
番端子に接続し、電源入力端子Bとは異なる他の電源入
力端子Aを切替装置Iの3番端子(ホトトライアックQ
1のホトトライアックが接続された方)に接続してい
る。また、コンデンサC4が電源電圧のn−1倍(n=
2)の電圧を生じ、コンデンサC5が電源電圧の等倍の
電圧を生じる。
このように構成すると、コンデンサC5とホトトライ
アックQ1のホトトライアックとを通る第7図のような
放電ループは形成されなくなり、ホトトライアックQ1
のホトトライアックがコンデンサC5の放電電流でオフ
となるのが遅れることはなくなる。この結果、放電ラン
プからなる負荷DL1,DL2を調光点灯状態から全点灯状態
へ移行させる際の待ち時間が本来のT3時間からT4時間
に延びることはなくなり、2倍電圧整流回路BS1を設け
たことによるホトトライアックQ1のホトトライアック
のオフの遅れを防止することができる。しかも、そのた
め、切替装置Iの3番端子,4番端子と負荷制御装置IIの
電源入力端子A,Bの接続関係を逆転するだけでよいの
で、構成が簡単で安価である。
アックQ1のホトトライアックとを通る第7図のような
放電ループは形成されなくなり、ホトトライアックQ1
のホトトライアックがコンデンサC5の放電電流でオフ
となるのが遅れることはなくなる。この結果、放電ラン
プからなる負荷DL1,DL2を調光点灯状態から全点灯状態
へ移行させる際の待ち時間が本来のT3時間からT4時間
に延びることはなくなり、2倍電圧整流回路BS1を設け
たことによるホトトライアックQ1のホトトライアック
のオフの遅れを防止することができる。しかも、そのた
め、切替装置Iの3番端子,4番端子と負荷制御装置IIの
電源入力端子A,Bの接続関係を逆転するだけでよいの
で、構成が簡単で安価である。
上記以外の他の構成および動作は第7図のものと同じ
である。
である。
この考案の第2の実施例を第2図に基づいて説明す
る。この実施例は、負荷制御装置IIに2倍電圧整流回路
BS1に代えて、3倍電圧整流回路BS2を使用したもので、
その他の構成は第1図と同様である。
る。この実施例は、負荷制御装置IIに2倍電圧整流回路
BS1に代えて、3倍電圧整流回路BS2を使用したもので、
その他の構成は第1図と同様である。
この3倍電圧整流回路BS2の動作は周知であるので説
明は省くが、最終段のコンデンサC4には電源電圧のn
−1倍(n=3)の電圧が生じ、コンデンサC5には電
源電圧等倍の電圧が生じ、コンデンサC4,C5の直列回路
には電源電圧のn倍の電圧が生じる。
明は省くが、最終段のコンデンサC4には電源電圧のn
−1倍(n=3)の電圧が生じ、コンデンサC5には電
源電圧等倍の電圧が生じ、コンデンサC4,C5の直列回路
には電源電圧のn倍の電圧が生じる。
この3倍電圧整流回路BS2も、最終出力段に第1図の
場合と同様のコンデンサC4,C5の直列回路を有している
ので、前記と同様の問題が起こり、これを第1図と同様
の関係に接続することにより、問題を解消することがで
きる。
場合と同様のコンデンサC4,C5の直列回路を有している
ので、前記と同様の問題が起こり、これを第1図と同様
の関係に接続することにより、問題を解消することがで
きる。
なお、この考案は、第3図に示すようなn=4以上の
n倍電圧整流回路を有する負荷制御装置IIに適用できる
のはいうまでもない。第3図において、D11〜D1nはそ
れぞれダイオード、C11〜C1nはそれぞれコンデンサ、
DL1〜DLmはそれぞれ放電ランプからなる負荷である。
n倍電圧整流回路を有する負荷制御装置IIに適用できる
のはいうまでもない。第3図において、D11〜D1nはそ
れぞれダイオード、C11〜C1nはそれぞれコンデンサ、
DL1〜DLmはそれぞれ放電ランプからなる負荷である。
この考案の負荷制御装置によれば、第1および第2の
コンデンサの何れか一方と制御用サイリスタとを通る放
電ループの形成を防止でき、第1および第2のコンデン
サの電荷の放電による制御用サイリスタのオフの遅れを
なくすことができ、しかも、制御用サイリスタの接続位
置を選択するだけであるので、構成が簡単で安価であ
る。
コンデンサの何れか一方と制御用サイリスタとを通る放
電ループの形成を防止でき、第1および第2のコンデン
サの電荷の放電による制御用サイリスタのオフの遅れを
なくすことができ、しかも、制御用サイリスタの接続位
置を選択するだけであるので、構成が簡単で安価であ
る。
第1図はこの考案の第1の実施例の構成を示す回路図、
第2図はこの考案の第2の実施例の構成を示す回路図、
第3図はn倍電圧整流回路を有する第3の実施例の回路
図、第4図は第1の従来例の構成を示す回路図、第5図
は第1の従来例の動作を示すタイムチャート、第6図は
第2の従来例の構成を示す回路図、第7図は第3の従来
例の構成を示す回路図、第8図は第3の従来例の動作を
示すタイムチャートである。 II……負荷制御装置、DL1,DL2……負荷、IN……負荷制
御装置本体、BS1……2倍電圧整流回路、C4,C5……コ
ンデンサ、A,B……電源入力端子、F……制御入力端
子、Q1……ホトトライアックカプラ、VS……交流電
源、SW……電源スイッチ
第2図はこの考案の第2の実施例の構成を示す回路図、
第3図はn倍電圧整流回路を有する第3の実施例の回路
図、第4図は第1の従来例の構成を示す回路図、第5図
は第1の従来例の動作を示すタイムチャート、第6図は
第2の従来例の構成を示す回路図、第7図は第3の従来
例の構成を示す回路図、第8図は第3の従来例の動作を
示すタイムチャートである。 II……負荷制御装置、DL1,DL2……負荷、IN……負荷制
御装置本体、BS1……2倍電圧整流回路、C4,C5……コ
ンデンサ、A,B……電源入力端子、F……制御入力端
子、Q1……ホトトライアックカプラ、VS……交流電
源、SW……電源スイッチ
Claims (1)
- 【請求項1】電源電圧のn−1倍(nは2以上の整数)
の電圧を生じる第1のコンデンサと電源電圧の等倍の電
圧を生じる第2のコンデンサとの直列回路を最終出力段
に有するn倍電圧整流回路と、 このn倍電圧整流回路より直流電源電圧が供給されて負
荷へ給電し制御入力端子への電源電圧の印加の有無によ
って負荷への給電状態を切り替える負荷制御装置本体
と、 前記負荷制御装置本体の制御入力端子と前記n倍電圧整
流回路の一対の電源入力端子のうち前記第1および第2
のコンデンサの接続点に接続された一の電源入力端子と
は異なる他の電源入力端子との間に接続されて前記制御
入力端子への給電を断続する制御用サイリスタとを備え
た負荷制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1795990U JP2521923Y2 (ja) | 1990-02-23 | 1990-02-23 | 負荷制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1795990U JP2521923Y2 (ja) | 1990-02-23 | 1990-02-23 | 負荷制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03109299U JPH03109299U (ja) | 1991-11-11 |
JP2521923Y2 true JP2521923Y2 (ja) | 1997-01-08 |
Family
ID=31521135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1795990U Expired - Fee Related JP2521923Y2 (ja) | 1990-02-23 | 1990-02-23 | 負荷制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2521923Y2 (ja) |
-
1990
- 1990-02-23 JP JP1795990U patent/JP2521923Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03109299U (ja) | 1991-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1176303A (en) | Electronic inverter ballasting system | |
US4550272A (en) | Operating circuit for electric discharge lamp | |
JPH10511220A (ja) | 回路装置 | |
EP0797905B1 (en) | Circuit arrangement | |
JP2521923Y2 (ja) | 負荷制御装置 | |
JPH09238466A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
JP2770337B2 (ja) | 点灯装置 | |
JPH06163168A (ja) | 放電ランプ点灯装置 | |
JPS63133499A (ja) | 螢光灯の調光装置および半導体スイッチ | |
JP3026621B2 (ja) | 点灯装置 | |
JP2000294391A (ja) | 蛍光灯の直流点灯装置 | |
JPH1055891A (ja) | 蛍光ランプ点灯装置 | |
JP7512642B2 (ja) | 点灯装置および照明器具 | |
JPS6057680B2 (ja) | 放電灯調光装置 | |
JP3399024B2 (ja) | 連続調光用放電灯点灯装置 | |
JPH08264285A (ja) | 点灯装置 | |
JP3511661B2 (ja) | 低電圧電球用電源装置 | |
KR890003992B1 (ko) | 절전형 반도체 안정기 | |
JPH09224380A (ja) | インバータ装置 | |
JPH04253187A (ja) | メタルハライドランプ用電源装置 | |
JPS631829B2 (ja) | ||
JP3066222B2 (ja) | 双方向サイリスタの制御回路 | |
JPS6213358Y2 (ja) | ||
JPH0315315B2 (ja) | ||
JPH02297896A (ja) | 放電灯点灯装置および照明器具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |