JP2514335Y2 - パワ―セ―ブ回路 - Google Patents
パワ―セ―ブ回路Info
- Publication number
- JP2514335Y2 JP2514335Y2 JP1988133120U JP13312088U JP2514335Y2 JP 2514335 Y2 JP2514335 Y2 JP 2514335Y2 JP 1988133120 U JP1988133120 U JP 1988133120U JP 13312088 U JP13312088 U JP 13312088U JP 2514335 Y2 JP2514335 Y2 JP 2514335Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter
- power
- base
- power save
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、パワーセーブ回路、特に複数の回路に対す
る電流供給を行う定電流回路を所定モード時にオフ制御
することによって消費電力の節減を図るパワーセーブ回
路の改善に関する。
る電流供給を行う定電流回路を所定モード時にオフ制御
することによって消費電力の節減を図るパワーセーブ回
路の改善に関する。
［従来の技術］ 近年における各種電気製品の小型化・ポータブル化へ
の強い要望に伴い、直流バッテリを電源とするタイプの
ものが増えている。
の強い要望に伴い、直流バッテリを電源とするタイプの
ものが増えている。
このようなバッテリ駆動の場合、バッテリの電力を最
大限に有効に利用し、バッテリ寿命を長期化することが
望まれる。そこで、動作命令待ちやタイマ動作時などに
おける不使用ブロックへの余分な電流供給を阻止すると
いう手法が採用されている。
大限に有効に利用し、バッテリ寿命を長期化することが
望まれる。そこで、動作命令待ちやタイマ動作時などに
おける不使用ブロックへの余分な電流供給を阻止すると
いう手法が採用されている。
すなわち、従来から所定モードにおいてパワーセーブ
回路を動作させ、装置動作に関係ない回路ブロックを非
導通状態に置き、電力供給を遮断するという手法が採用
されていた。
回路を動作させ、装置動作に関係ない回路ブロックを非
導通状態に置き、電力供給を遮断するという手法が採用
されていた。
第２図（Ａ）に従来のパワーセーブ回路の原理を簡略
図で示す。
図で示す。
複数の電気回路に電流供給を行う定電流回路のアース
接続端Ｅとアースとの間にパワーセーブ用トランジスタ
１が接続されており、そのベース1bには分圧抵抗R1及び
R2を介して駆動電圧の供給を受ける。
接続端Ｅとアースとの間にパワーセーブ用トランジスタ
１が接続されており、そのベース1bには分圧抵抗R1及び
R2を介して駆動電圧の供給を受ける。
定電流回路のアース接続端はＥのみであるため、この
定電流回路に電流が流れるか否かはパワーセーブ用トラ
ンジスタ１のオンオフ状態に依存することとなる。
定電流回路に電流が流れるか否かはパワーセーブ用トラ
ンジスタ１のオンオフ状態に依存することとなる。
従って、前述したような定電流回路が不要となる使用
モードにおいて、この定電流回路への電流供給を遮断し
たい場合にはパワーセーブ用トランジスタ１のベース1b
の印加電圧をオフすればよい。
モードにおいて、この定電流回路への電流供給を遮断し
たい場合にはパワーセーブ用トランジスタ１のベース1b
の印加電圧をオフすればよい。
この構成ではパワーセーブ用トランジスタ１への入力
がLoであるときにオフされることになるが、外部のイン
ターフェース条件などによっては入力がHiでオフされる
ような構成としなければならないときもある。
がLoであるときにオフされることになるが、外部のイン
ターフェース条件などによっては入力がHiでオフされる
ような構成としなければならないときもある。
同図（Ｂ）は入力Hiでパワーセーブ用トランジスタ１
がオフされる回路例である。この例では入力端子とパワ
ーセーブ用トランジスタ１のベース1bとの間にインバー
タ用トランジスタ２が接続されており、そのエミッタが
設置され、コレクタ側に抵抗R3を介して電源Psが接続さ
れている。
がオフされる回路例である。この例では入力端子とパワ
ーセーブ用トランジスタ１のベース1bとの間にインバー
タ用トランジスタ２が接続されており、そのエミッタが
設置され、コレクタ側に抵抗R3を介して電源Psが接続さ
れている。
この構成において、入力端子からの電圧印加によるイ
ンバータ用トランジスタ２がオンすると、電源Psからそ
のコレクタに向けて電流Ｉが流れる。
ンバータ用トランジスタ２がオンすると、電源Psからそ
のコレクタに向けて電流Ｉが流れる。
このとき、パワーセーブ用トランジスタ１のベースと
電源Psとの接続端Ｆ点における電位は、Ps−Ｉ・R3とな
る。
電源Psとの接続端Ｆ点における電位は、Ps−Ｉ・R3とな
る。
従って、抵抗R3を抵抗値の大きなものを用いておけ
ば、Ｆ点の電位は電源電圧から大幅に低下することとな
り、パワーセーブ用トランジスタ１へのベース電圧はLo
となって、このパワーセーブ用トランジスタ１がオフ
し、これに伴い定電流回路への電流供給が遮断される結
果となる。
ば、Ｆ点の電位は電源電圧から大幅に低下することとな
り、パワーセーブ用トランジスタ１へのベース電圧はLo
となって、このパワーセーブ用トランジスタ１がオフ
し、これに伴い定電流回路への電流供給が遮断される結
果となる。
［考案が解決しようとする課題］ 従来における入力Hiでパワーセーブ用トランジスタ１
をオフするための手法は上記のような構成を採っていた
が、この方法ではパワーセーブ用トランジスタ１をオフ
するためにインバータ用トランジスタ２を導通させねば
ならず、電流供給を遮断するための電流が必要となると
いう矛盾が生じ、完全な消費電力節減効果を得ることが
できないというのが実状であった。
をオフするための手法は上記のような構成を採っていた
が、この方法ではパワーセーブ用トランジスタ１をオフ
するためにインバータ用トランジスタ２を導通させねば
ならず、電流供給を遮断するための電流が必要となると
いう矛盾が生じ、完全な消費電力節減効果を得ることが
できないというのが実状であった。
考案の目的 本考案は上記従来の課題に鑑みなされたものであり、
その目的は、電力を消費することなくでパワーセーブ用
トランジスタをオフ制御可能としたパワーセーブ回路を
提供することにある。
その目的は、電力を消費することなくでパワーセーブ用
トランジスタをオフ制御可能としたパワーセーブ回路を
提供することにある。
［課題を解決するための手段］ 上記目的を達成するために本考案は、定電流回路のオ
ンオフ制御端にオンオフ制御信号を供給するパワーセー
ブ用NPNトランジスタ（１）と、前記パワーセーブ用NPN
トランジスタ（１）のベースに分圧抵抗（R4、R7）を介
してベース制御電圧を供給するインバータ用PNPトラン
ジスタ（３）と、前記インバータ用PNPトランジスタ
（３）のベースにハイレベルのパワーセーブ信号を抵抗
（R5）を介して供給するハイ入力端子（I1）と、前記イ
ンバータ用PNPトランジスタ（３）のベースに一端が接
続されたバイアス抵抗（R6）と、前記パワーセーブ用NP
Nトランジスタ（１）のベースにローレベルのパワーセ
ーブ信号を供給するロー入力端子（I2）とを含み、定電
流回路、インバータ用PNPトランジスタ（３）のエミッ
タ及びバイアス抵抗（R6）の他端は電源側に接続され、
前記パワーセーブ用NPNトランジスタ（１）のコレクタ
が定電流回路のオンオフ制御端にそしてエミッタが接地
端子に接続され、さらに前記インバータ用PNPトランジ
スタ（３）のコレクタが分圧抵抗（R4、R7）を介して接
地端子に接続されていることを特徴とする。
ンオフ制御端にオンオフ制御信号を供給するパワーセー
ブ用NPNトランジスタ（１）と、前記パワーセーブ用NPN
トランジスタ（１）のベースに分圧抵抗（R4、R7）を介
してベース制御電圧を供給するインバータ用PNPトラン
ジスタ（３）と、前記インバータ用PNPトランジスタ
（３）のベースにハイレベルのパワーセーブ信号を抵抗
（R5）を介して供給するハイ入力端子（I1）と、前記イ
ンバータ用PNPトランジスタ（３）のベースに一端が接
続されたバイアス抵抗（R6）と、前記パワーセーブ用NP
Nトランジスタ（１）のベースにローレベルのパワーセ
ーブ信号を供給するロー入力端子（I2）とを含み、定電
流回路、インバータ用PNPトランジスタ（３）のエミッ
タ及びバイアス抵抗（R6）の他端は電源側に接続され、
前記パワーセーブ用NPNトランジスタ（１）のコレクタ
が定電流回路のオンオフ制御端にそしてエミッタが接地
端子に接続され、さらに前記インバータ用PNPトランジ
スタ（３）のコレクタが分圧抵抗（R4、R7）を介して接
地端子に接続されていることを特徴とする。
［作用］ 以上のごとく構成された本考案によれば、パワーセー
ブ用NPNトランジスタと電源との間にインバータ用PNPト
ランジスタが介設されているので、パワーセーブ用NPN
トランジスタのオンオフ、すなわちパワーセーブ回路の
導通／非導通はインバータ用PNPトランジスタのオンオ
フ状態に依存することになる。
ブ用NPNトランジスタと電源との間にインバータ用PNPト
ランジスタが介設されているので、パワーセーブ用NPN
トランジスタのオンオフ、すなわちパワーセーブ回路の
導通／非導通はインバータ用PNPトランジスタのオンオ
フ状態に依存することになる。
詳細には、インバータ用PNPトランジスタはハイレベ
ル信号が入力されるとオフされるように構成されている
ことから、このインバータ用PNPトランジスタにハイレ
ベル信号が入力されるとオフされ、これに伴ってパワー
セーブ用NPNトランジスタのベースへの電流供給が途絶
え、パワーセーブ用NPNトランジスタがオフされて、定
電流回路への電流供給が遮断されることとなる。
ル信号が入力されるとオフされるように構成されている
ことから、このインバータ用PNPトランジスタにハイレ
ベル信号が入力されるとオフされ、これに伴ってパワー
セーブ用NPNトランジスタのベースへの電流供給が途絶
え、パワーセーブ用NPNトランジスタがオフされて、定
電流回路への電流供給が遮断されることとなる。
従って、本考案によれば、パワーセーブモードにおい
て、インバータ用PNPトランジスタ及びパワーセーブ用N
PNトランジスタの双方がオフされることから、電力消費
を伴わずにパワーセーブを可能にすることができる。
て、インバータ用PNPトランジスタ及びパワーセーブ用N
PNトランジスタの双方がオフされることから、電力消費
を伴わずにパワーセーブを可能にすることができる。
［実施例］ 以下、図面に基づき本考案の好適な実施例を説明す
る。
る。
第１図に本考案に係るパワーセーブ回路の回路構成例
を示す。なお、図中前記第２図に係る従来回路と同等の
構成要素には同一符号を付しその説明を省略する。
を示す。なお、図中前記第２図に係る従来回路と同等の
構成要素には同一符号を付しその説明を省略する。
本考案において特徴的なことは、パワーセーブ用NPN
トランジスタ１のベースと電源Psとの間に接続されるイ
ンバータ用PNPトランジスタとしてその入力がHiでオフ
するPNP型トランジスタを用いたことであり、これによ
りパワーセーブモードにおいてはインバータ用PNPトラ
ンジスタ及びパワーセーブ用NPNトランジスタの双方が
オフするため、電力を消費することはない。
トランジスタ１のベースと電源Psとの間に接続されるイ
ンバータ用PNPトランジスタとしてその入力がHiでオフ
するPNP型トランジスタを用いたことであり、これによ
りパワーセーブモードにおいてはインバータ用PNPトラ
ンジスタ及びパワーセーブ用NPNトランジスタの双方が
オフするため、電力を消費することはない。
第１図において、パワーセーブ用NPNトランジスタの
ベース1bと電源Psとの間には、入力信号がHiの時にオフ
作動するインバータ用PNPトランジスタ３が接続されて
いる。このインバータ用PNPトランジスタ３は、エミッ
タが電源Psに接続され、また、ベースが、バイアス抵抗
R6を介して電源Psに、且つ、抵抗R5を介して、ハイレベ
ル信号を発信する外部インターフェースを接続するため
のハイ入力端子I1に接続されている。そして、インバー
タ用PNPトランジスタ３のコレクタは抵抗R4を介してパ
ワーセーブ用NPNトランジスタ1bのベースに接続されて
いる。
ベース1bと電源Psとの間には、入力信号がHiの時にオフ
作動するインバータ用PNPトランジスタ３が接続されて
いる。このインバータ用PNPトランジスタ３は、エミッ
タが電源Psに接続され、また、ベースが、バイアス抵抗
R6を介して電源Psに、且つ、抵抗R5を介して、ハイレベ
ル信号を発信する外部インターフェースを接続するため
のハイ入力端子I1に接続されている。そして、インバー
タ用PNPトランジスタ３のコレクタは抵抗R4を介してパ
ワーセーブ用NPNトランジスタ1bのベースに接続されて
いる。
また、このインバータ用PNPトランジスタ３のコレク
タとアースとの間にはパワーセーブ用NPNトランジスタ
１のベース1bにおける電位をインバータ用PNPトランジ
スタ３のオンオフに一致させて確実に制御するために抵
抗R7が介挿されている。
タとアースとの間にはパワーセーブ用NPNトランジスタ
１のベース1bにおける電位をインバータ用PNPトランジ
スタ３のオンオフに一致させて確実に制御するために抵
抗R7が介挿されている。
さらに、前記パワーセーブ用NPNトランジスタ１は、
入力信号がLo信号でオフ作動するため、Lo信号で前記パ
ワーセーブ用NPNトランジスタ１をオフさせるために、
パワーセーブ用NPNトランジスタＩのベースにロー入力
端子I2が接続されている。
入力信号がLo信号でオフ作動するため、Lo信号で前記パ
ワーセーブ用NPNトランジスタ１をオフさせるために、
パワーセーブ用NPNトランジスタＩのベースにロー入力
端子I2が接続されている。
次に動作を説明する。
通常は、電源Psからインバータ用PNPトランジスタ３
のエミッタ及びバイアス抵抗R6を介してとベースにそれ
ぞれ電圧供給が行われているため、インバータ用PNPト
ランジスタ３がオンされる。
のエミッタ及びバイアス抵抗R6を介してとベースにそれ
ぞれ電圧供給が行われているため、インバータ用PNPト
ランジスタ３がオンされる。
このインバータ用PNPトランジスタ３のオンに伴いパ
ワーセーブ用NPNトランジスタ１のベースに電圧供給が
行われ、また、コレクタには電源Psから電圧供給が行わ
れることから、パワーセーブ用NPNトランジスタ１がオ
ンされ、その結果、定電流回路の通電が確保される。
ワーセーブ用NPNトランジスタ１のベースに電圧供給が
行われ、また、コレクタには電源Psから電圧供給が行わ
れることから、パワーセーブ用NPNトランジスタ１がオ
ンされ、その結果、定電流回路の通電が確保される。
しかしながら、ハイ入力端子I1に接続された外部イン
ターフェースからハイレベルのパワーセーブ信号が入力
されると、このパワーセーブ信号が抵抗R5を介してイン
バータ用PNPトランジスタのベースに加えられる。ここ
で、インバータ用PNPトランジスタのベースには電源Ps
からバイアス抵抗R6を介して電圧供給が行われている
が、これに反し前述のパワーセーブ信号が加わることに
より、インバータ用PNPトランジスタのベース電位とエ
ミッタ電位とが同電位となってインバータ用PNPトラン
ジスタ３はオフされる。
ターフェースからハイレベルのパワーセーブ信号が入力
されると、このパワーセーブ信号が抵抗R5を介してイン
バータ用PNPトランジスタのベースに加えられる。ここ
で、インバータ用PNPトランジスタのベースには電源Ps
からバイアス抵抗R6を介して電圧供給が行われている
が、これに反し前述のパワーセーブ信号が加わることに
より、インバータ用PNPトランジスタのベース電位とエ
ミッタ電位とが同電位となってインバータ用PNPトラン
ジスタ３はオフされる。
一方、インバータ用PNPトランジスタ３のコレクタは
抵抗R4及びR7を介してアースされており、前記両抵抗R4
及びR7間のＧ点からの電位がパワーセーブ用NPNトラン
ジスタ１のベース1bに供給されている。
抵抗R4及びR7を介してアースされており、前記両抵抗R4
及びR7間のＧ点からの電位がパワーセーブ用NPNトラン
ジスタ１のベース1bに供給されている。
従って、インバータ用PNPトランジスタ３がオフされ
ると同時にＧ点もアースと同電位に引き込まれ、パワー
セーブ用NPNトランジスタ１は確実にオフして、定電流
回路への電流供給は遮断される。
ると同時にＧ点もアースと同電位に引き込まれ、パワー
セーブ用NPNトランジスタ１は確実にオフして、定電流
回路への電流供給は遮断される。
再び、ここで遮断された定電流回路への電流供給を再
開させるためには、ハイ入力端子I1にロー信号を供給す
ることによりインバータ用PNPトランジスタ３がオンさ
れて、所定の電流が抵抗R4,R7に流れ、抵抗R7における
電圧降下分の電圧がパワーセーブ用NPNトランジスタ１
のベース1bに印加されて通電する結果、定電流回路への
電流供給が再開される。
開させるためには、ハイ入力端子I1にロー信号を供給す
ることによりインバータ用PNPトランジスタ３がオンさ
れて、所定の電流が抵抗R4,R7に流れ、抵抗R7における
電圧降下分の電圧がパワーセーブ用NPNトランジスタ１
のベース1bに印加されて通電する結果、定電流回路への
電流供給が再開される。
このように、本考案によれば、パワーセーブモード、
すなわち、ハイ入力端子I1からハイレベルの信号が入力
されたとき、インバータ用PNPトランジスタ３及びパワ
ーセーブ用NPNトランジスタ１が共にオフするため、電
力消費を伴わずにパワーセーブを達成することができ
る。
すなわち、ハイ入力端子I1からハイレベルの信号が入力
されたとき、インバータ用PNPトランジスタ３及びパワ
ーセーブ用NPNトランジスタ１が共にオフするため、電
力消費を伴わずにパワーセーブを達成することができ
る。
なお、パワーセーブ用NPNトランジスタ１は、ロー入
力端子I2に外部インターフェースからローレベルのパワ
ーセーブ信号が入力された場合にも、直接オフされ、定
電流回路の電流供給が遮断させることもできる。このよ
うに、本考案のパワーセーブ回路は、外部インターフェ
ースのローレベルの信号に対応した定電流回路のパワー
セーブも確保されている。
力端子I2に外部インターフェースからローレベルのパワ
ーセーブ信号が入力された場合にも、直接オフされ、定
電流回路の電流供給が遮断させることもできる。このよ
うに、本考案のパワーセーブ回路は、外部インターフェ
ースのローレベルの信号に対応した定電流回路のパワー
セーブも確保されている。
［考案の効果］ 以上説明したように本考案によれば、NPN型とPNP型の
トランジスタを組合わせてそれぞれインバータまたはパ
ワーセーブ手段として用いたので簡単な構成で電力消費
を生ずることなく、パワーセーブ作用を得ることができ
る。
トランジスタを組合わせてそれぞれインバータまたはパ
ワーセーブ手段として用いたので簡単な構成で電力消費
を生ずることなく、パワーセーブ作用を得ることができ
る。
第１図は本考案に係るパワーセーブ回路の構成図、 第２図は従来のパワーセーブ回路の構成図である。 １……パワーセーブ用NPNトランジスタ ３……インバータ用PNPトランジスタ I1……ハイ入力端子 I2……ロー入力端子 Ps……電源 Ｒ……抵抗
Claims (1)
- 【請求項１】定電流回路のオンオフ制御端にオンオフ制
御信号を供給するパワーセーブ用NPNトランジスタ
（１）と、 前記パワーセーブ用NPNトランジスタ（１）のベースに
分圧抵抗（R4、R7）を介してベース制御電圧を供給する
インバータ用PNPトランジスタ（３）と、 前記インバータ用PNPトランジスタ（３）のベースにハ
イレベルのパワーセーブ信号を抵抗（R5）を介して供給
するハイ入力端子（I1）と、 前記インバータ用PNPトランジスタ（３）のベースに一
端が接続されたバイアス抵抗（R6）と、前記パワーセー
ブ用NPNトランジスタ（１）のベースにローレベルのパ
ワーセーブ信号を供給するロー入力端子（I2）とを含
み、 定電流回路、インバータ用PNPトランジスタ（３）のエ
ミッタ及びバイアス抵抗（R6）の他端は電源側に接続さ
れ、前記パワーセーブ用NPNトランジスタ（１）のコレ
クタが定電流回路のオンオフ制御端にそしてエミッタが
接地端子に接続され、さらに前記インバータ用PNPトラ
ンジスタ（３）のコレクタが分圧抵抗（R4、R7）を介し
て接地端子に接続されていることを特徴とするパワーセ
ーブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988133120U JP2514335Y2 (ja) | 1988-10-12 | 1988-10-12 | パワ―セ―ブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988133120U JP2514335Y2 (ja) | 1988-10-12 | 1988-10-12 | パワ―セ―ブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0257234U JPH0257234U (ja) | 1990-04-25 |
| JP2514335Y2 true JP2514335Y2 (ja) | 1996-10-16 |
Family
ID=31390702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988133120U Expired - Lifetime JP2514335Y2 (ja) | 1988-10-12 | 1988-10-12 | パワ―セ―ブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514335Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187315A (ja) * | 1987-01-30 | 1988-08-02 | Canon Inc | 電源制御装置 |
-
1988
- 1988-10-12 JP JP1988133120U patent/JP2514335Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0257234U (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2779411B2 (ja) | スイツチング装置 | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JP2514335Y2 (ja) | パワ―セ―ブ回路 | |
| JP3558938B2 (ja) | 直流安定化電源 | |
| JPS6325710A (ja) | トランジスタ回路 | |
| JP2004088988A (ja) | 負荷駆動制御システム | |
| JP2002246884A (ja) | 負荷駆動回路 | |
| JP2531826Y2 (ja) | パワーセーブ回路 | |
| JPS6126117A (ja) | 定電流発生回路 | |
| JPH06244699A (ja) | 電源投入装置 | |
| JP2533630Y2 (ja) | テープレコーダー回路 | |
| JPS6125324Y2 (ja) | ||
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
| JPH0125319B2 (ja) | ||
| JP3090866B2 (ja) | 電源シーケンス制御回路 | |
| JPH0545079Y2 (ja) | ||
| JPS6227001Y2 (ja) | ||
| JPS59146225A (ja) | ベ−ス駆動回路 | |
| JPH0749869Y2 (ja) | トランジスタスイツチング回路 | |
| JPH03870Y2 (ja) | ||
| JPH1139045A (ja) | スイッチ回路及びそれを用いたシリ−ズレギュレータ | |
| JP2774226B2 (ja) | リレー駆動回路 | |
| JPH07288074A (ja) | リレー駆動回路 | |
| JPH03238512A (ja) | 安定化電源回路の起動装置 | |
| JP2710334B2 (ja) | 電力増幅装置 |