JP2508455B2 - 波形デ―タ発生回路 - Google Patents
波形デ―タ発生回路Info
- Publication number
- JP2508455B2 JP2508455B2 JP60057215A JP5721585A JP2508455B2 JP 2508455 B2 JP2508455 B2 JP 2508455B2 JP 60057215 A JP60057215 A JP 60057215A JP 5721585 A JP5721585 A JP 5721585A JP 2508455 B2 JP2508455 B2 JP 2508455B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- value
- constant
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばA/D変換器の出力信号等のようなディ
ジタル信号のレベルを検出して、このレベルに基づいて
A/D変換器の前段に配置される増幅器の利得を制御して
信号圧縮効果を得る波形データ発生回路に関する。
ジタル信号のレベルを検出して、このレベルに基づいて
A/D変換器の前段に配置される増幅器の利得を制御して
信号圧縮効果を得る波形データ発生回路に関する。
記録再生装置等に用いられるノイズ除去装置は、記録
時に信号を圧縮し再生時に伸長するようにしている。入
力アナログ信号を圧伸する信号圧伸回路においては、圧
伸された出力信号のレベルに応じて信号圧伸回路をアナ
ログ的に制御するようにしている。
時に信号を圧縮し再生時に伸長するようにしている。入
力アナログ信号を圧伸する信号圧伸回路においては、圧
伸された出力信号のレベルに応じて信号圧伸回路をアナ
ログ的に制御するようにしている。
信号圧伸回路をディジタル回路で構成する場合は圧伸
されたディジタル信号のレベルをディジタル的に検出
し、この検出レベルに基いて入力信号をディジタル的に
制御する必要がある。従来の上記ディジタル制御方式と
して瞬時圧伸を行うものが知られている。この方式は出
力レベルに応じて入力信号を瞬時的に圧伸させるものあ
る。
されたディジタル信号のレベルをディジタル的に検出
し、この検出レベルに基いて入力信号をディジタル的に
制御する必要がある。従来の上記ディジタル制御方式と
して瞬時圧伸を行うものが知られている。この方式は出
力レベルに応じて入力信号を瞬時的に圧伸させるものあ
る。
上述したディジタル制御方式では、アナログ制御方式
のように応答特性を持たせるようにしたものは従来なか
った。
のように応答特性を持たせるようにしたものは従来なか
った。
本発明においては、入力データの絶対値を検出する手
段と、上記絶対値と検出信号の現在の値との比を求める
手段と、上記比に対応した第１の定数群を記憶する第１
の記憶手段と、上記比と所定値とを比較して比較結果を
出力する手段と、上記比較結果に対応した第２の定数群
を記憶する第２の記憶手段と、上記比較結果に基づいて
上記第１及び第２の定数群を切り換える切換手段と、上
記切換手段からの上記定数群から選択された定数と上記
入力データの絶対値と上記出力データの現在の値とに基
づいて出力データの次の値を演算する演算手段とを備
え、上記入力データの絶対値を目標値としてこの目標値
に漸次近づくような特性を有する出力データを得るよう
にしたことを特徴とする 〔作用〕 出力される検出信号に所定のアタック応答、ホールド
・リカバリ応答等の応答特性を持たせることができる。
段と、上記絶対値と検出信号の現在の値との比を求める
手段と、上記比に対応した第１の定数群を記憶する第１
の記憶手段と、上記比と所定値とを比較して比較結果を
出力する手段と、上記比較結果に対応した第２の定数群
を記憶する第２の記憶手段と、上記比較結果に基づいて
上記第１及び第２の定数群を切り換える切換手段と、上
記切換手段からの上記定数群から選択された定数と上記
入力データの絶対値と上記出力データの現在の値とに基
づいて出力データの次の値を演算する演算手段とを備
え、上記入力データの絶対値を目標値としてこの目標値
に漸次近づくような特性を有する出力データを得るよう
にしたことを特徴とする 〔作用〕 出力される検出信号に所定のアタック応答、ホールド
・リカバリ応答等の応答特性を持たせることができる。
第１図に本発明の第１の実施例を示す。
本実施例によるディジタルレベル検出回路は入力デー
タに対して所定の時間軸処理を行うことによって、検出
信号の出力データに所定の応答特性を持たせるようにし
たものである。即ち、入力データの変化に対して所定の
アタック応答特性、ホールド・リカバリ応答特性を持た
せることによって、人間の聴感に合わせた適切なレベル
の検出信号を得るようにしたもである。
タに対して所定の時間軸処理を行うことによって、検出
信号の出力データに所定の応答特性を持たせるようにし
たものである。即ち、入力データの変化に対して所定の
アタック応答特性、ホールド・リカバリ応答特性を持た
せることによって、人間の聴感に合わせた適切なレベル
の検出信号を得るようにしたもである。
第３図A,Bに検出回路のアタック応答特性とホールド
・リカバリ応答特性を示す。
・リカバリ応答特性を示す。
同図Ａはアタック応答特性を示すもので、検出回路の
入力レベルがａからｂに段階的に上昇したときは、検出
信号として点線で示すカーブｖ（ｔ）に沿って上昇する
データを得る。尚、上記入力レベルとは、レベル検出さ
れるディジタル信号がA/D変換されたものである場合
は、入力アナログ信号のレベルに換算した大きさを云
う。
入力レベルがａからｂに段階的に上昇したときは、検出
信号として点線で示すカーブｖ（ｔ）に沿って上昇する
データを得る。尚、上記入力レベルとは、レベル検出さ
れるディジタル信号がA/D変換されたものである場合
は、入力アナログ信号のレベルに換算した大きさを云
う。
同図Ｂはホールド・アタック応答特性を示すもので、
入力レベルがａからｂに段階的に下降したときは、一定
のホールド時間tHにレベルａが保持された後、点線で示
すカーブｖ（ｔ）に沿って下降する検出信号のデータを
得る。
入力レベルがａからｂに段階的に下降したときは、一定
のホールド時間tHにレベルａが保持された後、点線で示
すカーブｖ（ｔ）に沿って下降する検出信号のデータを
得る。
本実施例においては、上記カーブｖ（ｔ）を次のよう
に表すものとする。
に表すものとする。
・アタック応答特性の場合 但し、N,Tは任意の定数である。
・リカバリ応答特性の場合 但し、ｔ≧tH この（２）式によるリカバリ応答特性はコンデンサの
放電カーブと略同じ形をしている。
放電カーブと略同じ形をしている。
・ホールド応答特性の場合 ｖ（ｔ）＝ａ 但し、ｔ≦tH ……（３） 尚、ホールド応答特性は低域周波数の入力に対して出
力にリップルが発生するのを防止するために設けられて
いる。
力にリップルが発生するのを防止するために設けられて
いる。
次に、アタック応答特性について説明する。
上記（１）式において、ａ≠０のときのｖ（ｔ）は となる。これは第４図に示すように、ａ＝０のときのカ
ーブｖ（ｔ）において、ｖ（t0）＝ａなるt0を始点とす
る点線で示すカーブに等しい。
ーブｖ（ｔ）において、ｖ（t0）＝ａなるt0を始点とす
る点線で示すカーブに等しい。
〈証明〉 ａ＝ｖ（t0）とすると、（４）式においてｔ＝０とし
て、 （１）式に（５）式を代入すると、 而して、（４）式より であるから、t0として と定義する。即ち、現在の検出信号ｖ（ｔ）の目標値ｂ
に対する割合に関数ｆを作用させることにより一義的に
決まるt0を与える。この時点を新たな時点ｔ＝０とし、
入力データのサンプリング間隔をΔτとすると、 但し、関数ｇとして を定義する。
て、 （１）式に（５）式を代入すると、 而して、（４）式より であるから、t0として と定義する。即ち、現在の検出信号ｖ（ｔ）の目標値ｂ
に対する割合に関数ｆを作用させることにより一義的に
決まるt0を与える。この時点を新たな時点ｔ＝０とし、
入力データのサンプリング間隔をΔτとすると、 但し、関数ｇとして を定義する。
上記（７）式は、ｂと、現在の検出信号v(0)とから、
次のサンプリング時点に対する検出信号ｖ（Δτ）を求
めることができることを示している。ここでｂがｔの関
数であるとすれば、（７）式におけるｂとしてはｔ＝Δ
τの時点におけるｂ、つまり次のサンプリング時点での
ｂを用いるのが妥当である。この（７）式がアタック応
答特性であり、上記 の比の各値に対して予め演算を行うことにより、アタッ
ク係数として求めて置くことができる。
次のサンプリング時点に対する検出信号ｖ（Δτ）を求
めることができることを示している。ここでｂがｔの関
数であるとすれば、（７）式におけるｂとしてはｔ＝Δ
τの時点におけるｂ、つまり次のサンプリング時点での
ｂを用いるのが妥当である。この（７）式がアタック応
答特性であり、上記 の比の各値に対して予め演算を行うことにより、アタッ
ク係数として求めて置くことができる。
次に上記の原理に基づく第１図のディジタルレベル検
出回路について説明する。
出回路について説明する。
この回路は現在の入力データの絶対値ｂ（上記原理の
説明においては、次のサンプリング時点におけるｂ）
と、一つ前のサンプリング時点に対する検出信号のデー
タｖ（上記原理の説明においては、現在の検出信号のデ
ータv(0)）との比v/bからカーブｖ（ｔ）上の次の値
を、複数のアタック係数又はホールド・リカバリ係数の
選択されたものに基づいて求めるようにしている。上記
アタック係数は総てのv/bに対して予め演算されて、ROM
17に記憶されている。またホールド係数を「０」、リカ
バリ係数を定数「ｋ」としてROM23に記憶されている。
説明においては、次のサンプリング時点におけるｂ）
と、一つ前のサンプリング時点に対する検出信号のデー
タｖ（上記原理の説明においては、現在の検出信号のデ
ータv(0)）との比v/bからカーブｖ（ｔ）上の次の値
を、複数のアタック係数又はホールド・リカバリ係数の
選択されたものに基づいて求めるようにしている。上記
アタック係数は総てのv/bに対して予め演算されて、ROM
17に記憶されている。またホールド係数を「０」、リカ
バリ係数を定数「ｋ」としてROM23に記憶されている。
第１図において、入力端子11には例えばA/D変換器等
から例えば10ビットの入力データが加えられる。この入
力データは絶対値検出回路12において、９ビットの絶対
値を表すデータｂとなり除算回路13に加えられる。この
除算回路13には出力端子14に得られる一つ前のサンプリ
ング時点に対する現在の検出信号のデータｖが加えられ
ており、ここでv/bの比が求められる。このv/bはカーブ
ｖ（ｔ）上における今の位置の最終目標値に対する割合
を示している。このv/bはコンパレータ15に加えられ
て、定数「１」と比較されることにより、現在、カーブ
ｖ（ｔ）が上昇しているか下降しているかが判定され
る。
から例えば10ビットの入力データが加えられる。この入
力データは絶対値検出回路12において、９ビットの絶対
値を表すデータｂとなり除算回路13に加えられる。この
除算回路13には出力端子14に得られる一つ前のサンプリ
ング時点に対する現在の検出信号のデータｖが加えられ
ており、ここでv/bの比が求められる。このv/bはカーブ
ｖ（ｔ）上における今の位置の最終目標値に対する割合
を示している。このv/bはコンパレータ15に加えられ
て、定数「１」と比較されることにより、現在、カーブ
ｖ（ｔ）が上昇しているか下降しているかが判定され
る。
第３図A,Bにより明らかなように、ｖ（ｔ）が上昇し
ていればv/b＜１であり、ｖ（ｔ）が下降していればv/b
≧１である。コンパレータ15は上記v/bと定数１とを比
較して、ｖ（ｔ）の上昇、下降を判定し、この判定に応
じてスイッチ16を切換える。
ていればv/b＜１であり、ｖ（ｔ）が下降していればv/b
≧１である。コンパレータ15は上記v/bと定数１とを比
較して、ｖ（ｔ）の上昇、下降を判定し、この判定に応
じてスイッチ16を切換える。
ｖ（ｔ）が上昇している場合はスイッチ16は接点16a
側に閉ざされる。この場合は前述したアタック係数が求
められる。前記ROM17には各v/bに対するアタック係数が
記憶されている。アドレス生成回路18は各v/bに対するR
OM17の読み出しアドレスを生成する。尚、このアドレス
生成回路18は、v/bのある範囲に対してROM17の１つのア
ドレスを読み出すように成されている。これにより、RO
M17の容量を節約することができる。ROM17が全てのv/b
に対して夫々アタック係数を持っている場合は、v/b自
身をアドレスとすればよく、アドレス生成回路18は省略
することができる。ROM17から読み出されたアタック係
数は乗算器19に加えられて入力絶対値ｂと乗算される。
アタック係数は現在の検出信号ｖに入力絶対値ｂの何割
を加えたらよいかを示す係数であり、従って、乗算器19
の出力は実際にｖに加えるべき値を示すものとなる。こ
の乗算出力はスイッチ16を通じて加算器20においてｖと
加算される。この加算出力はラッチ回路21を介して出力
端子14に検出信号ｖとして出力される。カーブｖ（ｔ）
が上昇する間は以上の動作が繰り返される。
側に閉ざされる。この場合は前述したアタック係数が求
められる。前記ROM17には各v/bに対するアタック係数が
記憶されている。アドレス生成回路18は各v/bに対するR
OM17の読み出しアドレスを生成する。尚、このアドレス
生成回路18は、v/bのある範囲に対してROM17の１つのア
ドレスを読み出すように成されている。これにより、RO
M17の容量を節約することができる。ROM17が全てのv/b
に対して夫々アタック係数を持っている場合は、v/b自
身をアドレスとすればよく、アドレス生成回路18は省略
することができる。ROM17から読み出されたアタック係
数は乗算器19に加えられて入力絶対値ｂと乗算される。
アタック係数は現在の検出信号ｖに入力絶対値ｂの何割
を加えたらよいかを示す係数であり、従って、乗算器19
の出力は実際にｖに加えるべき値を示すものとなる。こ
の乗算出力はスイッチ16を通じて加算器20においてｖと
加算される。この加算出力はラッチ回路21を介して出力
端子14に検出信号ｖとして出力される。カーブｖ（ｔ）
が上昇する間は以上の動作が繰り返される。
次にコンパレータ15がv/b≧１を判定した場合は、こ
の判定信号によってスイッチ16が接点16b側に切換えら
れると共に、カウンタあるいはリトリガブルモノマルチ
等で構成されるホールド回路22が動作される。このホー
ルド回路22からは例えば「０」の信号が前述したホール
ド時間tHに出力される。この「０」の信号によりROM23
からホールド係数「０」が読み出される。従って、乗算
器24の出力は「０」となり、この出力「０」はスイッチ
16を介して加算器20に加えられて、検出信号ｖと加算さ
れる。この加算出力ｖはラッチ回路21を介して出力端子
14に加えられる。従って、検出信号は上記時間tHの間一
定の値ｖにホールドされる。時間tHが過ぎるとホールド
回路22の出力は「１」に反転し、これによってROM23か
ら所定のリカバリ係数ｋが読み出される。前述したよう
にリカバリ応答特性はコンデンサの放電カーブと略一致
しているので、リカバリ係数はv/bの値に拘らず一定と
なる。
の判定信号によってスイッチ16が接点16b側に切換えら
れると共に、カウンタあるいはリトリガブルモノマルチ
等で構成されるホールド回路22が動作される。このホー
ルド回路22からは例えば「０」の信号が前述したホール
ド時間tHに出力される。この「０」の信号によりROM23
からホールド係数「０」が読み出される。従って、乗算
器24の出力は「０」となり、この出力「０」はスイッチ
16を介して加算器20に加えられて、検出信号ｖと加算さ
れる。この加算出力ｖはラッチ回路21を介して出力端子
14に加えられる。従って、検出信号は上記時間tHの間一
定の値ｖにホールドされる。時間tHが過ぎるとホールド
回路22の出力は「１」に反転し、これによってROM23か
ら所定のリカバリ係数ｋが読み出される。前述したよう
にリカバリ応答特性はコンデンサの放電カーブと略一致
しているので、リカバリ係数はv/bの値に拘らず一定と
なる。
この係数ｋは乗算器24に加えられて、加算器25で演算
されたb-vの値と乗算される。この乗算出力はスイッチ1
6を介して加算器20において検出出力ｖと加算される。
コンデンサの放電カーブは、現在の値と最終目標値との
差に一定の係数ｋを乗算したものを、現在のｖから引く
演算を繰り返すことにより求められる。この演算が上記
乗算器24、加算器25,20により行われることにより、リ
カバリ応答特性を有する検出信号のカーブｖ（ｔ）を得
ることができる。
されたb-vの値と乗算される。この乗算出力はスイッチ1
6を介して加算器20において検出出力ｖと加算される。
コンデンサの放電カーブは、現在の値と最終目標値との
差に一定の係数ｋを乗算したものを、現在のｖから引く
演算を繰り返すことにより求められる。この演算が上記
乗算器24、加算器25,20により行われることにより、リ
カバリ応答特性を有する検出信号のカーブｖ（ｔ）を得
ることができる。
第２図はディジタルレベル検出回路の第２の実施例を
示すもので、第１図と同一の部分には同一符号を付して
ある。
示すもので、第１図と同一の部分には同一符号を付して
ある。
前述した（７）式によるアタック応答特性はb-v
（０）に関して求めてもよい。その場合は、 を用いればよい。
（０）に関して求めてもよい。その場合は、 を用いればよい。
本実施例は上記（９）式を用いたもので、第１図にお
いてリカバリ応答時に用いられる加算器26から得られる
差分b-vをアタック応答時にも利用し、このb-vとアタッ
ク係数とを乗算器26で乗算するように成されている。こ
のようにすることにより、回路構成が第１図の場合より
簡単になると共に、アタック係数の数を減らすことがで
きる利点を有する。
いてリカバリ応答時に用いられる加算器26から得られる
差分b-vをアタック応答時にも利用し、このb-vとアタッ
ク係数とを乗算器26で乗算するように成されている。こ
のようにすることにより、回路構成が第１図の場合より
簡単になると共に、アタック係数の数を減らすことがで
きる利点を有する。
次に上述したディジタルレベル検出回路の応用例とし
て、ディジタル信号圧縮装置に適用した場合について第
５図と共に説明する。尚、この第５図の回路は本出願と
同日出願された「信号圧縮装置」の実施例と同一のもの
である。
て、ディジタル信号圧縮装置に適用した場合について第
５図と共に説明する。尚、この第５図の回路は本出願と
同日出願された「信号圧縮装置」の実施例と同一のもの
である。
第５図において、ディジタルレベル検出回路７には、
第１図又は第２図に示すディジタルレベル検出回路が用
いられている。入力端子１にはアナログ信号SAが入力さ
れ、この信号SAは圧縮回路２に供給される。この圧縮回
路２は、オペアンプ３とこのオペアンプ３の負帰還回路
に挿入された乗算型D/A変換器４とにより、オペアンプ
３の利得が制御されている。従って、この乗算型D/A変
換器４は、例えばラダー抵抗又は多数のタップ付きの分
圧回路と、ラダー抵抗の８つの抵抗の端部を適宜接地す
ることができ或いはいずれかのタップをオペアンプ３の
反転入力端に接続しうる少なくとも８つのトランスミッ
ションゲートとが用いられる。例えば８ビットのディジ
タル制御信号Scを８つのトランスミッションゲート或い
はデコーダを経て256のトランスミッションゲートの制
御端子に印加して制御することによって、アナログ信号
SAを所定の大きさに圧縮するディジタル制御アッテネー
タとして用いることができる。また、上記制御信号SCの
ビット数を少なくすることができる利点も有する。
第１図又は第２図に示すディジタルレベル検出回路が用
いられている。入力端子１にはアナログ信号SAが入力さ
れ、この信号SAは圧縮回路２に供給される。この圧縮回
路２は、オペアンプ３とこのオペアンプ３の負帰還回路
に挿入された乗算型D/A変換器４とにより、オペアンプ
３の利得が制御されている。従って、この乗算型D/A変
換器４は、例えばラダー抵抗又は多数のタップ付きの分
圧回路と、ラダー抵抗の８つの抵抗の端部を適宜接地す
ることができ或いはいずれかのタップをオペアンプ３の
反転入力端に接続しうる少なくとも８つのトランスミッ
ションゲートとが用いられる。例えば８ビットのディジ
タル制御信号Scを８つのトランスミッションゲート或い
はデコーダを経て256のトランスミッションゲートの制
御端子に印加して制御することによって、アナログ信号
SAを所定の大きさに圧縮するディジタル制御アッテネー
タとして用いることができる。また、上記制御信号SCの
ビット数を少なくすることができる利点も有する。
上記圧縮回路２で圧縮されたアナログ信号はA/D変換
器５に供給されて所定ビット数のディジタル信号SDに変
換され、出力端子６から取り出される。このディジタル
信号SDの一部はディジタルレベル検出回路７に加えられ
て、上記信号SDのレベルが検出される。検出回路７は上
記検出レベルに応じたディジタル制御信号SCを出力し、
この制御信号SCによって圧縮回路２の乗算型D/A変換器
４が制御される。
器５に供給されて所定ビット数のディジタル信号SDに変
換され、出力端子６から取り出される。このディジタル
信号SDの一部はディジタルレベル検出回路７に加えられ
て、上記信号SDのレベルが検出される。検出回路７は上
記検出レベルに応じたディジタル制御信号SCを出力し、
この制御信号SCによって圧縮回路２の乗算型D/A変換器
４が制御される。
本発明はまた同日出願された「信号処理回路」にも適
用することができる。
用することができる。
以上説明したように、本発明によれば、複数のアタッ
ク係数又はホールド係数から選択された係数と入力デー
タの絶対値と出力データの現在の値とに基づいて出力デ
ータの次の値を演算しているので、入力データの絶対値
を目標値として該目標値に漸次近づくような特性を有す
る出力データを得ることができ、ディジタル制御方式で
ありながらアナログ制御方式と同等の対応特性を持たせ
ることができる。本発明をノイズ除去装置の信号圧縮装
置に用いることにより、人間の聴感に合わせた制御を行
うようにすることができる。
ク係数又はホールド係数から選択された係数と入力デー
タの絶対値と出力データの現在の値とに基づいて出力デ
ータの次の値を演算しているので、入力データの絶対値
を目標値として該目標値に漸次近づくような特性を有す
る出力データを得ることができ、ディジタル制御方式で
ありながらアナログ制御方式と同等の対応特性を持たせ
ることができる。本発明をノイズ除去装置の信号圧縮装
置に用いることにより、人間の聴感に合わせた制御を行
うようにすることができる。
第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図、第３図は
アタック応答、ホールド・リカバリ応答を説明するため
の特性図、第４図はアタック応答を説明するための特性
図、第５図は本発明を信号圧縮装置に適用した場合のブ
ロック図である。 なお、図面に用いた符号において、 12……絶対値検出回路 13……除算回路 14……出力端子 15……コンパレータ 17,23……ROM である。
図は本発明の第２の実施例を示すブロック図、第３図は
アタック応答、ホールド・リカバリ応答を説明するため
の特性図、第４図はアタック応答を説明するための特性
図、第５図は本発明を信号圧縮装置に適用した場合のブ
ロック図である。 なお、図面に用いた符号において、 12……絶対値検出回路 13……除算回路 14……出力端子 15……コンパレータ 17,23……ROM である。
Claims (1)
- 【請求項１】入力データの絶対値を検出する手段と、 上記絶対値と出力データの現在の値との比を求める手段
と、 上記比に対応した第１の定数群を記憶する第１の記憶手
段と、 上記比と所定値とを比較して比較結果を出力する手段
と、 上記比較結果に対応した第２の定数群を記憶する第２の
記憶手段と、 上記比較結果に基づいて上記第１及び第２の定数群を切
り換える切換手段と、 上記切換手段からの上記定数群から選択された定数と上
記入力データの絶対値と上記出力データの現在の値とに
基づいて出力データの次の値を演算する演算手段とを備
え、 上記入力データの絶対値を目標値としてこの目標値に漸
次近づくような特性を有する出力データを得るようにし
たことを特徴とする波形データ発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057215A JP2508455B2 (ja) | 1985-03-20 | 1985-03-20 | 波形デ―タ発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60057215A JP2508455B2 (ja) | 1985-03-20 | 1985-03-20 | 波形デ―タ発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214819A JPS61214819A (ja) | 1986-09-24 |
| JP2508455B2 true JP2508455B2 (ja) | 1996-06-19 |
Family
ID=13049301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60057215A Expired - Fee Related JP2508455B2 (ja) | 1985-03-20 | 1985-03-20 | 波形デ―タ発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508455B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681957B2 (ja) * | 1988-01-19 | 1997-11-26 | ソニー株式会社 | デジタル信号処理装置 |
| JP2681956B2 (ja) * | 1988-01-19 | 1997-11-26 | ソニー株式会社 | デジタル信号処理装置用のエンベロープ検出方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5866439A (ja) * | 1981-10-16 | 1983-04-20 | Fujitsu Ltd | 波形符号化方式 |
-
1985
- 1985-03-20 JP JP60057215A patent/JP2508455B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61214819A (ja) | 1986-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
| JPS59148417A (ja) | デイジタル・ダイナミツク・レンジ・コンバ−タ | |
| EP0008160B1 (en) | Programmable digital tone detector | |
| JP2508455B2 (ja) | 波形デ―タ発生回路 | |
| JPH0695619B2 (ja) | ディジタルボリュームの劣化防止回路 | |
| JPS61214822A (ja) | 信号処理回路 | |
| JPS61214821A (ja) | 信号圧縮装置 | |
| JP2681957B2 (ja) | デジタル信号処理装置 | |
| JP2681956B2 (ja) | デジタル信号処理装置用のエンベロープ検出方法 | |
| JP2611243B2 (ja) | 振幅圧縮伸長回路 | |
| JPS6293940A (ja) | 終点判定回路 | |
| JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
| JP3119677B2 (ja) | 信号処理回路 | |
| JPS62142420A (ja) | デジタルレベル検出回路 | |
| JP2716723B2 (ja) | 信号変換装置 | |
| KR960000840B1 (ko) | 디지탈 레벨 검출회로 | |
| JPS6238340Y2 (ja) | ||
| JP3278864B2 (ja) | デジタルオートゲインコントローラ | |
| KR100353812B1 (ko) | 적응필터의에러검출장치및그방법 | |
| SU1746525A1 (ru) | Преобразователь частоты в напр жение | |
| SU855678A1 (ru) | Устройство дл воспроизведени кусочно-линейных функций времени | |
| RU2022312C1 (ru) | Нелинейное корректирующее устройство | |
| JPS63144278A (ja) | ソ−ナ−受信装置 | |
| JPH08181612A (ja) | Ｄ／ａ変換装置 | |
| JPS638646B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |