KR100353812B1 - 적응필터의에러검출장치및그방법 - Google Patents

적응필터의에러검출장치및그방법 Download PDF

Info

Publication number
KR100353812B1
KR100353812B1 KR1019980061187A KR19980061187A KR100353812B1 KR 100353812 B1 KR100353812 B1 KR 100353812B1 KR 1019980061187 A KR1019980061187 A KR 1019980061187A KR 19980061187 A KR19980061187 A KR 19980061187A KR 100353812 B1 KR100353812 B1 KR 100353812B1
Authority
KR
South Korea
Prior art keywords
signal
error
output
output signal
unit
Prior art date
Application number
KR1019980061187A
Other languages
English (en)
Other versions
KR20000044688A (ko
Inventor
이덕명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980061187A priority Critical patent/KR100353812B1/ko
Publication of KR20000044688A publication Critical patent/KR20000044688A/ko
Application granted granted Critical
Publication of KR100353812B1 publication Critical patent/KR100353812B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 적응필터의 에러 검출 장치 및 그 방법에 관한것임.
2. 발명이 해결하고자하는 과제
본 발명은 디지털 통신 등에서 입력신호에서 발생될 수 있는 에러값을 소정의 수학식을 이용하여 미리 검출해 메모리에 저장시켜, 필터링된 신호의 에러 검출 속도를 현저하게 향상시킬 수 있는 에러 검출 장치 및 그 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은 다중 채널 간섭에 의해 왜곡된 신호성분을 필터링된 입력신호의 에러값을 검출하여 계수 갱신 정보로 이용하는 에러를 검출하는 적응필터에 있어서, 입력신호를 필터링하여 에러가 어느 정도 제거된 신호를 출력하는 필터부; 상기 필터부의 출력신호를 입력받아 양자화한 신호를 출력하는 슬라이스부; 외부로부터 소정의 기분값을 입력받아 상기 필터부의 출력신호와 상기 슬라이스부의 출력신호의 오차를 계산하는 오차 계산부; 상기 필터부의 출력신호에서 발생될 수 있는 에러값을 미리 계산하여 저장한 저장부; 상기 오차계산부의 출력신호를 이용하여 상기 저장수단의 어드레스 신호를 출력하는 어드레스 신호 발생부; 및 어드레스 신호에 따른 상기 저장수단의 출력을 입력받아 상기 필터부의 필터링 정도를 조정하는 계수 갱신부를 포함한다.
4. 발명의 중요한 용도
본 발명은 디지털 통신 등에서 왜곡된 신호성분을 제거하는 이용됨.

Description

적응필터의 에러 검출 장치 및 그 방법{Device and method for detecting errors in adaptive filter}
본 발명은 디지털 통신 등에서 다중 채널 간섭에 의해 왜곡된 신호성분을 제거하는 적응필터의 에러 검출 장치 및 그 방법에 관한 것으로서, 특히 필터링된 입력신호의 에러값을 검출하여 계수 갱신 정보로 이용하는 에러 검출 장치 및 그 방법에 관한 것이다.
도 1은 일반적인 적응필터의 구성 블록도로서, 입력신호(x(k))를 필터링하기 위한 필터부(110)와, 필터부(110)의 출력신호(y(k))를 양자화하기 위한 슬라이서부(120)와, 필터부(110)의 출력신호(y(k))와 슬라이서부(120)의 출력신호(s(k))를 입력받아, 필터부(110)의 출력신호(y(k))의 에러(error)를 검출하기 위한 에러 검출부(130)와, 에러 검출부(130)의 에러 검출값(e(k))를 입력받아 계수(w(k))를 필터부(110)로 출력하는 계수 갱신부(140)를 구비한다.
상기한 바와 같은 구조를 갖는 일반적인 적응필터의 동작을 설명하면 다음과 같다.
외부로부터 입력되는 입력신호(x(k))에는 다중 채널들간의 간섭에 의해 에러가 발생되는데, 이러한 에러는 필터부(110)의 필터링 과정을 통해 제거된다. 하지만, 입력신호(x(k))가 필터부(110)에 의해 필터링되더라도 에러가 완전히 제거되지는 않게된다.
따라서, 입력신호(x(k))의 에러가 최대한도로 제거될 때까지 다음과 같은 궤환 동작을 통해 계속적으로 필터링이 수행된다.
필터부(110)가 입력신호(x(k))를 필터링하여 에러가 어느 정도 제거된 신호(y(k))를 슬라이서부(120)와 에러 검출부(130)로 출력하면, 슬라이서부(120)는필터부(110)의 출력신호(y(k))를 양자화하여 양자화한 신호(s(k))를 에러 검출부(130)로 출력한다.
이어서, 에러 검출부(130)는 필터부(110)의 출력신호(y(k))와 슬라이서부(120)의 출력신호(s(k))를 입력받아, 이 두 신호에 대한 산술적인 연산과정(도 2를 참조하여 상세히 설명하겠음)을 수행하여, 필터부(110)로부터 출력된 신호(y(k))의 에러를 검출하여, 에러 검출값(e(k))을 계수 갱신부(140)로 궤환시킨다. 이때, 에러 검출부(130)에 의해 검출된 에러 검출값(e(k))은 계수 갱신부(140)의 계수 갱신정보로 이용된다.
이에 따라, 계수 갱신부(140)는 에러 검출부(130)로부터 궤환된 에러 검출값(e(k))에 따라 필터부(110)로 전달되는 계수(w(k))를 갱신한다. 이렇게, 갱신된 계수(w(k))는 필터부(110)의 필터링 동작을 조절하게 된다.
즉, 필터부(110)는 이와 같은 과정을 통해 갱신된 계수(w(k))에 따라 입력신호(x(k))를 필터링하여, 입력신호(x(k))의 에러를 최대한도로 제거한다.
물론, 상기한 바와 같이 궤환 과정을 통하여 에러를 제거하기 위한 동작은 계속적으로 수행되므로써, 다중 채널들의 간섭에 의해 입력신호(x(k))에 발생된 에러는 거의 완전하게 제거된다.
도 2는 종래의 적응필터의 에러 검출 장치의 구성 블록도로서, 이를 참조하여 상기 도 1의 에러 검출 장치의 에러를 검출하기 위한 산술적인 연산과정을 상세하게 설명한다.
도 2에 도시된 바와 같이, 종래의 적응필터의 에러 검출 장치는, 두 입력단이 각각 상기 도 1의 필터부(110)의 출력단과 슬라이서부(120)의 출력단에 연결된 가산기(210)와, 입력단이 가산기(210)의 출력단에 연결된 제곱기(220)와, 일입력단으로 소정의 기준값(1/2ρ)을 입력받고 타입력단이 제곱기(220)의 출력단에 연결된 승산기(230)와, 입력단이 승산기(230)의 출력단에 연결된 음부호화기(240)와, 입력단이 음부호화기(240)의 출력단에 연결된 다수의 곱셈기(251 내지 25n)와, 입력단들이 각각 다수의 곱셈기(251 내지 25n)의 출력단에 연결된 누산기(260)를 구비한다.
상기한 바와 같은 구조를 갖는 종래의 적응필터의 에러 검출 장치의 동작을 설명하면 다음과 같다.
가산기(210)는 필터부(110)의 출력신호(y(k))와 슬라이서부(120)의 출력신호(s(k)를 가산하여 제곱기(220)로 출력한다.
제곱기(220)는 가산기(210)의 출력신호를 제곱하여 곱셈기(230)로 출력한다.
곱셈기(230)는 제곱기(220)의 출력신호와 소정의 기준값(1/2ρ)을 곱하여 음부호화기(240)로 출력한다.
음부호화기(240)는 곱셈기(230)의 출력신호를 음(-)의 값으로 부호화하여 다수의 곱셈기(251 내지 25n)로 출력한다.
곱셈기(251 내지 25n)들은 각각 음부호화기(240)의 출력신호와 미리 설정된 연산값 x, x2/2!, x3/3!, ···, xn/n!을 곱하여 누산기(260)로 출력한다.
누산기(260)는 미리 설정된 '1'과 곱셈기(251 내지 25n)들의 출력신호를 누산하여 다음 [수학식 1]을 출력하는데, 이 [수학식 1]은 상기 도 1의 계수 갱신부(140)로 궤환되는 에러 검출값(e(k))이 된다.
그러나, 상기한 바와 같은 종래의 적응필터의 에러 검출 장치의 경우, 필터링된 신호의 에러를 검출하는데 너무 많은 곱셈기가 사용되어 전체 소자의 점유 면적이 매우 크고, 또한 많은 곱셈 과정을 거쳐 신호의 에러를 검출하므로써, 많은 시간이 소요되는 문제점이 있었다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 디지털 통신 등에서 다중 채널 간섭에 의해 왜곡된 신호성분을 제거함에 있어, 필터링된 입력신호에서 발생될 수 있는 에러값을 소정의 수학식을 이용하여 미리 검출해 메모리에 저장시키므로써, 필터링된 신호의 에러 검출 속도를 현저하게 향상시킬 수 있는 에러 검출 장치 및 그 방법, 그리고 그를 실행시키기 위한 프로그램을 기록한 컴퓨터를 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1은 일반적인 적응필터의 구성 블록도.
도 2는 종래의 적응필터의 에러 검출 장치의 구성 블록도.
도 3은 본 발명에 따른 적응필터의 에러 검출 장치의 일실시예 구성 블록도.
도 4는 본 발명에 따른 적응필터의 에러 검출 방법에 대한 일실시예 수행 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
310: 오차 계산부 311: 가산기
312: 제곱기 313: 곱셈기
314: 음부호화기 320: 어드레스신호 발생부
이와 같은 목적을 달성하기 위한 본 발명은, 다중 채널 간섭에 의해 왜곡된 신호성분을 필터링된 입력신호의 에러값을 검출하여 계수 갱신 정보로 이용하는 에러를 검출하는 적응필터에 있어서, 입력신호를 필터링하여 에러가 어느 정도 제거된 신호를 출력하는 필터부; 상기 필터부의 출력신호를 입력받아 양자화한 신호를 출력하는 슬라이스부; 외부로부터 소정의 기분값을 입력받아 상기 필터부의 출력신호와 상기 슬라이스부의 출력신호의 오차를 계산하는 오차 계산부; 상기 필터부의 출력신호에서 발생될 수 있는 에러값을 미리 계산하여 저장한 저장부; 상기 오차계산부의 출력신호를 이용하여 상기 저장수단의 어드레스 신호를 출력하는 어드레스 신호 발생부; 및 어드레스 신호에 따른 상기 저장수단의 출력을 입력받아 상기 필터부의 필터링 정도를 조정하는 계수 갱신부를 포함하는 적응필터를 포함한다.
이하, 도 3을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 3은 본 발명에 따른 적응필터의 에러 검출 장치의 일실시예 구성 블록도로서, 이는 상기 도 1의 에러 검출 장치에 적용된다.
도 3에 도시된 바와 같이, 본 발명의 적응필터의 에러 검출 장치는, 외부로부터 소정의 기준값(1/2ρ)을 입력받아 필터부(110)의 출력신호(y(k))와 슬라이서부(120)의 출력신호(s(k) 간의 오차를 계산하기 위한 오차 계산부(310)와, 오차 계산부(310)의 출력신호를 입력받아 어드레스신호를 발생하기 위한 어드레신호 발생부(310)와, 어드레스신호 발생부(320)로부터 어드레스신호를 입력받으며, 필터부(110)의 출력신호(y(k))의 에러값을 저장하기 위한 저장부(330)를 구비한다.
오차 계산부(310)는 필터부(110)의 출력신호(y(k))와 슬라이서부(120)의 출력신호(s(k)를 가산하기 위한 가산기(311)와, 가산기(311)의 출력신호를 제곱하기 위한 제곱기(312)와, 제곱기(312)의 출력신호와 소정의 기준값(1/2ρ)을 곱하기 위한 곱셈기(313)와, 곱셈기(313)의 출력신호를 음(-)의 값으로 부호화하기 위한 음부호화기(314)를 구비한다.
그리고, 저장부(330)에는 미리 계산된 필터부(110)의 출력신호(y(k))의 에러값(e(k))이 각 어드레스 별로 저장된다. 이때, 오차 계산부(310)의 음부호화기(314)의 출력신호를 상기 [수학식 1]에 대입하여, 필터부(110)의 출력신호에서 발생될 수 있는 모든 에러값들을 미리 계산한 다음, 이렇게 미리 계산한 필터부(110)로부터 출력되는 신호(y(k))의 에러값(e(k))을 저장부(330)의 각 어드레스에 저장한다.
상기한 바와 같은 구조를 갖는 본 발명의 적응필터의 에러 검출 장치의 동작을 상세하게 설명하면 다음과 같다.
상기 도 1의 필터부(110)의 출력신호(y(k))와 슬라이서부(120)의 출력신호(s(k)가 오차 계산부(310)로 전달되면, 오차 계산부(310)의 가산기(311)는 이 두 신호(y(k), s(k))들을 가산하여 제곱기(312)로 출력하고, 이렇게 제곱기(312)로 전달된 신호는 제곱화된 다음, 곱셈기(313)로 전달된다. 이어서, 곱셈기(313)는 외부로부터 입력된 소정의 기준값(1/2ρ)과 제곱기(312)의 출력신호를곱하여 음부호화기(314)로 출력한다.
음부호화기(314)는 곱셈기(313)의 출력신호를 음(-)의 값으로 부호화하여 어드레스신호 발생부(320)로 전달한다. 이때, 음부호화기(314)로부터 출력되는 신호값을 상기 [수학식 1]에 대입하여 미리 계산한 에러값(e(k))이 저장부(330)에 저장되어있으므로, 어드레스신호 발생부(320)는 음부호화기(314)의 출력신호를 이용하여 미리 계산한 에러값(e(k))이 저장되어 있는 저장부(330)의 어드레스를 지정하기 위한 어드레스신호를 저장부(330)로 출력한다.
이렇게, 어드레스신호 발생부(320)로부터 출력된 어드레스신호가 저장부(330)의 특정 어드레스를 지정하면, 저장부(330)는 어드레스신호에 의해 지정된 어드레스에 저장되어 있는 에러값(e(k))을 상기 도 1의 계수 갱신부(140)로 출력한다. 물론, 상기 도 1 및 도 2에서와 마찬가지로, 저장부(330)로부터 출력되는 에러값(e(k))은 계수 갱신부(140)의 계수 갱신정보로 이용된다.
도 4는 본 발명에 따른 적응필터의 에러 검출 방법에 대한 일실시예 수행 흐름도로서, 이를 참조하여 상기 도 3의 본 발명의 적응필터의 에러 검출 과정에 대하여 상세하게 설명하면 다음과 같다.
도 4를 참조하면, 필터부(110)의 출력신호(y(k))와 슬라이서부(120)의 출력신호(s(k)를 가산하여(401), 가산한 가산값을 제곱한(402) 후, 제곱값과 소정의 기준값(1/2ρ)을 승산한다(403).
이어서, 승산 과정(403)에서의 승산값을 음(-)의 값으로 부호화한(404) 후, 이 부호화값에 따라 어드레스신호를 발생하여(405), 발생한 어드레스신호가 지정하는 어드레스에 저장된 에러값을 검출한다(406).
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명은, 디지털 통신 등에서 다중 채널 간섭에 의해 왜곡된 신호성분을 제거함에 있어, 기존의 다수의 곱셈기들을 사용하지 않고 필터링된 입력신호에서 발생될 수 있는 에러값을 소정의 수학식을 이용하여 미리 검출해 저장부에 저장시키므로써, 전체 소자의 점유면적을 대폭 감소시키고, 또한 어드레스신호를 발생시켜 저장부에 저장된 에러 검출값을 간단하게 출력시키므로써, 에러 검출 속도를 현저하게 향상시킬 수 있다.

Claims (1)

  1. 다중 채널 간섭에 의해 왜곡된 신호성분을 필터링된 입력신호의 에러값을 검출하여 계수 갱신 정보로 이용하여 에러를 검출하는 적응필터에 있어서,
    입력신호를 필터링하여 에러가 어느 정도 제거된 신호를 출력하는 필터부;
    상기 필터부의 출력신호를 입력받아 양자화한 신호를 출력하는 슬라이스부;
    외부로부터 소정의 기분값을 입력받아 상기 필터부의 출력신호와 상기 슬라이스부의 출력신호의 오차를 계산하는 오차 계산부;
    상기 필터부의 출력신호에서 발생될 수 있는 에러값을 미리 계산하여 저장한 저장부;
    상기 오차계산부의 출력신호를 이용하여 상기 저장부의 어드레스 신호를 출력하는 어드레스 신호 발생부; 및
    어드레스 신호에 따른 상기 저장부의 출력를 입력받아 상기 필터부의 필터링 정도를 조정하는 계수 갱신부를 포함하는 적응필터
KR1019980061187A 1998-12-30 1998-12-30 적응필터의에러검출장치및그방법 KR100353812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061187A KR100353812B1 (ko) 1998-12-30 1998-12-30 적응필터의에러검출장치및그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061187A KR100353812B1 (ko) 1998-12-30 1998-12-30 적응필터의에러검출장치및그방법

Publications (2)

Publication Number Publication Date
KR20000044688A KR20000044688A (ko) 2000-07-15
KR100353812B1 true KR100353812B1 (ko) 2002-11-18

Family

ID=19567943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061187A KR100353812B1 (ko) 1998-12-30 1998-12-30 적응필터의에러검출장치및그방법

Country Status (1)

Country Link
KR (1) KR100353812B1 (ko)

Also Published As

Publication number Publication date
KR20000044688A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
EP1376541A2 (en) Extraction of external noise components
CA1248603A (en) Method to compensate for the truncation error in a sampled signal and a device for carrying out the method
KR100353812B1 (ko) 적응필터의에러검출장치및그방법
US6301550B1 (en) Phase delay correction system
EP0300265A2 (en) Digital tone detection method
Lopez et al. Formatting bits to better implement signal processing algorithms
CN105099573B (zh) 一种干扰信号处理方法、装置及医疗检测设备
JP3418005B2 (ja) 音声ピッチ検出装置
US4845753A (en) Pitch detecting device
US5343420A (en) Signal discrimination circuit
JP5023794B2 (ja) デジタル音声処理装置及びデジタル音声処理プログラム
EP1628397A1 (en) Audio quality adjustment device
JP2004004274A (ja) 音声信号処理切換装置
US6735303B1 (en) Periodic signal detector
KR100464366B1 (ko) 순방향 오류 정정 장치 및 방법
JPH07202713A (ja) 音声信号の符号化伝送方法
JP2668721B2 (ja) リミツタ補間型ｄｆｔ演算方式
CN112804618B (zh) 一种音频输出方法及装置
KR100664017B1 (ko) 자동 이득 제어 장치
JP2647318B2 (ja) 非直線ひずみの自動測定装置
DeBrunner et al. IIR Filter Sensitivity Predicts Filter Wordlength
JPS6147570A (ja) デイジタル周波数検出装置
KR960002291A (ko) 고밀도 저장기기에 있어서 디코딩 방법 및 장치
KR100249851B1 (ko) 무선 이동통신 시스템에서의 수신신호 이비/엔오 측정 장치
JPS57157372A (en) Operation error correcting method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee