JP2505878B2

JP2505878B2 - マルチバスシステム

Info

Publication number: JP2505878B2
Application number: JP5083189A
Authority: JP
Inventors: 真一郎宮島; 亮二平山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-03-02
Filing date: 1989-03-02
Publication date: 1996-06-12
Anticipated expiration: 2011-06-12
Also published as: JPH02230357A

Description

【発明の詳細な説明】〔概要〕複数のバスを介して信号のやりとりを行なうマルチバ
スシステムに関し、待ち時間を短縮することを目的とし、第１バスに接続される第１処理手段と、第２バスに接
続される第２処理手段と、第１バスと第２バスを接続す
る接続手段を有し、第１処理手段からの命令信号に応じ
て第２処理手段から応答信号を返送するマルチバスシス
テムにおいて、接続手段は、第１処理手段から第１命令
信号が供給されているときに、第２処理手段から供給さ
れる第１応答信号に基づいて第１処理手段への第２応答
信号を出力し、第１命令信号の供給の停止に応じて第２
応答信号の出力を停止する応答信号出力手段と、第２応
答信号の出力が停止されているときに、第１処理手段か
ら供給される第１命令信号に基づいて第２処理手段への
第２命令信号を出力し、第２応答信号の出力発生に応じ
て第２命令信号の出力を停止する命令信号出力手段とを
具えるように構成する。

〔産業上の利用分野〕

本発明は、複数のバスを介して信号のやりとりを行な
うマルチバスシステムに関するものである。

〔従来の技術〕

第４図は、従来のマルチバスシステムの構成を示す。
図に示したマルチバスシステムは、CPU411,マスタバス,
2つのインタフェース413,415,スレーブバス，入出力部4
17を具える。マスタバスはCPU411に接続されて制御され
ている。マスタバスとスレーブバスは２つのインタフェ
ース413,415を介して接続されている。入出力部417はス
レーブバスに接続されている。

上述したマルチバスシステムの動作タイミングを第５
図に示す。図において、論理レベル“0"は命令信号およ
び応答信号の出力状態に対応し、論理レベル“1"は命令
信号および応答信号の出力の停止状態に対応する。

まず、CPU411から入出力部417に対して命令信号（例
えば読取命令）が出力される（第５図（イ）−Ａ参照）
と、この読取命令は２つのインタフェース413,415およ
びスレーブバスを介して入出力部417に供給される（第
５図（ハ），（ホ）−Ａ参照）。この読取命令を受け取
ると、入出力部417は応答信号を返送する（第５図
（ヘ）−Ａ参照）。この応答信号はスレーブバス,2つの
インタフェース415,413およびマスタバスを介してCPU41
1に供給される（第５図（ニ），（ロ）−Ａ参照）。

次に、CPU411は応答信号を受け取ると読取命令の出力
を停止する（第５図（イ）−Ｂ参照）。これに応じてイ
ンタフェース415および入力出力部417に出力されている
読取命令は順次停止される（第５図（ハ），（ホ）−Ｂ
参照）。入出力部417はこの読取命令の出力の停止に応
じて、応答信号の出力を停止する（第５図（ヘ）−Ｂ参
照）。これに応じてインタフェース413,CPU411への応答
信号の出力が順次停止される（第５図（ニ），（ロ）−
Ｂ参照）。

応答信号の供給が停止されると、CPU411は次の命令信
号を出力することができる。

〔発明が解決しようとする課題〕

ところで、上述した従来のマルチバスシステムにあっ
ては、CPU411は入出力部417に読取命令（命令信号）を
出力し、入出力部417はこの命令信号に応じて応答信号
を出力している。また、この命令信号の出力は応答信号
の出力に応じて停止され、応答信号は命令信号の出力の
停止に応じて停止する。

ここで、CPU411からの命令信号の出力は命令信号およ
び応答信号の出力が停止されている場合に行なわれる。
しかし、命令信号出力の停止を２つのインタフェース41
3,415を介して供給し、これに対する応答信号出力の停
止の返送を２つのインタフェース413,415を介して行な
っているため、命令信号の出力が停止になってから応答
信号の出力が停止になるまで信号の送受に時間がかか
り、次の命令信号を出力するために待ち時間が生じると
いう問題点があった。

本発明は、このような点にかんがみて創作されたもの
であり、待ち時間を短縮するようにしたマルチバスシス
テムを提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明のマルチバスシステムの原理ブロッ
ク図である。

図において、マルチバスシステムは、第１バス101に
接続される第１処理手段111と、第２バス102に接続され
る第２処理手段113と、第１バス101と第２バス102を接
続する接続手段119を有し、第１処理手段111からの命令
信号に応じて第２処理手段113から応答信号を返送す
る。

接続手段119は、応答信号出力手段115と命令信号出力
手段117を具える。

応答信号出力手段115は、第１処理手段111から第１命
令信号が供給されているとき、第２処理手段113から供
給される第１応答信号に基づいて第１処理手段111への
第２応答信号を出力し、第１命令信号の供給の停止に応
じて第２応答信号の出力を停止する。

命令信号出力手段117は、第２応答信号の出力が停止
されているとき、第１処理手段111から供給される第１
命令信号に基づいて第２処理手段113への第２命令信号
を出力し、第２応答信号の出力発生に応じて第２命令信
号の出力を停止する。

〔作用〕

第１処理手段111から出力された第１命令信号は、第
１バス101を介して接続手段119の命令信号出力手段117
に供給され、更に第２バス102を介して第２処理手段113
に第２命令信号として供給される。この第２命令信号に
応じて第２処理手段113から出力された第１応答信号
は、第２バス102を介して接続手段119の応答信号出力手
段115に供給され、更に第１バス101を介して第１処理手
段111に第２応答信号として供給される。

本発明にあっては、第２応答信号の出力に応じて第２
命令信号の出力を停止し、第１命令信号の供給の停止に
応じて第２応答信号の出力を停止するので、第１命令信
号の出力が停止になってから次に第１命令信号を出力す
る（第２応答信号の出力が停止になる）までの時間（待
ち時間）を短縮することが可能である。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に
説明する。

第２図は、本発明のマルチバスシステムを採用する実
施例の構成を示す。

I.実施例と第１図との対応関係ここで、本発明の実施例と第１図との対応関係を示し
ておく。

応答信号出力手段115は、フリップフロップ（FF）217
に相当する。

命令信号出力信号117は、FF213に相当する。

以上のような対応関係があるものとして、以下本発明
の実施例について説明する。

II.実施例の構成本発明実施例のマルチバスシステムの全体の構成は第
２図を参照する。第２図において本発明実施例のインタ
フェース313は反転回路211,FF213を組み合わせ構成し、
インタフェース315は反転回路215,FF217を組み合わせ構
成する。

上位からの命令信号は反転回路211を介してFF213のク
ロック端子CLKに供給される。また、反転回路211の出力
はFF217のリセット端子Ｒにも反転入力される。下位か
らの応答信号は反転回路215を介してFF217のクロック端
子CLKに供給される。所定の電圧（例えば５ボルト）はF
F213のセット端子Ｓ（反転入力）および入力端子Ｄと、
FF217のセット端子Ｓ（反転入力）および入力端子Ｄに
入力される。FF217の反転出力端子からの出力は、FF2
13のリセット端子Ｒに反転入力されると共に上位に供給
される。FF213の反転出力端子からの出力は、下位に
供給される。

III.実施例の動作第３図は、実施例の動作のタイミングを示す。論理レ
ベル“0"は命令信号および応答信号の出力状態に対応
し、論理レベル“1"は命令信号および応答信号の出力の
停止状態に対応する。

以下、CPU311から入出力部317へ命令信号（例えば読
取命令）を出力する場合の信号の動作を考える。

まず、CPU311（上位）から読取命令がマスタバスを介
してインタフェース313に供給される（第３図（イ）−
Ａ参照）。読取命令は反転回路211を介して反転出力さ
れた後、クロック信号としてFF213のクロック端子CLKに
供給される。また、FF213の出力端子Ｄは論理レベル
“1"で保持され、セット端子Ｓおよびリセット端子Ｒは
論理レベル“0"で保持されている。クロック信号の立ち
上がり（読取命令の出力）に応じて、FF213の反転出力
端子から論理レベル“0"の信号が出力される（第３図
（ハ）−Ａ参照）。この信号は、インタフェース415
（下位）へ出力される読取命令である。

こうして読取命令は２つのインタフェース313,315,ス
レーブバスを介して入出力部317に供給される（第３図
（ホ）−Ａ参照）。

読取命令が入出力部317まで到達すると入出力部317か
ら応答信号が出力される（第３図（へ）−Ａ参照）。入
出力部317（下位）からスレーブバスを介してインタフ
ェース315の反転回路215には応答信号が入力される。

インタフェース313（上位）において、この応答信号
は反転回路215を介して反転出力された後、クロック信
号としてFF217のクロック端子CLKに供給される。FF217
の入力端子Ｄは論理レベル“1",セット端子Ｓは論理レ
ベル“0"で保持されている。また、リセット端子Ｒには
反転回路211を介して読取命令が反転入力されており、
読取命令の入力に応じてリセット端子Ｒには論理レベル
“0"が供給される。クロック信号の立ち上がり（応答信
号の供給）に応じて反転出力端子から論理レベル“0"
の信号が出力される（第３図（ニ）−Ａ参照）。この出
力は、上位への応答信号である。

この上位への応答信号はインタフェース313自身のFF2
13のリセット端子Ｒに反転入力される。FF213はこの応
答信号の供給に応じてリセットされ、反転出力端子か
ら出力される下位への読取命令の出力を停止する（第３
図（ホ）−Ｂ参照）。

このようにして上位への応答信号の出力に応じて下位
の入出力部317（下位）への読取命令の出力が停止され
る。また、これに応じて入出力部317は応答信号の出力
を停止する（第３図（へ）−Ｂ参照）。この状態におい
て入出力部417,スレーブバスは解放される。

インタフェース315（下位）からインタフェース313
（下位）に応答信号が供給される場合もインタフェース
313において同様な処理が行なわれ、インタフェース313
（上位）からインタフェース315（下位）への読取命令
の出力は停止される（第３図（ハ）−Ｂ参照）。

インタフェース315（下位）において、読取命令は反
転回路211を介してFF217のリセット端子Ｒに反転入力さ
れる。読取命令の供給停止に応じて、リセット端子Ｒに
供給される信号は論理レベル“1"に立ち上がる。FF217
は読取命令の供給停止に応じてリセットされ、反転出力
端子から出力される上位への応答信号の出力を停止す
る（第３図（ニ）−Ｂ参照）。

この状態においてインタフェース315は解放される。

こうして、インタフェース313からCPU311にマスタバ
スを介して応答信号が供給される。CPU311はインタフェ
ース313からの応答信号に応じて読取命令の出力を停止
する（第３図（イ）−Ｂ参照）。この出力の停止に応じ
てインタフェース413ではインタフェース315の応答信号
の出力で説明したような処理が行なわれ、CPU311への応
答信号の出力が停止される（第３図（ロ）−Ｂ参照）。
この状態においてインタフェース313,マスタバスは解放
される。

IV.実施例のまとめこのようにして、入出力部317,スレーブバス,2つのイ
ンタフェース315,313,マスタバスと順次解放される。CP
U311へ応答信号が出力されればインタフェース315以下
は解放されており、CPU311からの命令信号の出力停止お
よびCPU311への応答信号の出力停止はCPU311とインタフ
ェース413の間の信号の送受で処理される。

従って、CPU311から入出力部417まで信号の送受を行
なう必要がないので、CPU311は次の命令信号を出力する
ために長い待ち時間を必要としない。

V.発明の変形態様なお、上述した実施例では命令信号および応答信号を
論理レベル“0",“1"の切り換えで考えたものであった
が、このような信号を複数組み合わせたものや他の信号
であっても良い。

また、「I.実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、第２応答信号の出
力に応じて第２命令信号の出力を停止し、第１命令信号
の出力の停止に応じて第２応答信号の出力を停止するの
で、第１命令信号の出力が停止になってから次に第１命
令信号を出力する（第２応答信号の出力が停止になる）
までの時間（待ち時間）を短縮することが可能である。

【図面の簡単な説明】

第１図は本発明のマルチバスシステムの原理ブロック
図、第２図は本発明のマルチバスシステムを採用する実施例
の構成ブロック図、第３図は実施例の動作のタイミング図、第４図は従来例の構成ブロック図、第５図は従来例の動作のタイミング図である。図において、 101は第１バス、 102は第２バス、 111は第１処理手段、 113は第２処理手段、 115は応答信号出力手段、 117は命令信号出力手段、 119は接続手段、 211,215は反転回路、 213,217はフリップフロップ（FF）、 411はCPU、 413,415はインタフェース、 417は入出力部である。

Claims

(57)【特許請求の範囲】

【請求項１】第１バス（101）に接続される第１処理手
段（111）と、第２バス（102）に接続される第２処理手
段（113）と、前記第１バス（101）と前記第２バス（10
2）を接続する接続手段（119）を有し、前記第１処理手
段（111）からの命令信号に応じて前記第２処理手段（1
13）から応答信号を返送するマルチバスシステムにおい
て、前記接続手段は、第１処理手段（111）から、第１命令信号が供給されて
れているときに、前記第２処理手段（113）から供給さ
れる第１応答信号に基づいて前記第１処理手段（111）
への第２応答信号を出力し、前記第１命令信号の供給の
停止に応じて前記第２応答信号の出力を停止する応答信
号出力手段（115）と、前記第２応答信号の出力が停止されているときに、前記
第１処理手段（111）から供給される前記第１命令信号
に基づいて前記第２処理手段（113）への第２命令信号
を出力し、前記第２応答信号の出力発生に応じて前記第
２命令信号の出力を停止する命令信号出力手段（117）
と、を備えるように構成したことを特徴とするマルチバスシ
ステム。