JP2505725B2 - デ―タ伝送システム - Google Patents
デ―タ伝送システムInfo
- Publication number
- JP2505725B2 JP2505725B2 JP5143438A JP14343893A JP2505725B2 JP 2505725 B2 JP2505725 B2 JP 2505725B2 JP 5143438 A JP5143438 A JP 5143438A JP 14343893 A JP14343893 A JP 14343893A JP 2505725 B2 JP2505725 B2 JP 2505725B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- command
- microprocessor
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 41
- 230000015654 memory Effects 0.000 claims description 116
- 238000000034 method Methods 0.000 claims description 92
- 230000008569 process Effects 0.000 claims description 70
- 238000003860 storage Methods 0.000 claims description 33
- 238000013500 data storage Methods 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 12
- 230000006978 adaptation Effects 0.000 claims description 9
- 238000007726 management method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 102100031577 High affinity copper uptake protein 1 Human genes 0.000 description 44
- 101710196315 High affinity copper uptake protein 1 Proteins 0.000 description 44
- 239000000872 buffer Substances 0.000 description 9
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 101100301212 Arabidopsis thaliana RDR2 gene Proteins 0.000 description 8
- 101150030482 SMD1 gene Proteins 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 101100112083 Arabidopsis thaliana CRT1 gene Proteins 0.000 description 1
- 101100238301 Arabidopsis thaliana MORC1 gene Proteins 0.000 description 1
- 101150001149 CSI1 gene Proteins 0.000 description 1
- 102100027371 Cysteine-rich PDZ-binding protein Human genes 0.000 description 1
- 101000726276 Homo sapiens Cysteine-rich PDZ-binding protein Proteins 0.000 description 1
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 1
- 101100468521 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFX1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 108010003641 statine renin inhibitory peptide Proteins 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9057—Arrangements for supporting packet reassembly or resequencing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Memory System (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
メモリとの間のデータ伝送システムに関する。より詳細
には本発明は、複数のディスクメモリ及び/または磁気
テープドライブを含むマスメモリに適用される。これら
のユニットは、データ伝送システムと物理的に接続され
た標準型特定リンクによって互いに接続されている。
含むマスメモリに使用される伝送リンクは、ANSI標
準(American National Stand
ardInstitute)及びISO標準(Inte
rnational standard organi
zation)の双方に適合するSCSI型リンクであ
る。
リ、即ち磁気ディスクメモリと磁気テープドライブとを
支持するバスから構成されている。
ディスクメモリまたはテープドライブのような周辺装置
を6つまで接続できるようになっている。
を有している。即ち、周辺装置が伝送システムから実行
コマンドを受信したとき、このコマンドが例えば周辺装
置に内蔵された磁気記録媒体にデータを書込む命令また
は読取る命令であるとき、これらの周辺装置は、該周辺
装置が接続されている物理的チャネルから切断され、外
部とのリンクから完全に独立してそれらのジョブを遂行
する。
は有効データから各々が構成された複数のフレームから
成り、経時的順序でフレームの初端にコマンドキャラク
タ、終端に通常はステータスと呼ばれる状態メッセージ
が夫々付加されている。
えばプロセッサ、メモリ、または周辺装置の入出力コン
トローラは、標準寸法のカードアセンブリに配置されて
いる。これらのカードは概して並列型の同一バスに接続
されており、バスは種々のプロセッサ間の通信及びカー
ド間のデータ移送、カードに対する給電などを確保す
る。
II(INTEL社の出願登録商標)である。そのアー
キテクチャは通常はPSB(Parallel Sys
tem Bus)と呼ばれる並列型メインバスの周囲に
編成され、IEEE(Institute of El
ectrical and ElectronicEn
gineers)1296標準に従って構造化されてい
る。
ピュータバスPSBは、2つのバスBD1、BD2によ
って示すSCSI型の2つのリンクに、ゲートウェイ接
続デバイスまたはデータ伝送システムを介して接続され
ている。データ伝送システムの機能は、PSB上の情報
伝送条件を、リンクSCSIの2つのバスBD1−BD
2上の伝送条件に適応させることである。実際、一方で
PSB上、他方で2つのバスBD1またはBD2上のデ
ータ伝送モードは全く異なっており、データ伝送レー
ト、使用される伝送プロコトル、書込みコード、情報、
フォーマット、コマンドキャラクタ、なども全く違って
いる。
1、MSP2を示す。第1のシステムMSP1は一方で
PSBに接続され、他方で2つのバスBD1及びBD2
に接続されている。
はバスBD2だけに接続されている。図1に示す実施例
では、6つのデータ格納ユニットが、バスBD1、即ち
5つのディスクメモリユニットD1〜D5とテープドラ
イブT6とに接続されている。バスBD2は5つのディ
スクメモリD7〜D11とテープドライブT12とに接
続されている。バスBD1はデータ伝送システムMSP
1だけに接続されているので図1のテープドライブT6
の近傍の末端に端子プラグTERを有している。
続されている。
ートウェイ接続デバイス)の物理的全体構造、及びその
種々の作製方法と動作モードとは本出願人による199
1年7月15日出願のフランス特許出願第910890
8号「コンピュータバスと周辺装置のコントローラとの
間の汎用接続デバイス」及び同人による同日付けのフラ
ンス特許出願第9108907号「コンピュータバスと
ネットワークの特定リンクとの間の汎用接続デバイス用
オペレーティングシステム」に詳細に記載されている。
構成、即ち一方の汎用接続デバイスGPU(Gener
al Purpose Unit)とアダプタデバイス
DEAとから構成されている。
ってPSBに接続されている。コプロセッサMPCは例
えばINTEL社製のVL82c389である。これは
メッセージモードによってコンピュータORDと通信す
る。このモードは前出のIEEE 1296標準に定義
されている。
D2に物理的に接続されており、図1に示す別々の格納
ユニットがこれらのバスに夫々接続されている。ディス
クD1〜D5及びテープドライブT6のすべてがマスメ
モリシステムSCSI1を形成し、他方のディスクD7
〜D11とテープドライブT12とはマスメモリシステ
ムSCSI2を形成している。
構成素子を含む: −上述のようなコプロセッサMPC; −実際にはデバイスGPUの中央処理装置を構成し、シ
ステムSCSI1及びSCSI2を構成する種々の格納
ユニット宛てのコマンド及び命令を搬送する内部バスB
Iと、これらの種々のコマンドに関するアドレスを搬送
するアドレスバスBADとを備えたマイクロプロセッサ
CPU。このマイクロプロセッサは、書き替え可能なプ
ログラマブルメモリEPROM、読出し書込みメモリS
RAM、割込みマネージャMFPに夫々結合されてい
る。これらの素子EPROM、SRAM、MFPはすべ
て内部バスBI及びアドレスバスBADに接続されてい
る; −2ポートビデオRAM型メモリVRAM; −バスB2によってメモリVRAMに接続されバスB3
によってコプロセッサMPCに接続された直接メモリア
クセスコントローラDMAC; −メモリVRAMをアダプタデバイスDEAに接続する
バスB1。これらの構成素子に関しては後述する。
CPUはMOTOROLA社製の68020型である。
内部バスBIは32ビット非多重バスであり、バスBA
Dは32ビットアドレスバスである。
ROMは例えば128または256キロバイトの容量を
有し、GPUの自己試験及び初期化プログラムを内蔵し
ている。
e Operating system)として示され
ているマイクロプロセッサCPUのオペレーティングシ
ステムは、スタティックメモリSRAMに内蔵され、結
合デバイスGPUの初期化でロードされる。このメモリ
の容量は例えば512キロバイトまたは1メガバイトで
ある。このメモリは前出のフランス特許出願第9108
907号に記載されている。
ントローラDMACがメモリVRAMとコプロセッサM
PCとの間及びコプロセッサMPCとマイクロプロセッ
サCPUのバスBIとの間に直列に接続されている。
991年12月19日付けの本願出願人のフランス特許
出願第9115814号「複数メモリとコンピュータバ
スとの間のデータの多重搬送コントローラ」に詳細に記
載されている。
ーティングシステムは、マイクロプロセッサ全体の動作
を系統的に編成し、その結果として、コンピュータOR
D(またはシステムSCSI1またはSCSI2のいず
れか)からきたフレームがバスPSBからメモリVRA
Mにまたはその逆方向に転送されるように監視する。更
に、一方でバスPSBを介してコンピュータORDと結
合デバイスとの間で使用され、他方でSCSI型リンク
上で使用されるプロトコルのアダプテーションプログラ
ムは、例えばメモリSRAMに内蔵されている。
バイスGPUの頭脳である。これは、データの転送を初
期化し、プロトコルを適応させ、そのオペレーティング
システムを作動させ、後述するように例えばコマンドと
ステータスとを交換するDEAと対話しながらDEAと
コンピュータORDとの間で往復的にデータを伝送す
る。
作に関しては前出の3つの特許出願に詳細に記載されて
いる。
グシステムGPOSの基本構成エレメントを図3に示
す。
ステムの基本機能を確保する中央コアNYとコアを包囲
し各々が特定機能を確保する複数のマネージャとから構
成されている。これらのマネージャは、アプリケーショ
ンマネージャGA、構内通信サーバSA、障害マネージ
ャGI、スタータST、コマンドマネージャGC、端末
アクセスマネージャGAT、会話型チェッカ(le m
etteur aupoint interacti
f) IOMXから成る。
応付けられた種々のアプリケーションはこのオペレーテ
ィングシステムを包囲し、各アプリケーションが中央コ
アNY及び該コアの周囲のマネージャの全部または一部
と通信及び対話する。アプリケーションは自律的であ
り、互いに独立している。本発明のデータ伝送システム
においては2つのこのようなアプリケーションが備えら
れ、夫々符号A1及びA2で示されている。
アプリケーションA1がマスメモリシステムCSCI1
に関係し、アプリケーションA2はマスメモリシステム
SCSI2に関係する。各アプリケーションの役割は、
一方でメモリVRAMとデータの読取りまたは書込みの
対象となるSCSI1またはSCSI2に属するディス
クメモリ及びテープドライブの各々との間でデータを双
方向に転送することであり、他方でこれらのデータに関
する書込みまたは読取コマンドをこれらのディスクメモ
リ及びテープドライブに転送することである。
エレメントはコアNY、アプリケーションマネージャG
A及び構内通信サーバSAである。その他のマネージャ
に関してはこれ以上説明しない。それらの役割は前出の
フランス特許出願第9108907号に十分に説明され
ている。
またはA2が作動中のとき、2つのアプリケーションの
ジョブを実時間で管理し編成することによってシステム
の基本管理を実行する。
コアにサービスを要求したときにマネージャの要求に応
答するが要求を開始はさせない。コアはまた、アプリケ
ーションA1及びA2の各々を構成するプロセスの起動
を管理する。
A2のいずれかが有すべき状態を監視し定義する。
る。
提供されるサービスが利用可能でないことを意味する。
きる状態、特に、アプリケーションを構成するすべての
プロセスとそれらに対応するすべてのテーブルとの初期
化動作を実行する状態を意味する。
り、アプリケーションが作動中である状態を意味する。
あるかまたは停止中である状態を意味する。
は誤りによって中断された状態を意味する。
ンス特許出願第9108907号に更に詳細に記載され
ている。
は、必要に応じて各アプリケーションを別のアプリケー
ションと通信させ得る。前述のごとく、各アプリケーシ
ョンは自律性であり互いに独立しているので、このサー
バSAを介在させずに通信することはできない。
(NYとA1−A2との間)、FG1−FG2(NYと
GA−SAとの間)、F1−F2(GAとA1−A2と
の間)、FS1−FS2(SAとA1−A2との間)で
示されるモニタコールによって互いに且つA1及びA2
と通信する。これらのコールも前出のフランス特許出願
第9108907号に詳細に記載されている。
システムの分野におけるアプリケーションA1及びA2
の一方または他方の役割及び動作を定義する。これらの
アプリケーションはオペレーティングシステムGPOS
との結合によってデータ伝送システムに所属する。
ンクによって互いに接続された複数のデータ格納ユニッ
トを含むマスメモリとコンピュータバスとの間のデータ
伝送システムであって、該システムが前記特定リンクに
物理的に接続されており、オペレーティングシステムを
内蔵する少なくとも1つのメモリに接続され、前記オペ
レーティングシステムを実行するための中央マイクロプ
ロセッサと、コンピュータバスとリンクとの間に配置さ
れた記憶メモリを含み、マイクロプロセッサによって編
成され且つ管理されるジョブを有し、コンピュータバス
からリンク及びその逆方向にフレームを転送するフレー
ム転送手段とを含むデータ伝送システムが提供される。
本発明のデータ伝送システムの特徴は、一方で前記メモ
リに接続され他方で前記リンクに接続され中央プロセッ
サに従属する少なくとも1つの入出力マイクロプロセッ
サを含み、アプリケーションが、アプリケーション全体
の初期化プロセスと、各自が所定タイプの1つの格納ユ
ニットに対応付けられた互いに独立した別々の複数の適
応プロセスと、少なくとも1つのタスク管理プロセスと
を含み、種々のプロセスがメッセージセマフォによって
互いに通信し、適応プロセスの各々は、対応する格納ユ
ニット宛てにコンピュータ(ORD)から発せられたコ
マンドを、特定リンクで使用されるプロトコルに整合す
るコマンドに変換及び適応させ、管理プロセスは、対応
する適応プロセスが該適応を完了したときに直ちに、入
出力マイクロプロセッサがコマンド及び該コマンドに対
応するフレームのデータをメモリからリンクに及びその
逆方向に物理的に転送できるようにすることである。
詳細な記載より本発明の別の特徴及び利点が明らかにさ
れよう。
スBD1及びBD2のいずれか一方との間に配置された
アダプタデバイスDEAを示す。
の入出力マイクロプロセッサ、即ちCTR1及びCTR
2を示す。これらはまたバスSCSIのコントローラと
考えることもできる。これらの入出力マイクロプロセッ
サの各々は、一方でデータバスB1に接続され、他方で
アドレスバスBADに接続されている。更に、これらの
2つのマイクロプロセッサの各々は、インタフェースI
F1及びIF2を介してBD1及びBD2に夫々接続さ
れている。これらのインタフェースの役割は、マイクロ
プロセッサCTR1及びCTR2によって送出される電
気信号のレベルを、SCSI標準によって定義されたよ
うなバスBD1及びBD2上で使用される電気信号のレ
ベルに適応させることである。更に、2つの物理的イン
タフェースIF1及びIF2は、CTR1及びCTR2
からBD1及びBD2に伝送するかまたはその逆方向に
伝送する信号を伝送前に再生する。
力マイクロプロセッサは、NCR社製のNCR53C7
00型マイクロプロセッサである。このマイクロプロセ
ッサは、SCRIPTコードと呼ばれる固有のコードを
実行する。
って入出力を管理するためのNCR社によって設計され
たSCRIPT言語で記述された特定の入出力プログラ
ムである。
2)の初期化でメモリSRAMに書込まれ、次いでバス
BD1及びBD2に対応付けられたデータ格納ユニット
(ディスクメモリまたはテープドライブ)の数と同じ回
数だけGPOSによってメモリVRAMに再度書込まれ
る(この場合このコードはGPOSによって有効データ
と見なされる)。実際にはSCRIPTコードは、CT
R1及びCTR2だけが理解できるコマンド群から成り
且つ所定の任意の格納ユニットだけが実行すべきコマン
ド及び対応するデータを送出し得る。これらのコマンド
及びデータの物理的転送は、CRT1及びCTR2によ
ってプロトコルSCSIに従って実行される。従ってC
TR1及びCTR2は、A1またはA2を使用している
中央マイクロプロセッサCPUのスレーブプロセッサで
ある。これらの2つのアプリケーションのいずれか一方
がジョブ命令を与えると直ちにこれらのスレーブプロセ
ッサが自動的にタスクを実行する。
デオメモリVRAMでコマンド及びデータを探索し、2
つのバスBD1及びBD2の一方または他方との間に互
いに接続されたディスクメモリユニットまたはテープド
ライブにデータを送出することである。
アプリケーションA1及びA2の各々は、2つのシステ
ムSCSI1及びSCSI2の一方または他方に所属す
るディスクメモリユニットまたはテープドライブの各々
によって実行されるべきコマンドの実行プログラムを構
成するすべてのコマンドを伝送する機能を有している。
コマンドの実行プログラムはCP(チャネルプログラ
ム)という記号で示されている。
ッダと記号CCE(ChannelComment e
ntry)で示されている複数の基本コマンドとから構
成されている。
ユニットからデータを読取る、または、該ユニットにデ
ータを書込む、その際、これらのデータの読取りまたは
書込みの対象となるメモリのセクタを定義する、などの
意味を有している。
ちCP(チャネルプログラム)は、所与のメモリユニッ
トに特定型アクセスするためのコマンドCCEの集合か
ら成る。従って、アプリケーションA1(またはA2)
がn個のデータ格納ユニット(ディスクメモリまたはテ
ープドライブ)に対応付けられているとき、可能なm個
のアクセスがこれらのユニットの各々に対応し、チャネ
ルプログラムはこれらのアクセスの各々に対応する。例
えば、1つのディスクメモリユニットに関するチャネル
プログラムを定義したとき、m個のチャネルプログラム
またはm個のCPj(但しj=1、2、3、m)が存在
するであろう。これらのチャネルプログラムCPjの各
々にp個のコマンドCCEが対応する。
方または他方の内部構造を示す図4を考察する。これら
の2つのアプリケーションは共通の初期化プロセス、即
ちP0を有している。
仮想チャネルPC1及びPC2に関する問題を処理し、
アプリケーションA2は別の2つの物理的仮想チャネル
PC3及びPC4に関する問題を処理する。チャネルP
C1及びPC2は夫々、ディスクメモリD1〜D5及び
テープドライブT6に関係する。2つのチャネルPC3
及びPC4は夫々、ディスクメモリD7〜D11及びテ
ープドライブT12に夫々関係する。2つのチャネルP
C1及びPC2はSCSI1に接続されたバスBD1の
チャネルであり、2つのチャネルPC3及びPC4はバ
スBD2のチャネルである。
チャネルPC1〜PC4を認識するが、MSP1(また
はMSP2)はそれらの存在を認識せず4つの仮想チャ
ネルが存在すると想定している。
成る所定のデータ格納ユニットに各々が対応付けられた
1つまたは複数のプロセスは同一仮想チャネルに対応す
る。即ち、チャネルPC1は、ディスクメモリD1〜D
5に夫々対応付けられた論理チャネルとも呼ばれる5つ
のプロセスに対応付けられる。チャネルPC2は、1つ
のプロセスまたは論理チャネル、即ちテープドライブT
6に対応付けられたP6に対応付けられる。同様に、チ
ャネルPC3は、5つのプロセスP7〜P11に対応付
けられ、これらのプロセス自体は、ディスクメモリD7
〜D11に対応付けられる。チャネルPC4は、プロセ
スP12に対応付けられ、プロセスP12自体はテープ
ドライブT12に対応付けられる。
ションA1に所属し、プロセスP7〜P11及びP12
はアプリケーションA2に所属する。
おり自律的である。
スBD1に接続されたディスクメモリ及びテープドライ
ブによって遂行されたタスクの管理プロセスDR1を含
む。このアプリケーションA1(A2)はまた、そのS
CRIPTコードの特定場所に定義されたCTR1(C
TR2)によって送出される割込みの各々を管理するた
めの割込みプロシージャIT1(IT2)を含む。ま
た、BD1(BD2)に接続された格納ユニットが、本
発明のデータ処理システムから受容したコマンドを処理
中であるときにプロトコルSCSIの実行に関する誤り
がCTR1(CTR2)によって検出されると直ちにこ
のアプリケーションA1(A2)が使用される。
理プロセスDR2と割込みプロシージャIT2とを含
む。このプロセスとプロシージャとはバスBD2の突発
事象を処理する。
ティングシステムGPOSは(そのコアNYまたはその
サーバSAを介して)、各々が複数のコマンドCCEを
含む複数のチャネルプログラムCPjを伝送する。プロ
グラムCPjの各々毎に、コマンドはメッセージセマフ
ォSM1〜SM6(各々が1つのプロセスに対応する)
の1つを介して該コマンドを処理すべきプロセス(例え
ばプロセスP1〜P5の1つまたはP6)に伝送する。
これらのコマンドがこのセマフォに転記されるという言
い方もできる。このセマフォに転記された後、これらの
コマンドを処理すべきプロセスが該セマフォ内で該コマ
ンドを探索し、解釈し、SCSI標準に適合するように
変換する。従って、プロセスP1〜P6の各々が(勿論
プロセスP7〜P12に関しても同様であるが)、オペ
レーティングシステムGPOSから受信した(従ってコ
ンピュータORDから受信した)コマンドCCEを、バ
スBD1に接続されたデータ格納ユニットの各々の既知
のSCSI言語で書込まれたプロトコルに適合するコマ
ンドに確実に変換させるということができる。この変換
は、コマンドCCEとコマンドSCSIとの対応テーブ
ルを内蔵するメモリVRAMにおいて実行される。
ドの変換を実行した後で、変換したコマンドを対応する
メッセージセマフォ即ちSMD1に転記することによっ
て該コマンドをマネージャDR1に伝送する。マネージ
ャDR1は、メモリVRAM内の選択された格納ユニッ
トのSCRIPTコードを更新する。格納ユニットの識
別番号及びVRAM内の対応するSCRIPTテーブル
のポインタとがセマフォに内蔵されているのでこのよう
な更新が可能である(これらに関しては後述する)。
LSが図示されている。この実施例でリストLSは、所
定の格納ユニットにまたは格納ユニットからデータ及び
対応するコマンドを伝送するためにCTR1(CTR
2)によって実行されるタスクを各々が定義する30個
のエレメントE1〜E30を含む。このタスクの実行が
必要になる前は勿論このエレメントは休止中(libr
e)である。これらの30個のエレメントE1〜E30
は互いに連鎖している。このリストLSはメモリSRA
Mに内蔵されている。このリストは常に休止エレメント
及び活動(active)エレメントを含み、活動エレ
メントは、CTR1(CTR2)によって実行される正
確なタスクに対応する情報を含んでいる。
各々を探索し得る複数のポインタがこのリストLSに対
応する。従って、リストの休止エレメントの各々毎に1
つのスタートポインタと1つのエンドポインタとが存在
する。例えば図6において、エレメントE1は休止エレ
メントと想定され、ポインタPL1及びPL2を含む。
同様に、すべての活動エレメント毎に、スタートポイン
タとエンドポインタとが存在する。例えば図6におい
て、エレメントE2はポインタPL2とPL3とを含
む。同様に、活動エレメントEkはポインタPLk及び
PLk+1を含む。活動エレメントの全部のポインタが
互いに連鎖している。更に、リストLSは、活動エレメ
ントの作動を開始させるポインタを含む。これは、この
リストに定義されたコマンドがCTR1(CTR2)に
よって実行されることを意味する。従って、例えばエレ
メントEkが作動するとき、活動エレメントの作動を定
義する対応ポインタは勿論ポインタPLkである。
〜L11を含み、各ラインは4つのバイトO1、O2、O
3、O4を含む。これを図6の右側部に示す。
詳細に説明する:−ラインL1の各バイトは以下の情報
を与える。即ち、O1は、該当エレメントが活動エレメ
ントまたは休止エレメントのいずれであるかを示す。休
止エレメントはバイトの値0に対応し、活動エレメント
はバイトの値1に対応する。
辺装置のアドレスを示す。バスBD1には6つの周辺装
置の接続が可能であるが更に、2つのタスクマネージャ
DR1及びDR2を接続し得る。従って、所定のSCS
I型バス毎に8つのアドレスが存在し得る。バイトO2
はアドレス2〜7を有する(アドレス0及び1はDR1
及びDR2のために確保されている)。
するCTR1によって実行中であるSCSIコマンドの
状態を示す。このコマンドはスタンバイ、活動、処理、
作動、終了、停止または誤りである。
前の活動エレメントのポインタの値を示す(全部の活動
エレメントが互いに連鎖していることに留意された
い)。
の活動エレメントのポインタの値を示す。
所定数の情報を定義する。
マンド、読取りコマンド、保管コマンドのいずれか)を
示す。
を示す。即ち、現行コマンドの抹消、または格納ユニッ
トの初期状態へのリセットを示す。
を示す。例えば、バスBD1上の転送速度の交渉に関す
る。
拡張メッセージはSCSI標準によって定義されてい
る。
DR1またはDR2によって誤りが検出されか否かを示
す(記載の実施例において10個の誤り検出記録が可能
である)。
ータ格納ユニットに対応するテーブル上のポインタの値
を示す。テーブルは、メモリSRAMに存在する(この
テーブルに関しては図5に基づいて後述する)。
トに対応するテーブルのポインタの値を示す。テーブル
はメモリVRAMに存在する(このテーブルに関しても
図5に基づいて後述する)。
T1によって実行すべきコマンドに関するポインタの値
を示す。このコマンドはマイクロプロセッサが格納ユニ
ットに送出すべきコマンドであり、メモリVRAMに定
義されている。コマンドは、コマンドを実行すべき格納
ユニット対応付けられたプロセスP1〜P6によって組
立てられ、メモリVRAMに導入される。
を示す。マイクロプロセッサCTR1はコマンド及び対
応するデータを探索できるようなSCRIPTコードを
実行するための命令を該アドレスで探す。
時刻を示す。
行終了時刻を示す。
容した最終割込み(マイクロプロセッサCTR1によっ
てなされた割込み)を定義する。
たは他方を作動させるために種々のデータのいずれが必
要であるか、またこれらのデータがVRAMまたはSR
AM内でどのように探索されるかを図5に基づいて説明
する。
み、これらはしばしばバッファと呼ばれる。マスメモリ
SCSI1の格納ユニットに転送されるか該ユニットか
ら送出されるべきデータがここに格納される。例えば、
バッファBP1〜BP6はデータ格納ユニットD1〜D
5及びT6に対応する。同様に、バッファBP7〜BP
12はディスクメモリD7〜D11及びテープドライバ
T12に対応する。
RIPTコードはデータ格納ユニットの数と同じ回数だ
けメモリVRAMに書込まれる。例えば、このVRAM
はSCRIPTコードのために12の記憶ゾーンを確保
している。これらの記憶ゾーンは夫々SP1〜SP12
で示されており、ゾーンSP1〜SP6はマスメモリS
CSI1に対応し、ゾーンSP7〜SP12はマスメモ
リSCSI2に対応している。
M、即ちこのメモリの専用ゾーンSPに1回だけ書込ま
れていることに留意されたい。
プロセスP7〜P12の各々にテーブルTP1〜TP
6、TP7〜TP12が夫々対応する。これらのテーブ
ルは、タスクマネージャを作動させ得る複数の情報を含
む。これらの情報は例えば、コンピュータORDまたは
対応するデータ格納ユニットに向かって伝送されるべき
データが格納されたバッファのアドレスである。例え
ば、テーブルTP1においては、ディスクメモリD1を
作動させる必要があるときに該ディスクメモリ宛てのデ
ータを格納するバッファBP1のアドレスが指示されて
いる。このテーブルTP1は更に、伝送すべき情報の長
さ、並びにいくつかのコマンドに特定のパラメータを含
む。
納ユニット例えばTP1に対応するテーブルは、図5の
左上部に示すようにメモリSRAMにおいてテーブルT
Pに複写される。各入出力動作毎にCTR1(CTR
2)を更新できるようにこの複写が行なわれる。実際、
CTR1(CTR2)はメモリSRAMにアクセスでき
ない構造を有している。このテーブルは更に、プロトコ
ルSCSIに固有の特定コマンドに関する特定パラメー
タを(例えばTP1に対応する格納ユニットの初期化の
ときに)CTR1によって送出するために使用される。
入出力動作が終了する度毎に、更新されたテーブルがS
RAMに複写され、その結果としてP1が入出力動作の
ログを有し得る。実際、P1がこのログをVRAMで検
索するとCTR1のジョブが中断されたりかく乱された
りするので、このような検索を防止するために上記の複
写が重要である。CPUがVRAMに対して作用すると
BD1へのデータ転送が遅れるので、これも回避する必
要がある。
ャに夫々対応付けられたテーブルTG1及びTG2がS
RAMに記憶されている。これらのテーブルは、作動中
の種々の格納ユニットに対応する種々のテーブルTP1
〜TP12のアドレスを含む。
機能を定義する一連のオペレーションを図5から図8に
基づいて説明する。例えば、ディスクメモリD1の所定
のディスクの所定のセクタに情報を書込む場合を想定す
る。この場合に使用されるアプリケーションA1のプロ
セスはプロセスP1であり、タスクマネージャはDR1
及び割込みプロシージャはIT1である。
P6の各々に夫々対応し、セマフォSMD1がマネージ
ャDR1に対応することを明記しておく。プロセスP1
〜P6とDR1との各々は、別のプロセスに対応付けら
れたセマフォ(SM1〜SM6及びSMD1)に書込む
ができ(図7の記号W)、それ自体に対応付けられたセ
マフォからだけ読取りができる(図7の記号R)。
むカードが初期化され、オペレーティングシステムGP
OSが作動中であり、またアプリケーションA1も作動
中であると想定している。これは、プロセスP0がその
初期化ジョブを実行したこと及びアプリケーションが状
態E2であることを意味する。
ユニットが初期化された、特にディスクメモリD1が初
期化されたと想定する。従って、ディスクメモリD1の
所定のセクタ内へのデータブロックの書込みに関するチ
ャネルプログラム(CP)のコマンド群CCEが実行さ
れる。
図8aはP1によって遂行されるオペレーションに関す
るフローチャートであり、図8bはDR1によって遂行
されるオペレーションに関するフローチャートである。
セスP0はプロセスP1〜P6及びタスクマネージャD
R1、割込みプロシージャIT1のすべてを初期化した
と想定する。このような初期化を遂行した後、プロセス
P1は、テーブルTP1も含めたすべてのテーブルを初
期化する。タスクマネージャDR1はそのテーブルTG
1を初期化する。
ジョブ対象となるはずのデータの格納ユニットが確かに
存在するか否かを確認する。P1は次に、該ユニットが
どのタイプのユニットであるかを確認する。このような
確認後、該ユニットを再度初期化する。プロセスP1及
びタスクマネージャDR1は「セマフォスタンバイ」位
置になる。P1はセマフォSM1をスタンバイし、DR
1はセマフォSMD1をスタンバイする。
Bを介してコマンド実行プログラム(チャネルプログラ
ム)をオペレーティングシステムGPOSに送出したと
想定する。実際、このオペレーティングシステムGPO
Sは、コンピュータORDのオペレーティングシステム
から割込みを受容したときに入出力コマンドの実行に必
要な情報を該コンピュータの中央メモリから検索する。
GPOSは有効データをメモリVRAMに転送し、バッ
ファBP1に書込むが、すべてのコマンドCCEを備え
たチャネルプログラムはメモリSRAMに書込まれる。
システムGPOSは、コマンド実行プログラムの入力情
報(ヘッダ)を受信すると直ちにセマフォSM1にメッ
セージを与える。このメッセージはP1宛てである。
要なCCEをメモリSRAMで検索し(メッセージがS
MOに転記されたときに、GPOSは、これらのコマン
ドCCEをメモリSRAMのどこで検索するかを指示し
ておく)、SCSI標準に従ってデータ格納ユニットD
1が理解できるコマンド群を再生する。従ってこの時点
でP1は、コマンド伝送のためにORDとGPOSとの
間で使用されたプロトコルをSCSIプロトコルに変換
する。P1は次に、このデータ格納ユニットに対応する
メモリVRAMのテーブルTP1を更新し、このために
選択されたディスク上の情報を書込むべきアドレスとそ
の長さとを書込む。また、ディスクメモリD1に情報を
転送する前に該情報を一時的に格納していたメモリVR
AMのデータバッファのアドレスを更新する。
こで、セマフォSMD1にメッセージを与え、データの
転送対象であるディスクメモリユニットの番号を与え且
つコマンドを含んでいたメモリVRAMのアドレスを与
える。P1のようなすべてのプロセスは、同一チャネル
プログラムCPに対応する複数のコマンドの実行が必要
な場合にも、DR1及びそれに対応付けられた格納ユニ
ットに対して一度に1つのコマンドしか送出しない。従
ってこれらのコマンドは順次に送出される。プロセスP
1はまた、セマフォSM1にテーブルTP1のアドレス
を与える。P1はセマフォSM1に対してスタンバイ状
態である。GPOSはDR1に引継がれる(図8b)。
P5が終了すると、P1は、セマフォSM1内に割込み
プロシージャIT1の側からの割込みを受信しなかった
かを確認する。受信した場合には、オペレーションOP
11に移行し(後述)、受信しなかった場合はオペレー
ションOP7に移行する。
ン中は、タスクマネージャDR1がSMD1に内蔵され
たメッセージを分析し、考察中のデータ格納ユニット即
ちここではD1のSCRIPTコード(バッファアドレ
ス、長さ)を更新する。実際、SMD1に転記されたメ
ッセージには、メモリSRMAのテーブルTP1のポイ
ンタが含まれている。このポインタは、メモリVRAM
の等価のテーブルのポインタ及び実行すべきコマンドに
関するポインタを与え得る。
る。
すると直ちにタスクマネージャDR1は実行すべきコマ
ンドに関する情報を含む対応するリストLSのエレメン
トを埋める。これが終了すると直ちに、メモリVRAM
に内蔵されたデータをディスクメモリD1に転送するオ
ペレーションが開始される。
ラCTR1が活動中でないことを確認する。活動中の場
合、オペレーションOP10に移行し、活動中でない場
合、オペレーションOP11に移行する。
TR1は(SP1において)そのSCRIPTコードを
実行する。従って該コントローラは、タスクマネージャ
DR1によって与えられたSCRIPTコードの開始ア
ドレスに基づいてデータ転送ジョブを実行し得る。ここ
でタスクマネージャは活動エレメントに関するポインタ
を更新し、セマフォSMD1に対して再度スタンバイす
る(OP2)。他方、コントローラCTR1は作動を継
続し、バスBD1上のデータをディスクメモリD1に転
送するためにSCSI標準によって規定された種々のフ
ェーズを管理する。CTR1は、SP1においてSCR
IPTコードに割込み命令を検出するまで作動を継続す
る。この時点で、オペレーティングシステムGPOSは
コントローラCTR1を管理する割込みプロシージャI
T1に直接接続される。ここで3つのケースが考えられ
る。
BD1が休止中なので、コントローラCTR1は該コン
トローラが実行するように要求されたコマンドを実行し
且つ割込みを管理する。これは、ジョブ終了のときの入
出力終了を意味する。この割込みは、すべてが誤りなく
実行されたことを意味する。バッファBP1に内蔵され
たデータはディスクに転送され、該ディスクに書込まれ
る。実行される割込みプロシージャは、まず、コントロ
ーラCTR1内で割込みの値を読取る、即ち割込みの種
類(nature)を読取ることから開始される。プロ
シージャは入出力終了を認識すると、リストの活動エレ
メントの状態を更新し(ラインL1のバイトO3)、ラ
インL11を変更する。ラインL1においては、フィー
ルドは0にセットされ(バイトO1)、活動エレメント
のポインタは0に移行する。ここで割込みプロシージャ
IT1は、すべてが首尾よく終了したことを示すメッセ
ージをSM1を介してP1に送出する。同時にこのプロ
シージャIT1は、SM1を介してGPOSにメッセー
ジを送出する。このメッセージに応答して、P1はこれ
がGPOSのメッセージでないことを認識し、オペレー
ションOP13に移行する。
Sの支援によってORDに入出力報告書を送出し且つデ
ータをORDに転送し、「セマフォSM1スタンバイ」
に戻る(OP2)。
メモリユニットが、該ユニットに要求された書込みまた
は読取りオペレーションを実行するためにバスBD1か
ら意図的に切断される場合に関する。この処理方法はS
CSI標準に定義されている。ディスクメモリD1を切
断するためには、割込みプロシージャIT1を再度起動
させる割込みをメモリD1からバスBD1に送出する。
割込みプロシージャは、切断の存在を読取り、活動エレ
メント(ラインL1、変更された状態)及びSCRIP
Tコードの出発アドレスを更新する。ディスクメモリD
1によって送出された割込みは、「D1の切断有り」を
意味する。プロシージャIT1はコントローラCTR1
によって実行すべき別のコマンドがリストLT内に存在
するか否かを検索する。実行されるべきコマンドが存在
しない場合には、コントローラCTR1を再接続スタン
バイに戻す。実行されるべきコマンドが存在する場合に
は、別のプロセス(P2〜P6)のための実行すべき別
のコマンドが存在することを意味する。このコマンドは
割込みプロシージャIT1によって実行される。コント
ローラCTR1によって実行されるべき新しいコマンド
に対する活動エレメントのポインタを更新する。SCR
IPTコードの新しいアドレスを採用し、CTR1が該
アドレスの実行を開始し、IT1が終了する。
CTR1はそのコードの実行を再開し、単純ケースAの
出発点に戻る。
ばれる第3及び第4のケースが存在する。
ーラCTR1がディスクメモリD1の側からの再選択を
スタンバイしている。この場合、例えばP2のような別
のプロセスに対応する別のコマンドがこのプロセスに対
応するデータ格納ユニットによって実行され得ると想定
している。この場合、別のプロセスはOP3〜OP5を
実行する。プロセスP1に対してはこれは再接続スタン
バイ命令(SCRIPTコード内部命令)に固定された
SCRIPTコード停止オペレーションOP3に対応す
る。DR1はオペレーションOP6〜OP9を実行す
る。CTR1は活動中であるから、OP10に移行し
て、CTR1が「再選択スタンバイ」であることを確認
する。応答が肯定のとき(記号Y)、SCRIPTコー
ドを停止OP2に移行する。応答が否定のとき(記号
N)、OP2に直接移行する。SCRIPTコード停止
(OP10)の際にプロシージャIT1が再起し、プロ
セスP2が、該プロセスに要求されたコマンドを実行す
る(複合ケースの終了参照)。
CTR1によって検出される障害によって再起する。該
プロシージャは障害の報告書を内蔵するDR1用メッセ
ージを構築し、これを送出することによって終了する。
オペレーションOP6及びOP14を順次遂行する。
のテーブル及びリストLSを更新し、関係プロセス(P
1、P2、...)にメッセージを送出し、OP2に移行
する。
型リンクに接続された種々のディスクメモリ及びテープ
ドライバにコンピュータを接続する方法を示す説明図で
ある。
の汎用結合デバイスを有する例えばSCSI型ネットワ
ークとコンピュータバスとの間のデータ伝送システムの
種々の構造エレメントの説明図である。
の本発明のデータ伝送システムのオペレーティングシス
テムの構造を示す説明図である。
リケーションの構造を示す説明図である。
デバイスのビデオメモリVRAM及びメモリSRAM内
の情報及びコマンドの分配方法を示す説明図である。
よって実行されるコマンドに関する種々の要素を定義
し、メモリSRAMに記憶されるエレメントの構成方法
を示す説明図である。
ンに属する種々のプロセス間のコマンドの交換方法を示
す説明図である。
ケーションによって実行される主なオペレーションを定
義するフローチャートである。
ケーションによって実行される主なオペレーションを定
義するフローチャートである。
ユニット BD1、BD2 リンク CPU 中央マイクロプロセッサ SRAM メモリ GPOS オペレーティングシステム A1、A2 アプリケーション CTR1、CTR2 入出力マイクロプロセッサ ORD コンピュータ VRAM メモリ
Claims (7)
- 【請求項1】 特定リンクによって互いに接続された複
数のデータ格納ユニットを含むマスメモリとコンピュー
タバスとの間のデータ伝送システムであって、該システ
ムは前記特定リンクに物理的に接続されており、 オペレーティングシステムを内蔵する少なくとも1つの
メモリに接続され、前記オペレーティングシステムを実
行するための中央マイクロプロセッサと、 コンピュータバスとリンクとの間に配置された記憶メモ
リを含み、マイクロプロセッサによって編成され且つ管
理されるジョブを有し、コンピュータバスからリンクに
及びその逆方向にフレームを転送するフレーム転送手段
とを含み、 オペレーティングシステムがバスとリンクとの間のデー
タ伝送用の少なくとも1つの特殊アプリケーションに対
応付けられたデータ伝送システムにおいて、 前記伝送システムが、一方で前記メモリに接続され他方
で前記リンクに接続され中央プロセッサに従属する少な
くとも1つの入出力マイクロプロセッサを含み、 前記アプリケーションが、 アプリケーション全体の初期化プロセスと、 各々が所定タイプの1つの格納ユニットに対応付けられ
た互いに独立した別々の複数の適応プロセスと、 少なくとも1つのタスク管理プロセスとを含み、 種々のプロセスがメッセージセマフォによって互いに通
信し、適応プロセスの各々は、対応する格納ユニット宛
てにコンピュータから発せられたコマンドを、特定リン
クで使用されるプロトコルに適合するコマンドに変換及
び適応させ、管理プロセスは、対応する適応プロセスが
該適応を完了したときに直ちに、入出力マイクロプロセ
ッサにコマンド及び該コマンドに対応するフレームのデ
ータをメモリからリンクに及びその逆方向に物理的に転
送させ得ることを特徴とするデータ伝送システム。 - 【請求項2】 適応プロセス及び管理プロセスが、少な
くとも1つのメッセージセマフォに夫々対応付けられお
り、これらのプロセスの各々はその対応セマフォからの
読出し及びその他のセマフォへの書込みを実行し得るこ
とを特徴とする請求項1に記載のデータ伝送システム。 - 【請求項3】 リンクに対するデータの入出力プログラ
ムは、入出力マイクロプロセッサに対応付けられてお
り、一方では中央マイクロプロセッサに接続されたメモ
リの専用ゾーンに書込まれており、他方では前記格納メ
モリ内のそのために確保された第1記憶ゾーンに適応プ
ロセスの数と同じ回数だけ書込まれていることを特徴と
する請求項1または2に記載のシステム。 - 【請求項4】 格納メモリが、種々の格納ユニットの各
々宛てのデータを格納するように夫々割当てられた第2
記憶ゾーンと所定の記憶ユニットに対応付けられたテー
ブルとを含み、前記テーブルは同一ユニットに対応付け
られた第2記憶ゾーンのアドレスと該アドレスに記憶さ
れた有効データの長さとを含むことを特徴とする請求項
1から3のいずれか一項に記載のシステム。 - 【請求項5】 作動中の格納ユニットに対応するテーブ
ルの内容が、中央マイクロプロセッサに対応付けられた
メモリ内の対応するテーブルに複写されることを特徴と
する請求項4に記載のシステム。 - 【請求項6】 中央マイクロプロセッサに対応付けられ
たメモリが、所定の格納ユニットに対する入力または出
力データ及び対応するコマンドの伝送に対応して入出力
マイクロプロセッサによって実行されるタスクを各々が
定義する複数のエレメントから成るリストを含むことを
特徴とする請求項1から5のいずれか一項に記載のシス
テム。 - 【請求項7】 更に、入出力プログラムの特定場所に定
義され入出力マイクロプロセッサによって生成される割
込みを各々が管理する少なくとも1つの割込みプロシー
ジャを含むことを特徴とする請求項2に記載のシステ
ム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9207208 | 1992-06-15 | ||
FR9207208A FR2692381B1 (fr) | 1992-06-15 | 1992-06-15 | Systeme de transmission de donnees entre un bus d'ordinateur et une memoire de masse. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0675788A JPH0675788A (ja) | 1994-03-18 |
JP2505725B2 true JP2505725B2 (ja) | 1996-06-12 |
Family
ID=9430737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5143438A Expired - Lifetime JP2505725B2 (ja) | 1992-06-15 | 1993-06-15 | デ―タ伝送システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US5574946A (ja) |
EP (1) | EP0575237B1 (ja) |
JP (1) | JP2505725B2 (ja) |
DE (1) | DE69330194T2 (ja) |
FR (1) | FR2692381B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0742612A3 (en) * | 1995-05-02 | 1997-07-23 | Symbios Logic Inc | Method and device for connecting multiple connectors |
US6452927B1 (en) | 1995-12-29 | 2002-09-17 | Cypress Semiconductor Corporation | Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer |
US6070206A (en) * | 1997-03-31 | 2000-05-30 | Lsi Logic Corporation | Method and apparatus for terminating a bus |
US6061806A (en) * | 1997-05-12 | 2000-05-09 | Lsi Logic Corporation | Method and apparatus for maintaining automatic termination of a bus in the event of a host failure |
US6029216A (en) * | 1997-06-27 | 2000-02-22 | Lsi Logic Corporation | Auto-termination method and apparatus for use with either active high or active low terminators |
US6092131A (en) * | 1997-07-28 | 2000-07-18 | Lsi Logic Corporation | Method and apparatus for terminating a bus at a device interface |
US6463552B1 (en) * | 1998-12-07 | 2002-10-08 | Lsi Logic Corporation | Scripting method and apparatus for testing devices |
US6421769B1 (en) * | 1999-12-30 | 2002-07-16 | Intel Corporation | Efficient memory management for channel drivers in next generation I/O system |
JP4649271B2 (ja) * | 2005-06-08 | 2011-03-09 | キヤノン株式会社 | 制御装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4060849A (en) * | 1975-10-28 | 1977-11-29 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull | Data input and output controller |
US4965801A (en) * | 1987-09-28 | 1990-10-23 | Ncr Corporation | Architectural arrangement for a SCSI disk controller integrated circuit |
WO1991008907A1 (en) | 1989-12-08 | 1991-06-27 | Robert William Wilson | Method & means for decorating a substrate |
DE3941517A1 (de) | 1989-12-15 | 1991-06-27 | Siemens Ag | Thermotransferfarbband |
US5421014A (en) * | 1990-07-13 | 1995-05-30 | I-Tech Corporation | Method for controlling multi-thread operations issued by an initiator-type device to one or more target-type peripheral devices |
US5293624A (en) * | 1990-08-27 | 1994-03-08 | Apple Computer, Inc | Data chaining mechanism for SCSI devices |
FR2668275B1 (fr) * | 1990-10-17 | 1994-12-23 | Bull Sa | Controleur de communication entre un ordinateur et une pluralite de terminaux, appartenant a un reseau de type csma/cd. |
US5307491A (en) * | 1991-02-12 | 1994-04-26 | International Business Machines Corporation | Layered SCSI device driver with error handling circuit providing sense data from device directly to the driver on the occurrence of an error |
US5257391A (en) * | 1991-08-16 | 1993-10-26 | Ncr Corporation | Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals |
FR2685512B1 (fr) | 1991-12-19 | 1994-02-11 | Bull Sa | Controleur de transfert multiple de donnees entre une pluralite de memoires et un bus d'ordinateur. |
-
1992
- 1992-06-15 FR FR9207208A patent/FR2692381B1/fr not_active Expired - Fee Related
-
1993
- 1993-06-14 DE DE69330194T patent/DE69330194T2/de not_active Expired - Lifetime
- 1993-06-14 EP EP93401521A patent/EP0575237B1/fr not_active Expired - Lifetime
- 1993-06-15 JP JP5143438A patent/JP2505725B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-20 US US08/607,271 patent/US5574946A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69330194T2 (de) | 2001-08-23 |
US5574946A (en) | 1996-11-12 |
EP0575237A1 (fr) | 1993-12-22 |
DE69330194D1 (de) | 2001-06-13 |
JPH0675788A (ja) | 1994-03-18 |
EP0575237B1 (fr) | 2001-05-09 |
FR2692381A1 (fr) | 1993-12-17 |
FR2692381B1 (fr) | 1997-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7587536B2 (en) | Method and apparatus for distributing USB hub functions across a network | |
US20070005867A1 (en) | Virtual peripheral device interface and protocol for use in peripheral device redirection communication | |
US20150254204A1 (en) | Processing communication data in a ships passing condition | |
US5867648A (en) | High speed heterogeneous coupling of computer systems using channel-to-channel protocol | |
JPH07117931B2 (ja) | コンピュータ・ネットワーク | |
JP2505725B2 (ja) | デ―タ伝送システム | |
US9075542B2 (en) | Storage system | |
JP2002543522A (ja) | 通信バスシステム及び通信バスシステムにおいて使用される装置 | |
JP4700204B2 (ja) | ストレージ管理データ制御システム | |
US6065083A (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
US5734918A (en) | Computer system with an input/output processor which enables direct file transfers between a storage medium and a network | |
JPH0728289B2 (ja) | ネットワ−ク制御システム | |
JPH05204816A (ja) | 連結テーブル内の格納データへの高効率アクセス方法 | |
US6829652B1 (en) | I2O ISM implementation for a san based storage subsystem | |
KR930001588B1 (ko) | 프로세서 제어장치 | |
JPH03139753A (ja) | コンピユータ・システム | |
JPS59112325A (ja) | 電子計算機システム | |
US7873662B2 (en) | Link between a central system and a satellite system for executing operations of the central system | |
JPH06301607A (ja) | マルチアクセスi/o制御方式 | |
JPH10214247A (ja) | 外部記憶装置インタフェース | |
JPH06243081A (ja) | プロセス・データ入出力システム | |
JPH06119259A (ja) | 情報表現形式変換装置 | |
KR960006472B1 (ko) | TICOM IOP 환경에서 FDDI펌웨어(firmware) 구동방법 | |
JP3299021B2 (ja) | マルチバスii−scsiバスデータ転送方法および装置 | |
JPH0675793A (ja) | 仮想計算機間データ送受信処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 17 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 18 |
|
EXPY | Cancellation because of completion of term |