JP2503463Y2 - シ―ケンスコントロ―ラの周辺装置接続回路 - Google Patents
シ―ケンスコントロ―ラの周辺装置接続回路Info
- Publication number
- JP2503463Y2 JP2503463Y2 JP1990032300U JP3230090U JP2503463Y2 JP 2503463 Y2 JP2503463 Y2 JP 2503463Y2 JP 1990032300 U JP1990032300 U JP 1990032300U JP 3230090 U JP3230090 U JP 3230090U JP 2503463 Y2 JP2503463 Y2 JP 2503463Y2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- voltage level
- connector
- circuit
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
本考案は、シーケンスコントローラに周辺装置を接続
するための接続回路に関する。
するための接続回路に関する。
従来、シーケンスコントローラと外部接続される周辺
装置には設定器、コンソール或いはプログラミングツー
ル等がある。それらシーケンスコントローラと周辺装置
との間のデータの受け渡しは、コネクタを用いて行われ
ている。 第２図に示したように、周辺装置にはパラレル方式に
てデータ処理しているもの（以下「パラレル周辺装置」
という）とシリアル方式にてデータ処理しているもの
（以下「シリアル周辺装置」という）とが存在してい
る。従って、接続されるシーケンスコントローラにおい
ても、パラレルデータ処理できる制御部とシリアルデー
タ処理できる制御部とを有し、パラレル周辺装置とシリ
アル周辺装置とに対応できるようにしたものがある。
装置には設定器、コンソール或いはプログラミングツー
ル等がある。それらシーケンスコントローラと周辺装置
との間のデータの受け渡しは、コネクタを用いて行われ
ている。 第２図に示したように、周辺装置にはパラレル方式に
てデータ処理しているもの（以下「パラレル周辺装置」
という）とシリアル方式にてデータ処理しているもの
（以下「シリアル周辺装置」という）とが存在してい
る。従って、接続されるシーケンスコントローラにおい
ても、パラレルデータ処理できる制御部とシリアルデー
タ処理できる制御部とを有し、パラレル周辺装置とシリ
アル周辺装置とに対応できるようにしたものがある。
上述のパラレルデータ処理又はシリアルデータ処理で
きる各制御部を有するシーケンスコントローラには外部
接続端子として別々の位置に専用のコネクタが設けられ
ている。このシーケンスコントローラとパラレル又はシ
リアル周辺装置とは対応した専用のコネクタを介して各
々接続されることによりデータの受け渡しが可能となる
のである。 即ち、上記シーケンスコントローラにはパラレルデー
タ処理又はシリアルデータ処理できる各制御部に各々対
応した専用のコネクタが必要となる。従って、このシー
ケンスコントローラにおいては、２種類のコネクタを設
けるためのスペースが必要となり小型化するのが難しい
という問題があった。 本考案は、上記の課題を解決するために成されたもの
であり、その目的とするところは、パラレル又はシリア
ル周辺装置が同一のコネクタを介してそのデータ処理方
式に自動的に対応して接続されるようにして、小型化さ
れたシーケンスコントローラを提供することである。
きる各制御部を有するシーケンスコントローラには外部
接続端子として別々の位置に専用のコネクタが設けられ
ている。このシーケンスコントローラとパラレル又はシ
リアル周辺装置とは対応した専用のコネクタを介して各
々接続されることによりデータの受け渡しが可能となる
のである。 即ち、上記シーケンスコントローラにはパラレルデー
タ処理又はシリアルデータ処理できる各制御部に各々対
応した専用のコネクタが必要となる。従って、このシー
ケンスコントローラにおいては、２種類のコネクタを設
けるためのスペースが必要となり小型化するのが難しい
という問題があった。 本考案は、上記の課題を解決するために成されたもの
であり、その目的とするところは、パラレル又はシリア
ル周辺装置が同一のコネクタを介してそのデータ処理方
式に自動的に対応して接続されるようにして、小型化さ
れたシーケンスコントローラを提供することである。
上記課題を解決するための考案の構成は、周辺装置と
同一規格の１つのコネクタを有し、そのコネクタの所定
の位置にデータの受け渡しのために設けられた所定数の
接続端子とは別に設けられた切替端子と、周辺装置とシ
ーケンスコントローラとがコネクタにより接続された
時、切替端子の電圧レベルにより周辺装置のデータ処理
方式を判定し、周辺装置のデータ処理方式に対応した制
御部を動作可能状態とする切替回路とを備えた周辺装置
接続回路において、 切替回路を、 切替端子の電圧レベルを入力し、その電圧レベルの変
化を所定時間だけ遅延させた遅延電圧レベルを出力する
遅延回路と、切替端子の電圧レベルと遅延回路の出力す
る遅延電圧レベルとを入力し、切替端子の電圧レベルの
遷移時に同期して両制御部を一旦、動作不能状態とし遅
延電圧レベルの遷移時に同期して一方の制御部を動作可
能状態とする制御信号を出力する論理回路とで構成した
ことを特徴とする。
同一規格の１つのコネクタを有し、そのコネクタの所定
の位置にデータの受け渡しのために設けられた所定数の
接続端子とは別に設けられた切替端子と、周辺装置とシ
ーケンスコントローラとがコネクタにより接続された
時、切替端子の電圧レベルにより周辺装置のデータ処理
方式を判定し、周辺装置のデータ処理方式に対応した制
御部を動作可能状態とする切替回路とを備えた周辺装置
接続回路において、 切替回路を、 切替端子の電圧レベルを入力し、その電圧レベルの変
化を所定時間だけ遅延させた遅延電圧レベルを出力する
遅延回路と、切替端子の電圧レベルと遅延回路の出力す
る遅延電圧レベルとを入力し、切替端子の電圧レベルの
遷移時に同期して両制御部を一旦、動作不能状態とし遅
延電圧レベルの遷移時に同期して一方の制御部を動作可
能状態とする制御信号を出力する論理回路とで構成した
ことを特徴とする。
切替端子は周辺装置と同一規格のコネクタに設けら
れ、その所定の位置にデータの受け渡しのために設けら
れた所定数の接続端子とは別に設けられている。 そして、切替回路は周辺装置とシーケンスコントロー
ラとが上記コネクタにより接続された時、上記切替端子
の電圧レベルにより周辺装置のデータ処理方式を判定
し、その周辺装置のデータ処理方式に対応した制御部を
データ処理可能とする。 切替端子の電圧レベルが遷移する時、遅延回路から
は、その電圧レベルの変化を所定時間だけ遅延させた遅
延電圧レベルが出力される。そして、切替端子の電圧レ
ベルと遅延回路の出力する遅延電圧レベルとを入力して
いる論理回路は、切替端子の電圧レベルの遷移時に同期
して両制御部を一旦、動作不能状態とする制御信号を出
力し、遅延電圧レベルの遷移時に同期して一方の制御部
を動作可能状態とする制御信号を出力する。 この作用により、動作可能とする制御部が切替えられ
る時、一旦、両制御部が動作不可能状態となり、所定の
遅延時間後に、切替端子の電圧レベルに対応した制御部
だけが動作可能状態となる。
れ、その所定の位置にデータの受け渡しのために設けら
れた所定数の接続端子とは別に設けられている。 そして、切替回路は周辺装置とシーケンスコントロー
ラとが上記コネクタにより接続された時、上記切替端子
の電圧レベルにより周辺装置のデータ処理方式を判定
し、その周辺装置のデータ処理方式に対応した制御部を
データ処理可能とする。 切替端子の電圧レベルが遷移する時、遅延回路から
は、その電圧レベルの変化を所定時間だけ遅延させた遅
延電圧レベルが出力される。そして、切替端子の電圧レ
ベルと遅延回路の出力する遅延電圧レベルとを入力して
いる論理回路は、切替端子の電圧レベルの遷移時に同期
して両制御部を一旦、動作不能状態とする制御信号を出
力し、遅延電圧レベルの遷移時に同期して一方の制御部
を動作可能状態とする制御信号を出力する。 この作用により、動作可能とする制御部が切替えられ
る時、一旦、両制御部が動作不可能状態となり、所定の
遅延時間後に、切替端子の電圧レベルに対応した制御部
だけが動作可能状態となる。
以下、本考案を具体的な実施例に基づいて説明する。 第１図は本考案に係るシーケンスコントローラの周辺
装置接続回路を用いたシーケンスコントローラとパラレ
ル周辺装置及びシリアル周辺装置との構成を示したブロ
ックダイヤグラムである。 シーケンスコントローラ10は主として、パラレルデー
タ処理制御部13とシリアルデータ処理制御部15とトライ
ステートのパラレル用バッファ14及びシリアル用レシー
バ16・ドライバ17と切替回路12とから成る。 このシーケンスコントローラ10にはパラレル周辺装置
20又はシリアル周辺装置30と接続するための１つの雌型
のコネクタ11が配設されている。このコネクタ11にはパ
ラレルデータ処理に必要な数の接続端子である例えば、
８つの信号ピン端子A11〜H11と切替回路12を作動させる
ための切替端子である１つの切替ピン端子J11とが設け
られている。 パラレルデータ処理制御部13はトライステートのパラ
レル用バッファ14を介して上記８つの信号ピン端子A11
〜H11と接続されている。 シリアルデータ処理制御部15は上記８つの信号ピン端
子A11〜H11のうちトライステートのシリアル用レシーバ
16を介して信号ピン端子A11,D11及びトライステートの
シリアル用ドライバ17を介して信号ピン端子E11,G11と
接続されている。 パラレル又はシリアルデータ処理を切り替える切替回
路12は論理回路であるAND回路121、OR回路122及び遅延
回路である固定抵抗R1,R2とコンデンサＣとから成る。
それらAND回路121及びOR回路122の入力側は上記１つの
切替ピン端子J11と接続されている。そして、AND回路12
1の出力側はトライステートのシリアル用レシーバ16及
びドライバ17の制御信号用端子と接続されている。又、
OR回路122の出力側はトライステートのパラレル用バッ
ファ14の制御信号用反転端子と接続されている。又、切
替ピン端子J11には基準電圧VCCが固定抵抗R3を介して印
加されている。 同実施例においては、パラレル周辺装置20は、入力用
キー211と表示器212とから成るプログラミングツール21
が示されており、バッファ22を介して雄型のコネクタ25
に接続されている。このコネクタ25には接続される上述
のシーケンスコントローラ10のコネクタ11と同数の接続
端子である８つの信号ピンA25〜H25と切替端子である１
つの切替ピンJ25とが設けられている。そして、切替ピ
ンJ25はGND接地されている。 又、シリアル周辺装置30においても、入力用キー311
と表示器312とから成るプログラミングツール31が示さ
れており、ドライバ32・レシーバ33を介して雄型のコネ
クタ35に接続されている。このコネクタ35には接続され
る上述のシーケンスコントローラ10のコネクタ11の４つ
の信号ピン端子A11,D11,E11,G11に対応した接続端子で
ある４つの信号ピンA35,D35,E35,G35が設けられてい
る。尚、ドライバ32は信号ピンA35,D35に接続され、レ
シーバ33は信号ピンE35,G35に接続されている。そし
て、その他の信号ピン位置B35,C35,F35,H35と切替端子
位置である切替ピン位置J35は空き端子となっている。 シーケンスコントローラ10に周辺装置が接続されてい
ない場合には、コネクタ11の切替ピン端子J11には基準
電圧VCCが固定抵抗R3を介して印加されている。従っ
て、AND回路121及びOR回路122の出力側は高レベルとな
るので、シリアル用レシーバ16・ドライバ17を作動可能
状態とし、パラレル用バッファ14を作動不能状態として
いる。つまり、周辺装置が接続されていない場合のシー
ケンスコントローラ10はシリアルデータ処理制御部15が
作動可能状態となっている。 次に、パラレル周辺装置20をシーケンスコントローラ
10に接続した場合を説明する。 パラレル周辺装置20の雄型のコネクタ25をシーケンス
コントローラ10の雌型のコネクタ11に差し込むことによ
り、コネクタ25の８つの信号ピンA25〜H25と１つの切替
ピンJ25とがコネクタ11の信号ピン端子A11〜H11と切替
ピン端子J11とに接続される。すると、パラレル周辺装
置20のコネクタ25の切替ピンJ25がGND接地されているこ
とにより、切替回路12のAND回路121は直ちに低レベルと
なり、シリアル用レシーバ16・ドライバ17をそれまでの
作動可能状態から作動不能状態とする。そして、切替回
路12のOR回路122は、固定抵抗R1とコンデンサＣとの時
定数により遅延された後、低レベルとなり、パラレル用
バッファ14をそれまでの作動不能状態から作動可能状態
とする。従って、シーケンスコントローラ10はパラレル
データ処理制御部13が作動可能状態となる。尚、上述の
遅延時間を設けていることにより、シーケンスコントロ
ーラ10はパラレル又はシリアルデータ処理状態の瞬間的
な反転が防止される。つまり、シーケンスコントローラ
10は時定数だけパラレル及びシリアルデータ処理側共に
一旦作動不能状態とされた後、周辺装置に対応したデー
タ処理側と安定した状態で確実に接続されることにな
る。 次に、シリアル周辺装置30をシーケンスコントローラ
10に接続した場合を説明する。 シリアル周辺装置30の雄型のコネクタ35をシーケンス
コントローラ10の雌型のコネクタ11に差し込むことによ
り、コネクタ35の４つの信号ピンA35,D35,E35,G35がコ
ネクタ11の信号ピン端子A11,D11,E11,G11にそれぞれ接
続される。ここで、シリアル周辺装置30のコネクタ35の
切替ピン位置J35は空き端子となっているので、上述の
シーケンスコントローラ10は周辺装置が接続されていな
い場合と同様の状態となる。従って、シーケンスコント
ローラ10はシリアルデータ処理制御部15が作動可能状態
となる。 このように、パラレル又はシリアル周辺装置をシーケ
ンスコントローラにコネクタを介して接続するだけで、
シーケンスコントローラの対応した一方のデータ処理制
御部に自動的に接続される。
装置接続回路を用いたシーケンスコントローラとパラレ
ル周辺装置及びシリアル周辺装置との構成を示したブロ
ックダイヤグラムである。 シーケンスコントローラ10は主として、パラレルデー
タ処理制御部13とシリアルデータ処理制御部15とトライ
ステートのパラレル用バッファ14及びシリアル用レシー
バ16・ドライバ17と切替回路12とから成る。 このシーケンスコントローラ10にはパラレル周辺装置
20又はシリアル周辺装置30と接続するための１つの雌型
のコネクタ11が配設されている。このコネクタ11にはパ
ラレルデータ処理に必要な数の接続端子である例えば、
８つの信号ピン端子A11〜H11と切替回路12を作動させる
ための切替端子である１つの切替ピン端子J11とが設け
られている。 パラレルデータ処理制御部13はトライステートのパラ
レル用バッファ14を介して上記８つの信号ピン端子A11
〜H11と接続されている。 シリアルデータ処理制御部15は上記８つの信号ピン端
子A11〜H11のうちトライステートのシリアル用レシーバ
16を介して信号ピン端子A11,D11及びトライステートの
シリアル用ドライバ17を介して信号ピン端子E11,G11と
接続されている。 パラレル又はシリアルデータ処理を切り替える切替回
路12は論理回路であるAND回路121、OR回路122及び遅延
回路である固定抵抗R1,R2とコンデンサＣとから成る。
それらAND回路121及びOR回路122の入力側は上記１つの
切替ピン端子J11と接続されている。そして、AND回路12
1の出力側はトライステートのシリアル用レシーバ16及
びドライバ17の制御信号用端子と接続されている。又、
OR回路122の出力側はトライステートのパラレル用バッ
ファ14の制御信号用反転端子と接続されている。又、切
替ピン端子J11には基準電圧VCCが固定抵抗R3を介して印
加されている。 同実施例においては、パラレル周辺装置20は、入力用
キー211と表示器212とから成るプログラミングツール21
が示されており、バッファ22を介して雄型のコネクタ25
に接続されている。このコネクタ25には接続される上述
のシーケンスコントローラ10のコネクタ11と同数の接続
端子である８つの信号ピンA25〜H25と切替端子である１
つの切替ピンJ25とが設けられている。そして、切替ピ
ンJ25はGND接地されている。 又、シリアル周辺装置30においても、入力用キー311
と表示器312とから成るプログラミングツール31が示さ
れており、ドライバ32・レシーバ33を介して雄型のコネ
クタ35に接続されている。このコネクタ35には接続され
る上述のシーケンスコントローラ10のコネクタ11の４つ
の信号ピン端子A11,D11,E11,G11に対応した接続端子で
ある４つの信号ピンA35,D35,E35,G35が設けられてい
る。尚、ドライバ32は信号ピンA35,D35に接続され、レ
シーバ33は信号ピンE35,G35に接続されている。そし
て、その他の信号ピン位置B35,C35,F35,H35と切替端子
位置である切替ピン位置J35は空き端子となっている。 シーケンスコントローラ10に周辺装置が接続されてい
ない場合には、コネクタ11の切替ピン端子J11には基準
電圧VCCが固定抵抗R3を介して印加されている。従っ
て、AND回路121及びOR回路122の出力側は高レベルとな
るので、シリアル用レシーバ16・ドライバ17を作動可能
状態とし、パラレル用バッファ14を作動不能状態として
いる。つまり、周辺装置が接続されていない場合のシー
ケンスコントローラ10はシリアルデータ処理制御部15が
作動可能状態となっている。 次に、パラレル周辺装置20をシーケンスコントローラ
10に接続した場合を説明する。 パラレル周辺装置20の雄型のコネクタ25をシーケンス
コントローラ10の雌型のコネクタ11に差し込むことによ
り、コネクタ25の８つの信号ピンA25〜H25と１つの切替
ピンJ25とがコネクタ11の信号ピン端子A11〜H11と切替
ピン端子J11とに接続される。すると、パラレル周辺装
置20のコネクタ25の切替ピンJ25がGND接地されているこ
とにより、切替回路12のAND回路121は直ちに低レベルと
なり、シリアル用レシーバ16・ドライバ17をそれまでの
作動可能状態から作動不能状態とする。そして、切替回
路12のOR回路122は、固定抵抗R1とコンデンサＣとの時
定数により遅延された後、低レベルとなり、パラレル用
バッファ14をそれまでの作動不能状態から作動可能状態
とする。従って、シーケンスコントローラ10はパラレル
データ処理制御部13が作動可能状態となる。尚、上述の
遅延時間を設けていることにより、シーケンスコントロ
ーラ10はパラレル又はシリアルデータ処理状態の瞬間的
な反転が防止される。つまり、シーケンスコントローラ
10は時定数だけパラレル及びシリアルデータ処理側共に
一旦作動不能状態とされた後、周辺装置に対応したデー
タ処理側と安定した状態で確実に接続されることにな
る。 次に、シリアル周辺装置30をシーケンスコントローラ
10に接続した場合を説明する。 シリアル周辺装置30の雄型のコネクタ35をシーケンス
コントローラ10の雌型のコネクタ11に差し込むことによ
り、コネクタ35の４つの信号ピンA35,D35,E35,G35がコ
ネクタ11の信号ピン端子A11,D11,E11,G11にそれぞれ接
続される。ここで、シリアル周辺装置30のコネクタ35の
切替ピン位置J35は空き端子となっているので、上述の
シーケンスコントローラ10は周辺装置が接続されていな
い場合と同様の状態となる。従って、シーケンスコント
ローラ10はシリアルデータ処理制御部15が作動可能状態
となる。 このように、パラレル又はシリアル周辺装置をシーケ
ンスコントローラにコネクタを介して接続するだけで、
シーケンスコントローラの対応した一方のデータ処理制
御部に自動的に接続される。
本考案は、周辺装置と同一規格の１つのコネクタを有
し、そのコネクタの所定の位置にデータの受け渡しのた
めに設けられた所定数の接続端子とは別に設けられた切
替端子と、周辺装置とシーケンスコントローラとがコネ
クタにより接続された時、切替端子の電圧レベルにより
周辺装置のデータ処理方式を判定し、周辺装置のデータ
処理方式に対応した制御部を動作可能状態とする切替回
路とを備え、その切替回路を、切替端子の電圧レベルを
入力し、その電圧レベルの変化を所定時間だけ遅延させ
た遅延電圧レベルを出力する遅延回路と、切替端子の電
圧レベルと遅延回路の出力する遅延電圧レベルとを入力
し、切替端子の電圧レベルの遷移時に同期して両制御部
を一旦、動作不能状態とし遅延電圧レベルの遷移時に同
期して一方の制御部を動作可能状態とする制御信号を出
力する論理回路とで構成したものである。 よって、パラレル又はシリアルデータ処理が可能なシ
ーケンスコントローラにおいて、周辺装置接続用コネク
タが１つで構成できると共に自動的に周辺装置のデータ
処理方式に対応して制御部を切り替えることができる。
従って、シーケンスコントローラ内のプリント基板上の
実装面積が少なくて済むことにもなり、本考案の周辺装
置接続回路を用いたシーケンスコントローラは小型化さ
れ、安価となるという効果を有する。 又、動作可能とする制御部が切替えられる時、一旦、
両制御部が動作不可能状態となり、所定の遅延時間後
に、切替端子の電圧レベルに対応した制御部だけが動作
可能状態となるので、切替時における両制御部からの信
号の混信が防止され、切替当初から制御部の動作を安定
させることができる。
し、そのコネクタの所定の位置にデータの受け渡しのた
めに設けられた所定数の接続端子とは別に設けられた切
替端子と、周辺装置とシーケンスコントローラとがコネ
クタにより接続された時、切替端子の電圧レベルにより
周辺装置のデータ処理方式を判定し、周辺装置のデータ
処理方式に対応した制御部を動作可能状態とする切替回
路とを備え、その切替回路を、切替端子の電圧レベルを
入力し、その電圧レベルの変化を所定時間だけ遅延させ
た遅延電圧レベルを出力する遅延回路と、切替端子の電
圧レベルと遅延回路の出力する遅延電圧レベルとを入力
し、切替端子の電圧レベルの遷移時に同期して両制御部
を一旦、動作不能状態とし遅延電圧レベルの遷移時に同
期して一方の制御部を動作可能状態とする制御信号を出
力する論理回路とで構成したものである。 よって、パラレル又はシリアルデータ処理が可能なシ
ーケンスコントローラにおいて、周辺装置接続用コネク
タが１つで構成できると共に自動的に周辺装置のデータ
処理方式に対応して制御部を切り替えることができる。
従って、シーケンスコントローラ内のプリント基板上の
実装面積が少なくて済むことにもなり、本考案の周辺装
置接続回路を用いたシーケンスコントローラは小型化さ
れ、安価となるという効果を有する。 又、動作可能とする制御部が切替えられる時、一旦、
両制御部が動作不可能状態となり、所定の遅延時間後
に、切替端子の電圧レベルに対応した制御部だけが動作
可能状態となるので、切替時における両制御部からの信
号の混信が防止され、切替当初から制御部の動作を安定
させることができる。
第１図は本考案の具体的な一実施例に係るシーケンスコ
ントローラの周辺装置接続回路を用いたシーケンスコン
トローラとパラレル周辺装置及びシリアル周辺装置との
構成を示したブロックダイヤグラム。第２図は従来のシ
ーケンスコントローラと周辺装置との構成を示したブロ
ックダイヤグラムである。 10……シーケンスコントローラ 11……コネクタ、12……切替回路 13……パラレルデータ処理制御部 14……パラレル用バッファ 15……シリアルデータ処理制御部 16……シリアル用レシーバ 17……シリアル用ドライバ 20……パラレル周辺装置、25……コネクタ 30……シリアル周辺装置、35……コネクタ A11〜H11……信号ピン端子（接続端子） J11……切替ピン端子（切替端子）
ントローラの周辺装置接続回路を用いたシーケンスコン
トローラとパラレル周辺装置及びシリアル周辺装置との
構成を示したブロックダイヤグラム。第２図は従来のシ
ーケンスコントローラと周辺装置との構成を示したブロ
ックダイヤグラムである。 10……シーケンスコントローラ 11……コネクタ、12……切替回路 13……パラレルデータ処理制御部 14……パラレル用バッファ 15……シリアルデータ処理制御部 16……シリアル用レシーバ 17……シリアル用ドライバ 20……パラレル周辺装置、25……コネクタ 30……シリアル周辺装置、35……コネクタ A11〜H11……信号ピン端子（接続端子） J11……切替ピン端子（切替端子）
Claims (1)
- 【請求項１】パラレルデータ処理できる制御部とシリア
ルデータ処理できる制御部とを有し、種々の周辺装置が
コネクタにて接続されデータの受け渡しが行われるシー
ケンスコントローラにおいて、 前記周辺装置と同一規格の１つのコネクタを有し、その
コネクタの所定の位置にデータの受け渡しのために設け
られた所定数の接続端子とは別に設けられた切替端子
と、 前記周辺装置と前記シーケンスコントローラとが前記コ
ネクタにより接続された時、前記切替端子の電圧レベル
により前記周辺装置のデータ処理方式を判定し、前記周
辺装置のデータ処理方式に対応した前記制御部を動作可
能状態とする切替回路とを備え、 前記切替回路は、 前記切替端子の前記電圧レベルを入力し、その電圧レベ
ルの変化を所定時間だけ遅延させた遅延電圧レベルを出
力する遅延回路と、 前記切替端子の前記電圧レベルと前記遅延回路の出力す
る前記遅延電圧レベルとを入力し、前記切替端子の前記
電圧レベルの遷移時に同期して前記両制御部を一旦、動
作不能状態とし前記遅延電圧レベルの遷移時に同期して
一方の制御部を動作可能状態とする制御信号を出力する
論理回路と から成ることを特徴とするシーケンスコントローラの周
辺装置接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990032300U JP2503463Y2 (ja) | 1990-03-27 | 1990-03-27 | シ―ケンスコントロ―ラの周辺装置接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990032300U JP2503463Y2 (ja) | 1990-03-27 | 1990-03-27 | シ―ケンスコントロ―ラの周辺装置接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03124203U JPH03124203U (ja) | 1991-12-17 |
| JP2503463Y2 true JP2503463Y2 (ja) | 1996-07-03 |
Family
ID=31535247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990032300U Expired - Lifetime JP2503463Y2 (ja) | 1990-03-27 | 1990-03-27 | シ―ケンスコントロ―ラの周辺装置接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503463Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638504A (ja) * | 1986-06-27 | 1988-01-14 | Fujitsu Ltd | 回動角度位置検出装置 |
-
1990
- 1990-03-27 JP JP1990032300U patent/JP2503463Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03124203U (ja) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0693729A1 (en) | Multi-protocol data bus system | |
| US5852406A (en) | Multi-protocol data bus system | |
| US6721810B2 (en) | Universal controller expansion module system, method and apparatus | |
| JP2503463Y2 (ja) | シ―ケンスコントロ―ラの周辺装置接続回路 | |
| US6738830B2 (en) | Universal controller expansion module system, method and apparatus | |
| JP2003099164A (ja) | 基板間の接続方法 | |
| KR100677198B1 (ko) | 디지털 티브이의 이더넷 장치 | |
| JPH02121049A (ja) | 入出力装置 | |
| JPH074664Y2 (ja) | 可搬型コンピュータ | |
| JP2505878B2 (ja) | マルチバスシステム | |
| US4556989A (en) | Radio system | |
| JPH0349442A (ja) | ユニット間通信装置 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JPH06167362A (ja) | マスタ・スレーブ切り替え式計測装置 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| SU1501031A1 (ru) | Устройство моделировани функционировани цифровой радиоэлектронной аппаратуры | |
| SU1275416A1 (ru) | Устройство дл ввода-вывода информации | |
| KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
| JPH0546651B2 (ja) | ||
| JPS6355642U (ja) | ||
| JPH02244249A (ja) | 汎用セントロニクスインタフェース制御装置 | |
| JP2001051026A (ja) | 電子回路監視装置 | |
| JPH11289051A (ja) | プログラマブルコントローラ及び処理装置 | |
| JPS62138205U (ja) |