JP2024503359A - 高次電圧出力成分の連続補正に基づく磁気センサ出力の線形化 - Google Patents

Abstract

【課題】感度を低下させることなく磁気抵抗センサの線形性を改善する。【解決手段】本開示は、外部磁場の存在下で磁気抵抗センサによって提供される出力信号を補正する補正方法に関し、この補正方法は、出力電圧の高次成分信号の振幅による線形応答からの出力信号の偏差を決定することと、補正出力信号が変動範囲内の外部磁場の変化に比例して変化するように、高次成分信号の出力信号を補償することにより、補正出力信号を決定することとを備える。本開示はさらに、複数の磁気抵抗センサについて、補正方法を実行する際に使用される共通の変数を導出する方法及び特性評価方法を実行するように構成された集積回路（ＩＣ）に関する。

Description

本開示は、外部磁場の存在下でトンネル磁気抵抗センサによって提供される出力電圧信号を補正する補正方法及びこの方法を実行するように構成された集積回路（ＩＣ）に関する。本開示はさらに、複数の磁気抵抗センサについて、補正方法を実行する際に使用される共通の変数を導出する特性評価方法に関する。

線形磁気センサには、民生用、産業用、車載用の多くの用途がある。電流検出、位置決め、近接検出、生体認証検知などがその一例である。トンネル磁気抵抗（ＴＭＲ）効果に基づく磁気トンネル接合（ＭＴＪ）を用いたセンサ技術（以下、ＴＭＲセンサ）は、高感度、信号対雑音比（ＳＮＲ）、温度依存性、長期安定性、ダイサイズの全般的な小型化により、ＡＭＲ効果、巨大磁気抵抗（ＧＭＲ）効果、ホール効果に基づく競合技術の中でも優れている。

ＴＭＲセンサは、各磁気抵抗効果素子がＭＴＪを備える、１つ又は複数の磁気抵抗効果素子を備えてよい。ＭＴＪは、帯域幅、消費電力、ノイズなどの特定の用途の要件を満たすために、さまざまな直列及び並列の組み合わせで接続される。一般に、このようなＴＭＲセンサはホイートストンブリッジ配置で構成され、外部の与えられた磁場にほぼ比例する出力電圧（Ｖ_ｏｕｔ）を提供する。しかしながら、磁場が大きいほど、完全な線形応答からのＶ_ｏｕｔの偏差が大きくなる。

このような磁気抵抗センサセンサの線形性は、一般に、より広い動作磁場範囲を可能にする新しい磁気スタック（積み重ねたもの）の開発によって改善できる。しかしながら、線形性の向上は通常、センサの感度の低下を犠牲にして行われる。

外部磁場（Ｈ）Ｖ_ｏｕｔ下でのＴＭＲセンサの典型的な応答は、次式で近似できる。

ここで、ａ_０はセンサオフセット、ａ_１、ａ_３はそれぞれ線形成分と３次成分の係数である。通常、ａｉ＞＞ａ_３は、さらに高次の成分（第５、第７、第９、．．．）は無視できることを意味し、ここでは考慮されない。式１で与えられた近似は、異なる磁気スタックを持つ多くのＴＭＲセンサの測定に基づいていて、本開示の目的のためにセンサの挙動を正確に反映することが見い出された。

図１は、異なる磁場範囲に対する線形ＴＭＲセンサから得られる線形性誤差を示す。Ｖ_ｏｕｔを一次関数に当てはめると、線形性誤差は、考慮された磁場範囲（図１の破線を参照）が４０ｍＴ未満の磁場範囲に対して１％未満に達するにつれて急速に増加する。Ｖ_ｏｕｔに追加の高次成分が存在することによる線形性誤差のこの急速な増加は、そのようなセンサの動作磁場範囲を制限する。それゆえ、３次係数と線形係数（ａ_３／ａ_１）の比は、固定磁場範囲又は作業磁場範囲でのセンサの線形性誤差を決定し、特定の値未満の線形性誤差を取得する（図２ａ及び２ｂを参照）。図１において、黒い点は

を考慮した線形性誤差を示す一方、白抜き点は、

を考慮することによって導出される線形性誤差を示す。

図２ａは磁場範囲１００ｍＴの線形性誤差対ａ_３／ａ_１比のシミュレーションを示し、図２ｂは線形性誤差が０．５％未満の、対ａ_３／ａ_１比の場合の最大磁場範囲を示す。

市販の線形ＴＭＲセンサは通常最大４０ｍＴで動作するが、高精度（＜０．１％）の線形応答が必要な場合（外科用又は航空宇宙用の正確な位置決めなど）、又はより大きな磁場（最大１００ｍＴ）が関与する用途がいくつかある。

よって、高い線形Ｖ_ｏｕｔ応答を保証するＭＴＪスタックの開発は、センサの線形性を向上可能だが、センサの感度を犠牲にする。ルックアップテーブルベースの解決策又は補正多項式の計算に基づく解決策で、ＡＤＣ、ＤＡＣ、メモリ、及びマイクロコントローラを必要とし、Ｖ_ｃｏｒｒの完全なデジタル再構築を伴うため、消費電力が高く、速度が遅く、ダイ面積が大きくなる。

高近接ＴＭＲセンサを開発するには、２つの異なる戦略が考えられる。１つは、異なる磁気スタック構成の開発である。もう一つは、ＴＭＲセンサの出力電圧の線形性誤差を低減する補正戦略の開発である。各戦略には、表１に要約されているように、長所と短所がある。

本開示では、出力電圧を補正し、感度を低下させることなくＴＭＲセンサの線形性を改善する方法について論じる。出力電圧応答の非線形性の主な原因である出力電圧の高次項を近似的に決定し補償するため、いくつかの課題解決への道筋が提案される。

ここで提案する方法は、感度を損なうことなく、線形性誤差を大幅な改善（よって、より広い磁場範囲を達成）を可能にする。さらに、補正方法は、全ての線形磁気抵抗センサに実装できる可能性があり、既存の装置の線形性誤差を大幅に改善する。

ここで紹介する補正方法の目標は、試料間と、温度と、動作電圧との変動に比較的敏感でない安定した出力電圧応答を実現することである。これは、ウェーハ上の全ての装置に同じ変数のセットを適用することでこのような補正を実現できることを意味し、製造費用と信頼性性能に影響を与える可能性のあるセンサ装置ごとに時間のかかる個別の較正手順を回避できる。

特に、本開示は、外部磁場の存在下で磁気抵抗センサによって提供される出力信号を補正する補正方法に関し、この補正方法は、
前記出力信号の高次成分信号の振幅による線形応答からの前記出力信号の偏差を決定することと、
１００ｍＴまでの磁場範囲について、補正出力信号が２％より小さい、好ましくは１％より小さい、より好ましくは０．５％より小さい線形性誤差を持つように、高次成分信号に対する出力信号を補償することによって補正出力信号を決定することと
を備える。

本開示はさらに、複数の磁気抵抗センサについて、補正方法を実行する際に使用される共通の変数を導出する方法及び特性評価方法を実行するように構成されたＩＣ（集積回路）に関する。

本発明の例示的な実施形態は、説明において開示され、図面によって図示される。

図１は、未補正の線形性誤差と３次非線形性補正後の線形性誤差を示す。 図２ａと図２ｂは、線形性誤差対１次係数／３次係数比（ａ_１／ａ_３）のシミュレーションを示し、１００ｍＴの磁場範囲の場合（図２ａ）を示し、０．５％未満の線形性誤差とするため最大磁場範囲対ａ_１／ａ_３を示す（図２ｂ）。 図３ａから図３ｄは、第１補正方法の潜在的な実装を示し、図３ａは、線形性補正用のＡＳＩＣ回路の例を示し、図３ｂは、センサの生出力電圧と補正出力電圧の磁場依存性の比較を示し、図３ｃは線形性誤差の比較を示し、図３ｄは、線形性補正用の代替ＡＳＩＣ回路を示す。 図４は、不連続性のない区分線形補正の実装回路を示す。 図５は、１実施形態により３区分を持つ、区分線形非線形性補正方法及び回路を示す。 図６ａは、３区分線形補正法を使用した磁気抵抗センサの非線形性の低減を示す。 図６ｂは、３区分線形補正法を使用した磁気抵抗センサの非線形性の低減を示す。 図７は、同じ回路変数を使用した同じウェーハからの４つの異なる磁気抵抗センサの非線形性補正を示す。 図８は、実施形態による区分線形非線形性補正方法及び５区分を持つ回路を示す。 図９ａは、５区分線形補正法を使用した実際のセンサの非線形性の低減を示し、補正ありと補正なしのセンサの非線形性（図９ａ）を示す。補正ありと補正なしのセンサ出力電圧（図９ｂ）。 図９ｂは、５区分線形補正法を使用した実際のセンサの非線形性の低減を示し、補正ありと補正なしのセンサ出力電圧（図９ｂ）を示す。 図１０は、同じ回路変数を使用した、同じウェーハからの４つの異なる磁気抵抗センサの非線形性補正を示す。 図１１は、レシオメトリックシステムにおける５０°Ｃから１５０°Ｃの温度及び４．５Ｖから５．５Ｖの電源電圧範囲にわたる非線形性補正の安定性を示す。 図１２は、３区分を持つ区分線形非線形性補正方法及び回路の簡略化された好ましい１実施形態を示す。 図１３は、実際のセンサの簡略化された３区分線形非線形性補正を報告し、外部の与えられた磁場の関数としての非線形性（図１３ａ）を示す。 図１３は、実際のセンサの簡略化された３区分線形非線形性補正を報告し、外部の与えられた磁場の関数としての出力電圧（図１３ｂ）を示す。 図１４は、同じウェーハ上の４つの異なる磁気抵抗センサの簡略化された３区分線形非線形補正を示す。 図１５は、温度と電源電圧による非線形性（ＮＬ）補正の複数シフトを示す。 図１６ａから図１６ｄは、線形磁気抵抗センサの磁場の関数としての電圧応答を報告し、図１６ａは、出力電圧の線形適合を示し、図１６ｂは線形性誤差磁場を示し、図１６ｃは、２つの異なる補正変数に対する補正前後の出力電圧の比較を示し、図１６ｄは、２つの異なる補正変数に対する補正後の出力電圧の線形性誤差を示す。 図１７は、「線形適合」の線形誤差の補正方式に基づく線形性誤差の性能を示す。 図１８ａから図１８ｃは、線形ＴＭＲセンサにおけるこのような線形性誤差の補正の検証を示し、図１８ａは、生出力電圧を磁場の関数として示し、図１８ｂは、線形ＭＴＪセンサの磁場の関数としての線形性誤差を示し、図１８ｃは、３次多項式関数により適合された出力電圧を考慮した線形性誤差と、「線形適合」補正方式による出力電圧補正後の線形性誤差を示す。 図１９は、４象限乗算器を使用した「線形適合」線形性誤差の補正の可能な実施形態を示し、補正は式１１０と式１０７ｂに基づく。 図２０は、１象限乗算器を使用した「線形適合」線形性誤差の補正の別の実施形態を示し、補正は式１１０及び式１０７ｂに基づく。 図２１は、１象限乗算器を使用した「線形適合」線形性誤差の補正の別の実施形態を示し、補正は式１１０及び＆式１０７ｂに基づく。 図２２ａ及び図２２ｂは、対数比、対数及び逆対数オペアンプ（図２２ａ）の組み合わせに基づくアナログＩＣユニットと、アナログ多目的ユニット（ＡＭＵ）としてのアナログＩＣユニットとを示す。 図２３ａ及び図２３ｂは、ＡＭＵを使用したＭＴＪベースのセンサ（図２３ａ）及び「線形適合」線形性誤差の補正スキーム（図２３ｂ）の出力電圧と補正出力電圧を示す。 図２４は、１実施形態に係るＩＣを示す。 図２５は、ＩＣの入力電圧の１つの関数として図２４のＩＣによって実装された線形性誤差の補正後の線形ＴＭＲセンサから得られた線形性誤差を報告する。 図２６は、１実施形態による完全アナログＭＴＪセンサ及びＡＳＩＣシステムを示す。 図２７は、別の実施形態による完全アナログＭＴＪセンサ及びＡＳＩＣシステムを示す。 図２８ａから図２８ｃは、線形性誤差の補正のデジタル実装（図２８ａ）、最大６７ｍＴの磁場が与えられたＭＴＪセンサ用の１２ビット及び８ビットＡＤＣによる「線形適合」線形補正のシミュレーション（図２８ｂ）、及びＡＤＣのビット数に対する線形性誤差（図１８ｃ）を示す。 図２９は、実施形態によるウェーハ内のセンサ装置に対する線形性誤差の補正の特性評価及び実装のフローチャートを示す。 図Ａ１は、式１０３ａと式１０３ａの近似値を使用して得られた出力電圧を比較する。

線形ＴＭＲセンサの電圧応答は式１で記述可能であり、そして次のように書き換え可能である。

以下を伴う

ここでＶ_ｈｏは高次の成分電圧であり、全ての非線形成分からの出力電圧Ｖ_ｏｕｔへの寄与を示す。
係数ａ_１、ａ_３、ａ_５は、それぞれ線形成分、３次成分、５次成分の係数である。完全な線形応答からのＶ_ｏｕｔの偏差（いわゆる「線形性誤差」又は「非線形性」）は、与えられた磁場とともに急速に増加するＶ_ｈｏの振幅によって決定され、その結果、線形性誤差が増加する（図１を参照）。

以下に説明する提案する非線形性補正法は、Ｖ_ｏｕｔの高次成分の補償に依存する。つまり、補正出力電圧Ｖ_ｃｏｒｒは、補正出力電圧Ｖ_ｃｏｒｒが、より大きな磁場範囲内で外部磁場（Ｈ）の変動に比例して変化するように、高次成分電圧Ｖ_ｈｏに対して出力電圧Ｖ_ｏｕｔを補償することによって決定される。この補正は、区分線形又は連続的に実行してよい。

この補償方法は、ハードウェア（アナログ）、ソフトウェア（デジタル）、又はハイブリッドハードウェアとソフトウェア（アナログ及びデジタル）回路で実装できる。

第１補正方法 区分線形補正

説明する第１補正方法は、区分線形補正法である。このアプローチを説明するために、センサの出力電圧Ｖ_ｏｕｔは、重複しない出力電圧区分Ｖ_{ｏｕｔ，ｉ}に分割される。この方法は、実用的な数の出力電圧区分に拡張できる。この説明では、わかりやすくするために、最初に３区分のケースを検討する。
Ｖ_ｏｕｔ＜Ｖ１には、出力電圧区分Ｉ（Ｖ_{ｏｕｔ，１}）
Ｖ_ｏｕｔ＞Ｖ２には、出力電圧区分ＩＩ（Ｖ_{ｏｕｔ，２}）
Ｖ１≦Ｖ_ｏｕｔ≦Ｖ２には、出力電圧区分ＩＩＩ（Ｖ_{ｏｕｔ，３}）
ここでは、Ｖ１＜Ｖ２において、各区分遷移しきい値Ｖ１及びＶ２は、出力電圧区分Ｖ_{ｏｕｔ，１}とＶ_{ｏｕｔ，２}とＶ_{ｏｕｔ，３}を区分化する。

各出力電圧区分Ｖ_ｏｕｔ内で、ｉは一次方程式で近似される。

ここで、ｉは出力電圧区分Ｉ、ＩＩ又はＩＩＩを参照する指標であり、ここでｄ_０ｉ及びｄ_１ｉはそれぞれ、出力電圧区分のセンサオフセット及び線形成分の係数である。
式１００から、Ｈは次のように記述できる。

センサの以前の特性評価によって、実際のａ０係数とａｉ係数（式２ａ）、各出力電圧区分Ｖ_ｏｕｔの補正電圧出力Ｖｃｏｒｒ，ｉは次のように記述できる。

以下を伴う

図３ａから図３ｄは、第１補正方法の潜在的な高レベルの実装を示す。このような簡単な補正により、線形性誤差を４から５倍低減できる（図３ｃを参照）。

図３ａは、式１０２ａ、１０２ｂに基づく線形性補正用の回路の例を示す。図３ａにおいて、回路は、各比較器が出力信号Ｖ_ｏｕｔ及び区分遷移しきい値Ｖ_ｉのうちの１つによって入力される少なくとも２つの比較器１０を備える。図３ｂは、このような線形性補正方式を考慮したセンサＶ_ｏｕｔと補正出力電圧Ｖ_ｃｏｒｒの磁場依存性の比較を示す。
この例では、

である。
図３ｃは、Ｖ_ｏｕｔとＶ_ｃｏｒｒの線形性誤差の比較を示す。図３ｄは、式１０２ａ、式１０２ｂに基づく線形性補正用の代替ＡＳＩＣ回路を示す。

図３ａの例では、一対の比較器が、区分遷移しきい値Ｖ１とＶ２に基づいて動作の出力電圧区分Ｖ_ｏｕｔ，ｉを決定し、それに応じて対応する補正信号Ｖｃｏｒｒ，ｉを出力に導く。
補正機能（Ａｉ＋Ｂｉ＊Ｖ_ｏｕｔ）は、オペアンプや受動部品などの一般的なアナログ回路で簡単に実装できる。図３ｄの例は、比較器を使用して、動作の出力電圧区分Ｖ_{ｏｕｔ，ｉ}に基づいてＡｉ、Ｂｉ係数の対を選択する代替実装である。この概念は、３区分シナリオで例示されていて、当然、より多くの出力電圧区分Ｖ_{ｏｕｔ，ｉ}に拡張できて、センサの非線形性をより正確に補正できる。図３ａに示す回路は、１つの比較器１０のみを備えられることに留意されたい（例えば、ユニポーラー用途など、センサ出力の半分のみが利用される場合）。

式１０２ａの特に有用な実装を図４の回路に示し、以下を考慮する。
Ｖ_ｏｕｔの値が小さい場合、補正は不要であり、
Ａ_３＝０及びＢ_３＝１、それゆえ
Ｖ_{ｃｏｒｒ，３}＝Ｖ_{ｏｕｔ，３}
である。図４の回路は、１つの比較器１０のみ備えてよい。

補正出力電圧Ｖ_ｃｏｒｒは、不連続性が適用において非常に望ましくないため、区分遷移時に不連続性を持たせてはならない。Ｖ１とＶ２は区分遷移電圧であり、これは以下のようにＢｉとＡｉの関係を維持することによって達成できる。すなわち

である。

図４に示す区分線形補正方法の好ましい実施形態は、図５の回路に示されるようなオペアンプ、トランジスタ及び抵抗などの従来の回路要素を備える。この好ましい実施形態では、図４の比較器及び電圧源の機能は、オペアンプ、ＭＯＳトランジスタ及び抵抗器で構成される電圧－電流（Ｖ－ｔｏ－ｌ）変換器において組み合わされる。加算演算は、出力電流がＲ_０に与えられるカレントミラーによって電流領域で実行され、補正出力電圧Ｖ_ｃｏｒｒを生成する。
区分遷移しきい値電圧Ｖ１及びＶ２、ならびにＲ１及びＲ２は、非線形性補正を最適化するためセンサの特性に基づいて変更できるプログラム可能な変数として好ましくは実装される。出力信号区分Ｖ_{ｏｕｔ，ｉ}が区分遷移しきい値Ｖｉより大きい場合に出力信号区分Ｖ_{ｏｕｔ，ｉ}を出力し、出力信号区分Ｖ_{ｏｕｔ，ｉ}が区分遷移しきい値Ｖ_ｉより大きい場合に出力信号区分Ｖ_{ｏｕｔ，ｉ}に加算された補正出力信号区分Ｖ_{ｃｏｒｒ，ｉ}を出力するように構成されている。

図５に続いて、一観点では、第１電圧電流変換回路１５ａは、第１抵抗Ｒ_１を備え、電圧信号Ｖ_{ｏｕｔ，ｉ}としきい値信号Ｖ_ｉとの間の差の関数として第１電流を生成するように構成できる。第２電圧電流変換回路１５ｂは、第２抵抗Ｒ_２を備え、第１電流ｉ_１を関数として第２電流ｉ_２を生成するように構成できる。
補正抵抗Ｒ_０は、補正抵抗Ｒ_０に第２電流ｉ_２が供給されると、補正出力信号区分Ｖ_{ｃｏｒｒ，ｉ}を生成する。この回路は、出力信号区分Ｖ_{ｏｕｔ，ｉ}が区分遷移しきい値Ｖ_ｉより小さい場合に出力し、後者が区分遷移しきい値Ｖ_ｉより大きい場合に出力信号区分Ｖ_{ｏｕｔ，ｉ}に加算された補正出力信号区分Ｖ_{ｃｏｒｒ，ｉ}を出力するように構成されている。第１電流ｉ_１は、出力信号区分Ｖ_{ｏｕｔ，ｉ}と区分遷移しきい値Ｖｉとの差の一次関数として生成できる。図５の回路は、ユニポーラー適用用の電圧電流変換回路（１５ｂなど）を１つだけ備えてよい。

図６ａと図６ｂは、－４５ｍＴから＋４５ｍＴの磁場範囲内の３区分の区分線形補正法を使用した実際の磁気抵抗センサの非線形性の低下を示す。図６ａは、補正ありと補正なしのセンサの非線形性を示す。図６ｂは、補正ありと補正なしのセンサ出力電圧を示す。プロットでわかるように、３区分での区分線形補正法（フルスケール（測定範囲）の－１．３％から－０．２５％まで）では、非線形性が約５倍減少する。この場合、次の回路変数

を使用した。

通常、同じウェーハからの磁気抵抗センサは、同様の非線形特性を示す。よって、補正回路変数は、ウェーハごとに１回決定され、同じウェーハ上の全てのセンサダイスに適用できる。図７は、同じ回路変数を使用した、同じウェーハからの４つの異なるセンサの非線形性補正を示す。プロットで観察されるように、非線形性の取り消しは、提示された全てのセンサに対して有効である。図７では、同じウェーハからの４つの磁気抵抗センサの３区分非線形性補正は、図６と同じ回路変数セット

を使用した。

図４に示す区分線形非線形性補正方法は、より高レベルの非線形性補正を達成するため、より多くの出力電圧区分に容易に拡張できる。図８は、５区分を持つ好ましい実施形態を示す。

図９ａと図９ｂは、（マイナス）－４５ｍＴから＋４５ｍＴの磁場範囲内で５区分での区分線形補正法を使用した実際の磁気抵抗センサの非線形性の低下を示す。図９ａは、補正ありと補正なしのセンサの非線形性を示す。図９ｂは、補正ありと補正なしのセンサ出力電圧を示す。プロットで観察できるように、５区分での区分線形補正法（測定範囲の約１．３％から約０．１４％まで）で非線形性の約９倍の減少が達成される。この場合、次の回路変数が使用された。

図９と図８で検討したセンサは、図６で検討したセンサと同じであることに留意されたい。

図１０は、同じ回路変数を使用した、同じウェーハからの４つの異なる磁気抵抗センサの非線形性補正を示す。プロットで観察されるように、非線形性のキャンセルは、提示された全てのセンサに対して有効である。図１０では、５区分の非線形性補正には、図９ａ、９ｂと同じ回路変数セット

を使用した。

図５と図８に示す実施形態は、温度と電源電圧の範囲にわたって安定した非線形性補正を提供する（センサ固有の非線形性特性が温度範囲と電圧範囲にわたって変化しないと仮定する）。図１１は、レシオメトリックシステムにおける（マイナス）－５０°Ｃから１５０°Ｃの温度及び４．５Ｖから５．５Ｖの電源電圧範囲にわたる非線形性補正（５区分を考慮）の安定性を示す。レシオメトリックシステムでは、区分しきい値電圧Ｖ１、Ｖ２、Ｖ３、及びＶ４も電源電圧とレシオメトリックに変化させる必要があり、分圧器を使用して簡単に実装できることに留意されたい。非レシオメトリックシステムでは、区分しきい値電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４は温度に依存しない定電圧レベルである必要があり、温度の影響を受けない電圧基準によって生成できるであろう。

図１１では、レシオメトリックシステムの（マイナス）－５０°Ｃから１５０°Ｃの温度及び４．５Ｖから５．５Ｖの電源電圧範囲にわたる５区分の非線形性の補正安定性に次の変数を使用した。

注、しきい値電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４は５Ｖに対して与えられ、ＶＤＤによってレシオメトリックに変化する）。

図５と図８の好ましい実施形態では、連続的なリアルタイムの非線形性補正を可能にするため、電圧電流変換器は、オーバーシュートを回避するのに十分な大きさの位相マージンを備えた主シグナルチェーンよりも高いスルーレートと広い帯域幅を持つように好ましくは設計すべきであろう。しかしながら、ゲインと入力オフセットの要件は必ずしも厳しくないため、比較的簡単に設計できる。

図４に示される区分線形補正方法の別のより単純な好ましい実施形態は、図１２に示されるようなトランジスタ及び抵抗器などの伝統的な回路要素を備える。図１２は、３区分を用いた区分線形非線形性補正方法の簡略化された実施形態を示す。この好ましい実施形態では、図４の比較器及び電圧源の機能は、ＭＯＳトランジスタ及び抵抗器で構成される簡略化された電圧電流（Ｖ－ｔｏ－Ｉ）変換器において組み合わされる（各電圧電流変換回路１５ａ、１５ｂはＭＯＳトランジスタを備えてもよい）。加算演算は、出力電流がＲ０に与えられるカレントミラーによって電流領域で実行され、補正出力電圧Ｖ_ｃｏｒｒを生成する。

図１２に示す好ましい実施形態は、カレントミラー構成に配置された抵抗及びトランジスタを使用して、バイアス電圧Ｖ１及びＶ２及びＰＭＯＳ／ＮＭＯＳトランジスタしきい値電圧Ｖ_ＴＰ及びＶ_ＴＮによってそれぞれ決定されるＶ_ｏｕｔ範囲で、Ｖ_ｏｕｔに比例する電流を生成する。図１２はＭＯＳトランジスタに基づく単純なカレントミラーを示すが、バイポーラー接合トランジスタ（ＢＪＴ）を使用して、異なるカレントミラー配置によって同じ機能を実現できる。

簡単にするために、図１２に列挙した式は、ｉ_１とｉ_２がそれぞれ（Ｖ１＋ＶＴＰ）と（Ｖ２＋ＶＴＮ）の正確なＶ_ｏｕｔレベルで流れ始めることを示唆しているが、ＭＯＳトランジスタのターンオンは本質的に緩やかである。ＭＯＳトランジスタのこの動作には、出力電圧区分間の遷移を平滑化できるという有利点がある。一方、区分しきい値電圧はＭＯＳトランジスタのしきい値に依存するため、補正は処理工程、温度、及び電源の変動に依存する。さらに、この簡略化された実施形態では、真のレシオメトリック補正を確立することはできない。それでも、この単純な回路によって線形性を大幅に向上できる。図１２に示す３区分構成の回路は、当然、より多くの出力電圧区分に拡張できるため、より高いレベルの非線形性補正が可能になる。
図１３ａと図１３ｂは、次の回路変数を使用して実際の磁気抵抗センサに適用された３区分の簡略化された区分線形補正を示す。

外部の与えられた磁場の関数としての非線形性（図１３ａ）及びＶ_ｏｕｔ（図１３ｂ）を示す。

先の実施形態と同様に、図１３ａ、図１３ｂと同様の補正回路変数のセット

は、同じウェーハからの全ての磁気抵抗センサに使用できる。
図１４は、同じ変数セットで非線形性を補正した４つの異なるセンサを示す。

（ＭＯＳトランジスタ特性の変化による）温度と（真のレシオメトリーの欠如による）電源電圧による非線形性補正のシフトを図１５に示す。２７°Ｃ、５Ｖで測定範囲の０．２％未満（＜）を維持するように最適化された補正後の最大非線形性は、－５０°Ｃから１５０°Ｃの温度及び４．５Ｖから５．５Ｖの電源電圧範囲でほぼ２倍になることに留意されたい。これは、同じ温度及び電圧範囲にわたってほとんど変化しなかった前述の実施形態とは対照的である。
図１５では、レシオメトリックシステムでの（マイナス）－５０°Ｃから１５０°Ｃの温度及び４．５Ｖから５．５Ｖの電源電圧範囲にわたる３区分の単純な非線形性補正安定性は、次の変数セットを使用した。

第２補正方法 線形適合補正

別の可能な方法は、出力信号Ｖ_ｏｕｔから－Ｖ_ｈｏに十分近い（換言すると、高次成分信号Ｖ_ｈｏの負値に対応する）追加の電圧信号Ｖ_ｓｕｂの決定に依存する。よって、Ｖ_ｏｕｔにＶ_ｓｕｂを追加することによって、非常に線形的な補正出力電圧Ｖ_ｃｏｒｒを導出できる。つまり、出力信号Ｖ_ｏｕｔに追加信号Ｖ_ｓｕｂ（出力信号Ｖ_ｏｕｔから導出）を加算して、高次成分信号Ｖ_ｈｏに対する出力信号Ｖ_ｏｕｔを補償することで、補正出力信号Ｖ_ｃｏｒｒを求められる。例えば、Ｖ_ｏｕｔを式１で記述でき、ａ_１＞＞ａ_３とａ_５～０（通常はそうである）で記述できると考えると、

である。

それゆえ、Ｖ_ｓｕｂはａ_３・Ｈ^３にできるだけ近づける必要がある。そのため

である。

これを達成には、測定された磁場Ｈのできるだけ正確な「推定」が不可欠であり、３次方程式式１０３ａを解いてＨを決定することは、センサの時間応答と消費電力に悪影響を与えることに留意されたい。この補正方法の背後にある考え方は、測定フィールドＨの近似解を使用して、Ｖ_ｓｕｂがａ_３・Ｈ^３に十分近くなるため、消費電力とセンサの時間応答への影響を最小限に抑えながら、線形性誤差を大幅に低減することである。
１より十分小さいａｘについて近似

を使って、数式１０３ａを次の式に近似できる。

この場合、わかりやすくするためにセンサオフセット項ａ_０は省略されていることに留意されたい。よって、式１０４は、磁気抵抗センサのＶ_ｏｕｔの磁場依存性の近似的な記述と見なせる。この近似は、Ｈの解を単に式１０３ａから導出するよりもはるかに単純な解析解が見つかることを意味することに留意されたい。その結果、Ｖ_ｏｕｔから導出されたＶ_ｓｕｂを決定できて、線形性誤差を大幅に低減できる。式１０４の解は、次のように近似できる（完全な分析については付属事項を参照）。

以下を伴う

これは、Ｖ_ｓｕｂが次のように記述できることを意味する。

そして、補正出力電圧Ｖ_ｃｏｒｒは次のように記述できる。

この補正方法は、以下を考慮して若干一般化できる。

以下を伴う

図１６ａから図１６ｄは、この補正方法の性能を示すことに留意されたい。

図１６ａは、線形係数

と３次係数

を持つ線形磁気抵抗センサの磁場の関数としての電圧応答を示す。
灰色の線はＶ_ｏｕｔの線形適合（ＬｉｎＦｉｔ）を示す。図１６ｂは、磁場の関数としての線形性誤差

を示す。Ｖ_ｏｕｔを完全な線形関数と見なすときに誘発される誤差は５％にもなる。
小さな磁場（２０ｍＴ未満）でも、Ｖ_ｏｕｔは１％より大きな（＞）線形性誤差を示すことに留意されたい（図１６ｂを参照）。
図１６ｃ及び図１６ｄは、式１０５及び式１０７に基づく補正方式の性能を示す。図１６ｃは、変数ｋの２つの異なる値（暗い灰色の曲線と明るい灰色の曲線）に対するＶ_ｏｕｔ（黒い曲線）と補正後のＶ_ｏｕｔ（Ｖ_ｃｏｒｒ）の比較を示す。このような考え方により、線形性誤差を０．５％＜値に減らせる（それゆえ、ｘ１０の削減）。両方のＶ_ｃｏｒｒ信号の感度は約１．５ｍＶ／Ｖ／ｍＴであり、これはＶ_ｏｕｔの線形係数（ａ－，）と同じであることに留意されたい。
これらの結果は、感度の低下が得られないというこのような補正方式の可能性を裏付けている。図１６ｄは、両方のＶ_ｃｏｒｒの線形性誤差を示す（変数ｋの２つの異なる値の場合）。

式１０５及び式１０７によるＶ_ｓｕｂの決定には、大量の計算能力が必要になる場合がある。この問題を克服するために、式１０５ａの低次の解決手段も検討してよい。

それにもかかわらず、次数解が小さいほど、Ｈｏと測定場Ｈの間の不一致が大きくなり、線形性誤差が大きくなる。低い計算要件と高い線形性の誤差の補正の間の最適な妥協点は、以下を考慮すると得られる。

ここでｃ_１は、生のＶ_ｏｕｔの線形適合によって決定される線形係数を指す。これは、次のことを意味する。

実際、式１１０と１０７ｂを補正の考え方（スキーム）として考えると、最大９４ｍＴの磁場に対してＶ_ｃｏｒｒが０．５％未満の線形性誤差が得られる（図１７を参照）。この線形性誤差の補正の取り組み手法（アプローチ）は、「線形適合」線形性補正という。

（請求項８）一観点では、補正信号Ｖ_ｃｏｒｒを導出するために出力信号Ｖ_ｏｕｔに加算される追加信号Ｖ_ｓｕｂは、出力信号Ｖ_ｏｕｔ（Ｖ_ｏｕｔ ^３）の３乗に比例する。

（請求項９）一観点では、追加の信号Ｖ_ｓｕｂは、出力電圧信号Ｖ_ｏｕｔの３次成分よりも高次の成分に比例する追加の項をさらに含み、次のようにする。

（請求項１０）別の観点では、追加の信号Ｖ_ｓｕｂは、さらに、以下によって定義できる。

上記の式では０．５＜Ｃ＜４であり、ここでｃ_１は与えられた磁場Ｈに対する出力信号（Ｖ_ｏｕｔ）の線形適合によって決定される線形係数であり、ａ_３は出力電圧の３次係数である。

（請求項１１）別の観点では、追加の信号Ｖ_ｓｕｂは、以下によってさらに定義できる。

ここでは

を伴い
ここで、ａ_１とａ_３はそれぞれ出力信号Ｖ_ｏｕｔの線形係数と３次係数である。

（請求項１２）別の観点では、追加の信号Ｖ_ｓｕｂは、以下によってさらに定義できる。

ここでは

を伴い、ここで、ａ_１とａ_３はそれぞれ出力信号Ｖ_ｏｕｔの線形係数と３次係数である。

図１７は、線形係数

３次係数

の線形ＭＴＪセンサについて、ｋ＝ａ_３（濃い灰色の曲線）、ｋ＝（３／２）ａ_３（薄い灰色の曲線）、ｋ＝（５／３）ａ_３（黒の曲線）の場合の線形性誤差の補正方式（式１１０と１０７ｂを考慮）の性能を示す。

図１８ａから図１８ｃは、異なる線形ＴＭＲセンサ上でのそのような「線形適合」線形性誤差の補正アプローチの検証を示す。図１８は、Ｖ_ｏｕｔとその線形性誤差を、最大６７ｍＴの磁場の関数として示す。この場合、

線形性誤差は約０．７％となる。図１８ｃは、Ｖ_ｏｕｔを式１０３ａとして３次多項式関数で適合を行うと、Ｖ_ｏｕｔと適合関数の間の適合誤差が値～０．１％に減少することを示す。磁場に対するこの適合誤差の外形（図１８ｃの薄い灰色の曲線）は、Ｖ_ｏｕｔの５次成分の寄与のシグネチャである。しかしながら、「線形適合」補正を使用した場合、Ｖ_ｃｏｒｒの線形性誤差も～０．１％であり、同様の磁場依存性があることに留意されたい（図１８ｃの濃い灰色の曲線を参照）。この結果は、Ｖ_ｏｕｔの３次成分が「線形適合」補正によって完全に補償されることを示す。

このＴＭＲセンサでは、最大６７ｍＴの磁場に対して０．７％の初期線形性誤差が得られる（図１８ｂを参照）。このような線形適合から導かれる線形係数は、

である。しかしながら、式１０９と式１０７の線形性補正の考え方を考慮すると、線形性誤差は０．０９％に低下する（図１８ｃの濃い灰色の曲線を参照）。

さらに、この「線形適合」線形性補正は、装置ごとの典型的な変数変動に対して非常にロバストである。表２は、最大４７ｍＴの磁場が与えられた８個の磁気抵抗センサの結果をまとめたものである。初期線形性誤差はそれら全てで約１．３５％であり、「線形適合」補正後、線形性誤差は～０．１５％に低下する。なお、この線形性誤差の改善（約９倍）は、装置間でｃ_１とａ_３変数（約１０％）の初期分散にもかかわらず、同じｃ_１と補正係数として使用することで得られる。

表２では、最大４７ｍＴの磁場を与えた場合の８つの異なる線形ＴＭＲセンサの「線形適合」線形性誤差の補正の結果である。係数ｃ_０及びｃ_１は、Ｖ_ｏｕｔの線形適合によって得られる係数、すなわちＶ_ｏｕｔ＝ｃ_０＋ｃ_１Ｈを指し、係数ａ_０，ａ_１とａ_３は

を適合することによって得られる。初期線形性誤差（Ｖ_ｏｕｔの線形適合から導出）は全装置について約１．３５％である。式１０９及び式１０７における全装置のｃ_１及びａ_３係数の中央値

を考慮することにより、補正電圧出力Ｖ_ｃｏｒｒが得られる。Ｖ_ｃｏｒｒの線形性誤差（補正線形性誤差）は全ての装置で約０．１５％である。

図１９は、「線形適合」線形性補正実装の実施形態を示す。このＩＣは、２つのカスケード接続された電圧乗算器１２を備える。乗算器１２は、複数の対数及び逆対数オペアンプの組み合わせで構成されるアナログＩＣユニットであり、その信号出力Ｖ_ＭＵＬＴは２つの入力信号Ｖ１とＶ２の積であるため、Ｖ_ＭＵＬＴ＝Ｖ_１Ｖ_２である。２つの乗算器１２をカスケード接続して組み合わせることで、Ｖ_ｓｕｂの主成分である信号（約）～Ｖ_ｏｕｔ ^３を求められる。本実施形態では、乗算器１２は、Ｖ_１及びＶ_２の任意の可能な極性（４象限乗算器）で動作可能である。
この回路はまた、ゲインＧ＝ｋ／ｃ_１ ^３を持つオペアンプ１３を備える。

（βは電圧乗算器に固有の変数である）の場合、オペアンプ１３はゲイン

を持つ必要があることに留意されたい。次に、非反転加算アンプによって、Ｖ_ｏｕｔ信号とＶ_ｓｕｂ信号の両方が加算され、補正出力信号

になる。図１９に示す１象限乗算器を備える同じ実施形態は、ユニポーラー式の適用、つまりＶ_ｏｕｔの１つの特定の極性でのみ線形性誤差の補正が必要な場合に使用可能であることに留意されたい。

乗算器がＶ_１とＶ_２の１つの特定の極性（１象限乗算器）でしか動作できず、Ｖ_ｏｕｔの両方の極性での線形性補正が必要な場合、代替の実施形態を図２０に示す。一般性を失うことなく、この特定の実施形態は、ゼロ未満のＶに対してのみ動作する乗算器１２を示す。この実施形態では、ＩＣは、２つの乗算器１２と、ゲインＧ＝ｋ／ｃ_１ ^３を持つオペアンプ１３と、２つの反転増幅器１４と、比較器１０と、マルチプレクサ１１（ＭＵＸ）とデマルチプレクサ１１（ＤＭＵＸ）との少なくとも一方と、を備える。
比較器、反転増幅器、ＭＵＸとＤＭＵＸとの少なくとも一方の役割は、電圧乗算器１２が出力電圧Ｖ_ｏｕｔの両方の極性で動作し、Ｖ_ｏｕｔのいずれかの極性に対するＶ_ｓｕｂの決定を確実に可能にすることである。出力信号Ｖ_ｏｕｔによって入力された比較器１０は、両方のＭＵＸ１１を起動するため、比較器の出力値に応じて、ＭＵＸは２つの入力信号のうちの１つを選択する。
それゆえ、第１マルチプレクサをその出力信号が常に正になるように構成してよく、少なくとも２つのカスケード乗算器の動作を可能にして信号～Ｖ_ｏｕｔ ^３を計算する。この信号をオペアンプ１３で増幅した後、信号

が得られる。反転アンプ１４でＶ_ｓｕｂの極性を反転させた後、第２ＭＵＸはＶ_ｓｕｂの右極性を選択する。）次に、非反転加算アンプによって、Ｖ_ｏｕｔ信号とＶ_ｓｕｂ信号の両方が加算され、補正出力信号

になる。この特定の実施形態では、２つのＭＵＸが考慮されたが、一般性を失うことなく、２つのＤＭＵＸを代替使用することも、ＭＵＸとＤＭＵＸの両方を任意に組み合わせて使用できることにも留意されたい。

このようなカスケード構造に乗算器を追加すると、Ｖ_ｏｕｔの他の高次寄与（第５、第７、．．．）を補正できることに留意されたい。

１象限乗算器に関するＶ_ｏｕｔの両極性における線形性補正の別の実施形態を図２１に描く。ここで、出力電圧信号Ｖ_ｏｕｔに電圧信号オフセットＶ_０が加算され、電圧信号オフセットＶ_０と出力電圧信号Ｖ_ｏｕｔの和に対応する入力電圧Ｖ_ｉｎが前記２つのカスケード電圧乗算器１２）に入力される。このケースの背後にある考え方は、Ｖ_ｓｕｂを決定する前に出力電圧Ｖ_ｏｕｔに電圧オフセット（Ｖ_０）が追加されるため、全ての磁場に対して入力電圧

になるというものである。Ｖ_ｏｕｔには一定の電圧しか追加されないため、同じ補正方法を適用できることに留意されたい。しかしながら、この場合、式１１０は次のようになる。

この構成により、図２０の前の実施例で検討した比較器に加えてＭＵＸ及びＤＭＵＸを除去できる。図２０と同じ数の乗算器を関係させたい場合は、式１１１によれば、Ｖ_０とＶ_０ ^２とＶ_０ ^３は３つの異なる基準電圧である必要がある。しかしながら、本実施形態の特殊なケースは、図２１に示すように、

の場合である。この場合、ゲインＧ、－Ｇ、３Ｇ、－３Ｇ（Ｇ＝ｋ／ｃ_１ ^３）の追加の電圧アンプがいくつか必要であることにも留意されたい。

なお、これまでの全ての実施形態において、このようなカスケード構造に追加の乗算器を追加することで、Ｖ_ｏｕｔの他の高次寄与（第５、第７、．．．）の補正が可能になる。

これまでの全ての実施例において、カスケード乗算器は、Ｖ_ｓｕｂ～Ｖ_ｏｕｔ ^３を得るために使用されていた。しかしながら、この目的のために他のアナログＩＣユニットも検討できる。図２２ａに描いたように、対数比、対数、逆対数オペアンプの組み合わせに基づくいくつかのアナログＩＣユニットは、次の動作を実行できる。

ここで、Ｖ_ｉｎ，１、Ｖ_ｉｎ，２、及びＶ_ｉｎ，３は３つの入力信号、ｎは回路内の２つの異なる抵抗の比率に応じた変数、Ｖ_{ｏｕｔ，ＡＭＵ}はＩＣユニットの出力信号である。

実行できる可能性のあるさまざまなタイプの操作（乗算、除算、電力、及び根）を考慮して、このアナログＩＣユニットをアナログ多目的ユニット（又はＡＭＵ）として定義し、図２２ｂに描く。入力信号

を考慮すると、ＡＭＵ（Ｖ_ＡＭＵ）の出力信号は次のように表せる。

よって、Ｖ_ｏｕｔ、ＡＭＵをセンサＶ_ｏｕｔの出力信号に追加して、線形化された補正出力信号

を得られる。

図２３ａは、図２４の実施例を考慮したＡＭＵによって得られる０ｍＴから１４０ｍＴまでの磁場にさらされたときのＭＴＪベースのセンサの出力電圧Ｖ_ｏｕｔ及び補正出力電圧Ｖ_ｃｏｒｒを示す。この特定のケースでは

である。図２３ｂは、この補正の考え方によって線形性誤差が～１．５％から０．１２％に低下することを示す。このセンサ

として留意されたい。

となり、これは

で得られる値に非常に近い。

図２４は、４つの磁気抵抗効果素子２を備えるフルブリッジ磁気抵抗センサ２０と、差動増幅器１３ａと、ＡＭＵ１４と、非反転加算増幅器１３ｂとを備える実施形態によるＩＣを示す。

さらに、図２５は、線形ＴＭＲセンサと、入力電圧Ｖｉｎ、３の関数として図２４で説明したＩＣから得られる線形性誤差を報告する。図２５は、１．７Ｖと２．４Ｖの間でＶ_ｉｎ，３を微調整しても、０．４５％未満の線形性誤差が得られることを示す。

として、この結果は、ｃ_１の可能な変動及びＴＭＲセンサの係数に対するこの考え方（スキーム）のロバスト性を示す。

これらの結果は全て、
この線形化補正の考え方をフルアナログＭＴＪセンサとＡＳＣＩシステム（外部磁場に依存する出力電圧Ｖ_ｏｕｔを示すＭＴＪベースの磁気センサ（式１０３）と、
出力電圧Ｖ_{ｏｕｔ，ＡＭＵ}がＶ_ｏｕｔ ^３に比例するように構成されたＡＭＵ（式１１３で記述）と、
出力電圧が

の電圧加算増幅器とに、少なくとも基づくＡＳＣＩシステム）
に実装する可能性を示す。

ここで、１象限ＡＭＵを用いる場合、図２４の実施形態はＶ_ｏｕｔの１つの極性に対してのみ機能し、それゆえ磁場の一方向に対してのみ機能することに留意されたい。次に、いくつか他の実施形態（図２６、図２７）は、正磁場及び磁場振幅に対するこの線形化補正の考え方を実装するために考慮されてよい。このために、２つの選択肢（図２０と図２１で前述したものと同様）を検討できる。

例えば、１実施形態では、フルアナログＭＴＪセンサ＋ＡＳＩＣシステム（図２６参照）は、以下を備える。
ＭＴＪベースの磁場センサと、
比較器（センサの出力電圧Ｖ_ｏｕｔの極性を決定するため）と、
２つの逆変換器（１つはＶ_ｏｕｔの極性を反転し、もう１つはＶ_{ｏｕｔ，ＡＭＵ}の極性を反転させる）と、
Ｖ_{ｏｕｔ，ＡＭＵ}～Ｖ_ｏｕｔ ^３の計算を可能にするＡＭＵと、
Ｖ_ｓｕｂを決定するのに適切なＶ_ｏｕｔ及びＶ_ＡＭＵ信号を選択するため、ＭＵＸとＤＭＵＸとの少なくとも一方のいくつかと、
出力電圧が

となる電圧加算アンプ。

別の実施形態では、フルアナログＭＴＪセンサ＋ＡＳＩＣシステム（図２７）は、以下を備える。
磁気抵抗センサと、
全ての磁場に対して

となるようにＶ_ｏｕｔに加算される基準オフセット電圧Ｖ_０と、
Ｖ_ｉｎ ^３を計算できる第１ＡＭＵ１４ａ
Ｖ_ｉｎ ^２を計算できる第２ＡＭＵ１４ｂ（又は別のアナログＩＣ回路）と、
Ｖ_ｉｎを係数ｘ３Ｇ（ここでＧ＝ｋ／ｃ_１ ^３）で増幅可能にする第１電圧増幅器１３ａと、
Ｖ_０を係数ｘ（－Ｇ）で増幅可能にする第２電圧増幅器１３ｂと、
Ｖ_ｃｏｒｒを式１１１で決定可能にする電圧加算アンプ。
本実施形態では、オフセット信号Ｖｏと出力信号Ｖ_ｏｕｔとの和が、ＡＭＵ１４ａ，１４ｂの少なくとも一方及び前記第１電圧増幅器１３ａに入力される。補正出力信号Ｖ_ｃｏｒｒは、ＡＭＵ１４ａ，１４ｂの出力電圧に第１及び第２電圧増幅器１３ａ，１３ｂの出力電圧を加えた和である。なお、本実施形態の特殊なケースは、図２７に示すように、Ｖ_０＝１Ｖ（それゆえＶ_０＝Ｖ_０ ^２＝Ｖ_０ ^３）のときであることに留意されたい。

上記の全ての実施形態において、高次補正項（第５、第７、．．．）は、ｎが５、７…の追加のＡＭＵを追加することによっても実装できることに留意されたい。

一観点では、追加の信号Ｖ_ｓｕｂは、出力信号Ｖ_ｏｕｔの３次成分よりも高次成分に比例する追加の項をさらに備えてよく、以下のようになる。

表３に要約すると、初期のａ_３／ａ_１比に応じて異なるアプローチを検討もできるが、他のアプローチ（「２Ｄ適合」や「３Ｄ適合」など）がより複雑なアナログＩＣシステムを意味する可能性があるため、ほとんどのアナログ実装では第１アプローチ（「線形適合」）のみが関連する。特に、表３は、最大１００ｍＴの磁場範囲で線形性誤差が０．５％未満のＶ_ｃｏｒｒを得るａ_１係数とａ_３係数の条件を報告する。

それにもかかわらず、Ｖ_ｓｕｂのデジタル解析を考慮する場合、「２Ｄ適合」又は「３Ｄ適合」補正方法も考慮できる。図２８ａから２８ｃは、Ｖ_ｓｕｂが基本的にデジタルで決定され、ＤＡＣによってこの信号を生のＶ_ｏｕｔから差し引けるため、純粋なアナログＶ_ｃｏｒｒ信号が得られるアプローチを示す。この場合、補正方法の主な特徴は、（図２８ａに描いたように、
１）アナログ－デジタル変換器（ＡＤＣ）と、
２）Ｖ_ｓｕｂを決定するデジタルシステム（ＤＳ）と、
３）デジタル－アナログ変換器（ＤＡＣ）
に基づく。このようなＤＳは、マイクロコントローラ（ＭＣＵ）、ルックアップテーブル（ＬＵＴ）、又はマイクロプロセッサ、メモリユニット、及びＭＣＵの他の種類の組み合わせで構成できることに留意されたい。

図２８ａは、線形性誤差補正のデジタル実装用の１実施形態の図を示す。Ｖ_ｏｕｔはＡＤＣによってデジタル信号に変換される。Ｖ_ｓｕｂの決定はＤＳによって行われる。Ｖ_ｓｕｂがデジタル的に決定されると、アナログ信号に変換され、Ｖ_ｏｕｔに追加されてＶ_ｃｏｒｒが得られる。図２８ｂは、最大６７ｍＴの磁場が与えられた磁気抵抗センサの１２ビット及び８ビットＡＤＣを使用した「線形適合」線形性補正のシミュレーションを示す。図２８ｃは、ＡＤＣのビット数に対する線形性誤差を示す。

図２８ａでは、ＡＤＣとＤＡＣはＶ_ｓｕｂの計算にのみ使用され、Ｖ_ｏｕｔからの減算は類推的に行われる。それゆえ、ビット数が少ないシンプルな設計で、妥当な消費電力でより高速に動作できる。さらに、この近づきかた（アプローチ）は、特に大きな磁場が与えられる場合に、提案された両方のアナログ線形化方法のいずれかと組み合わせられるという利点があり、必要なのは、繰り返しになるが、より単純な設計と低いビット数である。Ｖ_ｃｏｒｒの全てデジタルでの再構成に依存する以前に開発されたデジタル線形化アプローチとは異なり、この提案手法は、追加の信号Ｖ_ｓｕｂのデジタル決定と、Ｖ_ｏｕｔとＶ_ｓｕｂの追加によるアナログ補正（デジタル－アナログ変換後）に基づいていることに留意されたい。

最後に、このような補正方法を生産レベルで実施するためには、装置間の変数変動性（表２に示すように）に対してそのロバスト性を示す必要があるだけでなく、ウェーハの各個々の装置の完全な特性評価なしに、そのような共通の変数ｃ_１を導出することも不可欠である。これらの変数が決定されると、同じウェーハの全ての装置に対して線形化補正を実行する共通のＡＳＩＣシステムを実装できる。

１実施形態では、コンピュータに前述の方法を実行させるプログラムを記憶する非一時的コンピュータ可読媒体である。

１実施形態では、複数のＴＭＲセンサについて共通の変数を導出する特性評価方法であって、ここでは、前述の補正方法を実行する際に共通変数が使用されることが開示される。

一観点において、特性評価方法は、
複数の磁気抵抗センサを設け、各磁気抵抗センサの出力信号Ｖ_ｏｕｔを測定することと、
測定された出力信号Ｖ_ｏｕｔを

に適合することにより、オフセット係数ａ_０、１次係数ａ_１、及び少なくとも３次係数ａ_３を決定することと、
測定された出力信号Ｖ_ｏｕｔを

に適合することにより、近似オフセット係数ｃ_０と近似１次係数ｃ_１を決定することと、
決定されたオフセット係数ａ_０、１次係数ａ_１、少なくとも３次係数ａ_３、近似オフセット係数ｃ_０及び近似１次係数ｃ_１についての中央値を決定すること
を備える。

出力信号Ｖ_ｏｕｔの測定は、磁気抵抗センサの最大動作磁場範囲Ｈ_２に対応する外部磁場Ｈに磁気抵抗センサを照射する際に行える。

複数の磁気抵抗センサは、ウェーハ内に構成される磁気抵抗センサのサブセットを備えてよい。例えば、磁気抵抗センサのサブセットは、１０からＮ（個）の間を備えてよい。ここで、Ｎはウェーハ上の磁気抵抗センサの総数である。

一観点では、出力信号Ｖ_ｏｕｔの測定は、磁気抵抗センサが少なくとも５つの異なる磁場の大きさに対応する外部磁場Ｈに提出されるときに行える。外部磁場Ｈは、磁気抵抗センサの最大動作磁場範囲Ｈ_２に対応する高振幅と、出力信号Ｖ_ｏｕｔが磁場Ｈとの線形依存性に従う低振幅磁場範囲Ｈ_１との間にしてよい。

それゆえ、オフセットａ_０と線形係数ａ_１は、低磁場範囲でのＶ_ｏｕｔの線形適合によって得られる。３次係数は、次式で導ける。

ここで、Ｖ_{ｏｕｔ＿Ｈ２}）は最大動作磁場範囲Ｈ_２で測定された出力電圧である。最後に、全磁場範囲を通してＶ_ｏｕｔを再構成した後、係数ｃ_０及びｃ_１は、最大磁場範囲Ｈ_２における線形適合Ｖ_ｏｕｔによって導かれる。

図２９は、磁場点５点又は５個の磁場装置のみのウェーハの一定数のセンサ装置Ｎ（１０＜Ｎ）のみを特性評価することで共通変数を取得できる特性評価方法を示すフローチャートである。Ｈ_２は通常、センサの最大動作磁場範囲であり、Ｈ１は磁場の小さな値（通常は１から６ｍＴ）である。

ここで、上述した出力信号Ｖ_ｏｕｔ、高次成分信号Ｖ_ｈｏ、補正出力信号Ｖ_ｃｏｒｒ、出力信号区分Ｖ_{ｏｕｔ，ｉ}、補正出力信号区分Ｖ_{ｃｏｒｒ，ｉ}、追加信号Ｖ_ｓｕｂ、信号オフセットＶ_０、しきい値信号Ｖ_ｉ、入力信号Ｖ_ｉｎは、上述した電圧又は電流の形態としてよい。

附属事項Ａ

式１０４の解は次のように記述できる。

以下を伴う

さらに、Ｖ_ｏｕｔが式１０３ａに近似できる最大磁場範囲は、Ｖ_ｏｕｔがローカル最大値又は最小値である磁場によって区切られる（図Ａ１を参照）。この磁場Ｈｃは、式１０３ａを最小化することで得られるので、以下である。

これは、－ＨｃからＨｃまでの磁場の場合、

を伴う。

それゆえ、関心のある磁場範囲のＤ＜１として、式Ａ０１は次のように近似できる。

Ｈ＋は磁場

の解であることに留意されたい。そのような近似はこれ以上効果的ではない。そのため、式１０３ｂの可能な解としてＨ－のみを検討する。

開示された技術の有利点

ここに提示される補正方法は、高磁場での線形性を改善することによって磁気抵抗センサの動作磁場範囲を拡大するか、又は感度を低下させることなく、より高い線形性で同じ磁場範囲での動作を可能にする。

さらに、提示された補正方法は、アナログ手段による非線形性のリアルタイム補正に適していて、それゆえ、高帯域幅動作を可能にする。

アナログ非線形性補正（図３、図５、図８、及び１図２に示す実施形態による第１補正方法は、マイクロコントローラ、ＡＤＣ又はＤＡＣを必要とせず、温度及び電源電圧に対して安定であり、ウェーハ全体に適用可能であり、磁気抵抗センサの小さな到達範囲を必要とするリアルタイムの連続補正を可能にする。

式１１０及び表２に基づく非線形性補正の枠組み（第２補正方法は、図１９、図２０、図２１、図２４、図２６及び図２７に示すアナログ実装実施形態を参照されたい）は、
マイクロコントローラ、ＡＤＣ、ＤＡＣを必要としないリアルタイムの連続補正と、
装置間の変数の変動に対するロバスト性と、
Ｖ_ｏｕｔの高次成分の計算用にこのアプローチをデジタルで実装する可能性（図２９を参照）
を可能にする。
非線形性補正方式は、「線形適合」補正法の２つの主要変数のウェーハレベルで高速決定する方法を使えるようにする（図３０のフローチャート）。

本明細書に開示される技術は、
新しいＭＴＪスタックを開発する必要なしに、現在の線形磁気センサの性能（線形性誤差又は磁場範囲）の改善と、
線形性誤差の補正方式に基づく新しい線形磁気センサ製品の開発
を可能にする。

外部磁場Ｈの存在下で磁気抵抗センサによって提供される出力信号Ｖ_ｏｕｔを補正する本明細書に記載の補正方法は、１００ｍＴまでの磁場範囲について、２％より小さい、好ましくは１％より小さい、より好ましくは０．５より小さい線形性誤差を持つ補正出力信号Ｖ_ｃｏｒｒを取得できるようにする。ここで、線形性誤差は、外部磁場の関数として測定された出力電圧信号と、出力電圧信号と外部磁場の間の理想的には線形関係との差として定義される。

１０ 比較器
１１ マルチプレクサ、デマルチプレクサ
１２ 乗算器、電圧乗算器
１３ オペアンプ、電圧増幅器
１３ａ 第１電圧増幅器、差動増幅器
１３ｂ 第２電圧増幅器、非反転加算増幅器
１４，１４ａ，１４ｂ アナログ多目的ユニット（ＡＭＵ）
１５ａ 第１電圧電流変換回路
１５ｂ 第２電圧電流変換回路
１６ トランジスタ
２ 磁気抵抗素子
２０ 磁気抵抗センサ
ａ_０ オフセット係数
ａ_１ １次係数
ａ_３ ３次成分
ｃ_０ 近似オフセット係数
ｃ_１ 近似１次係数
Ｈ 外部磁場
Ｈ_２ 最大動作磁場範囲
ｉ_１ 第１電流
ｉ_２ 第２電流
Ｒ_０ 補正抵抗器
Ｒ_１ 第１抵抗器
Ｒ_２ 第２抵抗器
Ｖ_ｃｏｒｒ 補正出力電圧
Ｖ_ｈｏ 高次成分信号
Ｖ_ｉｎ 、Ｖ_ｉｎ，ｉ 入力信号
Ｖ_０ 信号オフセット
Ｖ_ｏｕｔ 出力信号
Ｖ_{ｏｕｔ，ｉ} 出力信号セグメント
Ｖ_ｉ 遷移しきい値信号
Ｖ_ｓｕｂ 追加信号

一観点では、補正された信号Ｖ_ｃｏｒｒを導出するために出力信号Ｖ_ｏｕｔに加算される追加信号Ｖ_ｓｕｂは、出力信号Ｖ_ｏｕｔ（Ｖ_ｏｕｔ ^３）の３乗に比例する。

一観点では、追加の信号Ｖ_ｓｕｂは、出力電圧信号Ｖ_ｏｕｔの３次成分よりも高次の成分に比例する追加の項をさらに含み、次のようにする。

別の観点では、追加の信号Ｖ_ｓｕｂは、さらに、以下によって定義できる。

上記の式では０．５＜Ｃ＜４であり、ここでｃ_１は与えられた磁場Ｈに対する出力信号（Ｖ_ｏｕｔ）の線形適合によって決定される線形係数であり、ａ_３は出力電圧の３次係数である。

別の観点では、追加の信号Ｖ_ｓｕｂは、以下によってさらに定義できる。

ここでは

を伴い
ここで、ａ１とａ_３はそれぞれ出力信号Ｖ_ｏｕｔの線形係数と３次係数である。

別の観点では、追加の信号Ｖ_ｓｕｂは、以下によってさらに定義できる。

ここでは

を伴い、ここで、ａ_１とａ_３はそれぞれ出力信号Ｖ_ｏｕｔの線形係数と３次係数である。

Claims (40)

1. 外部磁場（Ｈ）の存在下で磁気抵抗センサによって提供される出力信号（Ｖ_ｏｕｔ）を補正する補正方法であって、
   前記出力信号（Ｖ_ｏｕｔ）の高次成分信号（Ｖ_ｈｏ）の振幅による線形応答からの前記出力信号の偏差を決定することと、
   前記高次成分信号（Ｖ_ｈｏ）に対する前記出力信号（Ｖ_ｏｕｔ）を補償することによって、補正出力信号（Ｖ_ｃｏｒｒ）が、前記出力信号（Ｖ_ｏｕｔ）の線形誤差より小さな線形誤差を持つように、補正出力信号（Ｖ_ｃｏｒｒ）を決定することと
   を備える、補正方法。
2. 前記出力信号（Ｖ_ｏｕｔ）が
   

   

   によって記述され、ここで、ａ_０がオフセット係数であり、ａ_１が１次係数であって、
   前記高次成分信号（Ｖ_ｈｏ）が少なくとも３次係数ａ_３によって記述されている、請求項１に記載の補正方法。
3. 前記出力信号（Ｖ_ｏｕｔ）を複数の重ならない出力信号区分（Ｖ_{ｏｕｔ，ｉ}）に区分することであって、各出力信号区分（Ｖ_{ｏｕｔ，ｉ}）が区分遷移しきい値（Ｖｉ）によって区分けされている、前記区分することを備え、
   各出力信号区分（Ｖ_{ｏｕｔ，ｉ}）が、相当する補正出力信号区分（Ｖ_{ｏｕｔ，ｉ}）を得る線形方程式によって近似されている、請求項１又は２に記載の補正方法。
4. 各出力信号区分（Ｖ_{ｃｏｒｒ，ｉ}）内の前記補正出力信号（Ｖ_ｃｏｒｒ）が、
   

   

   によって決定され、ここで、ＡｉとＢｉが区分係数である、請求項３に記載の補正方法。
5. 各出力信号区分（Ｖ_{ｏｕｔ，ｉ}）が、ｉがｉ番目の区分を示す指標であって、ｄ_０ｉがオフセット係数であり、ｄ_１ｉが１次係数であるところの
   

   

   によって近似され、ここでは、
   

   

   である、請求項４に記載の補正方法。
6. 前記高次成分信号（Ｖ_ｈｏ）の負値に近いか等しい追加信号（Ｖ_ｓｕｂ）を決定することを備え、
   補正出力信号（Ｖ_ｃｏｒｒ）を前記決定することが、前記追加信号（Ｖ_ｓｕｂ）を前記出力信号（Ｖ_ｏｕｔ）に加算することによって前記高次成分信号（Ｖ_ｈｏ）用に前記出力信号（Ｖ_ｏｕｔ）を補うことを備える、請求項１に記載の補正方法。
7. 前記追加信号（Ｖ_ｓｕｂ）がＶ_ｏｕｔ ^３に比例する、請求項６に記載の補正方法。
8. 前記追加信号（Ｖ_ｓｕｂ）が、
   ａ_２ｊ＋１が、前記出力信号Ｖ_ｏｕｔの各２ｊ＋１次成分の比例因数を決定する係数である、
   

   

   のような前記出力信号（Ｖ_ｏｕｔ）の３次成分より複数の高次成分に比例する追加の事項をさらに備える、請求項６に記載の補正方法。
9. 前記追加信号（Ｖ_ｓｕｂ）が
   

   

   によって定義され、
   ここでＨ_０が
   

   

   によって定義され
   

   

   を伴い、０．５＜Ｃ＜４を伴い、
   ここで、ａ_１が前記出力信号（Ｖ_ｏｕｔ）の線形係数であり、ａ_３が前記出力信号（Ｖ_ｏｕｔ）の３次係数であり、それにより前記補正出力信号（Ｖ_ｃｏｒｒ）が
   

   

   によって定義される、請求項６に記載の補正方法。
10. Ｈ_０が
    

    

    によって定義され、ここで
    

    

    であり、ここで、それぞれａ_１が前記出力信号（Ｖ_ｏｕｔ）の線形係数であり、ａ_３が前記出力信号（Ｖ_ｏｕｔ）の３次係数である、請求項９に記載の補正方法。
11. 前記追加信号（Ｖ_ｓｕｂ）が
    

    

    前記補正出力信号（Ｖ_ｃｏｒｒ）が
    

    

    によって定義されるように、
    ｃ_１は、与えられた磁場Ｈについての前記出力信号（Ｖ_ｏｕｔ）の線形適合によって決定される線形係数であり、
    ａ_３は前記出力電圧の３次係数である、請求項６に記載の補正方法。
12. 追加信号（Ｖ_ｓｕｂ）を決定するとき、信号オフセット（Ｖ_０）が前記出力信号（Ｖ_ｏｕｔ）に加算される、請求項８から１１のいずれか一項に記載の補正方法。
13. 請求項１から１２に記載の方法をコンピュータに実行させるプログラムを記憶している、非一過性のコンピュータ可読媒体。
14. 請求項３から１３のいずれか一項に記載された方法を実施するように構成されている集積回路（ＩＣ）。
15. 前記出力信号区分（Ｖ_{ｏｕｔ，ｉ}）と、前記補正出力信号区分（Ｖ_{ｏｕｔ，ｉ}）と、前記区分遷移しきい値（Ｖ_ｉ）が電圧を備え、前記ＩＣが少なくとも１つの比較器（１０）を備え、前記比較器（１０）に前記出力信号（Ｖ_ｏｕｔ）と前記区分遷移しきい値（Ｖ_ｉ）の１つが入力される、請求項１４に記載のＩＣ。
16. 前記複数の補正出力信号区分（Ｖ_{ｃｏｒｒ，ｉ}）の１つを少なくとも１つの前記比較器（１０）の出力に基づいて選択するように構成されたマルチプレクサ（１１）を備える、請求項１５に記載のＩＣ。
17. 各前記出力信号区分（Ｖ_{ｏｕｔ，ｉ}）内の前記補正電圧出力が、ＡｉとＢｉが区分係数であるところの
    

    

    によって決定され、前記比較器（１０）が前記区分係数ＡｉとＢｉを選択するように構成されている、請求項１４に記載のＩＣ。
18. 少なくとも１つの前記比較器（１０）の前記出力が、補正電圧（）を生成する補正電圧生成器に接続され、
    センサの出力電圧（Ｖ_ｏｕｔ）が区分遷移しきい値（Ｖ_ｉ）より小さいとき、前記ＩＣがセンサの出力電圧（Ｖ_ｏｕｔ）を出力して、
    前記センサの出力電圧（Ｖ_ｏｕｔ）が前記区分遷移しきい値（ｖｉ）より大きいとき、前記センサの出力電圧（Ｖ_ｏｕｔ）と前記補正電圧との合計を出力するように構成されている、請求項１４に記載のＩＣ。
19. 第１電圧電流変換回路（１５ｂ）が第１電流（ｉ_{ｃｏｒｒ２}）を生成するように構成されていて、ここで
    前記第１電流（ｉ_{ｃｏｒｒ２}）は、前記センサの出力電圧信号（Ｖ_ｏｕｔ）がしきい値信号（Ｖ_２）より大きいとき、前記センサの出力電圧信号（Ｖ_ｏｕｔ）と前記しきい値信号（Ｖ_２）との差の関数であり、
    前記第１電流（ｉ_{ｃｏｒｒ２}）は前記センサの出力電圧信号（Ｖ_ｏｕｔ）が前記しきい値信号（Ｖ_２）より小さいときゼロであり、
    前記第１電流（ｉ_{ｃｏｒｒ２}）が補正抵抗（Ｒ_０）に供給されるとき補正出力信号（Ｖ_ｃｏｒｒ）を生成する、前記センサ出力電圧信号（Ｖ_ｏｕｔ）と前記補正出力信号（Ｖ_ｃｏｒｒ）の間の補正抵抗（Ｒ_０）が構成されている、請求項１４に記載のＩＣ。
20. 前記第１電流（ｉ_{ｃｏｒｒ２}）は、前記センサの出力電圧信号（Ｖ_ｏｕｔ）が前記しきい値信号（Ｖ_２）より大きいとき、前記センサの出力電圧信号（Ｖ_ｏｕｔ）と前記しきい値信号（Ｖ２）との差の線形関数である、請求項１９に記載のＩＣ。
21. 前記電圧電流変換回路（１５ｂ）が、
    第１入力電圧端子がしきい値信号に接続されていて、第２入力端子がトランジスタ（１６）の第１端子に接続されているオペアンプ（１３）を備え、
    前記オペアンプ（１３）の前記出力が前記トランジスタ（１６）の第２端子を直接駆動して、前記トランジスタ（１６）の第３端子が前記電圧電流変換回路の電流出力端子として作動する、請求項２０に記載のＩＣ。
22. 前記電圧電流変換回路（１５ｂ）がＭＯＳトランジスタを備える、請求項２０に記載のＩＣ。
23. 前記出力信号（Ｖ_ｏｕｔ）に依存する追加信号（Ｖ_ｓｕｂ）を提供するように、かつ請求項６から１２のいずれか一項に記載された補正する方法を実施するように構成された、集積回路（ＩＣ）。
24. 前記追加信号（Ｖ_ｓｕｂ）が、少なくとも１個の電圧乗算器（１２）によって決定される、請求項２３に記載のＩＣ。
25. 前記補正出力信号（Ｖ_ｃｏｒｒ）が
    

    

    となる少なくとも１個の電圧増幅器（１３）をさらに備える、請求項２４に記載のＩＣ。
26. 前記出力信号（Ｖ_ｏｕｔ）が入力され、比較器（１０）の出力が少なくとも１個のマルチプレクサ（１１）と、１個のデマルチプレクサとの少なくとも一方の起動、もしくはマルチプレクサ及びデマルチプレクサの任意の組み合わせの起動に使われる、比較器（１０）と、
    前記出力信号（Ｖ_ｏｕｔ）の各極性について、少なくとも１個の電圧乗算器（１２）によって決定される前記追加信号（Ｖ_ｓｕｂ）を決定するように構成された、少なくとも１個の反転増幅器（１３）と
    を少なくともさらに備える、請求項２４又は２５に記載のＩＣ。
27. 信号オフセット（Ｖ０）が前記出力信号（Ｖ_ｏｕｔ）に加算されて、
    前記信号オフセット（Ｖ０）と前記出力信号（Ｖ_ｏｕｔ）との合計に相当する入力信号（Ｖ_ｉｎ）が前記少なくとも１個の電圧乗算器（１２）に入力される、請求項２４から２６のいずれか一項に記載のＩＣ。
28. 前記追加信号（Ｖ_ｓｕｂ）を決定するように構成された、少なくとも１個のアナログ多目的ユニット（ＡＭＵ）（１４ａ又は１４ｂ）を備える、請求項２３に記載のＩＣ。
29. 前記少なくとも１個のＡＭＵ（１４ａ又は１４ｂ）が、少なくとも対数比と、対数と、前記入力電圧（Ｖ_ｉｎ）をｎのべき数で計算するように構成された反対数オペアンプ（１３）に基づき、ｎが前記ＡＭＵシステムの内部構成部品によって定義される変数である、請求項２８に記載のＩＣ。
30. 比較器（１０）と、
    マルチプレクサ（１１）とデマルチプレクサ（１１）との少なくとも一方と、
    少なくとも１個の反転増幅器（１３）とを少なくともさらに備えて、少なくとも１個のＡＭＵ（１４ａ，１４ｂ）が前記追加信号（Ｖ_ｓｕｂ）を前記出力信号（Ｖ_ｏｕｔ）の極性とは独立に決定する、請求項２８又は２９に記載のＩＣ。
31. ゲインＧ１を持つ第１電圧増幅器（１３ａ）と、ゲインＧ２を持つ第２電圧増幅器（１３ｂ）をさらに備え、
    オフセット信号（Ｖ_０）が前記出力信号（Ｖ_ｏｕｔ）に加算されて、前記オフセット信号（Ｖ０）と前記出力信号（Ｖ_ｏｕｔ）の合計に相当する入力信号（Ｖ_ｉｎ）が、前記少なくとも２個のＡＭＵ及び前記第１電圧増幅器（１３ａ）に入力され、
    前記補正出力信号（Ｖ_ｃｏｒｒ）が、前記ＡＭＵ（１４ａ，１４ｂ）の前記出力電圧に前記第１及び第２電圧増幅器（１３ａ，１３ｂ）の前記出力電圧を足した合計である、請求項２８又は２９に記載のＩＣ。
32. 前記ＡＭＵ（１４ａ）の１個が、２のべき数で前記入力信号（Ｖ_ｉｎ）を計算するように構成されていて、
    別のＡＭＵ（１４ｂ）が、３のべき数で前記入力信号（Ｖ_ｉｎ）を計算するように構成されている、請求項３１に記載のＩＣ。
33. 前記追加信号（Ｖ_ｓｕｂ）を前記出力信号（Ｖ_ｏｕｔ）からデジタルで決定するように構成されたデジタルシステム（ＤＳ）を備える、請求項２３に記載のＩＣ。
34. デジタルの補正出力信号（Ｖ_ｃｏｒｒ）が最終出力として取得されるように、前記補正する方法が前記ＤＳによって実施される、請求項３３に記載のＩＣ。
35. 補正出力信号（Ｖ_ｃｏｒｒ）が前記出力信号（Ｖ_ｏｕｔ）及びアナログの追加信号（Ｖ_ｓｕｂ）の加算によって取得されるように、デジタルで決定された追加信号（Ｖ_ｓｕｂ）からアナログの追加信号（Ｖ_ｓｕｂ）を取得するように構成されたデジタルアナログ変換器（ＤＡＣ）をさらに備える、請求項３３に記載のＩＣ。
36. 複数の磁気抵抗センサに共通変数を導出する特性評価方法であって、
    請求項６から１２のいずれか一項に記載の補正する方法を実施するとき、前記共通の変数が使われる、特性評価方法。
37. 前記出力信号（Ｖ_ｏｕｔ）が
    

    

    によって記述され、ここでａ_０はオフセット係数であり、ａ_１が１次係数であり、前記高次成分信号（Ｖ_ｈ０）が少なくとも３次係数ａ_３によって記述され、
    前記補正する方法が、前記高次成分電圧信号（Ｖ_ｈ０）の負値に相当する追加電圧信号（Ｖ_ｓｕｂ）を決定することを備え、
    補正出力信号（Ｖ_ｃｏｒｒ）を前記決定することが、前記高次成分信号電圧（Ｖｈ０）用に補正される前記出力電圧信号（Ｖ_ｏｕｔ）に、前記追加電圧信号（Ｖ_ｓｕｂ）を前記出力信号電圧（Ｖ_ｏｕｔ）に加算することによって補正することを備え、前記特性評価方法が、
    複数の磁気抵抗センサを提供して、各磁気抵抗センサについて出力信号（Ｖ_ｏｕｔ）を測定することと、
    測定した出力信号（Ｖ_ｏｕｔ）を
    

    

    に適合することで、オフセット係数ａ_０と、１次係数ａ_１と、少なくとも３次係数ａ_３とを決定することと、
    前記近似オフセット係数ｃ_０及び前記近似１次係数ｃ_１を前記測定された出力信号（Ｖ_ｏｕｔ）を
    

    

    によって適合することで決定することと、
    決定された前記オフセット係数ａ_０と、１次係数ａ_１と、少なくとも３次係数ａ_３と、近似オフセット係数ｃ_０と、近似１次係数ｃ_１について、中央値を決定することと、
    を備える、請求項３６に記載の特性評価方法。
38. 前記磁気抵抗センサが、前記磁気抵抗センサの最大作動磁場範囲（Ｈ_２）に相当する外部磁場（Ｈ）に出されると、前記出力信号（Ｖ_ｏｕｔ）を前記測定することが行われる、請求項３７記載の方法。
39. 前記複数の磁気抵抗センサが、ウェーハ内に備わった複数の磁気抵抗センサの下位のセットを備える、請求項３７又は３８に記載の方法。
40. 前記磁気抵抗センサが、少なくとも５個の異なる磁場の大きさに相当する外部磁場（Ｈ）に出されると、出力信号（Ｖ_ｏｕｔ）を前記測定することが行われ、前記少なくとも５個の異なる磁場の大きさが、
    前記磁気抵抗センサの最大作動磁場範囲（－Ｈ_２，Ｈ_２）に相当する高磁場と、
    低磁場Ｈ_１との間に備わっていて、前記低磁場Ｈ_１では、前記出力信号（Ｖ_ｏｕｔ）は
    

    

    で記述される磁場範囲（－Ｈ_１，Ｈ_１）内で線形依存性に従い、それによりオフセットａ_０と線形係数ａ_１を出力電圧Ｖ_ｏｕｔの線形適合によって決定できるようにし、ここでは前記少なくとも３次係数ａ_３が
    

    

    によって導出され、ここでＶ_ｏｕｔ＿_Ｈ２が前記最大作動磁場範囲（Ｈ_２）にて測定された出力電圧である、前記磁場範囲（－Ｈ_１，Ｈ_１）内の線形依存性に従っていて、
    前記測定された出力信号
    

    

    を、任意の所望の磁場行程にて－Ｈ_２からＨ_２の範囲の磁場について以前決定された係数ａ_０と、係数ａ_１と、係数ａ_３とから再構築することと、
    近似オフセット係数ｃ_０及び近似１次係数ｃ_１を前記測定された出力信号（Ｖ_ｏｕｔ）を前記最大作動磁場範囲（－Ｈ_２，Ｈ_２）にわたって
    

    

    に適合することで決定することと、
    前記決定されたオフセット係数ａ_０と、１次係数ａ_１と、少なくとも３次係数ａ_３と、近似オフセット係数ｃ_０と、近似１次係数ｃ_１とに対する前記中央値を決定することと
    を備える、請求項３７に記載の方法。

Images