JP2024067934A - 過電流検出装置、ゲート駆動装置および過電流検出方法 - Google Patents

Abstract

【課題】パワー半導体素子がオンしているときに過電流を検出する過電流検出装置、ゲート駆動装置および過電流検出方法を提供する。【解決手段】過電流検出装置を搭載し、集積回路として構成されるゲート駆動装置２０において、複数のＰＭＯＳＦＥＴ（スイッチング素子）Ｔｐと、複数のＮＭＯＳＦＥＴ（スイッチング素子）Ｔｎと、を備えるゲート駆動回路２２と、ゲート駆動回路２２によりゲートが駆動されるＩＧＢＴ（パワー半導体素子）１０と、ＩＧＢＴ１０がオンしているときに、所定時間毎にＩＧＢＴ１０のゲートに蓄積されている電荷を所定時間より短い所定放電時間放電する放電動作が実行されるようにゲート駆動回路２２を制御する制御回路２４と、放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、ＩＧＢＴ１０に過電流が発生しているとを検出する過電流検出回路２６と、を備える。【選択図】図１

Description

本発明は、過電流検出装置、ゲート駆動装置および過電流検出方法に関し、詳しくは、ゲート駆動回路によりゲートが駆動されるパワー半導体素子の過電流を検出する過電流検出装置、複数のスイッチング素子のスイッチングを伴ってパワー半導体素子のゲートを駆動するゲート駆動回路を備えるゲート駆動装置およびゲート駆動回路によりゲートが駆動されるパワー半導体素子の過電流を検出する過電流検出方法に関する。

従来、この種の過電流検出装置としては、ゲート駆動回路によりゲートが駆動されるパワー半導体素子の過電流を検出するものが提案されている（例えば、非特許文献１参照）。この装置では、パワー半導体素子のターンオン時に、ゲート電圧（ゲートエミッタ間電圧）がミラープラトー電圧を超えて単調増加するときには、パワー半導体素子に過電流が発生していることを検出している。

Takeshi Horiguchi, Shin-ichi Kinouchi,Yasushi Nakayama, Takeshi Oi,Hiroaki Urushibata, Shoji Okamoto, Shinji Tominaga, and Hirofumi Akagi, "A Short Circuit Protection Method Based on a Gate Charge Characteristic", The 2014 International Power Electronics Conference, pp. 2290-2296, May 2014

しかし、上述の過電流検出装置では、パワー半導体素子がターンオンするときの過電流を検出できるものの、パワー半導体素子がターンオンした後のオン状態での過電流を検出することができない。パワー半導体素子がターンオンした後も過電流が発生し得るため、パワー半導体素子がオンしているときに過電流を検出することが望まれている。

本発明の過電流検出装置、ゲート駆動装置および過電流検出方法は、パワー半導体素子がオンしているときに過電流を検出することを主目的とする。

本発明の過電流検出装置、ゲート駆動装置および過電流検出方法は、上述の主目的を達成するために以下の手段を採った。

本発明の過電流検出装置は、
ゲート駆動回路によりゲートが駆動されるパワー半導体素子の過電流を検出する過電流検出装置であって、
前記パワー半導体素子がオンしているときには、所定時間毎に前記ゲートに蓄積されている電荷を前記所定時間より短い所定放電時間放電する放電動作が実行されるように前記ゲート駆動回路を制御する制御回路と、
前記放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、前記パワー半導体素子に前記過電流が発生していることを検出する過電流検出回路と、
を備えることを要旨とする。

この本発明の過電流検出装置では、制御回路は、パワー半導体素子がオンしているときには、所定時間毎にゲートに蓄積されている電荷を所定時間より短い所定放電時間放電する放電動作が実行されるようにゲート駆動回路を制御する。過電流検出回路は、放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、パワー半導体素子に過電流が発生していることを検出する。パワー半導体素子がオンしているときに過電流が発生すると、放電動作の実行中にゲート電圧が急激に低下する。したがって、放電動作の実行中にゲート電圧の低下量が所定量以上のときには、パワー半導体素子に過電流が発生していることを検出することにより、パワー半導体素子をオンしているときに過電流を検出できる。ここで、「所定量」としては、パワー半導体素子に過電流が発生しているか否かを判定するためのゲート電圧の低下量の閾値などを挙げることができる。

こうした本発明の過電流検出装置において、前記放電動作は、前記所定時間毎に前記ゲートに蓄積されている電荷を前記所定放電電流で所定放電時間放電する動作であり、前記所定放電時間および前記所定放電電流は、前記パワー半導体素子がターンオンしてから最初に前記放電動作を実行したときの前記ゲート電圧の最小値と、前記過電流が発生しているときに前記放電動作を実行したときの前記ゲート電圧の最小値と、の差が所定差以上となるように調整されていてもよい。こうすれば、より適正に、パワー半導体素子がオンしているときの過電流を検出できる。ここで、「所定差」としては、パワー半導体素子に過電流が発生しているか否かを精度よく判定するための、パワー半導体素子がターンオンしてから最初に放電動作を実行したときのゲート電圧の最小値と過電流が発生しているときに放電動作を実行したときのゲート電圧の最小値との差の閾値などを挙げることができる。

この場合において、前記所定放電時間および前記所定放電電流は、前記パワー半導体素子がオンしているときに前記放電動作を実行しない場合における前記パワー半導体素子のエネルギー損失である第１総エネルギー損失に対する前記パワー半導体素子がオンしているときに前記放電動作を実行した場合における前記パワー半導体素子のエネルギー損失と前記制御回路の前記放電動作時のエネルギー損失との和である第２総エネルギー損失の割合が所定割合以下になるように調整されてもよい。こうすれば、エネルギー損失の増加を抑制しつつ、パワー半導体素子がオンしているときの過電流を検出できる。

さらに、本発明の過電流検出装置において、前記パワー半導体素子は、絶縁ゲート型バイポーラトランジスタであり、前記ゲート電圧は、前記ゲートとエミッタとの間の電圧としてもよい。こうすれば、絶縁ゲート型バイポーラトランジスタがオンしているときの過電流を検出できる。

本発明のゲート駆動装置は、
パワー半導体素子のゲートを駆動するゲート駆動回路を備えるゲート駆動装置であって、
前記パワー半導体素子がオンしているときには、所定時間毎に前記ゲートに蓄積されている電荷を前記所定時間より短い所定放電時間放電する放電動作が実行されるように前記ゲート駆動回路を制御する制御回路と、
前記放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、過電流検出信号を前記制御回路に出力する過電流検出回路と、
を備え、
前記制御回路は、前記過電流検出信号を入力したときには、前記パワー半導体素子がオフするように前記ゲート駆動回路を制御する
ことを要旨とする。

この本発明のゲート駆動装置は、制御回路は、パワー半導体素子がオンしているときには、所定時間毎にゲートに蓄積されている電荷を所定時間より短い所定放電時間放電する放電動作が実行されるようにゲート駆動回路を制御する。過電流検出回路は、放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、過電流検出信号を制御回路に出力する。パワー半導体素子がオンしているときに過電流が発生すると、放電動作の実行中にゲート電圧が急激に低下する。過電流検出回路は、放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、過電流検出信号を制御回路に出力するから、過電流検出信号の出力により、パワー半導体素子がオンしているときの過電流を検出できる。そして、制御回路は、過電流検出信号を入力したときには、パワー半導体素子がオフするようにゲート駆動回路を制御する。これにより、パワー半導体素子に流れる電流を停止させることができる。この結果、パワー半導体素子がオンしているときに過電流を検出できると共に、パワー半導体素子の保護を図ることができる。ここで、「所定量」としては、パワー半導体素子に過電流が発生しているか否かを判定するためのゲート電圧の低下量の閾値などを挙げることができる。

こうした本発明のゲート駆動装置において、前記パワー半導体素子は、絶縁ゲート型バイポーラトランジスタであり、前記ゲート電圧は、前記ゲートとエミッタとの間の電圧としてもよい。こうすれば、絶縁ゲート型バイポーラトランジスタがオン状態のときに過電流を検出できると共に、絶縁ゲート型バイポーラトランジスタの保護を図ることができる。

本発明の過電流検出方法は、
前記パワー半導体素子がオンしているときには、所定時間毎に前記ゲートに蓄積されている電荷を前記所定時間より短い所定放電時間放電する放電動作が実行されるように前記ゲート駆動回路を制御し、
前記放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、前記パワー半導体素子に前記過電流が発生していることを検出する
ことを要旨とする。

この本発明の過電流検出方法では、パワー半導体素子がオンしているときには、所定時間毎にゲートに蓄積されている電荷を所定時間より短い所定放電時間放電する放電動作が実行されるようにゲート駆動回路を制御する。放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、パワー半導体素子に過電流が発生していることを検出する。パワー半導体素子がオン状態のときに過電流が発生すると、放電動作の実行中にゲート電圧が急激に低下する。したがって、放電動作の実行中にゲート電圧の低下量が所定量以上のときには、パワー半導体素子に過電流が発生していることを検出することにより、パワー半導体素子がオン状態のときに過電流を検出できる。ここで、「所定量」としては、パワー半導体素子に過電流が発生しているか否かを判定するためのゲート電圧の低下量の閾値などを挙げることができる。

本発明の一実施例としての過電流検出装置を搭載するゲート駆動装置２０の構成の概略を示す構成図である。 ＩＧＢＴ１０をオンしているときのＮｐ個のトランジスタＴｐによる出力電圧ＶｐやＮｎ個のトランジスタＴｎによる出力電圧Ｖｎ、ＩＧＢＴ１０のゲート電流Ｉｇ、ＩＧＢＴ１０のゲートとエミッタとの間のゲート電圧Ｖｇｅ、ＩＧＢＴ１０のコレクタ電流Ｉｃ、ＩＧＢＴ１０のコレクタとエミッタとの間のコレクタ電圧Ｖｃｅの時間変化の概略を示すタイミングチャートである。 ＩＧＢＴ１０のゲートに蓄積される電荷量（ゲート電荷量）Ｑｃとゲート電圧Ｖｇｅとの関係の一例を説明するための説明図である。 個数Ｎｏｎを個数Ｎ１としたときのゲート電圧Ｖｇｅとコレクタ電圧Ｖｃｅとコレクタ電流Ｉｃとの変化を説明するための説明図である。 個数Ｎｏｎを個数Ｎ１より大きい個数Ｎ２としたときのゲート電圧Ｖｇｅとコレクタ電圧Ｖｃｅとコレクタ電流Ｉｃとの変化を説明するための説明図である。 個数Ｎｏｎを個数Ｎ２より大きい個数Ｎ３としたときのゲート電圧Ｖｇｅとコレクタ電圧Ｖｃｅとコレクタ電流Ｉｃとの変化を説明するための説明図である 時間ｔ２を２００ｎｓにしたときの放電動作の際にオンするトランジスタＴｎの個数Ｎｏｎと、放電動作時のゲート電圧Ｖｇｅの最小値Ｖｍｉｎとの関係の一例を示す説明図である。 時間ｔ２を３００ｎｓにしたときの放電動作の際にオンするトランジスタＴｎの個数Ｎｏｎと、放電動作時のゲート電圧Ｖｇｅの最小値Ｖｍｉｎとの関係の一例を示す説明図である。 個数Ｎｏｎと、比較例のエネルギー損失Ｅｃｏｎｖに対するエネルギー損失Ｅｔｏｔａｌの割合Ｒｅとの関係の一例を示す説明図である。 変形例のゲート駆動装置１２０の構成の概略を示す構成図である。

次に、本発明を実施するための形態を実施例を用いて説明する。

図１は、本発明の一実施例としての過電流検出装置を搭載するゲート駆動装置２０の構成の概略を示す構成図である。ゲート駆動装置２０は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、パワー半導体素子）１０のゲートを駆動するＩＣ（集積回路）として構成されており、ゲート駆動回路２２と、制御回路２４と、過電流検出回路２６と、を備える。ＩＧＢＴ１０のコレクタは、負荷としてのダイオードＤ２やダイオードＤ２と並列に接続されるリアクトルＬを介して電源Ｖｓ１の正極の電力ラインに接続されている。ＩＧＢＴ１０のエミッタは、電源Ｖｓ１の負極の電力ラインに接続されている。電源Ｖｓ１の正極の電力ラインと負極の電力ラインとの間には、平滑用のコンデンサＣが接続されている。ＩＧＢＴ１０には、ダイオードＤ１が逆方向に並列に（ＩＧＢＴ１０のエミッタからコレクタの方向が順方向になるように）接続されている。

ゲート駆動回路２２は、ＰＭＯＳＦＥＴ（Ｐチャネル型金属酸化膜半導体電解効果トランジスタ）として形成されたＮｐ個のトランジスタ（スイッチング素子）Ｔｐと、ＮＭＯＳＦＥＴ（Ｎチャネル型金属酸化膜半導体電解効果トランジスタ）として形成されたＮｎ個のトランジスタ（スイッチング素子）Ｔｎと、を備える。Ｎｐ個のトランジスタＴｐとＮｎ個のトランジスタＴｎとは、ドレイン同士が接続されている。Ｎｐ個のトランジスタＴｐのソースは、電源Ｖｓ２の正極の電力ラインに接続されている。Ｎｎ個のトランジスタＴｎのソースは、電源Ｖｓ２の負極の電力ラインに接続されている。トランジスタＴｐとトランジスタＴｎとの接続点は、ＩＧＢＴ１０のゲートに接続されている。なお、トランジスタＴｐの個数は、トランジスタＴｎの個数と同一でもよいし、異なっていてもよい。

制御回路２４は、ゲート駆動回路２２の各トランジスタＴｐ、Ｔｎにゲート電圧を印加して複数のトランジスタＴｐ、Ｔｎを制御する回路として構成されている。各トランジスタＴｐ、Ｔｎのゲート電圧は、各トランジスタＴｐ、Ｔｎにおいて同一でもよいし、互いに異なっていてもよい。制御回路２４は、ゲート駆動回路２２の各トランジスタＴｐ、Ｔｎのゲート電圧を周期的に切り替える（各トランジスタＴｐ、Ｔｎをスイッチング制御する）ことで、ＩＧＢＴ１０をオンオフする。

過電流検出回路２６は、入力回路２６０と、コンパレータ２６２と、を備えている。入力回路２６０は、図示はしないが、減衰器と、ハイパスフィルタ（ＨＰＦ）とを備える。入力回路２６０は、ＩＧＢＴ１０のゲートに接続され、ＩＧＢＴ１０のゲート電圧Ｖｇｅを入力し、入力したゲート電圧Ｖｇｅを減衰器によりコンパレータ２６２に入力可能な適正な振幅に減衰させてＨＰＦにより低周波数成分をカットした後の調整後電圧Ｖｇｔをコンパレータ２６２に出力する。コンパレータ２６２は、入力した調整後電圧Ｖｇｔと電圧閾値Ｖｒｅｆｔとを比較し、調整後電圧Ｖｇｔが電圧閾値Ｖｒｅｆｔ以下のときには、過電流検出信号を制御回路２４に出力する。電圧閾値Ｖｒｅｆｔについては後述する。

次に、こうして構成された実施例の過電流検出装置を搭載するゲート駆動装置２０の動作、特に、ＩＧＢＴ１０をオンするときの動作について説明する。

図２は、ＩＧＢＴ１０をオンしているときのＮｐ個のトランジスタＴｐによる出力電圧ＶｐやＮｎ個のトランジスタＴｎによる出力電圧Ｖｎ、ＩＧＢＴ１０のゲート電流Ｉｇ、ＩＧＢＴ１０のゲートとエミッタとの間のゲート電圧Ｖｇｅ、ＩＧＢＴ１０のコレクタ電流Ｉｃ、ＩＧＢＴ１０のコレクタとエミッタとの間のコレクタ電圧Ｖｃｅの時間変化の概略を示すタイミングチャートである。図３は、ＩＧＢＴ１０のゲートに蓄積される電荷量（ゲート電荷量）Ｑｃとゲート電圧Ｖｇｅとの関係の一例を説明するための説明図である。図３中、破線は、ＩＧＢＴ１０に過電流が発生しておらずＩＧＢＴ１０のコレクタ電流Ｉｃが値Ｉ１である場合におけるゲート電荷量Ｑｃとゲート電圧Ｖｇｅとの関係の一例を示す。一点鎖線は、ＩＧＢＴ１０に過電流が発生しておらずＩＧＢＴ１０のコレクタ電流Ｉｃが値Ｉ１より大きい値Ｉ２である場合におけるゲート電荷量Ｑｃとゲート電圧Ｖｇｅとの関係の一例を示す。実線は、ＩＧＢＴ１０に過電流が発生しておりコレクタ電流Ｉｃが値Ｉ２より大きい値Ｉ３であるときのゲート電荷量Ｑｃとゲート電圧Ｖｇｅとの関係の一例を示す。

制御回路２４は、ＩＧＢＴ１０をオンするときには、時間ｔ１の間Ｎｐ個のトランジスタＴｐがオンすると共にＮｎ個のトランジスタＴｎがオフするようにゲート駆動回路２２の各トランジスタＴｐ、Ｔｎを制御する。これにより、図２に示すように、ＩＧＢＴ１０のゲートが充電されてゲート電圧Ｖｇｅが速やかに電圧ＶＨまで上昇し、コレクタ電流Ｉｃが増加を開始する。

制御回路２４は、その後、時間（所定放電時間）ｔ２の間Ｎｐ個のトランジスタＴｐがオフすると共にＮｎ個のトランジスタＴｎのうちＮｍ個がオンし残余の（（Ｎｎ－Ｎｍ）個の）トランジスタＴｎがオフするようにゲート駆動回路２２の各トランジスタＴｐ、Ｔｎを制御する。このとき、オンするトランジスタＴｎの個数Ｎｏｎ（＝Ｎｍ）は、ＩＧＢＴ１０のオンが継続する（ＩＧＢＴ１０がオフしない）個数に調整されている。これにより、図２に示すように、Ｎｍ個のトランジスタＴｎによる電流（所定放電電流）Ｉｎｍで時間ｔ１の間に蓄積されたゲート電荷量Ｑｃの一部である電荷量Ｑｄｃ（＝Ｉｇ・ｔ２）を放電する放電動作が実行される。こうした放電動作の後は、再び、時間ｔ１の間Ｎｐ個のトランジスタＴｐがオンすると共にＮｎ個のトランジスタＴｎがオフするようにゲート駆動回路２２の各トランジスタＴｐ、Ｔｎを制御する。これにより、ゲートが充電されて、ゲート電圧Ｖｇｅが電圧ＶＨに上昇する。

制御回路２４は、時間ｔ１の間Ｎｐ個のトランジスタＴｐがオンすると共にＮｎ個のトランジスタＴｎがオフするようにゲート駆動回路２２の各トランジスタＴｐ、Ｔｎを制御する動作と、時間（所定放電時間）ｔ２の間Ｎｐ個のトランジスタＴｐがオフすると共にＮｎ個のトランジスタＴｎのうちＮｍ個がオンし残余の（（Ｎｎ－Ｎｍ）個の）トランジスタＴｎがオフするようにゲート駆動回路２２の各トランジスタＴｐ、Ｔｎを制御する放電動作とを繰り返す。こうして制御回路２４は、時間（所定時間）ｔｒｅｆ（＝ｔ１＋ｔ２）毎に、電荷量Ｑｄｃを時間ｔ２の間放電する放電動作を繰り返し実行する。時間ｔｒｅｆは、ＩＧＢＴ１０の短絡耐量に比して短くなるように設定する。

ＩＧＴＢ１０に過電流が発生していないときには、図２に示すように、放電動作により電荷量Ｑｄｃを放電すると、ゲート電圧Ｖｇｅは電圧ＶＨから電圧低下量Ｖｄｒｏｐ分低下して最小値Ｖｍｉｎとなる。ゲート電圧Ｖｇｅの最小値Ｖｍｉｎは、コレクタ電流Ｉｃの増加と共に大きくなる（電圧低下量Ｖｄｒｏｐは、コレクタ電流Ｉｃの増加と共に小さくなる）。これは、図３に示すように、ＩＧＴＢ１０に過電流が発生していないときには、ミラープラトー電圧が、コレクタ電流Ｉｃが大きいときには小さいときに比して高く、一定のゲート電荷量Ｑｃを放電させたときのゲート電圧Ｖｇｅが、コレクタ電流Ｉｃが大きいときには小さいときに比し大きくなる傾向であることに基づく。

ＩＧＴＢ１０に過電流が発生しているときには、図２に示すように、放電動作により電荷量Ｑｄｃを放電すると、電圧低下量Ｖｄｒｏｐが過電流が発生していないときに比して大きくなり、最小値Ｖｍｉｎが小さくなる。これは、図３に示すように、ＩＧＢＴ１０に過電流が発生しているときは、ゲート容量が過電流が発生していないときに比して小さくなり、ミラープラトー電圧も示さなくなることに基づく。したがって、電圧閾値Ｖｒｅｆを過電流が発生したか否かを判定するための閾値に設定し、放電動作中のゲート電圧Ｖｇｅが電圧閾値Ｖｒｅｆ以下となったときにＩＧＢＴ１０に過電流が発生していることを検出できる。

過電流検出回路２６は、上述したように、調整後電圧Ｖｇｔが電圧閾値Ｖｒｅｆｔ以下のときには、過電流検出信号を制御回路２４に出力する。ここで、電圧閾値Ｖｒｅｆｔを電圧閾値Ｖｒｅｆを減衰器で減衰させたときの電圧に設定することにより、ＩＧＢＴ１０に過電流が発生していることを検出できる。言い換えると、過電流検出回路２６は、ゲート電圧Ｖｇｅが電圧閾値Ｖｒｅｆ以下のとき、つまり、ゲート電圧Ｖｇｅの電圧低下量Ｖｄｒｏｐが所定量Ｖｄｒｅｆ（＝ＶＨ－Ｖｒｅｆ）のときに、過電流検出信号を制御回路２４に出力することで、ＩＧＢＴ１０に過電流が発生していることを検出している。

ここで、放電動作を継続させる時間ｔ２および放電動作の際にオンするトランジスタＴｎの個数Ｎｏｎの設定手法について説明する。放電動作により放電する電荷量Ｑｄｃは、時間ｔ２と個数Ｎｏｎとの積に比例するが、電荷量Ｑｄｃが過剰に小さいと電圧低下量Ｖｄｒｏｐが過剰に小さくなり過電流を検出することができなくなり、電荷量Ｑｄｃが過剰に大きいと、時間ｔ２の放電動作とその後のゲートの充電とを繰り返したときのゲート駆動装置２０のエネルギー損失が増大してしまう。そのため、電荷量Ｑｄｃを適正に設定する必要がある。

図４は、個数Ｎｏｎを個数Ｎ１としたときのゲート電圧Ｖｇｅとコレクタ電圧Ｖｃｅとコレクタ電流Ｉｃとの変化を説明するための説明図である。図５は、個数Ｎｏｎを個数Ｎ１より大きい個数Ｎ２としたときのゲート電圧Ｖｇｅとコレクタ電圧Ｖｃｅとコレクタ電流Ｉｃとの変化を説明するための説明図である。図６は、個数Ｎｏｎを個数Ｎ２より大きい個数Ｎ３としたときのゲート電圧Ｖｇｅとコレクタ電圧Ｖｃｅとコレクタ電流Ｉｃとの変化を説明するための説明図である。図４～図６では、時間ｔ２を３００ｎｓに設定している。図４～図６において、過電流が発生する以前には、コレクタ電流Ｉｃの増加と共にミラープラトー電圧が増加するためにゲート電圧Ｖｇｅの最小値Ｖｍｉｎが増加する。過電流が発生したときには、図４では最小値Ｖｍｉｎがほとんど低下せずに電圧閾値Ｖｒｅｆ以下とならないことから過電流を検出できないが、図５、図６では、最小値Ｖｍｉｎが低下して電圧閾値Ｖｒｅｆ以下となることから過電流を検出できる。したがって、個数Ｎｏｎおよび時間ｔ２、つまり、電荷量Ｑｄｃを調整することにより、過電流の検出が可能となる。

図７は、時間ｔ２を２００ｎｓにしたときの放電動作の際にオンするトランジスタＴｎの個数Ｎｏｎと、放電動作時のゲート電圧Ｖｇｅの最小値Ｖｍｉｎとの関係の一例を示す説明図である。図８は、時間ｔ２を３００ｎｓにしたときの放電動作の際にオンするトランジスタＴｎの個数Ｎｏｎと、放電動作時のゲート電圧Ｖｇｅの最小値Ｖｍｉｎとの関係の一例を示す説明図である。図７、図８中、実線は、個数Ｎｏｎと、ＩＧＢＴ１０のターンオンを開始した直後の放電動作での最小値Ｖｍｉｎである電圧Ｖｍｉｎｉｎｉｔとの関係の一例を示している。破線は、個数Ｎｏｎと、ＩＧＢＴ１０に過電流が発生したときの放電動作での最小値Ｖｍｉｎである電圧Ｖｍｉｎｏｃとの関係の一例を示している。図９は、個数Ｎｏｎと、比較例のエネルギー損失（第１総エネルギー損失）Ｅｃｏｎｖに対する実施例のエネルギー損失（第２総エネルギー損失）Ｅｔｏｔａｌの割合Ｒｅとの関係の一例を示す説明図である。エネルギー損失Ｅｃｏｎｖは、ＩＧＢＴ１０をオンするときに放電動作を実行しない（トランジスタＴｎを全てオフする）比較例のゲート駆動装置におけるＩＧＢＴ１０のエネルギー損失である。エネルギー損失Ｅｔｏｔａｌは、過電流が発生していない場合において、ＩＧＢＴ１０のエネルギー損失と、放電動作時のエネルギー損失の増加量と、の和である。ＩＧＢＴ１０のエネルギー損失は、過電流が発生していない所定時間ｔｃａｌの期間においてＩＧＢＴ１０をオンしているときのＩＧＢＴ１０のエネルギー損失であって、コレクタ電流Ｉｃとコレクタ電圧Ｖｃｅとの積を所定時間ｔｃａｌで積分した値である。放電動作時のエネルギー損失の増加量は、放電動作時のゲート電流Ｉｇと電圧ＶＨと時間ｔ２と過電流が発生していない所定時間ｔｃａｌの期間における放電動作の回数との積である。図９中、実線は、時間ｔ２を２００ｎｓにしたときの個数Ｎｏｎと割合Ｒｅとの関係の一例を示している。破線は、時間ｔ２を３００ｎｓにしたときの個数Ｎｏｎと割合Ｒｅとの関係の一例を示している。図７～図９において、時間ｔ１は、１μｓに設定され、時間ｔ１の期間オンするトランジスタＴｐの個数は、Ｎｐ個に設定されている。しかし、時間ｔ１の期間オンするトランジスタＴｐの個数は、放電動作で放電した電荷量Ｑｄｃを充電してゲート電圧Ｖｇｅを電圧ＶＨに上昇させることができる時間、個数があれば、如何なる時間に設定してもよい。

図７、図８に示す電圧Ｖｍｉｎｉｎｉｔと電圧Ｖｍｉｎｏｃとの差が所定差以上のときには、所定未満のときに比して過電流をより精度よく検出できる。また、ＩＧＢＴ１０がオン動作のときに放電動作を実行すると放電動作を実行しないときに比してエネルギー損失が増加するが、図９に示す割合Ｒｅが所定割合以下のときには、放電動作によるエネルギー損失の増加が小さいと考えられる。したがって、時間ｔ２、個数Ｎｏｎを、図７～図９において、電圧Ｖｍｉｎｉｎｉｔと電圧Ｖｍｉｎｏｃとの差が所定差以上であり、且つ、割合Ｒｅが所定割合以下になるように設定することが望ましい。実施例では、こうしたことを考慮して、時間ｔ２を３００ｎｓに設定し、個数Ｎｏｎを個数Ｎｏｎｒｅｆに設定する。これにより、ゲート駆動装置２０のエネルギー損失を抑制しつつ、過電流を適正に検出できる。

制御回路２４は、過電流検出回路２６から過電流検出信号を入力したときには、ＩＧＢＴ１０がオフとなるようにゲート駆動回路２２の各トランジスタＴｐ、Ｔｎを制御する。こうした制御により、ＩＧＢＴ１０に過電流が発生していることを検出したときには、ＩＧＢＴ１０をオフにするからり、ＩＧＢＴ１０の保護を図ることができる。

以上説明した実施例の過電流検出装置を搭載するゲート駆動装置２０によれば、制御回路２４は、ＩＧＢＴ１０がオンしているときには、時間ｔｒｅｆ毎にゲートに蓄積されている電荷を短い時間ｔ１（所定放電時間）放電する放電動作が実行されるようにゲート駆動回路２２を制御し、過電流検出回路２６は、放電動作の実行中にゲート電圧Ｖｇｅの電圧低下量Ｖｄｒｏｐが所定量Ｖｄｒｅｆ以上になったときには、過電流を検出するから、ＩＧＢＴ１０がオンするときに過電流が発生していることを検出できる。

また、過電流検出回路２６は、放電動作の実行中にゲート電圧Ｖｇｅの電圧低下量Ｖｄｒｏｐが所定量Ｖｄｒｅｆ以上になったときには、過電流検出信号を制御回路２４に出力し、制御回路２４は、過電流検出信号を入力したときには、ＩＧＢＴ１０がオフするようにゲート駆動回路２２を制御することにより、ＩＧＢＴ１０に過電流が発生していることを検出すると共に、ＩＧＢＴ１０の保護を図ることができる。

実施例の過電流検出装置を搭載するゲート駆動装置２０では、時間ｔ２、個数Ｎｏｎを、電圧Ｖｍｉｎｉｎｉｔと電圧Ｖｍｉｎｏｃとの差が所定差以上であり、且つ、割合Ｒｅが所定割合以下になるように設定している。しかし、エネルギー損失の増加の抑制を考慮しないときには、時間ｔ２、個数Ｎｏｎを、電圧Ｖｍｉｎｉｎｉｔと電圧Ｖｍｉｎｏｃとの差が所定差以上となるように設定してもよい。

実施例の過電流検出装置を搭載するゲート駆動装置２０では、過電流検出回路２６は、過電流検出信号を制御回路２４に出力している。しかし、過電流検出回路２６は、図１０の変形例のゲート駆動装置１２０に示すように、過電流検出信号を、制御回路２４とは異なる各種情報を処理する処理装置１３０に出力して、処理装置１３０で過電流検出信号に基づいて所定の処理を実行してもよい。

実施例の過電流検出装置を搭載するゲート駆動装置２０では、ＩＧＢＴ１０に負荷としてダイオードＤ２やリアクトルＬが接続されている。しかし、ＩＧＢＴ１０には、例えば他のＩＧＢＴなど、ダイオードＤ２やリアクトルＬとは異なる負荷を接続してもよい。また、ＩＧＢＴ１０に、ダイオードＤ１を接続してもよい。

実施例では、本発明の過電流検出装置を搭載するゲート駆動装置２０を、ＩＧＢＴ１０に適用する場合について例示している。しかし、ＩＧＢＴ１０に代えて、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）などゲートを有するパワー半導体素子であれば如何なるものに適用してもよい。

実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係について説明する。実施例では、ゲート駆動回路２２が「ゲート駆動回路」に相当し、ＩＧＢＴ１０が「パワー半導体素子」に相当し、制御回路２４が「制御回路」に相当し、過電流検出回路２６が「過電流検出回路」に相当する。

なお、実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係は、実施例が課題を解決するための手段の欄に記載した発明を実施するための形態を具体的に説明するための一例であることから、課題を解決するための手段の欄に記載した発明の要素を限定するものではない。即ち、課題を解決するための手段の欄に記載した発明についての解釈はその欄の記載に基づいて行なわれるべきものであり、実施例は課題を解決するための手段の欄に記載した発明の具体的な一例に過ぎないものである。

以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。

本発明は、過電流検出装置やゲート駆動装置の製造産業などに利用可能である。

１０ ＩＧＢＴ、２０、１２０ ゲート駆動装置、２２ ゲート駆動回路、２４ 制御回路、２６ 過電流検出回路、１３０ 処理装置、２６０ 入力回路、２６２ コンパレータ、Ｃ コンデンサ、Ｄ１、Ｄ２ ダイオード、Ｌ リアクトル、Ｔｐ、Ｔｎ トランジスタ、Ｖｓ１、Ｖｓ２ 電源。

Claims (7)

1. ゲート駆動回路によりゲートが駆動されるパワー半導体素子の過電流を検出する過電流検出装置であって、
   前記パワー半導体素子がオンしているときには、所定時間毎に前記ゲートに蓄積されている電荷を前記所定時間より短い所定放電時間放電する放電動作が実行されるように前記ゲート駆動回路を制御する制御回路と、
   前記放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、前記パワー半導体素子に前記過電流が発生していることを検出する過電流検出回路と、
   を備える過電流検出装置。
2. 請求項１記載の過電流検出装置であって、
   前記放電動作は、前記所定時間毎に前記ゲートに蓄積されている電荷を所定放電電流で前記所定放電時間放電する動作であり、
   前記所定放電時間および前記所定放電電流は、前記パワー半導体素子がターンオンしてから最初に前記放電動作を実行したときの前記ゲート電圧の最小値と、前記過電流が発生しているときに前記放電動作を実行したときの前記ゲート電圧の最小値と、の差が所定差以上となるように調整されている
   過電流検出装置。
3. 請求項２記載の過電流検出装置であって、
   前記所定放電時間および前記所定放電電流は、前記パワー半導体素子がオンしているときに前記放電動作を実行しない場合における前記パワー半導体素子のエネルギー損失である第１総エネルギー損失に対する前記パワー半導体素子がオンしているときに前記放電動作を実行した場合における前記パワー半導体素子のエネルギー損失と前記制御回路の前記放電動作時のエネルギー損失との和である第２総エネルギー損失の割合が所定割合以下になるように調整されている
   過電流検出装置。
4. 請求項１記載の過電流検出装置であって、
   前記パワー半導体素子は、絶縁ゲート型バイポーラトランジスタであり、
   前記ゲート電圧は、前記ゲートとエミッタとの間の電圧である
   過電流検出装置。
5. パワー半導体素子のゲートを駆動するゲート駆動回路を備えるゲート駆動装置であって、
   前記パワー半導体素子がオンしているときには、所定時間毎に前記ゲートに蓄積されている電荷を前記所定時間より短い所定放電時間放電する放電動作が実行されるように前記ゲート駆動回路を制御する制御回路と、
   前記放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、過電流検出信号を前記制御回路に出力する過電流検出回路と、
   を備え、
   前記制御回路は、前記過電流検出信号を入力したときには、前記パワー半導体素子がオフするように前記ゲート駆動回路を制御する
   ゲート駆動装置。
6. 請求項５記載のゲート駆動装置であって、
   前記パワー半導体素子は、絶縁ゲート型バイポーラトランジスタであり、
   前記ゲート電圧は、前記ゲートとエミッタとの間の電圧である
   ゲート駆動装置。
7. ゲート駆動回路によりゲートが駆動されるパワー半導体素子の過電流を検出する過電流検出方法であって、
   前記パワー半導体素子がオンしているときには、所定時間毎に前記ゲートに蓄積されている電荷を前記所定時間より短い所定放電時間放電する放電動作が実行されるように前記ゲート駆動回路を制御し、
   前記放電動作の実行中にゲート電圧の低下量が所定量以上になったときには、前記パワー半導体素子に前記過電流が発生していることを検出する
   過電流検出方法。

Images