JP2024062498A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2024062498A JP2024062498A JP2022170355A JP2022170355A JP2024062498A JP 2024062498 A JP2024062498 A JP 2024062498A JP 2022170355 A JP2022170355 A JP 2022170355A JP 2022170355 A JP2022170355 A JP 2022170355A JP 2024062498 A JP2024062498 A JP 2024062498A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- molded package
- semiconductor device
- power semiconductor
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000012212 insulator Substances 0.000 claims abstract description 19
- 238000007789 sealing Methods 0.000 claims description 12
- 238000003491 array Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 239000000155 melt Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】パッケージを小型化した電力用半導体装置を提供する。【解決手段】本開示に係る電力用半導体装置は、順に設けられた導体板、絶縁体、リードフレームおよび複数の半導体素子を内部に有し、導体板の絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第1のモールドパッケージと、第1のモールドパッケージを主面が露出するように樹脂封止した第2のモールドパッケージと、を備え、リードフレームは、第1のモールドパッケージの側面の1つから突出する複数の端子を有し、複数の端子は、導体板の主面とは反対方向に第2のモールドパッケージ内で折れ曲がり、導体板とは反対側の第2のモールドパッケージの表面から突出し、複数の端子は、平面視で表面の一辺寄りの位置に千鳥配置となるように交互に配置されている。【選択図】図2
Description
本開示は電力用半導体装置に関し、特にパッケージを小型化した電力用半導体装置に関する。
従来の電力用半導体装置では、例えば、特許文献1に開示されるように半導体素子を第1の樹脂で封止した第1の半導体パッケージを、さらに第2の樹脂で封止し、端子の先端が第2の樹脂で構成される第2の半導体パッケージの上面から突出する構成を採っている。
特許文献1の電力用半導体装置では、複数の端子が互いに近接して配置されているため、端子相互間の沿面距離が十分に確保できない。端子相互間の沿面距離を十分に確保しようとすると、パッケージが大型化するという問題を有していた。
本開示は上記のような問題を解決するためになされたものであり、パッケージを小型化した電力用半導体装置を提供することを目的とする。
本開示に係る電力用半導体装置は、導体板、前記導体板上に設けられた絶縁体、前記絶縁体上に設けられたリードフレーム、および前記リードフレーム上に設けられた複数の半導体素子を内部に有し、前記導体板の前記絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第1のモールドパッケージと、前記第1のモールドパッケージを前記主面が露出するように樹脂封止した第2のモールドパッケージと、を備え、前記リードフレームは、前記第1のモールドパッケージの側面の1つから突出する複数の端子を有し、前記複数の端子は、前記導体板の前記主面とは反対方向に前記第2のモールドパッケージ内で折れ曲がり、前記導体板とは反対側の前記第2のモールドパッケージの表面から突出し、前記複数の端子は、平面視で前記表面の一辺寄りの位置に千鳥配置となるように交互に配置される。
本開示に係る電力用半導体装置によれば、複数の端子は、導体板の主面とは反対側の第2のモールドパッケージの表面から突出しているので、第2のモールドパッケージの導体板から複数の端子までの沿面距離を長くできる。また、複数の端子は、千鳥配置となるように交互に配置されるので、第2のモールドパッケージの端子引き出し辺である一辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができる。このため、第2のモールドパッケージの一辺と平行な方向の長さを従来よりも短くすることができ、第2のモールドパッケージの外形を小型化しつつ、端子相互間の沿面距離を確保することができるので、電力量の大きい半導体素子を封止することができる。
<はじめに>
以下の説明において、「上」、「下」、「側」、「おもて」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
以下の説明において、「上」、「下」、「側」、「おもて」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
また、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
<実施の形態1>
<装置構成>
図1は、本開示に係る実施の形態1の電力用半導体装置100の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置100を見た平面図である。図1に示されるように電力用半導体装置100は、平面視形状が矩形のモールドパッケージ7(第2のモールドパッケージ)の上面において、2つの短辺のうち一方寄りの位置に複数の端子21(第1の端子)および複数の端子22(第2の端子)が千鳥配置されている。すなわち、端子21はモールドパッケージ7の外側寄りに、端子22はモールドパッケージ7の内側寄りに交互に配置されている。また、2つの短辺のうち他方寄りの位置に複数の端子20が短辺に沿って一列に配置されている。
<装置構成>
図1は、本開示に係る実施の形態1の電力用半導体装置100の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置100を見た平面図である。図1に示されるように電力用半導体装置100は、平面視形状が矩形のモールドパッケージ7(第2のモールドパッケージ)の上面において、2つの短辺のうち一方寄りの位置に複数の端子21(第1の端子)および複数の端子22(第2の端子)が千鳥配置されている。すなわち、端子21はモールドパッケージ7の外側寄りに、端子22はモールドパッケージ7の内側寄りに交互に配置されている。また、2つの短辺のうち他方寄りの位置に複数の端子20が短辺に沿って一列に配置されている。
このように、端子21および端子22を千鳥配置することで、モールドパッケージ7の端子引き出し辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができるため、モールドパッケージ7の端子引き出し辺と平行な方向の長さを従来よりも短くすることができ、モールドパッケージ7の外形を小型化しつつ、端子相互間の沿面距離を確保することができる。
図2は、図1におけるA-A線での矢示断面図であり、図3は、図1におけるB-B線での矢示断面図である。
図2において、導体板5上に絶縁体4が搭載され、絶縁体4上にはリードフレーム2が搭載されている。リードフレーム2上には半導体素子1Aおよび半導体素子1Bが搭載されている。半導体素子1Aおよび1Bは、電力用半導体装置100の動作に必要とされる特性を有し、はんだ付け等により、リードフレーム2に接続されている。
リードフレーム2は、半導体素子1Aが搭載された部分と、半導体素子1Bが搭載された部分とは分離され、半導体素子1Bが搭載された部分は端子20と一体であり、端子20はモールドパッケージ7の上面に向かって垂直に折れ曲がり、その先端がモールドパッケージ7の上面から突出している。
半導体素子1Aが搭載された部分は端子21とは分離されているが、半導体素子1Aの上面電極がワイヤ3を介しては端子21と電気的に接続されている。端子21はモールドパッケージ7の上面に向かって垂直に折れ曲がり、その先端がモールドパッケージ7の上面から突出している。
リードフレーム2は、厚さが例えば1mmで、上面、下面ともに平坦である銅材を使用することができる。ワイヤ3は細い金属線であり、材質は例えばアルミニウムなどを使用できる。
絶縁体4は、高い熱伝導性を有していることが望ましく、材質は例えば高熱伝導性フィラーを含むエポキシ樹脂を使用できる。
導体板5は、絶縁体4と一体となるように形成され、絶縁体4と導体板5の平面視での幅と奥行きは等しい。導体板5の材質は、銅、アルミニウム等を使用できる。導体板5の下面は、モールドパッケージ7の下面と同じ平面を構成している。
導体板5の下面を除いて、絶縁体4、リードフレーム2、ワイヤ3、半導体素子1Aおよび1Bはモールド樹脂によって封止されてモールドパッケージ6(第1のモールドパッケージ)となっている。さらにモールドパッケージ6の下面を除く外側がモールドパッケージ7によって覆われ、電力用半導体装置100は、トランスファーモールド型のパッケージとなっている。
モールドパッケージ6およびモールドパッケージ7の材質は、熱硬化性の樹脂材料を含んでおり、トランスファーモールドで形成するため、樹脂封止時に流動性を有する材料であるが、モールドパッケージ6の樹脂が溶融する温度の方が、モールドパッケージ7の樹脂が溶融する温度よりも高くなるように組成が設定されている。
端子20~22は、先端がパッケージ上面から突出した状態となっており、突出している部分を除いてモールドパッケージ7を構成する樹脂で封止された構造となっている。
端子20~22の本数、太さおよび先端形状等には特に限定はない。また、パッケージの容積については、下面を除くモールドパッケージ6と、上面からの突出する部分以外の端子20~22を封止できるのであれば特に限定はないが、小型化の観点からは、可能な限り小さくすることが望ましい。
導体板5は、電力用半導体装置100を放熱のためのヒートシンク等に搭載する際に、ヒートシンクと接触するので、下面全体が露出していることが望ましい。
図3に示す断面構造も、基本的には図2と同じであるが、図3の断面では、半導体素子1Aが搭載された部分は端子22と一体であり、端子22はモールドパッケージ7の上面に向かって垂直に折れ曲がり、その先端がモールドパッケージ7の上面から突出している。このように、端子21と端子22とは、個々に半導体素子1Aと接続されており、各端子には電力量の差が生じるので、電力量の差により必要となる端子相互間の沿面距離を確保できるように千鳥配置されている。このため、図1に示したように端子21および端子22を千鳥配列することで、端子相互間の沿面距離を確保できると共にモールドパッケージ7の外形を小型化することができる。
本開示では、図2および図3のようなトランスファーモールド型のパッケージを説明をしたが、図2および図3の構造は一例であり、本開示は、トランスファーモールド型であれば、他の構造のパッケージにも適用できる。
本開示では、半導体素子1Aおよび1Bの下面をはんだ付け等によってリードフレーム2と接合する構成を示したが、本開示は、半導体素子の両面をはんだ付け等によってリードフレームと接合する構成にも適用できる。
<製造方法>
次に、図4および図5を用いて電力用半導体装置100の製造方法について説明する。図4は、樹脂によって封止されたモールドパッケージ6を示す断面図であり、図2に対応する断面図である。
次に、図4および図5を用いて電力用半導体装置100の製造方法について説明する。図4は、樹脂によって封止されたモールドパッケージ6を示す断面図であり、図2に対応する断面図である。
図4において、導体板5と一体をなす絶縁体4上にリードフレーム2が搭載され、リードフレーム2上には半導体素子1Aおよび1Bがはんだ付け等により接合されている。半導体素子1Aは、上面電極がワイヤ3を介して、端子21と一体になったリードフレーム2と電気的に接続されている。
これらは、樹脂で封止され、モールドパッケージ6の対向する2つの側面からは、端子20と一体になったリードフレーム2および端子21と一体になったリードフレーム2が、水平方向、すなわち導体板5の下面と平行な方向に突出している。リードフレーム2は、途中で垂直方向、すなわち導体板5の下面と直交する方向に折れ曲がり、先端は、モールドパッケージ6の上面よりも高い位置にある。
図5は、樹脂6で封止されたモールドパッケージ6を封止金型に投入した状態を示す断面図の一例である。
図5において、封止金型は上型9と下型10で構成されている。上型9は、下型10内に電力用半導体装置100を載置し、上型9を被せた状態で端子20~22が挿入される複数の開口部OPを有している。複数の開口部OPは、端子20~22の配置パターンに合わせて形成されると共に、それぞれに端子20~22が挿入されると、隙間がほぼ存在しない大きさに形成されている。このため、モールドパッケージ7を形成する樹脂材を封止金型に注入した際に、樹脂材が開口部OP内に浸入することがなく、端子20~22の表面に樹脂材が付着することがない。
封止過程は、上型9と下型10とを重ね合わせて上型9と下型10とを加熱し、封止樹脂を加熱溶融させて低粘度の状態とし、封止金型の側面を貫通するように設けたランナー11から、上型9と下型10とで形成されるキャビティに注入し、充填完了後に圧力を保持しながら硬化反応をさせる。
先に説明したように、モールドパッケージ6の樹脂が溶融する温度の方が、モールドパッケージ7の樹脂が溶融する温度よりも高いので、モールドパッケージ6が溶融しない温度で封止樹脂を加熱溶融させる。以上の工程を経て、図1~図3に示した電力用半導体装置100を得ることができる。
<実施の形態2>
図6は、本開示に係る実施の形態2の電力用半導体装置200の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置200を見た平面図である。なお、図6では便宜的にモールドパッケージ7を破線で示しており、モールドパッケージ6だけを実線で示している。図6に示されるように電力用半導体装置200のモールドパッケージ6は、端子21および端子22が突出する側の側面は、端子21および端子22の千鳥配置に応じて、凹凸した凹凸形状となっている。
図6は、本開示に係る実施の形態2の電力用半導体装置200の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置200を見た平面図である。なお、図6では便宜的にモールドパッケージ7を破線で示しており、モールドパッケージ6だけを実線で示している。図6に示されるように電力用半導体装置200のモールドパッケージ6は、端子21および端子22が突出する側の側面は、端子21および端子22の千鳥配置に応じて、凹凸した凹凸形状となっている。
すなわち、端子21が突出する部分は凸部61となっており、端子22が突出する部分は、側面が凸部61よりも内側に後退した凹部62となっており、凸部61と凹部62が交互に設けられている。
凸部61から水平方向に突出した端子21は、途中でモールドパッケージ7の上面に向けて垂直方向に折れ曲がっている。
なお、複数の端子20が突出するモールドパッケージ6の側面は平坦であり、平坦な側面から水平方向に突出した端子20は、途中でモールドパッケージ7の上面に向けて垂直方向に折れ曲がっており、複数の端子20はモールドパッケージ7の短辺に沿って一列に配置されている。
このように、端子21および端子22を、モールドパッケージ6の側面に設けた凸部61および凹部62の側面から突出させることで千鳥配列としたので、モールドパッケージ7の端子引き出し辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができるため、モールドパッケージ7の端子引き出し辺と平行な方向の長さを従来よりも短くすることができ、モールドパッケージ7の外形を小型化しつつ、端子相互間の沿面距離を確保することができる。
また、凸部61を設けることで、モールドパッケージ6内のスペースが確保でき、内部のリードフレーム2およびワイヤ3の配置に多様性を持たせることができる。
また、凹部62に配置される端子22は、平面視で凹部62内に収容されるように設けられるため、凹部62によって周辺が保護され、端子の曲げ加工工程、および搬送工程における搬送エラーによる端子22の変形等の不具合を抑制することができる。
電力用半導体装置200の製造方法は、図4および図5を用いて説明した電力用半導体装置100の製造方法と同様であり、封止金型に投入され、樹脂で封止される。
これにより実施の形態1と同様に、平面視形状が矩形のモールドパッケージ7の上面において、2つの短辺のうち一方寄りの位置に複数の端子21および端子22が千鳥配置された構成となる。
<実施の形態3>
図7は、本開示に係る実施の形態3の電力用半導体装置300の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置300を見た平面図である。なお、図7では便宜的にモールドパッケージ7を破線で示しており、モールドパッケージ6だけを実線で示している。図7に示されるように電力用半導体装置300のモールドパッケージ6は、実施の形態2と同様に、端子21および端子22が突出する側の側面は、端子21および端子22の千鳥配置に応じて、凹凸した形状となっている。
図7は、本開示に係る実施の形態3の電力用半導体装置300の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置300を見た平面図である。なお、図7では便宜的にモールドパッケージ7を破線で示しており、モールドパッケージ6だけを実線で示している。図7に示されるように電力用半導体装置300のモールドパッケージ6は、実施の形態2と同様に、端子21および端子22が突出する側の側面は、端子21および端子22の千鳥配置に応じて、凹凸した形状となっている。
すなわち、端子21が突出する部分は凸部61となっており、端子22が突出する部分は、側面が凸部61よりも内側に後退した凹部62となっており、凸部61と凹部62が交互に設けられている。
凸部61から水平方向に突出した端子21は、途中でモールドパッケージ7の上面に向けて垂直方向に折れ曲がっている。
なお、複数の端子20が突出するモールドパッケージ6の側面は平坦であり、平坦な側面から水平方向に突出した端子20は、途中でモールドパッケージ7の上面に向けて垂直方向に折れ曲がっており、複数の端子20はモールドパッケージ7の短辺に沿って一列に配置されている。
このように、端子21および端子22を、モールドパッケージ6の側面に設けた凸部61および凹部62の側面から突出させることで千鳥配列としたので、モールドパッケージ7の端子引き出し辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができるため、モールドパッケージ7の端子引き出し辺と平行な方向の長さを従来よりも短くすることができ、モールドパッケージ7の外形を小型化しつつ、端子相互間の沿面距離を確保することができる。
また、端子21および端子22を千鳥配列とするだけでなく、モールドパッケージ6の内部に配置された半導体素子1Aも千鳥配列としている。すなわち、端子21に電気的に接続される半導体素子1Aは凸部61寄りの位置に配置され、端子22に接続される半導体素子1Aは凹部62から後退する位置に配置されている。
また、複数の端子20にそれぞれ接続される半導体素子1Bは、モールドパッケージ6の短辺に沿って一列に配置されている。
このように、実施の形態3の電力用半導体装置300においては、モールドパッケージ6の内部に配置された半導体素子1Aも千鳥配列とすることで、モールドパッケージ7の端子引き出し辺に対して平行な方向の半導体素子1Aの相互間の距離をさらに狭めることができ、モールドパッケージ7の外形をさらに小型化することができる。
電力用半導体装置300の製造方法は、図4および図5を用いて説明した電力用半導体装置100の製造方法と同様であり、封止金型に投入され、樹脂で封止される。
これにより実施の形態1と同様に、平面視形状が矩形のモールドパッケージ7の上面において、2つの短辺のうち一方寄りの位置に複数の端子21および端子22が千鳥配置された構成となる。
<実施の形態4>
図8は、本開示に係る実施の形態4の電力用半導体装置400の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置400を見た平面図であり、図9は、図8におけるB-B線での矢示断面図である。
図8は、本開示に係る実施の形態4の電力用半導体装置400の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置400を見た平面図であり、図9は、図8におけるB-B線での矢示断面図である。
図8に示されるように電力用半導体装置400は、平面視において複数の端子21および端子22が千鳥配置されている点では、実施の形態1の電力用半導体装置100と同じであるが、千鳥配置された複数の端子21の配列と複数の端子22の配列の間に、両配列に平行する方向に延在する突起部71が設けられている。
図9に示されるように、突起部71はモールドパッケージ7の形成時に同時に形成することで、モールドパッケージ7と一体で形成することができる。突起部71を設けることで、突起部71の両側面および上面の断面での長さの分だけ端子21と端子22との間の沿面距離をさらに長くすることができ、電力用半導体装置400の大電力量化、およびモールドパッケージ7の外形の小型化が可能となる。引き出された端子間に突起を設けることにより、各端子相互間の沿面距離を確保できるため、より電力量を大きくすることができる。
なお、図8では、複数の端子21の配列と複数の端子22の配列の間に、モールドパッケージ7と一体化した突起部71を一本配置した例を示したが、端子間の沿面距離が必要なだけ確保できれば、形状、配置数、突起高さは任意に設定可能である。
<実施の形態5>
図10は、本開示に係る実施の形態5の電力用半導体装置500の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置500を見た平面図であり、図11は、図9におけるB-B線での矢示断面図である。
図10は、本開示に係る実施の形態5の電力用半導体装置500の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置500を見た平面図であり、図11は、図9におけるB-B線での矢示断面図である。
図10に示されるように電力用半導体装置500は、平面視において複数の端子21および端子22が千鳥配置されている点では、実施の形態1の電力用半導体装置100と同じであるが、千鳥配置された複数の端子21の配列と複数の端子22の配列の間に、両配列に平行する方向に延在する溝状の窪み部72が設けられている。窪み部72はモールドパッケージ7の形成時に同時に形成することができる。
図11に示されるように、窪み部72を設けることで、窪み部72の両側面および底面の断面での長さの分だけ端子21と端子22との間の沿面距離をさらに長くすることができ、電力用半導体装置500の大電力量化、およびモールドパッケージ7の外形の小型化が可能となる。
なお、図10では、複数の端子21の配列と複数の端子22の配列の間に、窪み部72を一本配置した例を示したが、端子間の沿面距離が必要なだけ確保できれば、形状、配置数、窪み深さは任意に設定可能である。
<適用可能な半導体素子>
以上説明した実施の形態1~5においては、半導体素子1Aおよび1Bの半導体材料を特に限定していなかったが、半導体素子1Aおよび1Bは、珪素(Si)を半導体材料とする珪素半導体素子とすることもでき、炭化珪素(SiC)を半導体材料とする炭化珪素半導体素子とすることもできる。
以上説明した実施の形態1~5においては、半導体素子1Aおよび1Bの半導体材料を特に限定していなかったが、半導体素子1Aおよび1Bは、珪素(Si)を半導体材料とする珪素半導体素子とすることもでき、炭化珪素(SiC)を半導体材料とする炭化珪素半導体素子とすることもできる。
SiCで構成されるスイッチング素子は、スイッチング損失が小さく、高速スイッチング動作が可能である。
また、SiCで構成されるスイッチング素子は、電力損失が小さく、耐熱性も高い。そのため、ヒートシンクなどの冷却部を備える場合、ヒートシンクの放熱フィンを小型化することが可能であるため、半導体モジュールの小型化が可能となる。
SiC以外のワイドバンドギャップ半導体としては、窒化ガリウム系材料、酸化ガリウム系材料またはダイヤモンドなどによって構成することもできる。
なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
以上説明した本開示を付記としてまとめて記載する。
(付記1)
導体板、
前記導体板上に設けられた絶縁体、
前記絶縁体上に設けられたリードフレーム、
および前記リードフレーム上に設けられた複数の半導体素子を内部に有し、前記導体板の前記絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第1のモールドパッケージと、
前記第1のモールドパッケージを前記主面が露出するように樹脂封止した第2のモールドパッケージと、を備え、
前記リードフレームは、前記第1のモールドパッケージの側面の1つから突出する複数の端子を有し、
前記複数の端子は、前記導体板の前記主面とは反対方向に前記第2のモールドパッケージ内で折れ曲がり、前記導体板とは反対側の前記第2のモールドパッケージの表面から突出し、
前記複数の端子は、
平面視で前記表面の一辺寄りの位置に千鳥配置となるように交互に配置される、電力用半導体装置。
導体板、
前記導体板上に設けられた絶縁体、
前記絶縁体上に設けられたリードフレーム、
および前記リードフレーム上に設けられた複数の半導体素子を内部に有し、前記導体板の前記絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第1のモールドパッケージと、
前記第1のモールドパッケージを前記主面が露出するように樹脂封止した第2のモールドパッケージと、を備え、
前記リードフレームは、前記第1のモールドパッケージの側面の1つから突出する複数の端子を有し、
前記複数の端子は、前記導体板の前記主面とは反対方向に前記第2のモールドパッケージ内で折れ曲がり、前記導体板とは反対側の前記第2のモールドパッケージの表面から突出し、
前記複数の端子は、
平面視で前記表面の一辺寄りの位置に千鳥配置となるように交互に配置される、電力用半導体装置。
(付記2)
前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第1のモールドパッケージは、
前記複数の端子が突出する前記側面が、
前記複数の第1の端子のそれぞれが突出する部分が凸部となり、前記複数の第2の端子のそれぞれが突出する部分が凹部となった凹凸形状を有する、付記1記載の電力用半導体装置。
前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第1のモールドパッケージは、
前記複数の端子が突出する前記側面が、
前記複数の第1の端子のそれぞれが突出する部分が凸部となり、前記複数の第2の端子のそれぞれが突出する部分が凹部となった凹凸形状を有する、付記1記載の電力用半導体装置。
(付記3)
前記複数の第2の端子のそれぞれは、
平面視で前記凹部内に収容されるように設けられる、付記2記載の電力用半導体装置。
前記複数の第2の端子のそれぞれは、
平面視で前記凹部内に収容されるように設けられる、付記2記載の電力用半導体装置。
(付記4)
前記複数の半導体素子は、
前記複数の第1の端子にそれぞれ電気的に接続された複数の第1の半導体素子と、前記複数の第2の端子にそれぞれ電気的に接続された複数の第2の半導体素子と、を含み、
前記複数の第1の半導体素子は、
前記複数の第2の半導体素子よりも前記第1のモールドパッケージの前記側面に近い位置に配置され、前記複数の半導体素子は、前記リードフレーム上で平面視で千鳥配置となるように交互に配置される、付記2または付記3記載の電力用半導体装置。
前記複数の半導体素子は、
前記複数の第1の端子にそれぞれ電気的に接続された複数の第1の半導体素子と、前記複数の第2の端子にそれぞれ電気的に接続された複数の第2の半導体素子と、を含み、
前記複数の第1の半導体素子は、
前記複数の第2の半導体素子よりも前記第1のモールドパッケージの前記側面に近い位置に配置され、前記複数の半導体素子は、前記リードフレーム上で平面視で千鳥配置となるように交互に配置される、付記2または付記3記載の電力用半導体装置。
(付記5)
前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第2のモールドパッケージは、前記表面において前記複数の第1の端子の配列と、前記複数の第2の端子の配列との間に、両配列に平行する方向に延在する突起部を有する、付記1記載の電力用半導体装置。
前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第2のモールドパッケージは、前記表面において前記複数の第1の端子の配列と、前記複数の第2の端子の配列との間に、両配列に平行する方向に延在する突起部を有する、付記1記載の電力用半導体装置。
(付記6)
前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第2のモールドパッケージは、前記表面において前記複数の第1の端子の配列と、前記複数の第2の端子の配列との間に、両配列に平行する方向に延在する窪み部を有する、付記1記載の電力用半導体装置。
前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第2のモールドパッケージは、前記表面において前記複数の第1の端子の配列と、前記複数の第2の端子の配列との間に、両配列に平行する方向に延在する窪み部を有する、付記1記載の電力用半導体装置。
1A 半導体素子、2 リードフレーム、4 絶縁体、5 導体板、6,7 モールドパッケージ、21,22 端子、61 凸部、62 凹部、71 突起部、72 窪み部。
Claims (6)
- 導体板、
前記導体板上に設けられた絶縁体、
前記絶縁体上に設けられたリードフレーム、
および前記リードフレーム上に設けられた複数の半導体素子を内部に有し、前記導体板の前記絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第1のモールドパッケージと、
前記第1のモールドパッケージを前記主面が露出するように樹脂封止した第2のモールドパッケージと、を備え、
前記リードフレームは、前記第1のモールドパッケージの側面の1つから突出する複数の端子を有し、
前記複数の端子は、前記導体板の前記主面とは反対方向に前記第2のモールドパッケージ内で折れ曲がり、前記導体板とは反対側の前記第2のモールドパッケージの表面から突出し、
前記複数の端子は、
平面視で前記表面の一辺寄りの位置に千鳥配置となるように交互に配置される、電力用半導体装置。 - 前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第1のモールドパッケージは、
前記複数の端子が突出する前記側面が、
前記複数の第1の端子のそれぞれが突出する部分が凸部となり、前記複数の第2の端子のそれぞれが突出する部分が凹部となった凹凸形状を有する、請求項1記載の電力用半導体装置。 - 前記複数の第2の端子のそれぞれは、
平面視で前記凹部内に収容されるように設けられる、請求項2記載の電力用半導体装置。 - 前記複数の半導体素子は、
前記複数の第1の端子にそれぞれ電気的に接続された複数の第1の半導体素子と、前記複数の第2の端子にそれぞれ電気的に接続された複数の第2の半導体素子と、を含み、
前記複数の第1の半導体素子は、
前記複数の第2の半導体素子よりも前記第1のモールドパッケージの前記側面に近い位置に配置され、前記複数の半導体素子は、前記リードフレーム上で平面視で千鳥配置となるように交互に配置される、請求項2または請求項3記載の電力用半導体装置。 - 前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第2のモールドパッケージは、前記表面において前記複数の第1の端子の配列と、前記複数の第2の端子の配列との間に、両配列に平行する方向に延在する突起部を有する、請求項1記載の電力用半導体装置。 - 前記複数の端子は、
複数の第1の端子と、複数の第2の端子と、を含み、
前記複数の第1の端子は、
平面視で前記複数の第2の端子よりも前記一辺に近い位置に配置され、
前記第2のモールドパッケージは、前記表面において前記複数の第1の端子の配列と、前記複数の第2の端子の配列との間に、両配列に平行する方向に延在する窪み部を有する、請求項1記載の電力用半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022170355A JP2024062498A (ja) | 2022-10-25 | 2022-10-25 | 電力用半導体装置 |
US18/453,991 US20240234260A9 (en) | 2022-10-25 | 2023-08-22 | Power semiconductor device |
DE102023124362.4A DE102023124362A1 (de) | 2022-10-25 | 2023-09-11 | Leistungshalbleitervorrichtung |
CN202311363128.XA CN117936487A (zh) | 2022-10-25 | 2023-10-20 | 电力用半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022170355A JP2024062498A (ja) | 2022-10-25 | 2022-10-25 | 電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024062498A true JP2024062498A (ja) | 2024-05-10 |
Family
ID=90573161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022170355A Pending JP2024062498A (ja) | 2022-10-25 | 2022-10-25 | 電力用半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240234260A9 (ja) |
JP (1) | JP2024062498A (ja) |
CN (1) | CN117936487A (ja) |
DE (1) | DE102023124362A1 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120619A (ja) | 2012-12-17 | 2014-06-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2022
- 2022-10-25 JP JP2022170355A patent/JP2024062498A/ja active Pending
-
2023
- 2023-08-22 US US18/453,991 patent/US20240234260A9/en active Pending
- 2023-09-11 DE DE102023124362.4A patent/DE102023124362A1/de active Pending
- 2023-10-20 CN CN202311363128.XA patent/CN117936487A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102023124362A1 (de) | 2024-04-25 |
US20240234260A9 (en) | 2024-07-11 |
US20240136257A1 (en) | 2024-04-25 |
CN117936487A (zh) | 2024-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11239132B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
US5808359A (en) | Semiconductor device having a heat sink with bumpers for protecting outer leads | |
WO2012111254A1 (ja) | 半導体装置及びその製造方法 | |
US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
CN102714201B (zh) | 半导体封装和方法 | |
KR100478883B1 (ko) | 반도체장치 | |
JP4899481B2 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法 | |
JP2005109100A (ja) | 半導体装置およびその製造方法 | |
US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
CN114823597A (zh) | 半导体器件封装和制造半导体器件封装的方法 | |
US20210175155A1 (en) | Power module having interconnected base plate with molded metal and method of making the same | |
US11410938B2 (en) | Semiconductor package | |
JP2024062498A (ja) | 電力用半導体装置 | |
JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
US20220173006A1 (en) | Chip package, semiconductor arrangement, method of forming a chip package, and method of forming a semiconductor arrangement | |
CN216902916U (zh) | 经封装的高压hv mosfet器件以及电子设备 | |
CN115799210A (zh) | 陶瓷覆铜板及功率模块的制备方法 | |
CN115206919A (zh) | 半导体装置 | |
JPH0680748B2 (ja) | 樹脂封止型半導体装置 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP2014120619A (ja) | 半導体装置及びその製造方法 | |
JP7571889B2 (ja) | 半導体装置及びインバータユニット | |
JP2004095965A (ja) | 樹脂封止形半導体装置 | |
CN118486669B (zh) | 一种液态环氧灌封的高鲁棒性功率模块 | |
JP2000150725A (ja) | 半導体装置およびその製造方法 |