JP2024062498A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2024062498A
JP2024062498A JP2022170355A JP2022170355A JP2024062498A JP 2024062498 A JP2024062498 A JP 2024062498A JP 2022170355 A JP2022170355 A JP 2022170355A JP 2022170355 A JP2022170355 A JP 2022170355A JP 2024062498 A JP2024062498 A JP 2024062498A
Authority
JP
Japan
Prior art keywords
terminals
molded package
semiconductor device
power semiconductor
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022170355A
Other languages
English (en)
Inventor
卓也 坂本
Takuya Sakamoto
慶太郎 市川
Keitaro Ichikawa
裕二 四ヶ所
Yuji Shikasho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022170355A priority Critical patent/JP2024062498A/ja
Priority to US18/453,991 priority patent/US20240234260A9/en
Priority to DE102023124362.4A priority patent/DE102023124362A1/de
Priority to CN202311363128.XA priority patent/CN117936487A/zh
Publication of JP2024062498A publication Critical patent/JP2024062498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】パッケージを小型化した電力用半導体装置を提供する。【解決手段】本開示に係る電力用半導体装置は、順に設けられた導体板、絶縁体、リードフレームおよび複数の半導体素子を内部に有し、導体板の絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第１のモールドパッケージと、第１のモールドパッケージを主面が露出するように樹脂封止した第２のモールドパッケージと、を備え、リードフレームは、第１のモールドパッケージの側面の１つから突出する複数の端子を有し、複数の端子は、導体板の主面とは反対方向に第２のモールドパッケージ内で折れ曲がり、導体板とは反対側の第２のモールドパッケージの表面から突出し、複数の端子は、平面視で表面の一辺寄りの位置に千鳥配置となるように交互に配置されている。【選択図】図２

Description

本開示は電力用半導体装置に関し、特にパッケージを小型化した電力用半導体装置に関する。
従来の電力用半導体装置では、例えば、特許文献１に開示されるように半導体素子を第１の樹脂で封止した第１の半導体パッケージを、さらに第２の樹脂で封止し、端子の先端が第２の樹脂で構成される第２の半導体パッケージの上面から突出する構成を採っている。
特開２０１４－１２０６１９号公報
特許文献１の電力用半導体装置では、複数の端子が互いに近接して配置されているため、端子相互間の沿面距離が十分に確保できない。端子相互間の沿面距離を十分に確保しようとすると、パッケージが大型化するという問題を有していた。
本開示は上記のような問題を解決するためになされたものであり、パッケージを小型化した電力用半導体装置を提供することを目的とする。
本開示に係る電力用半導体装置は、導体板、前記導体板上に設けられた絶縁体、前記絶縁体上に設けられたリードフレーム、および前記リードフレーム上に設けられた複数の半導体素子を内部に有し、前記導体板の前記絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第１のモールドパッケージと、前記第１のモールドパッケージを前記主面が露出するように樹脂封止した第２のモールドパッケージと、を備え、前記リードフレームは、前記第１のモールドパッケージの側面の１つから突出する複数の端子を有し、前記複数の端子は、前記導体板の前記主面とは反対方向に前記第２のモールドパッケージ内で折れ曲がり、前記導体板とは反対側の前記第２のモールドパッケージの表面から突出し、前記複数の端子は、平面視で前記表面の一辺寄りの位置に千鳥配置となるように交互に配置される。
本開示に係る電力用半導体装置によれば、複数の端子は、導体板の主面とは反対側の第２のモールドパッケージの表面から突出しているので、第２のモールドパッケージの導体板から複数の端子までの沿面距離を長くできる。また、複数の端子は、千鳥配置となるように交互に配置されるので、第２のモールドパッケージの端子引き出し辺である一辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができる。このため、第２のモールドパッケージの一辺と平行な方向の長さを従来よりも短くすることができ、第２のモールドパッケージの外形を小型化しつつ、端子相互間の沿面距離を確保することができるので、電力量の大きい半導体素子を封止することができる。
本開示に係る実施の形態１の電力用半導体装置の端子配置を示す平面図である。 本開示に係る実施の形態１の電力用半導体装置の構成を示す断面図である。 本開示に係る実施の形態１の電力用半導体装置の構成を示す断面図である。 本開示に係る実施の形態１の電力用半導体装置の製造方法を説明する断面図である。 本開示に係る実施の形態１の電力用半導体装置の製造方法を説明する断面図である。 本開示に係る実施の形態２の電力用半導体装置の端子配置を示す平面図である。 本開示に係る実施の形態３の電力用半導体装置の端子配置を示す平面図である。 本開示に係る実施の形態４の電力用半導体装置の端子配置を示す平面図である。 本開示に係る実施の形態４の電力用半導体装置の構成を示す断面図である。 本開示に係る実施の形態５の電力用半導体装置の端子配置を示す平面図である。 本開示に係る実施の形態４の電力用半導体装置の構成を示す断面図である。
＜はじめに＞
以下の説明において、「上」、「下」、「側」、「おもて」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
また、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
＜実施の形態１＞
＜装置構成＞
図１は、本開示に係る実施の形態１の電力用半導体装置１００の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置１００を見た平面図である。図１に示されるように電力用半導体装置１００は、平面視形状が矩形のモールドパッケージ７（第２のモールドパッケージ）の上面において、２つの短辺のうち一方寄りの位置に複数の端子２１（第１の端子）および複数の端子２２（第２の端子）が千鳥配置されている。すなわち、端子２１はモールドパッケージ７の外側寄りに、端子２２はモールドパッケージ７の内側寄りに交互に配置されている。また、２つの短辺のうち他方寄りの位置に複数の端子２０が短辺に沿って一列に配置されている。
このように、端子２１および端子２２を千鳥配置することで、モールドパッケージ７の端子引き出し辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができるため、モールドパッケージ７の端子引き出し辺と平行な方向の長さを従来よりも短くすることができ、モールドパッケージ７の外形を小型化しつつ、端子相互間の沿面距離を確保することができる。
図２は、図１におけるＡ－Ａ線での矢示断面図であり、図３は、図１におけるＢ－Ｂ線での矢示断面図である。
図２において、導体板５上に絶縁体４が搭載され、絶縁体４上にはリードフレーム２が搭載されている。リードフレーム２上には半導体素子１Ａおよび半導体素子１Ｂが搭載されている。半導体素子１Ａおよび１Ｂは、電力用半導体装置１００の動作に必要とされる特性を有し、はんだ付け等により、リードフレーム２に接続されている。
リードフレーム２は、半導体素子１Ａが搭載された部分と、半導体素子１Ｂが搭載された部分とは分離され、半導体素子１Ｂが搭載された部分は端子２０と一体であり、端子２０はモールドパッケージ７の上面に向かって垂直に折れ曲がり、その先端がモールドパッケージ７の上面から突出している。
半導体素子１Ａが搭載された部分は端子２１とは分離されているが、半導体素子１Ａの上面電極がワイヤ３を介しては端子２１と電気的に接続されている。端子２１はモールドパッケージ７の上面に向かって垂直に折れ曲がり、その先端がモールドパッケージ７の上面から突出している。
リードフレーム２は、厚さが例えば１ｍｍで、上面、下面ともに平坦である銅材を使用することができる。ワイヤ３は細い金属線であり、材質は例えばアルミニウムなどを使用できる。
絶縁体４は、高い熱伝導性を有していることが望ましく、材質は例えば高熱伝導性フィラーを含むエポキシ樹脂を使用できる。
導体板５は、絶縁体４と一体となるように形成され、絶縁体４と導体板５の平面視での幅と奥行きは等しい。導体板５の材質は、銅、アルミニウム等を使用できる。導体板５の下面は、モールドパッケージ７の下面と同じ平面を構成している。
導体板５の下面を除いて、絶縁体４、リードフレーム２、ワイヤ３、半導体素子１Ａおよび１Ｂはモールド樹脂によって封止されてモールドパッケージ６（第１のモールドパッケージ）となっている。さらにモールドパッケージ６の下面を除く外側がモールドパッケージ７によって覆われ、電力用半導体装置１００は、トランスファーモールド型のパッケージとなっている。
モールドパッケージ６およびモールドパッケージ７の材質は、熱硬化性の樹脂材料を含んでおり、トランスファーモールドで形成するため、樹脂封止時に流動性を有する材料であるが、モールドパッケージ６の樹脂が溶融する温度の方が、モールドパッケージ７の樹脂が溶融する温度よりも高くなるように組成が設定されている。
端子２０～２２は、先端がパッケージ上面から突出した状態となっており、突出している部分を除いてモールドパッケージ７を構成する樹脂で封止された構造となっている。
端子２０～２２の本数、太さおよび先端形状等には特に限定はない。また、パッケージの容積については、下面を除くモールドパッケージ６と、上面からの突出する部分以外の端子２０～２２を封止できるのであれば特に限定はないが、小型化の観点からは、可能な限り小さくすることが望ましい。
導体板５は、電力用半導体装置１００を放熱のためのヒートシンク等に搭載する際に、ヒートシンクと接触するので、下面全体が露出していることが望ましい。
図３に示す断面構造も、基本的には図２と同じであるが、図３の断面では、半導体素子１Ａが搭載された部分は端子２２と一体であり、端子２２はモールドパッケージ７の上面に向かって垂直に折れ曲がり、その先端がモールドパッケージ７の上面から突出している。このように、端子２１と端子２２とは、個々に半導体素子１Ａと接続されており、各端子には電力量の差が生じるので、電力量の差により必要となる端子相互間の沿面距離を確保できるように千鳥配置されている。このため、図１に示したように端子２１および端子２２を千鳥配列することで、端子相互間の沿面距離を確保できると共にモールドパッケージ７の外形を小型化することができる。
本開示では、図２および図３のようなトランスファーモールド型のパッケージを説明をしたが、図２および図３の構造は一例であり、本開示は、トランスファーモールド型であれば、他の構造のパッケージにも適用できる。
本開示では、半導体素子１Ａおよび１Ｂの下面をはんだ付け等によってリードフレーム２と接合する構成を示したが、本開示は、半導体素子の両面をはんだ付け等によってリードフレームと接合する構成にも適用できる。
＜製造方法＞
次に、図４および図５を用いて電力用半導体装置１００の製造方法について説明する。図４は、樹脂によって封止されたモールドパッケージ６を示す断面図であり、図２に対応する断面図である。
図４において、導体板５と一体をなす絶縁体４上にリードフレーム２が搭載され、リードフレーム２上には半導体素子１Ａおよび１Ｂがはんだ付け等により接合されている。半導体素子１Ａは、上面電極がワイヤ３を介して、端子２１と一体になったリードフレーム２と電気的に接続されている。
これらは、樹脂で封止され、モールドパッケージ６の対向する２つの側面からは、端子２０と一体になったリードフレーム２および端子２１と一体になったリードフレーム２が、水平方向、すなわち導体板５の下面と平行な方向に突出している。リードフレーム２は、途中で垂直方向、すなわち導体板５の下面と直交する方向に折れ曲がり、先端は、モールドパッケージ６の上面よりも高い位置にある。
図５は、樹脂６で封止されたモールドパッケージ６を封止金型に投入した状態を示す断面図の一例である。
図５において、封止金型は上型９と下型１０で構成されている。上型９は、下型１０内に電力用半導体装置１００を載置し、上型９を被せた状態で端子２０～２２が挿入される複数の開口部ＯＰを有している。複数の開口部ＯＰは、端子２０～２２の配置パターンに合わせて形成されると共に、それぞれに端子２０～２２が挿入されると、隙間がほぼ存在しない大きさに形成されている。このため、モールドパッケージ７を形成する樹脂材を封止金型に注入した際に、樹脂材が開口部ＯＰ内に浸入することがなく、端子２０～２２の表面に樹脂材が付着することがない。
封止過程は、上型９と下型１０とを重ね合わせて上型９と下型１０とを加熱し、封止樹脂を加熱溶融させて低粘度の状態とし、封止金型の側面を貫通するように設けたランナー１１から、上型９と下型１０とで形成されるキャビティに注入し、充填完了後に圧力を保持しながら硬化反応をさせる。
先に説明したように、モールドパッケージ６の樹脂が溶融する温度の方が、モールドパッケージ７の樹脂が溶融する温度よりも高いので、モールドパッケージ６が溶融しない温度で封止樹脂を加熱溶融させる。以上の工程を経て、図１～図３に示した電力用半導体装置１００を得ることができる。
＜実施の形態２＞
図６は、本開示に係る実施の形態２の電力用半導体装置２００の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置２００を見た平面図である。なお、図６では便宜的にモールドパッケージ７を破線で示しており、モールドパッケージ６だけを実線で示している。図６に示されるように電力用半導体装置２００のモールドパッケージ６は、端子２１および端子２２が突出する側の側面は、端子２１および端子２２の千鳥配置に応じて、凹凸した凹凸形状となっている。
すなわち、端子２１が突出する部分は凸部６１となっており、端子２２が突出する部分は、側面が凸部６１よりも内側に後退した凹部６２となっており、凸部６１と凹部６２が交互に設けられている。
凸部６１から水平方向に突出した端子２１は、途中でモールドパッケージ７の上面に向けて垂直方向に折れ曲がっている。
なお、複数の端子２０が突出するモールドパッケージ６の側面は平坦であり、平坦な側面から水平方向に突出した端子２０は、途中でモールドパッケージ７の上面に向けて垂直方向に折れ曲がっており、複数の端子２０はモールドパッケージ７の短辺に沿って一列に配置されている。
このように、端子２１および端子２２を、モールドパッケージ６の側面に設けた凸部６１および凹部６２の側面から突出させることで千鳥配列としたので、モールドパッケージ７の端子引き出し辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができるため、モールドパッケージ７の端子引き出し辺と平行な方向の長さを従来よりも短くすることができ、モールドパッケージ７の外形を小型化しつつ、端子相互間の沿面距離を確保することができる。
また、凸部６１を設けることで、モールドパッケージ６内のスペースが確保でき、内部のリードフレーム２およびワイヤ３の配置に多様性を持たせることができる。
また、凹部６２に配置される端子２２は、平面視で凹部６２内に収容されるように設けられるため、凹部６２によって周辺が保護され、端子の曲げ加工工程、および搬送工程における搬送エラーによる端子２２の変形等の不具合を抑制することができる。
電力用半導体装置２００の製造方法は、図４および図５を用いて説明した電力用半導体装置１００の製造方法と同様であり、封止金型に投入され、樹脂で封止される。
これにより実施の形態１と同様に、平面視形状が矩形のモールドパッケージ７の上面において、２つの短辺のうち一方寄りの位置に複数の端子２１および端子２２が千鳥配置された構成となる。
＜実施の形態３＞
図７は、本開示に係る実施の形態３の電力用半導体装置３００の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置３００を見た平面図である。なお、図７では便宜的にモールドパッケージ７を破線で示しており、モールドパッケージ６だけを実線で示している。図７に示されるように電力用半導体装置３００のモールドパッケージ６は、実施の形態２と同様に、端子２１および端子２２が突出する側の側面は、端子２１および端子２２の千鳥配置に応じて、凹凸した形状となっている。
すなわち、端子２１が突出する部分は凸部６１となっており、端子２２が突出する部分は、側面が凸部６１よりも内側に後退した凹部６２となっており、凸部６１と凹部６２が交互に設けられている。
凸部６１から水平方向に突出した端子２１は、途中でモールドパッケージ７の上面に向けて垂直方向に折れ曲がっている。
なお、複数の端子２０が突出するモールドパッケージ６の側面は平坦であり、平坦な側面から水平方向に突出した端子２０は、途中でモールドパッケージ７の上面に向けて垂直方向に折れ曲がっており、複数の端子２０はモールドパッケージ７の短辺に沿って一列に配置されている。
このように、端子２１および端子２２を、モールドパッケージ６の側面に設けた凸部６１および凹部６２の側面から突出させることで千鳥配列としたので、モールドパッケージ７の端子引き出し辺に対して平行な方向だけでなく垂直な方向においても、端子相互間の沿面距離を確保することができるため、モールドパッケージ７の端子引き出し辺と平行な方向の長さを従来よりも短くすることができ、モールドパッケージ７の外形を小型化しつつ、端子相互間の沿面距離を確保することができる。
また、端子２１および端子２２を千鳥配列とするだけでなく、モールドパッケージ６の内部に配置された半導体素子１Ａも千鳥配列としている。すなわち、端子２１に電気的に接続される半導体素子１Ａは凸部６１寄りの位置に配置され、端子２２に接続される半導体素子１Ａは凹部６２から後退する位置に配置されている。
また、複数の端子２０にそれぞれ接続される半導体素子１Ｂは、モールドパッケージ６の短辺に沿って一列に配置されている。
このように、実施の形態３の電力用半導体装置３００においては、モールドパッケージ６の内部に配置された半導体素子１Ａも千鳥配列とすることで、モールドパッケージ７の端子引き出し辺に対して平行な方向の半導体素子１Ａの相互間の距離をさらに狭めることができ、モールドパッケージ７の外形をさらに小型化することができる。
電力用半導体装置３００の製造方法は、図４および図５を用いて説明した電力用半導体装置１００の製造方法と同様であり、封止金型に投入され、樹脂で封止される。
これにより実施の形態１と同様に、平面視形状が矩形のモールドパッケージ７の上面において、２つの短辺のうち一方寄りの位置に複数の端子２１および端子２２が千鳥配置された構成となる。
＜実施の形態４＞
図８は、本開示に係る実施の形態４の電力用半導体装置４００の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置４００を見た平面図であり、図９は、図８におけるＢ－Ｂ線での矢示断面図である。
図８に示されるように電力用半導体装置４００は、平面視において複数の端子２１および端子２２が千鳥配置されている点では、実施の形態１の電力用半導体装置１００と同じであるが、千鳥配置された複数の端子２１の配列と複数の端子２２の配列の間に、両配列に平行する方向に延在する突起部７１が設けられている。
図９に示されるように、突起部７１はモールドパッケージ７の形成時に同時に形成することで、モールドパッケージ７と一体で形成することができる。突起部７１を設けることで、突起部７１の両側面および上面の断面での長さの分だけ端子２１と端子２２との間の沿面距離をさらに長くすることができ、電力用半導体装置４００の大電力量化、およびモールドパッケージ７の外形の小型化が可能となる。引き出された端子間に突起を設けることにより、各端子相互間の沿面距離を確保できるため、より電力量を大きくすることができる。
なお、図８では、複数の端子２１の配列と複数の端子２２の配列の間に、モールドパッケージ７と一体化した突起部７１を一本配置した例を示したが、端子間の沿面距離が必要なだけ確保できれば、形状、配置数、突起高さは任意に設定可能である。
＜実施の形態５＞
図１０は、本開示に係る実施の形態５の電力用半導体装置５００の端子配置を示す平面図であり、端子が突出する上面側から電力用半導体装置５００を見た平面図であり、図１１は、図９におけるＢ－Ｂ線での矢示断面図である。
図１０に示されるように電力用半導体装置５００は、平面視において複数の端子２１および端子２２が千鳥配置されている点では、実施の形態１の電力用半導体装置１００と同じであるが、千鳥配置された複数の端子２１の配列と複数の端子２２の配列の間に、両配列に平行する方向に延在する溝状の窪み部７２が設けられている。窪み部７２はモールドパッケージ７の形成時に同時に形成することができる。
図１１に示されるように、窪み部７２を設けることで、窪み部７２の両側面および底面の断面での長さの分だけ端子２１と端子２２との間の沿面距離をさらに長くすることができ、電力用半導体装置５００の大電力量化、およびモールドパッケージ７の外形の小型化が可能となる。
なお、図１０では、複数の端子２１の配列と複数の端子２２の配列の間に、窪み部７２を一本配置した例を示したが、端子間の沿面距離が必要なだけ確保できれば、形状、配置数、窪み深さは任意に設定可能である。
＜適用可能な半導体素子＞
以上説明した実施の形態１～５においては、半導体素子１Ａおよび１Ｂの半導体材料を特に限定していなかったが、半導体素子１Ａおよび１Ｂは、珪素（Ｓｉ）を半導体材料とする珪素半導体素子とすることもでき、炭化珪素（ＳｉＣ）を半導体材料とする炭化珪素半導体素子とすることもできる。
ＳｉＣで構成されるスイッチング素子は、スイッチング損失が小さく、高速スイッチング動作が可能である。
また、ＳｉＣで構成されるスイッチング素子は、電力損失が小さく、耐熱性も高い。そのため、ヒートシンクなどの冷却部を備える場合、ヒートシンクの放熱フィンを小型化することが可能であるため、半導体モジュールの小型化が可能となる。
ＳｉＣ以外のワイドバンドギャップ半導体としては、窒化ガリウム系材料、酸化ガリウム系材料またはダイヤモンドなどによって構成することもできる。
なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
以上説明した本開示を付記としてまとめて記載する。
（付記１）
導体板、
前記導体板上に設けられた絶縁体、
前記絶縁体上に設けられたリードフレーム、
および前記リードフレーム上に設けられた複数の半導体素子を内部に有し、前記導体板の前記絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第１のモールドパッケージと、
前記第１のモールドパッケージを前記主面が露出するように樹脂封止した第２のモールドパッケージと、を備え、
前記リードフレームは、前記第１のモールドパッケージの側面の１つから突出する複数の端子を有し、
前記複数の端子は、前記導体板の前記主面とは反対方向に前記第２のモールドパッケージ内で折れ曲がり、前記導体板とは反対側の前記第２のモールドパッケージの表面から突出し、
前記複数の端子は、
平面視で前記表面の一辺寄りの位置に千鳥配置となるように交互に配置される、電力用半導体装置。
（付記２）
前記複数の端子は、
複数の第１の端子と、複数の第２の端子と、を含み、
前記複数の第１の端子は、
平面視で前記複数の第２の端子よりも前記一辺に近い位置に配置され、
前記第１のモールドパッケージは、
前記複数の端子が突出する前記側面が、
前記複数の第１の端子のそれぞれが突出する部分が凸部となり、前記複数の第２の端子のそれぞれが突出する部分が凹部となった凹凸形状を有する、付記１記載の電力用半導体装置。
（付記３）
前記複数の第２の端子のそれぞれは、
平面視で前記凹部内に収容されるように設けられる、付記２記載の電力用半導体装置。
（付記４）
前記複数の半導体素子は、
前記複数の第１の端子にそれぞれ電気的に接続された複数の第１の半導体素子と、前記複数の第２の端子にそれぞれ電気的に接続された複数の第２の半導体素子と、を含み、
前記複数の第１の半導体素子は、
前記複数の第２の半導体素子よりも前記第１のモールドパッケージの前記側面に近い位置に配置され、前記複数の半導体素子は、前記リードフレーム上で平面視で千鳥配置となるように交互に配置される、付記２または付記３記載の電力用半導体装置。
（付記５）
前記複数の端子は、
複数の第１の端子と、複数の第２の端子と、を含み、
前記複数の第１の端子は、
平面視で前記複数の第２の端子よりも前記一辺に近い位置に配置され、
前記第２のモールドパッケージは、前記表面において前記複数の第１の端子の配列と、前記複数の第２の端子の配列との間に、両配列に平行する方向に延在する突起部を有する、付記１記載の電力用半導体装置。
（付記６）
前記複数の端子は、
複数の第１の端子と、複数の第２の端子と、を含み、
前記複数の第１の端子は、
平面視で前記複数の第２の端子よりも前記一辺に近い位置に配置され、
前記第２のモールドパッケージは、前記表面において前記複数の第１の端子の配列と、前記複数の第２の端子の配列との間に、両配列に平行する方向に延在する窪み部を有する、付記１記載の電力用半導体装置。
１Ａ 半導体素子、２ リードフレーム、４ 絶縁体、５ 導体板、６，７ モールドパッケージ、２１，２２ 端子、６１ 凸部、６２ 凹部、７１ 突起部、７２ 窪み部。

Claims (6)

  1. 導体板、
    前記導体板上に設けられた絶縁体、
    前記絶縁体上に設けられたリードフレーム、
    および前記リードフレーム上に設けられた複数の半導体素子を内部に有し、前記導体板の前記絶縁体が設けられた側とは反対側の主面が露出するように樹脂封止した第１のモールドパッケージと、
    前記第１のモールドパッケージを前記主面が露出するように樹脂封止した第２のモールドパッケージと、を備え、
    前記リードフレームは、前記第１のモールドパッケージの側面の１つから突出する複数の端子を有し、
    前記複数の端子は、前記導体板の前記主面とは反対方向に前記第２のモールドパッケージ内で折れ曲がり、前記導体板とは反対側の前記第２のモールドパッケージの表面から突出し、
    前記複数の端子は、
    平面視で前記表面の一辺寄りの位置に千鳥配置となるように交互に配置される、電力用半導体装置。
  2. 前記複数の端子は、
    複数の第１の端子と、複数の第２の端子と、を含み、
    前記複数の第１の端子は、
    平面視で前記複数の第２の端子よりも前記一辺に近い位置に配置され、
    前記第１のモールドパッケージは、
    前記複数の端子が突出する前記側面が、
    前記複数の第１の端子のそれぞれが突出する部分が凸部となり、前記複数の第２の端子のそれぞれが突出する部分が凹部となった凹凸形状を有する、請求項１記載の電力用半導体装置。
  3. 前記複数の第２の端子のそれぞれは、
    平面視で前記凹部内に収容されるように設けられる、請求項２記載の電力用半導体装置。
  4. 前記複数の半導体素子は、
    前記複数の第１の端子にそれぞれ電気的に接続された複数の第１の半導体素子と、前記複数の第２の端子にそれぞれ電気的に接続された複数の第２の半導体素子と、を含み、
    前記複数の第１の半導体素子は、
    前記複数の第２の半導体素子よりも前記第１のモールドパッケージの前記側面に近い位置に配置され、前記複数の半導体素子は、前記リードフレーム上で平面視で千鳥配置となるように交互に配置される、請求項２または請求項３記載の電力用半導体装置。
  5. 前記複数の端子は、
    複数の第１の端子と、複数の第２の端子と、を含み、
    前記複数の第１の端子は、
    平面視で前記複数の第２の端子よりも前記一辺に近い位置に配置され、
    前記第２のモールドパッケージは、前記表面において前記複数の第１の端子の配列と、前記複数の第２の端子の配列との間に、両配列に平行する方向に延在する突起部を有する、請求項１記載の電力用半導体装置。
  6. 前記複数の端子は、
    複数の第１の端子と、複数の第２の端子と、を含み、
    前記複数の第１の端子は、
    平面視で前記複数の第２の端子よりも前記一辺に近い位置に配置され、
    前記第２のモールドパッケージは、前記表面において前記複数の第１の端子の配列と、前記複数の第２の端子の配列との間に、両配列に平行する方向に延在する窪み部を有する、請求項１記載の電力用半導体装置。
JP2022170355A 2022-10-25 2022-10-25 電力用半導体装置 Pending JP2024062498A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022170355A JP2024062498A (ja) 2022-10-25 2022-10-25 電力用半導体装置
US18/453,991 US20240234260A9 (en) 2022-10-25 2023-08-22 Power semiconductor device
DE102023124362.4A DE102023124362A1 (de) 2022-10-25 2023-09-11 Leistungshalbleitervorrichtung
CN202311363128.XA CN117936487A (zh) 2022-10-25 2023-10-20 电力用半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022170355A JP2024062498A (ja) 2022-10-25 2022-10-25 電力用半導体装置

Publications (1)

Publication Number Publication Date
JP2024062498A true JP2024062498A (ja) 2024-05-10

Family

ID=90573161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022170355A Pending JP2024062498A (ja) 2022-10-25 2022-10-25 電力用半導体装置

Country Status (4)

Country Link
US (1) US20240234260A9 (ja)
JP (1) JP2024062498A (ja)
CN (1) CN117936487A (ja)
DE (1) DE102023124362A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120619A (ja) 2012-12-17 2014-06-30 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE102023124362A1 (de) 2024-04-25
US20240234260A9 (en) 2024-07-11
US20240136257A1 (en) 2024-04-25
CN117936487A (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
US11239132B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
WO2012111254A1 (ja) 半導体装置及びその製造方法
US6566164B1 (en) Exposed copper strap in a semiconductor package
CN102714201B (zh) 半导体封装和方法
KR100478883B1 (ko) 반도체장치
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2005109100A (ja) 半導体装置およびその製造方法
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
US20210175155A1 (en) Power module having interconnected base plate with molded metal and method of making the same
US11410938B2 (en) Semiconductor package
JP2024062498A (ja) 電力用半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
US20220173006A1 (en) Chip package, semiconductor arrangement, method of forming a chip package, and method of forming a semiconductor arrangement
CN216902916U (zh) 经封装的高压hv mosfet器件以及电子设备
CN115799210A (zh) 陶瓷覆铜板及功率模块的制备方法
CN115206919A (zh) 半导体装置
JPH0680748B2 (ja) 樹脂封止型半導体装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2014120619A (ja) 半導体装置及びその製造方法
JP7571889B2 (ja) 半導体装置及びインバータユニット
JP2004095965A (ja) 樹脂封止形半導体装置
CN118486669B (zh) 一种液态环氧灌封的高鲁棒性功率模块
JP2000150725A (ja) 半導体装置およびその製造方法