JP2024047753A - 高調波抑制装置 - Google Patents

Abstract

【課題】起動時の交流系統への悪影響を防ぐ信頼性にすぐれた高調波抑制装置を提供する。【解決手段】高調波抑制装置１０において、電力変換器２０は、上側スイッチ素子と下側スイッチ素子を直列接続した複数の直列回路を互いに並列接続したスイッチング回路２１、スイッチング回路の各直列回路に並列接続された１つの直流コンデンサＣ、直列回路毎に設けられ上側スイッチ素子及び下側スイッチ素子を駆動する複数の駆動回路を含む。駆動回路は、上側スイッチ素子を駆動する第１ゲートドライバ、下側スイッチ素子を駆動する第２ゲートドライバ、これらゲートドライバの動作に要する電圧を直流コンデンサの電圧から生成する自己給電回路、自己給電回路で生成される電圧を各ゲートドライバに振り分けるブートストラップ回路を含む。制御部３０は、電力変換器の起動に際し、所定時間にわたり電力変換器を低出力動作させ、その後、高調波抑制制御を実行する。【選択図】図１

Description

本発明の実施形態は、高調波を抑制する高調波抑制装置に関する。

ダイオード整流器など非線形な特性を持つ負荷を交流系統に接続した場合、負荷に流れる電流（負荷電流）に高調波成分が生じる。この高調波電流は交流系統を通して他の負荷へ悪影響を与えるため、それをいかに抑制するかが重要な課題となっている。

対策として、負荷電流に含まれる高調波成分を抑制する高調波抑制装置いわゆるアクティブフィルタが使用される。このようなアクティブフィルタには、複数の電圧出力を可能としたモジューラーマルチコンバータ（ＭＭＣ）を用いたものが知られている。ＭＭＣでは、上側スイッチ素子（上アームスイッチ素子ともいう）と下側スイッチ素子（下アームスイッチ素子ともいう）を直列接続しその両スイッチ素子の相互接続点が出力端となる複数の直列回路を互いに並列接続して構成されるスイッチング回路、このスイッチング回路の各直列回路に並列接続された１つの直流コンデンサ、上記直列回路ごとに設けられ直流コンデンサの電圧により動作して上側スイッチ素子および下側スイッチ素子を駆動する複数の駆動回路を含み、直流コンデンサの電圧により高調波抑制用の補償電流を生成し、それを交流電源と負荷との間の系統ラインに供給することで、負荷電流に含まれる高調波成分を抑制する。

上記複数の駆動回路は、上側スイッチ素子を駆動するゲートドライバ、下側スイッチ素子を駆動するゲートドライバ、これらゲートドライバの動作に要する電圧を上記直流コンデンサの電圧を各ゲートドライバに振り分けるブートストラップ回路を含む。ブートストラップ回路は、上記振り分けた電圧を各ゲートドライバの動作用電圧として保持する複数のコンデンサを含む。

特開２０２０－１８２３６６号公報

アクティブフィルタは後段に負荷の接続がないので、ブートストラップ回路のコンデンサを一般的なＰＷＭ整流器のように自然転流によって充電させることが困難である。このため、アクティブフィルタの起動時はブートストラップ回路のコンデンサ電圧がまだ十分に上昇しておらず、スイッチング回路のスイッチ素子を適切に駆動できない。ひいては、所望の補償電流を得ることができず、かえって交流系統に悪影響を及ぼす可能性がある。
本発明の実施形態の目的は、起動時の交流系統への悪影響を防ぐ信頼性にすぐれた高調波抑制装置を提供することである。

本実施形態の高調波抑制装置は、交流系統と負荷との間の系統ラインに接続され、交流電圧を生成しそれを前記系統ラインへ出力する電力変換器と、前記系統ラインに流れる負荷電流に含まれる高調波成分を抑制するために前記負荷電流に加えるべき補償電流を求め、求めた補償電流を前記電力変換器から出力させる高調波抑制制御を実行する制御部とを備える。前記電力変換器は、上側スイッチ素子と下側スイッチ素子を直列接続しその両スイッチ素子の相互接続点が出力端となる複数の直列回路を互いに並列接続して構成されるスイッチング回路、このスイッチング回路の各直列回路に並列接続された１つの直流コンデンサ、前記直列回路ごとに設けられ前記直流コンデンサの電圧により動作し前記制御部の指令に応じて前記上側スイッチ素子および前記下側スイッチ素子を駆動する複数の駆動回路を含む。これら駆動回路は、前記制御部の指令に応じて前記上側スイッチ素子を駆動する第１ゲートドライバ、前記制御部の指令に応じて前記下側スイッチ素子を駆動する第２ゲートドライバ、この第１ゲートドライバおよび第２ゲートドライバの動作に要する電圧を前記直流コンデンサの電圧から生成する自己給電回路、この自己給電回路で生成される電圧を前記第１ゲートドライバと前記第２ゲートドライバに振り分けるブートストラップ回路を含む。前記ブートストラップ回路は、前記自己給電回路で生成される電圧が印加される入力側コンデンサ、この入力側コンデンサの電圧が逆流防止用の第１ダイオードおよび前記下側スイッチ素子を通して印加されその印加電圧を前記第１ゲートドライバの動作用電圧として保持する第１コンデンサ、前記入力側コンデンサの電圧が逆流防止用の第２ダイオードを通して印加されその印加電圧を前記第２ゲートドライバの動作用電圧として保持する第２コンデンサを含む。前記制御部は、前記電力変換器の起動に際し、所定時間にわたり前記電力変換器を低出力動作させ、その後、前記高調波抑制制御を実行する。

図１は第１実施形態の構成を示すブロック図。 図２は同実施形態におけるスイッチング回路の構成を示す図。 図３は同実施形態における駆動回路の構成を示す図。 図４は同実施形態における系統電圧の波形と下側スイッチ素子の動作との関係を示す図。 図５は同実施形態における制御部の要部の構成を示すブロック図。 図６は同実施形態における系統電圧、負荷電流、補償電流、指令値の関係を示す図。 図７は図６における指令値の一部を拡大して示す図。 図８は同実施形態における制御部の駆動信号とブートストラップ回路の動作との関係を示す図。 図９は同実施形態における直流コンデンサの電圧、ブートストラップ回路のコンデンサ電圧、指令値の関係を示す図。 図１０は第２実施形態の構成を示すブロック図。 図１１は同実施形態におけるスイッチング回路の構成を示す図。

［１］本発明の第１実施形態について図面を参照しながら説明する。
図１に示すように、３相交流系統（３相交流電源、電力系統、配電系統などを含む）１の系統ライン（電源ライン）Ｌｒ，Ｌｓ，Ｌｔに負荷たとえば空気調和機２が接続されている。

空気調和機２は、非線形な特性を持つ負荷である６個のダイオード３ａ～３ｆのブリッジ接続により構成され３相交流系統１の系統電圧（交流電圧）Ｖｒ，Ｖｓ，Ｖｔを全波整流する全波相整流回路３、この全波整流回路３の出力端に直流リアクトル４を介して接続された直流コンデンサ５、この直流コンデンサ５の両端に接続されたインバータ６、このインバータ６の出力により動作する圧縮機モータ７を含む。インバータ６は、直流コンデンサ５の直流電圧をスイッチングにより所定周波数の交流電圧に変換し、その交流電圧を圧縮機モータ７の駆動電力として出力する。

３相交流系統１と空気調和機２との間の系統ラインＬｒ，Ｌｓ，Ｌｔに、本実施形態の高調波抑制装置１０が接続されている。高調波抑制装置１０のことをアクティブフィルタ１０ともいう。

アクティブフィルタ１０は、連系リアクトル１１ｒ，１１ｓ，１１ｔを介して系統ラインＬｒ，Ｌｓ，Ｌｔに接続される電力変換器２０、系統ラインＬｒ，Ｌｓ，Ｌｔにおける連系リアクトル１１ｒ，１１ｓ，１１ｔの接続位置と空気調和機２との間に配置され３相交流系統１から空気調和機２の全波整流回路３に流れる電流（負荷電流という）Ｉｒ，Ｉｓ，Ｉｔを検出する検出器）１２、系統ラインＬｒ，Ｌｓ，Ｌｔに接続され３相交流系統１の電圧（系統電圧という）Ｖｒ，Ｖｓ，Ｖｔを検出する検出器１３、連系リアクトル１１ｒ，１１ｓ，１１ｔと電力変換器２０との接続間に配置され電力変換器２０から系統ラインＬｒ，Ｌｓ，Ｌｔに流れる補償電流（出力電流ともいう）Ｉcr，Ｉcs，Ｉctを検出する検出器１４、これら検出器１２，１３，１４の検出結果に応じて電力変換器２０を制御する制御部３０を含む。

電力変換器２０は、例えば３相２レベル変換器であり、複数のスイッチ素子を有するスイッチング回路２１、このスイッチング回路２１を通して通電路が形成される１つの直流コンデンサＣ、この直流コンデンサＣの電圧を検出する電圧検出器２２を含み、スイッチング回路２１の各スイッチ素子のオン，オフの繰り返しにより、負荷電流Ｉｒ，Ｉｓ，Ｉｔに含まれる高調波成分を抑制するための補償電流Ｉcr，Ｉcs，Ｉctを系統ラインＬｒ，Ｌｓ，Ｌｔへ供給する。

スイッチング回路２１は、図２に示すように、上側スイッチ素子Ｓ１と下側スイッチ素子Ｓ２を直列接続しその両スイッチ素子Ｓ１，Ｓ２の相互接続点が出力端となる第１直列回路、上側スイッチ素子Ｓ３と下側スイッチ素子Ｓ４を直列接続しその両スイッチ素子Ｓ３，Ｓ４の相互接続点が出力端となる第２直列回路、上側スイッチ素子Ｓ５と下側スイッチ素子Ｓ６を直列接続しその両スイッチ素子Ｓ５，Ｓ６の相互接続点が出力端となる第３直列回路を互いに並列接続して構成される。スイッチ素子Ｓ１～Ｓ６は、半導体スイッチ素子たとえばＭＯＳＦＥＴである。このスイッチング回路２１の各直列回路に直流コンデンサＣが並列接続されている。

さらに、スイッチング回路２１は、スイッチ素子Ｓ１，Ｓ２用の駆動部４０、スイッチ素子Ｓ３，Ｓ４用の駆動部４０、スイッチ素子Ｓ５，Ｓ６用の駆動部４０を含む。これら駆動部４０は、直流コンデンサＣの両端に接続されている。

スイッチ素子Ｓ１，Ｓ２用の駆動部４０は、直流コンデンサＣの電圧Ｖｃにより動作し、後述する制御部３０の指令である駆動信号Ｑ１，Ｑ２に応じてスイッチ素子Ｓ１，Ｓ２を駆動する。スイッチ素子Ｓ３，Ｓ４用の駆動部４０は、直流コンデンサＣの電圧Ｖｃにより動作し、制御部３０の指令である駆動信号Ｑ３，Ｑ４に応じてスイッチ素子Ｓ３，Ｓ４を駆動する。スイッチ素子Ｓ５，Ｓ６用の駆動部４０は、直流コンデンサＣの電圧Ｖｃにより動作し、後述する制御部３０の指令である駆動信号Ｑ５，Ｑ６に応じてスイッチ素子Ｓ５，Ｓ６を駆動する。

駆動信号Ｑ１，Ｑ２は、相互間にデッドタイムを確保した相補信号である。駆動信号Ｑ３，Ｑ４は、相互間にデッドタイムを確保した相補信号である。駆動信号Ｑ５，Ｑ６は、相互間にデッドタイムを確保した相補信号である。

各駆動部４０は、互いに同じ構成を有する。スイッチ素子Ｓ１，Ｓ２用の駆動部４０の構成を代表として図３に示す。
スイッチ素子Ｓ１，Ｓ２を駆動する駆動部４０は、制御部３０からの駆動信号Ｑ１に応じて上側スイッチ素子Ｓ１を駆動する第１ゲートドライバ４３、制御部３０からの駆動信号Ｑ２に応じて下側スイッチ素子Ｓ２を駆動する第２ゲートドライバ４４、この第１および第２ゲートドライバ４３，４４の動作に要する電圧Ｖｏを直流コンデンサＣの電圧Ｖｃから生成する自己給電回路４１、この自己給電回路４１で生成される電圧Ｖｏを第１ゲートドライバ４３と第２ゲートドライバ４４とに振り分けるブートストラップ回路４２を含む。

ブートストラップ回路４２は、自己給電回路４１で生成される電圧Ｖｏが印加される入力側コンデンサ５０、この入力側コンデンサ５０の電圧が抵抗器５１、逆流防止用の第１ダイオード５２、および下側スイッチ素子Ｓ２を通して印加されその印加電圧を第１ゲートドライバ４３の動作用電圧Ｖｂ１として保持する第１コンデンサ５３、入力側コンデンサ５０の電圧が抵抗器５４および逆流防止用の第２ダイオード５５を通して印加されその印加電圧を第２ゲートドライバ４４の動作用電圧Ｖｂ２として保持する第２コンデンサ５６を含む。

第１ゲートドライバ４３は、動作用電圧Ｖｂ１により動作し、駆動信号Ｑ１が論理“１”レベルのときに高レベルの駆動信号Ｖｇ１を出力し、駆動信号Ｑ１が論理“０”レベルのときに低レベルの駆動信号Ｖｇ１を出力する。この駆動信号Ｖｇ１が抵抗器４５を介してスイッチ素子Ｓ１のゲート・ソース間に印加される。スイッチ素子Ｓ１は、駆動信号Ｖｇ１が高レベルのときにオンし、駆動信号Ｖｇ１が低レベルのときにオフする。

第２ゲートドライバ４４は、動作用電圧Ｖｂ２により動作し、駆動信号Ｑ２が論理“１”レベルのときに高レベルの駆動信号Ｖｇ２を出力し、駆動信号Ｑ２が論理“０”レベルのときに低レベルの駆動信号Ｖｇ２を出力する。この駆動信号Ｖｇ２が抵抗器４６を介してスイッチ素子Ｓ２のゲート・ソース間に印加される。スイッチ素子Ｓ２は、駆動信号Ｖｇ２が高レベルのときにオンし、駆動信号Ｖｇ２が低レベルのときにオフする。

図４に、系統電圧Ｖｒ，Ｖｓ，Ｖｔの波形と下側スイッチ素子Ｓ２，Ｓ４，Ｓ６の動作との関係を示している。下側スイッチ素子Ｓ２，Ｓ４，Ｓ６は、系統電圧Ｖｒ，Ｖｓ，Ｖｔが負側レベルの所定期間においてそれぞれオンし、その他の期間においてそれぞれオフする。
下側スイッチ素子Ｓ２がオンしているとき、スイッチ素子Ｓ１，Ｓ２用の駆動部４０のブートストラップ回路４２において、入力側コンデンサ５０の電圧が抵抗器５１、第１ダイオード５２、および下側スイッチ素子Ｓ２を通して第１コンデンサ５３に印加される。同様に、下側スイッチ素子Ｓ４がオンしているとき、スイッチ素子Ｓ３，Ｓ４用の駆動部４０のブートストラップ回路４２において、入力側コンデンサ５０の電圧が抵抗器５１、第１ダイオード５２、および下側スイッチ素子Ｓ４を通して第１コンデンサ５３に印加される。下側スイッチ素子Ｓ６がオンしているとき、スイッチ素子Ｓ５，Ｓ６用の駆動部４０のブートストラップ回路４２において、入力側コンデンサ５０の電圧が抵抗器５１、第１ダイオード５２、および下側スイッチ素子Ｓ６を通して第１コンデンサ５３に印加される。

制御部３０は、検出器１５で検出される負荷電流Ｉｒ，Ｉｓ，Ｉｔに含まれる高調波成分を検出し、検出した高調波成分を抑制するために負荷電流Ｉｒ，Ｉｓ，Ｉｔに加えるべき補償電流Ｉcr，Ｉcs，Ｉctの目標値を求め、その目標値の補償電流Ｉcr，Ｉcs，Ｉctを系統ラインＬｒ，Ｌｓ，Ｌｔに供給するために必要な補償電圧Ｖcr，Ｖcs，Ｖctを電力変換器２０で生成し出力させる高調波抑制制御を実行する。
とくに、制御部３０は、電力変換器２０の起動に際し、所定時間ｔにわたり、電力変換器２０を低出力動作させ、その後、通常の高調波抑制制御を実行する。所定時間ｔは、各駆動部４０のブートストラップ回路４２における第１コンデンサ５３の電圧Ｖｂ１が所定値以上に上昇するまでの時間と同じまたはそれより長い。

制御部３０の要部の構成を図５に示す。
コンデンサ電圧制御部６０は、通常の高調波抑制制御において電圧検出器２２で検出される直流コンデンサＣの電圧（コンデンサ電圧という）Ｖｃに対する所定の調整用電圧値を出力するとともに、電力変換器２０の起動から所定時間ｔにおいて電力変換器２０を上記低出力動作させるための電圧調整用電流指令値を出力する。

回転座標変換部６１は、検出器１２で検出される負荷電流Ｉｒ，Ｉｓ，Ｉｔの値を検出器１３で検出される系統電圧Ｖｒ，Ｖｓ，Ｖｔの位相θに基づいて回転座標変換することにより、負荷電流Ｉｒ，Ｉｓ，Ｉｔに対応する回転座標軸上のｄ軸負荷電流Ｉｄを求める。ローパスフィルタ（LPF）６２は、回転座標変換部６１で得られるｄ軸負荷電流Ｉｄの低周波成分を抽出する。演算部６３は、ローパスフィルタ３２で抽出された低周波数成分を回転座標変換部３１で得られるｄ軸負荷電流Ｉｄから減算することにより、ｄ軸負荷電流Ｉｄの高調波成分Ｉｄhを検出する。

演算部６４は、演算部６３で検出された高調波成分Ｉｄhを抑制するためにｄ軸負荷電流Ｉｄに加えるべきｄ軸補償電流の指令値（目標値）Ｉｄrefを算出するとともに、算出したｄ軸補償電流の指令値Ｉｄrefに対しコンデンサ電圧制御部６０から供給される調整用電圧値または電圧調整用電流指令値を加える。

ｄ軸補償電流の指令値Ｉｄrefは、高調波成分Ｉｄhを抑制するために負荷電流Ｉｒ，Ｉｓ，Ｉｔに加えるべき補償電流Ｉcr，Ｉcs，Ｉctの目標値に相当する。補償電流Ｉcr，Ｉcs，Ｉctとは、負荷電流Ｉｒ，Ｉｓ，Ｉｔをできるだけ系統電圧Ｖｒ，Ｖｓ，Ｖｔと同期する正弦波に近づけるために、その負荷電流Ｉｒ，Ｉｓ，Ｉｔに足し合わせるべき電流のことである。

回転座標変換部６６は、検出器１４で検出される補償電流Ｉcr，Ｉcs，Ｉctを検出部１３で検出される電源電圧Ｅｒ，Ｅｓ，Ｅｔの位相θに基づいて回転座標変換することにより、現時点で出力されている補償電流Ｉcr，Ｉcs，Ｉctに対応する回転座標軸上のｄ軸補償電流Ｉcdを求める。演算部６５は、演算部６４で算出されるｄ軸補償電流の指令値Ｉｄrefと回転座標変換部６６で得られるｄ軸補償電流Ｉcdとの偏差を求める。

電流制御部６７は、演算部６５で求められる偏差に対応する補償電流Ｉcr，Ｉcs，Ｉctを系統ラインＬｒ，Ｌｓ，Ｌｔに供給するためにスイッチング回路２１から出力させるべき補償電圧Ｖcr，Ｖcs，Ｖctを算出し、その補償電圧Ｖcr，Ｖcs，Ｖctが得られるようにスイッチング回路２１のスイッチ素子Ｓ１～Ｓ６のオン，オフ動作をパルス幅変調制御（PWM制御）する。

図６は、系統電圧Ｖｒ、負荷電流Ｉｒ、補償電流Ｉcr、補償電圧Ｖcrの関係を示している。負荷電流Ｉｒに補償電流Ｉcrを加えることで、負荷電流Ｉｒが系統電圧Ｖｒの正弦波形に近い波形となる。図７は、図６における補償電圧Ｖcrの一部（破線で囲んだ部分）を拡大して示している。

電流制御部６７の上記パルス幅変調制御において、補償電圧Ｖcrの上昇による過変調（破線で囲んだ部分）が生じる期間は0.5ms程度である。この0.5ms程度の期間においてブートストラップ回路４２の第１コンデンサ５３の電圧Ｖｂ１および第２コンデンサ５６の電圧Ｖｂ２を低下させないためには、抵抗器５１と第１コンデンサ５３とによる放電時定数および抵抗器５４と第２コンデンサ５６とによる放電時定数をそれぞれ0.5msよりも十分に大きく設定する必要がある。放電時定数を0.5msの例えば10倍の5msに設定した場合、第１コンデンサ５３および第２コンデンサ５６の充電が完了するまでには放電時定数の５倍以上の25msの時間がかかる。この時間は、系統電圧Ｖｒ，Ｖｓ，Ｖｔの電圧の50Hz時の一周期Ｔ（=20ms）とほぼ等しい。

この点を考慮し、電力変換器２０の起動に際し、電力変換器２０の低出力動作を維持する所定時間ｔとして、つまり各駆動部４０のブートストラップ回路４２における第１コンデンサ５３の電圧Ｖｂ１が上側スイッチ素子Ｓ１，Ｓ３，Ｓ５の駆動に必要な所定値以上に上昇するまでの十分な時間として、系統電圧Ｖｒ，Ｖｓ，Ｖｔの一周期Ｔ以上が設定される。

図８は、制御部３０の駆動信号Ｑ１，Ｑ２とブートストラップ回路４２における第１コンデンサ５３の電圧Ｖｂ１、第２コンデンサ５６の電圧Ｖｂ２、第１ゲートドライバ４３の駆動信号Ｖｇ１、第２ゲートドライバ４４の駆動信号Ｖｇ２の関係を示している。

下側スイッチ素子Ｓ２の駆動に要する第２コンデンサ５６の電圧Ｖｂ２は、電力変換器２０の起動前から下側スイッチ素子Ｓ２の駆動に必要な所定値以上に上昇している。よって、下側スイッチ素子Ｓ２については、電力変換器２０の起動と同時に適切にオン，オフ駆動することができる。

これに対し、上側スイッチ素子Ｓ１の駆動に要する第１コンデンサ５３の電圧Ｖｂ１は、下側スイッチ素子Ｓ２がオンしているときのみ第１コンデンサ５３が充電されることから、電力変換器２０の起動後に徐々に上昇していく。第１コンデンサ５３の電圧Ｖｂ１が低い間は、第１ゲートドライバ４３から駆動信号Ｖｇ１が出力されない。つまり、上側スイッチ素子Ｓ１を電力変換器２０の起動と同時に適切にオン，オフ駆動することができない。ひいては、所望の補償電流Ｉcr，Ｉcs，Ｉctを系統ラインＬｒ，Ｌｓ，Ｌｔに供給することができず、かえって交流系統１に悪影響を及ぼす可能性がある。

図９は、直流コンデンサＣの電圧Ｖｃ、第１コンデンサ５３の電圧Ｖｂ１、制御部３０におけるｄ軸補償電流の指令値Ｉｄreの関係を示している。
制御部３０は、電力変換器２０の起動に際し、所定時間ｔにわたり、電力変換器２０を低出力動作させる。この低出力動作は、コンデンサ電圧制御部６０の電圧調整用電流指令値のみに基づき、すなわち図５中に示す本来補償すべき電流であるｄ軸負荷電流Ｉｄの高調波成分Ｉｄhを０として、各スイッチ素子Ｓ１～Ｓ６をオン，オフ動作させる。このときの電力変換器２０の出力はブートストラップ回路４２の第１コンデンサ５３の充電を進めるためだけのものであり、ｄ軸負荷電流Ｉｄの高調波成分Ｉｄh を０としているため、系統ラインＬｒ，Ｌｓ，Ｌｔに流れる系統電流への影響はない。そして、制御部３０は、所定時間ｔの経過後、高調波成分Ｉｄh に実際の検出値を用いて通常の高調波抑制制御に移行する。なお、高調波成分Ｉｄh を完全に０にしなくとも、実質的に０となる値であれば、それでもよい。

以上のように、電力変換器２０の起動時、各駆動部４０のブートストラップ回路４２における第１コンデンサ５３の電圧Ｖｂ１が所定値以上に上昇するまでの時間と同じまたはそれより長い所定時間ｔにわたって電力変換器２０を低出力動作させることにより、高調波抑制とは無関係の不要な電流が電力変換器２０から系統ラインＬｒ，Ｌｓ，Ｌｔに流れ出てしまう不具合を回避することができる。すなわち、電力変換器２０の起動時の３相交流系統１への悪影響を防ぐことができ、アクティブフィルタ１０の信頼性が向上する。

起動から所定時間ｔにわたる電力変換器２０の低出力動作は、電力変換器２０の各コンデンサをチャージアップする初期充電動作に匹敵するので、その初期充電動作そのものが不要となる。

［２］本発明の第２実施形態について図面を参照しながら説明する。
図１０に示すように、アクティブフィルタ１０は、電力変換器２０に代えて電力変換器７０を備える。電力変換器７０は、いわゆるマルチレベル変換器（ＭＭＣ）であり、系統ラインＬｒ，Ｌｓ，Ｌｔの各相に対応する３つのクラスタ７１，７２，７３を含む。

クラスタ（第１クラスタ）７１は、それぞれが複数レベル（マルチレベル）の直流電圧をスイッチングにより選択的に生成し出力する複数の単位変換器（セル）８０を直列接続（カスケード接続）してなるいわゆる多直列変換器クラスタであり、各単位変換器８０の出力電圧（セル出力電圧）Ｖcr1，Ｖcr2，Ｖcr3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Ｖcr0（＝Ｖcr1＋Ｖcr2＋Ｖcr3）を生成し出力する。

クラスタ（第２クラスタ）７２は、それぞれが複数レベルの直流電圧をスイッチングにより選択的に生成し出力する複数の単位変換器８０を直列接続してなるいわゆる多直列変換器クラスタであり、各単位変換器８０の出力電圧Ｖcs1，Ｖcs2，Ｖcs3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Ｖcs0（＝Ｖcs1＋Ｖcs2＋Ｖcs3）を生成し出力する。

クラスタ（第３クラスタ）７３は、それぞれが複数レベルの直流電圧をスイッチングにより選択的に生成し出力する複数の単位変換器８０を直列接続してなるいわゆる多直列変換器クラスタであり、各単位変換器８０の出力電圧Ｖct1，Ｖct2，Ｖct3を足し合わせることにより高調波を低減するための正弦波に近い波形の交流電圧Ｖct0（＝Ｖct1＋Ｖct2＋Ｖct3）を生成し出力する。

クラスタ７１，７２，７３の一端が連系リアクトル１１ｒ，１１ｓ，１１ｔを介して系統ラインＬｒ，Ｌｓ，Ｌｔにそれぞれ接続され、クラスタ７１，７２，７３の他端が相互接続（星形結線）されている。

各単位変換器８０の具体的な構成を図１１に示す。
単位変換器８０は、複数のスイッチ素子を有するスイッチング回路８１、このスイッチング回路８１を通して通電路が形成される１つの直流コンデンサＣを含み、スイッチング回路８１の各スイッチ素子のオン，オフの繰り返しにより、負荷電流Ｉｒ，Ｉｓ，Ｉｔに含まれる高調波成分を抑制するための補償電流Ｉcr，Ｉcs，Ｉctを系統ラインＬｒ，Ｌｓ，Ｌｔへ供給する。

スイッチング回路８１は、上側スイッチ素子Ｓ１と下側スイッチ素子Ｓ２を直列接続しその両スイッチ素子Ｓ１，Ｓ２の相互接続点が出力端となる第１直列回路、および上側スイッチ素子Ｓ３と下側スイッチ素子Ｓ４を直列接続しその両スイッチ素子Ｓ３，Ｓ４の相互接続点が出力端となる第２直列回路を互いに並列接続して構成される。スイッチ素子Ｓ１～Ｓ４は、半導体スイッチ素子たとえばＭＯＳＦＥＴである。このスイッチング回路８１の各直列回路に直流コンデンサＣが並列接続されている。

さらに、スイッチング回路８１は、スイッチ素子Ｓ１，Ｓ２用の駆動部４０、スイッチ素子Ｓ３，Ｓ４用の駆動部４０を含む。これら駆動部４０は、直流コンデンサＣの両端に接続されている。

スイッチ素子Ｓ１，Ｓ２用の駆動部４０は、直流コンデンサＣの電圧Ｖｃにより動作し、後述する制御部３０の指令である駆動信号Ｑ１，Ｑ２に応じてスイッチ素子Ｓ１，Ｓ２を駆動する。スイッチ素子Ｓ３，Ｓ４用の駆動部４０は、直流コンデンサＣの電圧Ｖｃにより動作し、制御部３０の指令である駆動信号Ｑ３，Ｑ４に応じてスイッチ素子Ｓ３，Ｓ４を駆動する。

電力変換器７０を３相２レベル変換器として機能させる場合、駆動信号Ｑ１，Ｑ４が同期信号となり、駆動信号Ｑ２，Ｑ３が同期信号となる。

制御部３０は、検出器１５で検出される負荷電流Ｉｒ，Ｉｓ，Ｉｔに含まれる高調波成分を検出し、検出した高調波成分を抑制するために負荷電流Ｉｒ，Ｉｓ，Ｉｔに加えるべき補償電流Ｉcr，Ｉcs，Ｉctの目標値を求め、その目標値の補償電流Ｉcr，Ｉcs，Ｉctを系統ラインＬｒ，Ｌｓ，Ｌｔに供給するために必要な補償電圧Ｖcr，Ｖcs，Ｖctを電力変換器２０で生成し出力させる高調波抑制制御を実行する。
とくに、制御部３０は、電力変換器７０の起動に際し、所定時間ｔにわたり、電力変換器７０を低出力動作させ、その後、通常の高調波抑制制御を実行する。所定時間ｔは、各駆動部４０のブートストラップ回路４２における第１コンデンサ５３の電圧Ｖｂ１が所定値以上に上昇するまでの時間と同じまたはそれより長い時間であり、系統電圧Ｖｒ，Ｖｓ，Ｖｔの一周期Ｔ以上が設定される。
他の構成および効果は第１実施形態と同じである。

［３］変形例
上記各実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態および変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態および変形例は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…交流系統（３相交流電源）、２…負荷、Ｌｒ，Ｌｓ，Ｌｔ…系統ライン、１０…高調波抑制装置、１２…電流検出部、１３…電圧検出部、１４…電流検出部、２０…電力変換器、２１…スイッチング回路、Ｓ１～Ｓ６…スイッチ素子、Ｃ…直流コンデンサ、３０…制御部、４０…駆動部、４１…自己給電回路、４２…ブートストラップ回路、５０…入力側コンデンサ、４３…第１ゲートドライバ、４４…第２ゲートドライバ、５３…第１コンデンサ、５６…第２コンデンサ、７０…電力変換器、８０…単位変換器、８１…スイッチング回路。

Claims (7)

1. 交流系統と負荷との間の系統ラインに接続され、交流電圧を生成しそれを前記系統ラインへ出力する電力変換器と、
   前記系統ラインに流れる負荷電流に含まれる高調波成分を抑制するために前記負荷電流に加えるべき補償電流を求め、求めた補償電流を前記電力変換器から出力させる高調波抑制制御を実行する制御部と、
   を備え、
   前記電力変換器は、上側スイッチ素子と下側スイッチ素子を直列接続しその両スイッチ素子の相互接続点が出力端となる複数の直列回路を互いに並列接続して構成されるスイッチング回路、このスイッチング回路の各直列回路に並列接続された１つの直流コンデンサ、前記直列回路ごとに設けられ前記直流コンデンサの電圧により動作し前記制御部の指令に応じて前記上側スイッチ素子および前記下側スイッチ素子を駆動する複数の駆動回路を含み、
   前記各駆動回路は、前記制御部の指令に応じて前記上側スイッチ素子を駆動する第１ゲートドライバ、前記制御部の指令に応じて前記下側スイッチ素子を駆動する第２ゲートドライバ、この第１ゲートドライバおよび第２ゲートドライバの動作に要する電圧を前記直流コンデンサの電圧から生成する自己給電回路、この自己給電回路で生成される電圧を前記第１ゲートドライバと前記第２ゲートドライバに振り分けるブートストラップ回路を含み、
   前記ブートストラップ回路は、前記自己給電回路で生成される電圧が印加される入力側コンデンサ、この入力側コンデンサの電圧が逆流防止用の第１ダイオードおよび前記下側スイッチ素子を通して印加されその印加電圧を前記第１ゲートドライバの動作用電圧として保持する第１コンデンサ、前記入力側コンデンサの電圧が逆流防止用の第２ダイオードを通して印加されその印加電圧を前記第２ゲートドライバの動作用電圧として保持する第２コンデンサを含み、
   前記制御部は、前記電力変換器の起動に際し、所定時間にわたり前記電力変換器を低出力動作させ、その後、前記高調波抑制制御を実行する、
   高調波抑制装置。
2. 前記交流系統は、３相交流電源および第１系統ライン，第２系統ライン，第３系統ラインを含み、
   前記電力変換器は、複数の単位変換器を直列接続してなり一端が前記第１系統ラインに接続される第１クラスタ、複数の単位変換器を直列接続してなり一端が前記第２系統ラインに接続される第２クラスタ、複数の単位変換器を直列接続してなり一端が前記第３系統ラインに接続される第３クラスタを含むマルチレベル変換器であり、
   前記各単位変換器は、上側スイッチ素子と下側スイッチ素子を直列接続しその両スイッチ素子の相互接続点が出力端となる複数の直列回路を互いに並列接続して構成されるスイッチング回路、このスイッチング回路の各直列回路に並列接続された１つの直流コンデンサ、前記直列回路ごとに設けられ前記直流コンデンサの電圧により動作し前記制御部の指令に応じて前記上側スイッチ素子および前記下側スイッチ素子を駆動する複数の駆動回路を含む、
   請求項１に記載の高調波抑制装置。
3. 前記所定時間は、前記第１コンデンサの電圧が所定値以上に上昇するまでの時間と同じまたはそれより長い、
   請求項１または請求項２に記載の高調波抑制装置。
4. 前記所定時間は、前記交流系統の電圧の一周期以上である、
   請求項１または請求項２に記載の高調波抑制装置。
5. 前記制御部によって実行される前記電力変換器の低出力動作は、負荷電流におけるｄ軸負荷電流の高調波成分を実質的に０とした出力である、
   請求項１に記載の高調波抑制装置。
6. 前記制御部によって実行される前記電力変換器の低出力動作は、前記直流コンデンサの電圧を所定値に保つための電圧調整用電流指令値のみに基づく出力である、
   請求項１に記載の高調波抑制装置。
7. 前記負荷は、空気調和機であり、前記交流系統の電圧を全波整流する全波整流回路、この全波整流回路の出力端に直流リアクトルを介して接続された直流コンデンサ、およびこの直流コンデンサの電圧を所定周波数の交流電圧に変換するインバータ、このインバータの出力により動作する圧縮機モータを含む、
   請求項１または請求項２に記載の高調波抑制装置。

Images