JP2024037677A - 発光素子およびそれを含む表示装置 - Google Patents

発光素子およびそれを含む表示装置 Download PDF

Info

Publication number
JP2024037677A
JP2024037677A JP2023106752A JP2023106752A JP2024037677A JP 2024037677 A JP2024037677 A JP 2024037677A JP 2023106752 A JP2023106752 A JP 2023106752A JP 2023106752 A JP2023106752 A JP 2023106752A JP 2024037677 A JP2024037677 A JP 2024037677A
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
insulating film
reflective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023106752A
Other languages
English (en)
Inventor
ジヒュン ハム
ムンジュン アン
ジンソク パク
ヒクン リ
ソンチャン チョ
サンウク ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2024037677A publication Critical patent/JP2024037677A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

【課題】光効率を向上させることができる発光素子を提供すること【解決手段】発光素子およびそれを含む表示装置が提供される。発光素子は、第１半導体層、前記第１半導体層上に配置された発光層、前記発光層上に配置された第２半導体層、前記第２半導体層上に配置された素子電極層、前記素子電極層上に配置された反射電極層、前記発光層、前記第２半導体層および前記素子電極層の側面を囲む絶縁膜、および前記絶縁膜の側面を囲む反射層を含み、前記素子電極層の側面と前記反射電極層の側面は相互整列して一致する。【選択図】図８

Description

本発明は発光素子およびそれを含む表示装置に関する。
表示装置はマルチメディアの発達に伴いその重要性が増大している。それに応えて有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ Ｄｉｓｐｌａｙ，ＯＬＥＤ ｄｉｓｐｌａｙ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）などのような多様な種類の表示装置が使用されている。
表示装置の画像を表示する装置として有機発光表示パネルや液晶表示パネルのような表示パネルを含む。そのうち、発光表示パネルとして、発光素子を含み得るが、例えば発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＬＥＤ）の場合、有機物を発光物質として用いる有機発光ダイオード（ＯＬＥＤ）、無機物を発光物質として用いる無機発光ダイオードなどがある。
本発明が解決しようとする課題は、光効率を向上させることができる発光素子を提供することにある。
本発明が解決しようとする他の課題は、出光効率を向上させることができる発光素子を含む表示装置を提供することにある。
本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるものである。
前記課題を解決するための一実施形態による発光素子は、第１半導体層、前記第１半導体層上に配置された発光層、前記発光層上に配置された第２半導体層、前記第２半導体層上に配置された素子電極層、前記素子電極層上に配置された反射電極層、前記発光層、前記第２半導体層および前記素子電極層の側面を囲む絶縁膜、および前記絶縁膜の側面を囲む反射層を含み、前記素子電極層の側面と前記反射電極層の側面は相互整列して一致し得る。
前記素子電極層の上面は前記絶縁膜の上面および前記反射層の上面と相互整列して一致し得る。
前記絶縁膜は前記反射電極層の側面をさらに囲み、前記反射電極層の上面は前記絶縁膜の上面および前記反射層の上面と相互整列して一致し得る。
前記絶縁膜は前記第１半導体層の側面をさらに囲み、前記第１半導体層の下面は前記絶縁膜の下面および前記反射層の下面と相互整列して一致し得る。
前記絶縁膜は多重膜からなり得る。
前記反射層は屈折率が互いに異なる絶縁物質を含む第１層と第２層を含み、前記第１層と前記第２層が交互に配置され得る。
前記反射層は金属を含む単一層または多重膜からなり得る。
また、一実施形態による発光素子は、第１半導体層、前記第１半導体層上に配置された発光層、前記発光層上に配置された第２半導体層、前記第２半導体層上に配置された素子電極層、および前記第１半導体層、前記発光層、前記第２半導体層および前記素子電極層の側面を囲む絶縁膜を含み、前記第１半導体層は前記第１半導体層の厚さ方向で前記絶縁膜によって囲まれる第１部分、および前記第１部分を除いた残りの第２部分を含み、前記第１部分の幅は前記第２部分の幅より小さくてもよい。
前記発光層、前記第２半導体層および前記素子電極層それぞれの幅は前記第１半導体層の前記第２部分の幅より小さくてもよい。
前記絶縁膜の側面は前記第１半導体層の前記第２部分の側面と相互整列して一致し得る。
前記絶縁膜の側面を囲む反射層をさらに含み、前記反射層の側面は前記第１半導体層の前記第２部分の側面と相互整列して一致し得る。
前記反射層の側面および前記第１半導体層の前記第２部分の側面を囲む金属層をさらに含み得る。
前記第１半導体層の前記第２部分の側面を囲む金属層をさらに含み得る。
前記金属層は前記絶縁膜の側面をさらに囲み得る。
前記絶縁膜は前記素子電極層の上面の一部を覆い得る。
前記絶縁膜の側面を囲む反射層をさらに含み、前記反射層は前記素子電極層の上面と厚さ方向で重なり得る。
前記第１半導体層の前記第２部分の側面を囲む金属層をさらに含み、前記金属層は前記絶縁膜の側面と非接触し得る。
前記絶縁膜の側面を囲む反射層をさらに含み、前記反射層の側面は前記第１半導体層の前記第２部分の側面と相互整列して一致し得る。
前記絶縁膜および前記素子電極層上に配置された金属層をさらに含み、前記金属層は前記絶縁膜の外側面上で前記発光層の側面を囲むように配置され得る。
前記絶縁膜と前記金属層の間に配置される反射層をさらに含み、前記反射層は前記絶縁膜の側面を囲み、前記金属層は前記反射層の外側面上で前記発光層の側面を囲むように配置され得る。
前記絶縁膜の側面および前記第１半導体層の第２部分の側面を囲む反射層をさらに含み、前記反射層は分散ブラッグ反射鏡であり得る。
また、一実施形態による表示装置は、基板、前記基板上に配置された画素電極、前記画素電極上に配置された発光素子、前記画素電極上に配置され、前記発光素子の間に配置された有機層、および前記有機層および前記発光素子上に配置された共通電極を含み、前記発光素子それぞれは、第１半導体層、前記第１半導体層上に配置された発光層、前記発光層上に配置された第２半導体層、前記第２半導体層上に配置された素子電極層、前記素子電極層上に配置された反射電極層、前記発光層、前記第２半導体層および前記素子電極層の側面を囲む第１絶縁膜、および前記第１絶縁膜の側面を囲む反射層を含み、前記素子電極層の側面と前記反射電極層の側面は相互整列して一致し得る。
前記発光素子は前記反射電極層上に配置された連結電極をさらに含み、前記連結電極は前記画素電極と連結され、前記第１半導体層は前記共通電極と連結され得る。
前記反射層の外面を囲む第２絶縁膜をさらに含み、前記反射層は金属を含む金属層であり得る。
前記第２絶縁膜は前記画素電極および前記連結電極と直接接触し得る。
前記反射層と前記共通電極の間に配置される第３絶縁膜をさらに含み、前記第３絶縁膜は前記反射層と直接接触して前記反射層を覆い得る。
前記第２絶縁膜は前記画素電極と直接接触して、前記連結電極と前記第２絶縁膜の間に空隙が配置され得る。
前記有機層は前記画素電極上に配置された第１有機層および前記第１有機層上に配置された第２有機層を含み、前記反射層は前記第１有機層上に配置され、前記第１絶縁膜の外側面上で前記発光層の側面を囲むように配置され得る。
前記共通電極は前記絶縁膜の側面を囲み、前記絶縁膜の側面に直接接触し得る。
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
一実施形態による発光素子およびそれを含む表示装置は発光素子の発光層を囲む多重膜の絶縁膜を配置することによって、発光素子の量子効率および瞬間残像を改善することができる。
また、発光素子の絶縁膜を囲む反射層を配置することによって、発光素子の発光層から放出された光を反射して発光素子の出光効率を向上させることができる。
実施形態による効果は、以上で例示した内容によって制限されず、より多様な効果が本明細書内に含まれている。
一実施形態による表示装置の平面図である。 一実施形態による表示装置の表示基板の回路の概略的な配置図である。 一実施形態による表示装置の一画素の等価回路図である。 他の実施形態による表示装置の一画素の等価回路図である。 また他の実施形態による表示装置の一画素の等価回路図である。 一実施形態による表示装置を概略的に示す断面図である。 一実施形態による表示装置の発光領域の一例を示す平面図である。 一実施形態による発光素子を示す概略図である。 発光素子ＬＥの駆動時間に応じた輝度変化率を測定した結果を示す。 図８のＡ領域を拡大した図である。 反射層の交互する層の個数に応じた各波長帯域での光の反射率を示すグラフである。 反射層の交互する層の個数に応じた４６０ｎｍ波長帯域での光の反射率を示すグラフである。 図６の発光素子を示す拡大図である。 他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 発光素子の第１半導体層を示す平面図である。 他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 また他の実施形態による発光素子を示す図である。 他の実施形態による表示装置の一部を示す断面図である。 他の実施形態による表示装置の一部を示す断面図である。 他の実施形態による表示装置の一部を示す断面図である。 他の実施形態による表示装置の一部を示す断面図である。 また他の実施形態による表示装置の一部を示す断面図である。 また他の実施形態による表示装置の一部を示す断面図である。 一実施形態による表示装置の製造方法を示す流れ図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。 一実施形態による表示装置の製造方法を説明するための図である。
本発明の利点および特徴、並びにこれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すると明確になる。しかし、本発明は、以下で開示する実施形態に限定されるものではなく互いに異なる多様な形態で実現することができ、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。
素子（Ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（Ｏｎ）」で称される場合は他の素子のすぐ上または中間に他の層または他の素子が介在する場合をすべて含む。これと同様に、「下（Ｂｅｌｏｗ）」、「左（Ｌｅｆｔ）」および「右（Ｒｉｇｈｔ）」と称される場合は他の素子とすぐ隣に介在された場合または中間に他の層または他の素材を介在する場合をすべて含む。明細書全体にわたって同一参照符号は同一構成要素を指すものとする。
第１、第２などが多様な構成要素を叙述するために使われるが、これらの構成要素はこれらの用語によって制限されないのはもちろんである。これらの用語は単に一つの構成要素を他の構成要素と区別するために使用する。したがって、以下で言及される第１構成要素は本発明の技術的思想内で第２構成要素であり得るのはもちろんである。
以下、添付する図面を参照して実施形態について説明する。
図１は一実施形態による表示装置の平面図である。
図１を参照すると、一実施形態による表示装置１０はスマートフォン、携帯電話機、タブレットＰＣ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、テレビ、ゲーム機、腕時計型電子機器、ヘッドマウントディスプレイ、パーソナルコンピュータのモニター、ノートブックコンピュータ、自動車ナビゲーション、自動車計器板、デジタルカメラ、カムコーダ、外部広告板、電光板、医療装置、検査装置、冷蔵庫と洗濯機などのような多様な家電製品、またはモノのインターネット装置に適用することができる。本明細書では表示装置の例としてテレビを説明して、ＴＶはＨＤ、ＵＨＤ、４Ｋ、８Ｋなどの高解像度乃至超高解像度を有することができる。
また、一実施形態による表示装置１０は表示方式によって多様に分類することができる。例えば、表示装置の分類は、有機発光表示装置（ＯＬＥＤ ｄｉｓｐｌａｙ）、無機発光表示装置（ｉｎｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ，Ｉｎｏｒｇａｎｉｃ ＬＥＤ ｄｉｓｐｌａｙ）、量子ドット発光表示装置（Ｑｕａｎｔｕｍ ｄｏｔ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ，ＱＥＤ）、マイクロＬＥＤ表示装置（ｍｉｃｒｏ－ＬＥＤ ｄｉｓｐｌａｙ）、ナノＬＥＤ表示装置（ｎａｎｏ－ＬＥＤ ｄｉｓｐｌａｙ）、プラズマ表示装置（Ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ，ＰＤＰ）、電界放出表示装置（Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ，ＦＥＤ）、陰極線管表示装置（Ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ ｄｉｓｐｌａｙ，ＣＲＴ ｄｉｓｐｌａｙ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）、電気泳動表示装置（Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ ｄｉｓｐｌａｙ，ＥＰＤ）などを含むことができる。以下では表示装置として有機発光表示装置を例にして説明し、特に区分を要しない限り実施形態に適用された有機発光表示装置を単に表示装置と略称する。しかし、実施形態が有機発光表示装置に制限されるものではなく、技術的思想を共有する範囲内で前記列挙したまたは本技術分野に知られている他の表示装置が適用されることもできる。
また、下記図面で第１方向ＤＲ１は表示装置１０の横方向を示し、第２方向ＤＲ２は表示装置１０の縦方向を示し、第３方向ＤＲ３は表示装置１０の厚さ方向を示す。この場合、「左」、「右」、「上」、「下」は表示装置１０を平面から見たときの方向を示す。例えば、「右側」は第１方向ＤＲ１の一側、「左側」は第１方向ＤＲ１の他側、「上側」は第２方向ＤＲ２の一側、「下側」は第２方向ＤＲ２の他側を示す。また、「上部」は第３方向ＤＲ３の一側を示し、「下部」は第３方向ＤＲ３の他側を示す。
一実施形態による表示装置１０は平面図上の正方形形状を有することができ、例えば、正方形形状を有することができる。また、表示装置１０がテレビである場合、長辺が横方向に位置する長方形形状を有してもよい。しかし、これに限定されるものではなく、長辺が縦方向に位置し得、回転可能なように設けられて長辺が横または縦方向に可変的に位置してもよい。また、表示装置１０は円形または楕円形形状を有してもよい。
表示装置１０は表示領域ＤＰＡと非表示領域ＮＤＡを含むことができる。表示領域ＤＰＡは映像の表示が行われる活性領域であり得る。表示領域ＤＰＡは表示装置１０の全般的な形状と類似するように平面図上の正方形形状を有することができるが、これに限定されない。
表示領域ＤＰＡは複数の画素ＰＸを含むことができる。複数の画素ＰＸは行列方向に配列される。各画素ＰＸの形状は平面図上の長方形または正方形であり得るが、これに限定されるものではなく各辺が表示装置１０の一辺方向に対して傾いた菱形形状であってもよい。複数の画素ＰＸはいくつの色画素ＰＸを含むことができる。例えば複数の画素ＰＸは、これに制限されるものではないが、赤色の第１色画素ＰＸ、緑色の第２色画素ＰＸおよび青色の第３色画素ＰＸを含むことができる。各色画素ＰＸはストライプ型またはペンタイル（ＰｅｎＴｉｌｅＴＭ）型で交互に配列されてもよい。
表示領域ＤＰＡの周辺には非表示領域ＮＤＡが配置される。非表示領域ＮＤＡは表示領域ＤＰＡを全部または部分的に囲むことができる。表示領域ＤＰＡは正方形形状であり、非表示領域ＮＤＡは表示領域ＤＰＡの４辺に隣接するように配置されてもよい。非表示領域ＮＤＡは表示装置１０のベゼルを構成することができる。
非表示領域ＮＤＡには表示領域ＤＰＡを駆動する駆動回路や駆動素子が配置される。一実施形態で、表示装置１０の第１辺（図１の下辺）に隣接して配置された非表示領域ＮＤＡには表示装置１０の表示基板上にパッド部が設けられ、前記パッド部のパッド電極上に外部装置ＥＸＤが実装することができる。前記外部装置ＥＸＤの例としては連結フィルム、プリント回路基板、駆動チップ（ＤＩＣ）、コネクタ、配線連結フィルムなどが挙げられる。表示装置１０の第２辺（図１で左辺）に隣接して配置された非表示領域ＮＤＡには表示装置１０の表示基板上に直接形成されたスキャン駆動部ＳＤＲなどが配置されてもよい。
図２は一実施形態による表示装置の表示基板の回路の概略的な配置図である。
図２を参照すると、基板上に複数の配線が配置される。複数の配線はスキャンラインＳＣＬ、センシング信号ラインＳＳＬ、データラインＤＴＬ、基準電圧ラインＲＶＬ、第１電源ラインＥＬＶＤＬなどを含むことができる。
スキャンラインＳＣＬとセンシング信号ラインＳＳＬは第１方向ＤＲ１に延び得る。スキャンラインＳＣＬとセンシング信号ラインＳＳＬはスキャン駆動部ＳＤＲに連結され得る。スキャン駆動部ＳＤＲは駆動回路を含み得る。スキャン駆動部ＳＤＲは表示基板上の非表示領域ＮＤＡの一側に配置され得るが、これに限定されず、非表示領域ＮＤＡの両側すべてに配置されることもできる。スキャン駆動部ＳＤＲは信号連結配線ＣＷＬと連結され、信号連結配線ＣＷＬの少なくとも一端部は第１非表示領域ＮＤＡおよび／または第２非表示領域ＮＤＡ上でパッドＷＰＤ＿ＣＷを形成して外部装置（図１の「ＥＸＤ」）と連結されてもよい。
データラインＤＴＬと基準電圧ラインＲＶＬは第１方向ＤＲ１と交差する第２方向ＤＲ２に延び得る。第１電源ラインＥＬＶＤＬは第２方向ＤＲ２に延びる部分を含むことができる。第１電源ラインＥＬＶＤＬは第１方向ＤＲ１に延びる部分をさらに含むことができる。第１電源ラインＥＬＶＤＬはメッシュ構造を有することができるが、これに制限されるものではない。
データラインＤＴＬ、基準電圧ラインＲＶＬと第１電源ラインＥＬＶＤＬの少なくとも一端部には配線パッドＷＰＤが配置される。各配線パッドＷＰＤは非表示領域ＮＤＡのパッド部ＰＤＡに配置されてもよい。一実施形態で、データラインＤＴＬの配線パッド（ＷＰＤ＿ＤＴ、以下、「データパッド」と称する）、基準電圧ラインＲＶＬの配線パッド（ＷＰＤ＿ＲＶ、以下、「基準電圧パッド」）と第１電源ラインＥＬＶＤＬの配線パッド（ＷＰＤ＿ＥＬＶＤ、以下、「第１電源パッド」と称する）は非表示領域ＮＤＡのパッド部ＰＤＡに配置されてもよい。他の例として、データパッドＷＰＤ＿ＤＴ、基準電圧パッドＷＰＤ＿ＲＶと第１電源パッドＷＰＤ＿ＥＬＶＤが他の非表示領域ＮＤＡに配置されることもできる。配線パッドＷＰＤ上には前述したように外部装置（図１の「ＥＸＤ」）が実装することができる。外部装置ＥＸＤは異方性導電フィルム、超音波接合などにより配線パッドＷＰＤ上に実装することができる。
表示基板上の各画素ＰＸは画素駆動回路を含む。上述した配線は各画素ＰＸまたはその周囲を通りながら各画素駆動回路に駆動信号を印加することができる。画素駆動回路はトランジスタとキャパシタを含むことができる。各画素駆動回路のトランジスタとキャパシタの個数は多様に変形することができる。以下では、画素駆動回路が３個のトランジスタと１個のキャパシタを含む３Ｔ１Ｃ構造を例として画素駆動回路について説明するが、これに制限されず、２Ｔ１Ｃ構造、７Ｔ１Ｃ構造、６Ｔ１Ｃ構造など他の多様な変形画素ＰＸ構造を適用してもよい。
図３は一実施形態による表示装置の一画素の等価回路図である。
図３を参照すると、一実施形態による表示装置の各画素ＰＸは発光素子ＬＥ以外に、３個のトランジスタＤＴＲ，ＳＴＲ１，ＳＴＲ２と１個のストレージ用キャパシタＣＳＴを含む。
発光素子ＬＥは駆動トランジスタＤＴＲを介して供給される電流に応じて発光する。発光素子ＬＥは無機発光ダイオード（ｉｎｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）、マイクロ発光ダイオード、ナノ発光ダイオードなどとして実現することができる。
発光素子ＬＥの第１電極（すなわち、アノード電極）は駆動トランジスタＤＴＲのソース電極に連結され、第２電極（すなわち、カソード電極）は第１電源ラインＥＬＶＤＬの高電位電圧（第１電源電圧）より低い低電位電圧（第２電源電圧）が供給される第２電源ラインＥＬＶＳＬに連結されてもよい。
駆動トランジスタＤＴＲはゲート電極とソース電極の電圧差によって第１電源電圧が供給される第１電源ラインＥＬＶＤＬから発光素子ＬＥに流れる電流を調整する。駆動トランジスタＤＴＲのゲート電極は第１トランジスタＳＴＲ１の第１電極に連結され、ソース電極は発光素子ＬＥの第１電極に連結され、ドレイン電極は第１電源電圧が印加される第１電源ラインＥＬＶＤＬに連結されてもよい。
第１トランジスタＳＴＲ１はスキャンラインＳＣＬのスキャン信号に応じてターン－オンされてデータラインＤＴＬを駆動トランジスタＤＴＲのゲート電極に連結させる。第１トランジスタＳＴＲ１のゲート電極はスキャンラインＳＣＬに連結され、第１電極は駆動トランジスタＤＴＲのゲート電極に連結され、第２電極はデータラインＤＴＬに連結されてもよい。
第２トランジスタＳＴＲ２はセンシング信号ラインＳＳＬのセンシング信号に応じてターン－オンされて初期化電圧ラインＶＩＬを駆動トランジスタＤＴＲのソース電極に連結させる。第２トランジスタＳＴ２のゲート電極はセンシング信号ラインＳＳＬに連結され、第１電極は初期化電圧ラインＶＩＬに連結され、第２電極は駆動トランジスタＤＴＲのソース電極に連結されてもよい。
一実施形態で、第１および第２トランジスタＳＴＲ１，ＳＴＲ２それぞれの第１電極はソース電極であり、第２電極はドレイン電極であり得るが、これに限定されず、その反対の場合であってもよい。
キャパシタＣＳＴは駆動トランジスタＤＴＲのゲート電極とソース電極の間に形成される。ストレージキャパシタＣＳＴは駆動トランジスタＤＴＲのゲート電圧とソース電圧の差電圧を保存する。
駆動トランジスタＤＴＲと第１および第２トランジスタＳＴＲ１，ＳＴＲ２は薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）で形成されてもよい。また、図３では駆動トランジスタＤＴＲと第１および第２スイッチングトランジスタＳＴＲ１，ＳＴＲ２がＮ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを中心に説明したが、これに限定されるものではない。すなわち、駆動トランジスタＤＴＲと第１および第２スイッチングトランジスタＳＴＲ１，ＳＴＲ２がＰ型ＭＯＳＦＥＴであるか、一部はＮ型ＭＯＳＦＥＴであり、他の一部はＰ型ＭＯＳＦＥＴであってもよい。
図４は他の実施形態による表示装置の一画素の等価回路図である。
図４を参照すると、発光素子ＬＥの第１電極は第４トランジスタＳＴＲ４の第１電極と第６トランジスタＳＴＲ６の第２電極に接続され、第２電極は第２電源ラインＥＬＶＳＬに接続されてもよい。発光素子ＬＥの第１電極と第２電極の間には寄生容量Ｃｅｌが形成されてもよい。
各画素ＰＸは駆動トランジスタＤＴＲ、スイッチ素子、およびキャパシタＣＳＴを含む。スイッチ素子は第１乃至第６トランジスタＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４，ＳＴＲ５，ＳＴＲ６を含む。
駆動トランジスタＤＴＲはゲート電極、第１電極、および第２電極を含む。駆動トランジスタＤＴＲはゲート電極に印加されるデータ電圧に応じて第１電極と第２電極の間に流れるドレイン－ソース間電流（Ｉｄｓ、以下「駆動電流」と称する）を制御する。
キャパシタＣＳＴは駆動トランジスタＤＴＲの第２電極と第２電源ラインＥＬＶＳＬの間に形成される。キャパシタＣＳＴの一電極は駆動トランジスタＤＴＲの第２電極に接続され、他電極は第２電源ラインＥＬＶＳＬに接続されてもよい。
第１乃至第６トランジスタＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４，ＳＴＲ５，ＳＴＲ６、および駆動トランジスタＤＴＲそれぞれの第１電極がソース電極である場合、第２電極はドレイン電極であり得る。または第１乃至第６トランジスタＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４，ＳＴＲ５，ＳＴＲ６、および駆動トランジスタＤＴＲそれぞれの第１電極がドレイン電極である場合、第２電極はソース電極であり得る。
第１乃至第６トランジスタＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４，ＳＴＲ５，ＳＴＲ６、および駆動トランジスタＤＴＲそれぞれのアクティブ層はポリシリコン（Ｐｏｌｙ Ｓｉｌｉｃｏｎ）、アモルファスシリコン、および酸化物半導体のうちいずれか一つで形成されることもできる。第１乃至第６トランジスタＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４，ＳＴＲ５，ＳＴＲ６、および駆動トランジスタＤＴＲそれぞれの半導体層がポリシリコンで形成される場合、それを形成するための工程は低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ：ＬＴＰＳ）工程であり得る。
また、図４では第１乃至第６トランジスタＳＴＲ１，ＳＴＲ２，ＳＴＲ３，ＳＴＲ４，ＳＴＲ５，ＳＴＲ６、および駆動トランジスタＤＴＲがＰ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で形成された場合を中心に説明したが、これに限定されず、Ｎ型ＭＯＳＦＥＴで形成されることもできる。
さらに、第１電源配線ＥＬＶＤＬの第１電源電圧、第２電源ラインＥＬＶＳＬの第２電源電圧、および第３電源ラインＶＩＬの第３電源電圧は駆動トランジスタＤＴＲの特性、発光素子ＬＥの特性などを考慮して設定されてもよい。
図５はまた他の実施形態による表示装置の一画素の等価回路図である。
図５の実施形態は駆動トランジスタＤＴＲ、第２トランジスタＳＴＲ２、第４トランジスタＳＴＲ４、第５トランジスタＳＴＲ５、および第６トランジスタＳＴＲ６がＰ型ＭＯＳＦＥＴで形成され、第１トランジスタＳＴＲ１と第３トランジスタＳＴＲ３がＮ型ＭＯＳＦＥＴで形成される点で図４の実施形態と差異がある。
図５を参照すると、Ｐ型ＭＯＳＦＥＴで形成される駆動トランジスタＤＴＲ、第２トランジスタＳＴＲ２、第４トランジスタＳＴＲ４、第５トランジスタＳＴＲ５、および第６トランジスタＳＴＲ６それぞれのアクティブ層はポリシリコンで形成され、Ｎ型ＭＯＳＦＥＴで形成される第１トランジスタＳＴＲ１と第３トランジスタＳＴＲ３それぞれのアクティブ層は酸化物半導体で形成されてもよい。
図５では第２トランジスタＳＴＲ２のゲート電極と第４トランジスタＳＴＲ４のゲート電極が書込スキャン配線ＧＷＬに連結され、第１トランジスタＳＴＲ１のゲート電極が制御スキャン配線ＧＣＬに連結される点で図４の実施形態と差異がある。また、図５では第１トランジスタＳＴＲ１と第３トランジスタＳＴＲ３がＮ型ＭＯＳＦＥＴで形成されるので、制御スキャン配線ＧＣＬと初期化スキャン配線ＧＩＬにはゲートハイ電圧のスキャン信号が印加されてもよい。これに比べて、第２トランジスタＳＴＲ２、第４トランジスタＳＴＲ４、第５トランジスタＳＴＲ５、および第６トランジスタＳＴＲ６がＰ型ＭＯＳＦＥＴで形成されるので、書込スキャン配線ＧＷＬと発光配線ＥＬにはゲートロー電圧のスキャン信号が印加されてもよい。
一方、本明細書の実施形態による画素の等価回路図は図３乃至図５に示されたところに限定されないことに注意しなければならない。本明細書の実施形態による画素の等価回路図は図３乃至図５に示す実施形態の他に当業者が採用可能な公知された他の回路構造で形成されてもよい。
図６は一実施形態による表示装置を概略的に示す断面図である。図７は一実施形態による表示装置の発光領域の一例を示す平面図である。図８は一実施形態による発光素子を示す概略図である。図９は発光素子ＬＥの駆動時間に応じた輝度変化率を測定した結果を示す。図１０は図８のＡ領域を拡大した図である。図１１は反射層の交互する層の個数に応じた各波長帯域での光の反射率を示すグラフである。図１２は反射層の交互する層の個数に応じた４６０ｎｍ波長帯域での光の反射率を示すグラフである。図１３は図６の発光素子を示す拡大図である。
図６を参照すると、表示装置１０は表示基板１００および表示基板１００上に配置された波長制御部２００およびカラーフィルタ層ＣＦＬを含むことができる。
表示基板１００は基板１１０および基板１１０上に配置された発光素子部ＬＥＰを含むことができる。基板１１０は絶縁基板であり得る。基板１１０は透明な物質を含むことができる。例えば、基板１１０はガラス、石英などのような透明な絶縁物質を含むことができる。基板１１０はリジッド（ｒｉｇｉｄ）基板であり得る。しかし、基板１１０はこれに限定されず、ポリイミドなどのようなプラスチックを含むこともでき、反ったり、ベンディングされたり、フォールディングされたり、ローリングされるフレキシブルな（ｆｌｅｘｉｂｌｅ）特性を有してもよい。基板１１０には複数の発光領域ＥＡ１，ＥＡ２，ＥＡ３および非発光領域ＮＥＡが定義されてもよい。
基板１１０上にスイッチング素子Ｔ１，Ｔ２，Ｔ３が位置することができる。一実施形態で、基板１１０の第１発光領域ＥＡ１に第１スイッチング素子Ｔ１が位置し、第２発光領域ＥＡ２に第２スイッチング素子Ｔ２が位置し、第３発光領域ＥＡ３に第３スイッチング素子Ｔ３が位置することができる。しかし、これに限定されるものではなく、他の実施形態で第１スイッチング素子Ｔ１、第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３の少なくともいずれか一つは非発光領域ＮＥＡに位置してもよい。
一実施形態で第１スイッチング素子Ｔ１、第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３はそれぞれ非晶質シリコン、ポリシリコンまたは酸化物半導体を含む薄膜トランジスタであり得る。その他に図面に示していないが、基板１１０上には各スイッチング素子に信号を伝達する複数の信号線（例えば、ゲートライン、データライン、電源ラインなど）がさらに位置することができる。
各スイッチング素子Ｔ１，Ｔ２，Ｔ３は半導体層６５、ゲート電極７５、ソース電極８５ａおよびドレイン電極８５ｂを含むことができる。具体的には、基板１１０上にバッファ層６０が配置されてもよい。バッファ層６０は基板１１０の前面を覆うように配置されてもよい。バッファ層６０はシリコン窒化物、シリコン酸化物、またはシリコン酸窒化物などを含み、これらの単一層または二重層からなる。
バッファ層６０上に半導体層６５が配置される。半導体層６５は各スイッチング素子Ｔ１，Ｔ２，Ｔ３のチャネルをなす。半導体層６５は非晶質シリコン、多結晶シリコン、または酸化物半導体を含むことができる。一例として、酸化物半導体は例えばインジウム、亜鉛、ガリウム、スズ、チタン、アルミニウム、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）などを含有する二成分系化合物（ＡＢｘ）、三成分系化合物（ＡＢｘＣｙ）、四成分系化合物（ＡＢｘＣｙＤｚ）を含むことができる。一実施形態で、半導体層６５はＩＧＺＯ（Ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）を含むことができる。
半導体層６５上にゲート絶縁層７０が配置される。ゲート絶縁層７０はシリコン化合物、金属酸化物などを含むことができる。例えば、ゲート絶縁層７０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物などを含むことができる。一実施形態で、ゲート絶縁層７０はシリコン酸化物を含んでなる。
ゲート絶縁層７０上にゲート電極７５が配置される。ゲート電極７５は半導体層６５と重なって配置されてもよい。ゲート電極７５は導電物質を含むことができる。ゲート電極７５はＩＴＯ、ＩＺＯ、ＩＴＺＯ、Ｉｎ２Ｏ３のような金属酸化物または銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、カルシウム（Ｃａ）、クロム（Ｃｒ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）のような金属を含むことができる。例えば、ゲート電極７５はチタンの下層上に銅の上層が積層されたＣｕ／Ｔｉ二重層からなることもできるが、これに制限されない。
ゲート電極７５上に第１層間絶縁層８０と第２層間絶縁層８２が配置される。第１層間絶縁層８０はゲート電極７５上に直接配置され、第２層間絶縁層８２は第１層間絶縁層８０上に直接配置されてもよい。第１層間絶縁層８０および第２層間絶縁層８２はそれぞれシリコン酸化物、シリコン窒化物、シリコン酸窒化物、ハフニウム酸化物、アルミニウム酸化物、チタン酸化物、タンタル酸化物、亜鉛酸化物などの無機絶縁物質を含むことができる。ただし、これに制限されず、第２層間絶縁層８２は下部の段差を平坦化できる有機絶縁物質を含んでもよい。
第２層間絶縁層８２上にソース電極８５ａおよびドレイン電極８５ｂが配置される。ソース電極８５ａおよびドレイン電極８５ｂは第１層間絶縁層８０、第２層間絶縁層８２およびゲート絶縁層７０を貫通するコンタクトホールを介して半導体層６５にそれぞれコンタクトすることができる。ソース電極８５ａおよびドレイン電極８５ｂはＩＴＯ、ＩＺＯ、ＩＴＺＯ、Ｉｎ２Ｏ３のような金属酸化物または銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、カルシウム（Ｃａ）、クロム（Ｃｒ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）のような金属を含むことができる。例えば、ソース電極８５ａおよびドレイン電極８５ｂはチタンの下層上に銅の上層が積層されたＣｕ／Ｔｉ二重層からなることもできるが、これに制限されない。
第１スイッチング素子Ｔ１、第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３上に第１平坦化層１２０が配置される。第１平坦化層１２０は有機物を含むことができる。例えば、第１平坦化層１２０はアクリル系樹脂、エポキシ系樹脂、イミド系樹脂、エステル系樹脂などを含むことができる。一実施形態で第１平坦化層１２０はポジティブ感光性材料またはネガティブ感光性材料を含むことができる。
第１平坦化層１２０上に画素連結電極１２５が配置される。画素連結電極１２５は第１スイッチング素子Ｔ１、第２スイッチング素子Ｔ２および第３スイッチング素子Ｔ３それぞれに対応して配置され、これらと電気的に接続されてもよい。画素連結電極１２５は後述する画素電極ＰＥ１，ＰＥ２，ＰＥ３を上述したスイッチング素子Ｔ１，Ｔ２，Ｔ３に連結させることができる。画素連結電極１２５は第１平坦化層１２０を貫通するコンタクトホールを介してスイッチング素子Ｔ１，Ｔ２，Ｔ３にコンタクトすることができる。
第１平坦化層１２０および画素連結電極１２５上に第２平坦化層１３０が配置される。第２平坦化層１３０は下部の段差を平坦化して、上述した第１平坦化層１２０と同じ物質を含むことができる。
第２平坦化層１３０上に発光素子部ＬＥＰが配置される。発光素子部ＬＥＰは複数の画素電極ＰＥ１，ＰＥ２，ＰＥ３、複数の発光素子ＬＥ、および共通電極ＣＥを含むことができる。また、発光素子部ＬＥＰは各発光領域ＥＡ１，ＥＡ２，ＥＡ３を画する画素定義膜ＰＤＬと有機層１４０をさらに含むことができる。
複数の画素電極ＰＥ１，ＰＥ２，ＰＥ３は第１画素電極ＰＥ１、第２画素電極ＰＥ２および第３画素電極ＰＥ３を含むことができる。第１画素電極ＰＥ１、第２画素電極ＰＥ２および第３画素電極ＰＥ３は発光素子ＬＥの第１電極として作用することができ、アノード電極またはカソード電極であり得る。第１画素電極ＰＥ１は第１発光領域ＥＡ１に位置することができ、第２画素電極ＰＥ２は第２発光領域ＥＡ２に位置することができ、第３画素電極ＰＥ３は第３発光領域ＥＡ３に位置することができる。例示的な実施形態で第１画素電極ＰＥ１は第１発光領域ＥＡ１と完全に重なり、第２画素電極ＰＥ２は第２発光領域ＥＡ２と完全に重なり、第３画素電極ＰＥ３は第３発光領域ＥＡ３と完全に重なることができる。
各画素電極ＰＥ１，ＰＥ２，ＰＥ３は第２平坦化層１３０を貫通するコンタクトホールを介して画素連結電極１２５に直接連結され、画素連結電極１２５を介して各スイッチング素子Ｔ１，Ｔ２，Ｔ３に電気的に接続されてもよい。第１画素電極ＰＥ１、第２画素電極ＰＥ２および第３画素電極ＰＥ３は金属を含むことができる。金属は例えば、銅（Ｃｕ）、チタン（Ｔｉ）、銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、鉛（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）またはこれらの混合物を含むことができる。また、第１画素電極ＰＥ１、第２画素電極ＰＥ２および第３画素電極ＰＥ３は金属層が２層以上積層された多層構造を有することができる。例えば、第１画素電極ＰＥ１、第２画素電極ＰＥ２および第３画素電極ＰＥ３はチタン層上に銅層が積層された２層構造であり得るが、これに限定されるものではない。
各第１画素電極ＰＥ１、第２画素電極ＰＥ２および第３画素電極ＰＥ３上に複数の発光素子ＬＥが配置されてもよい。
図６および図７に示すように、発光素子ＬＥは第１発光領域ＥＡ１、第２発光領域ＥＡ２、および第３発光領域ＥＡ３それぞれに配置されてもよい。発光素子ＬＥは第３方向ＤＲ３に長く延びる垂直発光ダイオード素子であり得る。すなわち、発光素子ＬＥの第３方向ＤＲ３の長さは水平方向の長さより長くてもよい。水平方向の長さは第１方向ＤＲ１の長さまたは第２方向ＤＲ２の長さを指す。より詳しい発光素子ＬＥの説明は後述する。
複数の画素電極ＰＥ１，ＰＥ２，ＰＥ３と画素定義膜ＰＤＬ上に有機層１４０が配置される。有機層１４０は後述する共通電極ＣＥが形成されるように下部の段差を平坦化させることができる。有機層１４０は複数の発光素子ＬＥの少なくとも一部が有機層１４０の上部に突出するように所定の高さで形成されてもよい。すなわち、第１画素電極ＰＥ１の上面を基準として有機層１４０の高さは発光素子ＬＥの高さより小さくてもよい。
有機層１４０は下部段差を平坦化させるように有機物を含むことができる。例えば、有機層１４０はアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ ｒｅｓｉｎ）またはベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）などを含むことができる。
有機層１４０および複数の発光素子ＬＥ上に共通電極ＣＥが配置される。具体的には、共通電極ＣＥは発光素子ＬＥが形成された基板１１０の一面に配置され、表示領域ＤＰＡに全体的に配置されてもよい。共通電極ＣＥは表示領域ＤＰＡで各発光領域ＥＡ１，ＥＡ２，ＥＡ３と重なって配置され、光が出射されるように薄い厚さからなる。
共通電極ＣＥは複数の発光素子ＬＥの上面および側面に直接配置されてもよい。例えば、共通電極ＣＥは発光素子ＬＥの上面である第２半導体層ＳＥＭ２と接触して、発光素子ＬＥの側面である反射層ＲＦＬに直接接触することができる。共通電極ＣＥは複数の発光素子ＬＥを覆って、複数の発光素子ＬＥを共通して連結して配置される共通層であり得る。
共通電極ＣＥは基板１１０に全体的に配置されて共通電圧が印加されるので低い抵抗を有する物質を含むことができる。また、共通電極ＣＥは光を透過させることが容易なように薄い厚さで形成されてもよい。例えば、共通電極ＣＥはアルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）のような低い抵抗を有する金属物質またはＩＴＯ、ＩＺＯ、ＩＴＺＯなどのような金属酸化物を含むことができる。共通電極ＣＥの厚さは概ね１ｎｍ～２０ｎｍであり得るが、これに制限されない。
上述した発光素子ＬＥは各画素電極ＰＥ１，ＰＥ２，ＰＥ３から画素電圧またはアノード電圧の供給を受け、共通電極ＣＥを介して共通電圧の供給を受ける。発光素子ＬＥは画素電圧と共通電圧の間の電圧差に応じて所定の輝度で光を発光することができる。一実施形態で画素電極ＰＥ１，ＰＥ２，ＰＥ３上に複数の発光素子ＬＥ、すなわち、無機発光ダイオードを配置することによって、外部の水分や酸素に脆弱な有機発光ダイオードの短所を排除させて寿命および信頼性を向上させることができる。
図７に示すように、発光素子ＬＥは各画素電極ＰＥ１，ＰＥ２，ＰＥ３上に配置される。発光素子ＬＥは一定の規則を有して規則的に配列されてもよい。例えば発光素子ＬＥは一定の間隔で互いに離隔して配置されてもよい。ただし、これに制限されず、発光素子ＬＥは不規則に配置されることもできる。
各発光素子ＬＥは大体各画素電極ＰＥ１，ＰＥ２，ＰＥ３上に配置される。ただし、これに制限されず、一部の発光素子ＬＥは各画素電極ＰＥ１，ＰＥ２，ＰＥ３の間に配置されるか、いずれか一つの画素電極に一部がかけて配置されるか、いかなる画素電極にも配置されなくてもよい。
一方、共通電極ＣＥが配置された基板１１０上に第１キャッピング層ＣＰＬ１が配置されてもよい。第１キャッピング層ＣＰＬ１は共通電極ＣＥ上に直接配置されてもよい。第１キャッピング層ＣＰＬ１は下部に配置された構成、例えば発光素子ＬＥと共通電極ＣＥを覆って水分または異物からこれらを保護する役割をする。
第１キャッピング層ＣＰＬ１は無機物質を含むことができる。例えば、第１キャッピング層ＣＰＬ１はシリコン窒化物、アルミニウム窒化物、ジルコニウム窒化物、チタン窒化物、ハフニウム窒化物、タンタル窒化物、シリコン酸化物、アルミニウム酸化物、チタン酸化物、スズ酸化物、セリウム酸化物、およびシリコン酸窒化物の少なくとも一つを含むことができる。一方、図面では第１キャッピング層ＣＰＬ１が一つの層で形成された場合を示しているが、これに制限されない。例えば、第１キャッピング層ＣＰＬ１は前記第１キャッピング層ＣＰＬ１が含み得る物質として例示した物質のうち少なくともいずれか一つを含む無機層が交互に積層された多重層で形成されることもできる。第１キャッピング層ＣＰＬ１の厚さは０．０５μｍ～２μｍの範囲を有することができるが、これに制限されない。
一方、発光素子部ＬＥＰ上に波長制御部２００が配置されてもよい。波長制御部２００は第１波長変換層ＷＣＬ１、第２波長変換層ＷＣＬ２および透光層ＴＰＬを含むことができる。また、波長制御部２００はバンク層ＢＮＬをさらに含むことができる。
バンク層ＢＮＬは第１キャッピング層ＣＰＬ１上に配置され、複数の発光領域ＥＡ１，ＥＡ２，ＥＡ３を画することができる。バンク層ＢＮＬは第１方向ＤＲ１および第２方向ＤＲ２に延びるように配置され、表示領域ＤＰＡ全体で格子形状のパターンからなる。また、バンク層ＢＮＬは複数の発光領域ＥＡ１，ＥＡ２，ＥＡ３と重ならず、非発光領域ＮＥＡと重なり得る。
バンク層ＢＮＬは第１波長変換層ＷＣＬ１、第２波長変換層ＷＣＬ２および透光層ＴＰＬが形成されるための空間を提供する役割をすることができる。このためにバンク層ＢＮＬは１μｍ～１０μｍ範囲からなる。バンク層ＢＮＬは厚い厚さからなることもできるように、有機絶縁物質を含むことができる。有機絶縁物質は例えば、エポキシ系樹脂、アクリル系樹脂、カルド系樹脂またはイミド系樹脂などを含むことができる。
一実施形態でバンク層ＢＮＬは遮光物質をさらに含み得、遮光性を有する染料または顔料を含むことができる。例えばバンク層ＢＮＬはブラックマトリクスであり得る。表示装置１０の外部から入射される外光は波長制御部２００の色再現率を歪曲させる問題を発生させ得る。本実施形態により波長制御部２００に遮光物質を含むバンク層ＢＮＬを配置して外光反射による色の歪曲を低減させることができる。また、遮光物質を含むバンク層ＢＮＬは隣接する発光領域の間に光が侵入して混色が発生することを防止することができ、そのため色再現率をより一層向上させることができる。
第１波長変換層ＷＣＬ１、第２波長変換層ＷＣＬ２および透光層ＴＰＬは発光領域ＥＡ１，ＥＡ２，ＥＡ３上に配置される。第１波長変換層ＷＣＬ１および第２波長変換層ＷＣＬ２は入射光のピーク波長を他の特定ピーク波長の光に変換またはシフトさせて出射することができる。第１波長変換層ＷＣＬ１は発光素子ＬＥから発光した青色光を赤色光に変換し、第２波長変換層ＷＣＬ２は青色光を緑色光に変換することができる。透光層ＴＰＬは青色光をそのまま透過させることができる。
第１波長変換層ＷＣＬ１、第２波長変換層ＷＣＬ２および透光層ＴＰＬはバンク層ＢＮＬにより区切られた各発光領域ＥＡ１，ＥＡ２，ＥＡ３に配置され、互いに離隔して配置されてもよい。すなわち、第１波長変換層ＷＣＬ１、第２波長変換層ＷＣＬ２および透光層ＴＰＬは互いに離隔したドット形状の島状のパターンからなる。
第１波長変換層ＷＣＬ１は第１発光領域ＥＡ１と重なって配置される。第１波長変換層ＷＣＬ１は入射光のピーク波長を他の特定ピーク波長の光に変換またはシフトさせて出射することができる。一実施形態で第１波長変換層ＷＣＬ１は第１発光領域ＥＡ１の発光素子ＬＥで発光した青色光を約６１０ｎｍ～約６５０ｎｍ範囲で単一ピーク波長を有する赤色光に変換して放出することができる。
第１波長変換層ＷＣＬ１は第１ベース樹脂ＢＲＳ１、第１波長変換粒子ＷＣＰ１および散乱体ＳＣＰを含むことができる。第１ベース樹脂ＢＲＳ１は透光性有機物質を含むことができる。例えば、第１ベース樹脂ＢＲＳ１はエポキシ系樹脂、アクリル系樹脂、カルド系樹脂またはイミド系樹脂などを含むことができる。
第１波長変換粒子ＷＣＰ１は発光素子ＬＥから入射された青色光を赤色光に変換する。例えば、第１波長変換粒子ＷＣＰ１は青色波長帯域の光を赤色（ｒｅｄ）波長帯域の光に変換することができる。第１波長変換粒子ＷＣＰ１は量子ドット（ＱＤ，ｑｕａｎｔｕｍ ｄｏｔ）、量子ロッド、蛍光物質または燐光物質であり得る。例えば量子ドットは電子が伝導帯から価電子帯に転移して特定の色を放出する粒子状物質であり得る。
前記量子ドットは半導体ナノ結晶物質であり得る。前記量子ドットはその組成および大きさによって特定のバンドギャップを有して光を吸収した後固有の波長を有する光を放出することができる。前記量子ドットの半導体ナノ結晶の例としてはＩＶ族系ナノ結晶、ＩＩ－ＶＩ族系化合物ナノ結晶、ＩＩＩ－Ｖ族系化合物ナノ結晶、ＩＶ－ＶＩ族系ナノ結晶またはこれらの組み合わせなどが挙げられる。
ＩＩ－ＶＩ族化合物はＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＺｎＯ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＭｇＳｅ、ＭｇＳおよびこれらの混合物からなる群より選ばれる二元素化合物；ＩｎＺｎＰ、ＡｇＩｎＳ、ＣｕＩｎＳ、ＣｄＳｅＳ、ＣｄＳｅＴｅ、ＣｄＳＴｅ、ＺｎＳｅＳ、ＺｎＳｅＴｅ、ＺｎＳＴｅ、ＨｇＳｅＳ、ＨｇＳｅＴｅ、ＨｇＳＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＺｎＴｅ、ＣｄＨｇＳ、ＣｄＨｇＳｅ、ＣｄＨｇＴｅ、ＨｇＺｎＳ、ＨｇＺｎＳｅ、ＨｇＺｎＴｅ、ＭｇＺｎＳｅ、ＭｇＺｎＳおよびこれらの混合物からなる群より選ばれる三元素化合物；およびＨｇＺｎＴｅＳ、ＣｄＺｎＳｅＳ、ＣｄＺｎＳｅＴｅ、ＣｄＺｎＳＴｅ、ＣｄＨｇＳｅＳ、ＣｄＨｇＳｅＴｅ、ＣｄＨｇＳＴｅ、ＨｇＺｎＳｅＳ、ＨｇＺｎＳｅＴｅ、ＨｇＺｎＳＴｅおよびこれらの混合物からなる群より選ばれる四元素化合物からなる群より選ばれることができる。
ＩＩＩ－Ｖ族化合物はＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂおよびこれらの混合物からなる群より選ばれる二元素化合物；ＧａＮＰ、ＧａＮＡｓ、ＧａＮＳｂ、ＧａＰＡｓ、ＧａＰＳｂ、ＡｌＮＰ、ＡｌＮＡｓ、ＡｌＮＳｂ、ＡｌＰＡｓ、ＡｌＰＳｂ、ＩｎＧａＰ、ＩｎＮＰ、ＩｎＡｌＰ、ＩｎＮＡｓ、ＩｎＮＳｂ、ＩｎＰＡｓ、ＩｎＰＳｂ、ＧａＡｌＮＰおよびこれらの混合物からなる群より選ばれる三元素化合物；およびＧａＡｌＮＡｓ、ＧａＡｌＮＳｂ、ＧａＡｌＰＡｓ、ＧａＡｌＰＳｂ、ＧａＩｎＮＰ、ＧａＩｎＮＡｓ、ＧａＩｎＮＳｂ、ＧａＩｎＰＡｓ、ＧａＩｎＰＳｂ、ＩｎＡｌＮＰ、ＩｎＡｌＮＡｓ、ＩｎＡｌＮＳｂ、ＩｎＡｌＰＡｓ、ＩｎＡｌＰＳｂおよびこれらの混合物からなる群より選ばれる四元素化合物からなる群より選ばれることができる。
ＩＶ－ＶＩ族化合物はＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅおよびこれらの混合物からなる群より選ばれる二元素化合物；ＳｎＳｅＳ、ＳｎＳｅＴｅ、ＳｎＳＴｅ、ＰｂＳｅＳ、ＰｂＳｅＴｅ、ＰｂＳＴｅ、ＳｎＰｂＳ、ＳｎＰｂＳｅ、ＳｎＰｂＴｅおよびこれらの混合物からなる群より選ばれる三元素化合物；およびＳｎＰｂＳＳｅ、ＳｎＰｂＳｅＴｅ、ＳｎＰｂＳＴｅおよびこれらの混合物からなる群より選ばれる四元素化合物からなる群より選ばれることができる。ＩＶ族元素としてはＳｉ、Ｇｅおよびこれらの混合物からなる群より選ばれることができる。ＩＶ族化合物としてはＳｉＣ、ＳｉＧｅおよびこれらの混合物からなる群より選ばれる二元素化合物であり得る。
この場合、二元素化合物、三元素化合物または四元素化合物は均一な濃度で粒子内に存在するか、濃度分布が部分的に異なる状態に分けられて同じ粒子内に存在してもよい。また、一つの量子ドットが他の量子ドットを囲むコア／シェル構造を有してもよい。コアとシェルの界面はシェルに存在する元素の濃度が中心に行くほど低くなる濃度勾配（ｇｒａｄｉｅｎｔ）を有することができる。
一実施形態で、量子ドットは前述したナノ結晶を含むコアおよび前記コアを囲むシェルを含むコア－シェル構造を有することができる。前記量子ドットのシェルは前記コアの化学的変性を防止して半導体特性を維持するための保護層の役割および／または量子ドットに電気泳動特性を付与するための充電層（ｃｈａｒｇｉｎｇ ｌａｙｅｒ）の役割を遂行することができる。前記シェルは単層または多重層であり得る。前記量子ドットのシェルの例としては金属または非金属の酸化物、半導体化合物またはこれらの組み合わせなどが挙げられる。
例えば、前記金属または非金属の酸化物はＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２、ＺｎＯ、ＭｎＯ、Ｍｎ２Ｏ３、Ｍｎ３Ｏ４、ＣｕＯ、ＦｅＯ、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、ＣｏＯ、Ｃｏ３Ｏ４、ＮｉＯなどの二元素化合物、またはＭｇＡｌ２Ｏ４、ＣｏＦｅ２Ｏ４、ＮｉＦｅ２Ｏ４、ＣｏＭｎ２Ｏ４などの三元素化合物を例示できるが、本発明はこれに制限されるものではない。
また、前記半導体化合物はＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳｅＳ、ＺｎＴｅＳ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＩｎＡｓ、ＩｎＰ、ＩｎＧａＰ、ＩｎＳｂ、ＡｌＡｓ、ＡｌＰ、ＡｌＳｂなどを例示できるが、これに制限されるものではない。
散乱体ＳＣＰは発光素子ＬＥの光をランダムな方向に散乱させることができる。散乱体ＳＣＰは第１ベース樹脂ＢＲＳ１と相異なる屈折率を有して第１ベース樹脂ＢＲＳ１と光学界面を形成することができる。例えば、散乱体ＳＣＰは光散乱粒子であり得る。散乱体ＳＣＰは透過光の少なくとも一部を散乱させることができる材料であれば、特に制限されないが、例えば金属酸化物粒子または有機粒子であり得る。前記金属酸化物としては酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化インジウム（Ｉｎ２Ｏ３）、酸化亜鉛（ＺｎＯ）または酸化スズ（ＳｎＯ２）などを例示することができ、前記有機粒子の材料としてはアクリル系樹脂またはウレタン系樹脂などを例示することができる。散乱体ＳＣＰは光の波長を実質的に変換させず、かつ入射光の入射方向と関係なくランダムな方向に光を散乱させることができる。
第２波長変換層ＷＣＬ２は第２発光領域ＥＡ２と重なって配置される。第２波長変換層ＷＣＬ２は入射光のピーク波長を他の特定のピーク波長の光に変換またはシフトさせて出射することができる。一実施形態で第２波長変換層ＷＣＬ２は第２発光領域ＥＡ２の発光素子ＬＥで発光した青色光を約５１０ｎｍ～５５０ｎｍ範囲のピーク波長を有する緑色光に変換して放出することができる。
第２波長変換層ＷＣＬ２は第２ベース樹脂ＢＲＳ２および第２ベース樹脂ＢＲＳ２内に分散した第２波長変換粒子ＷＣＰ２と散乱体ＳＣＰを含むことができる。
第２ベース樹脂ＢＲＳ２は光透過率が高い材料からなることもでき、第１ベース樹脂ＢＲＳ１と同じ物質からなるか、これらの構成物質として例示した物質の少なくとも一つを含むことができる。
第２波長変換粒子ＷＣＰ２は入射光のピーク波長を他の特定のピーク波長に変換またはシフトさせることができる。一実施形態で第２波長変換粒子ＷＣＰ２は発光素子ＬＥで提供された青色光を約５１０ｎｍ～５５０ｎｍ範囲のピーク波長を有する緑色光に変換して放出することができる。第２波長変換粒子ＷＣＰ２の例としては量子ドット、量子ロッドまたは蛍光体などが挙げられる。第２波長変換粒子ＷＣＰ２に係るより具体的な説明は第１波長変換粒子ＷＣＰ１の説明で上述した内容と実質的に同一または類似するので省略する。
透光層ＴＰＬは第３発光領域ＥＡ３と重なって配置される。透光層ＴＰＬは入射光を透過させることができる。透光層ＴＰＬは第３発光領域ＥＡ３に配置された発光素子ＬＥで発光した青色光をそのまま透過させることができる。透光層ＴＰＬは第３ベース樹脂ＢＲＳ３および第３ベース樹脂ＢＲＳ３に分散した散乱体ＳＣＰを含むことができる。第３ベース樹脂ＢＲＳ３は上述した第１ベース樹脂ＢＲＳ１と実質的に同一または類似するので説明を省略する。
上述した波長制御部２００を透過した光はそれぞれ後述するカラーフィルタ層ＣＦＬを透過してフルカラーを実現することができる。
波長制御部２００は第２キャッピング層ＣＰＬ２をさらに含むことができる。第２キャッピング層ＣＰＬ２は下部に配置された第１波長変換層ＷＣＬ１、第２波長変換層ＷＣＬ２、透光層ＴＰＬおよびバンク層ＢＮＬを覆って水分または異物からこれらを保護する役割をする。第２キャッピング層ＣＰＬ２は無機物質を含み得、上述した第１キャッピング層ＣＰＬ１と実質的に同一または類似の物質を含むことができる。
一方、第２キャッピング層ＣＰＬ２上に低屈折層ＬＲＬおよび第３キャッピング層ＣＰＬ３が配置されてもよい。
低屈折層ＬＲＬは各発光領域ＥＡ１，ＥＡ２，ＥＡ３および非発光領域ＮＥＡにわたって配置される。低屈折層ＬＲＬは低い屈折率を有することができる。例えば、低屈折層ＬＲＬは約１．１以上１．４以下の屈折率を有することができる。
低屈折層ＬＲＬは下部から上部（第３方向）に向かう方向に放出される光のうち一部を再び下部の基板１１０側に反射させることができる。すなわち、低屈折層ＬＲＬは上部に向かう方向に放出される光のうち少なくとも一部をリサイクル（ｒｅｃｙｃｌｅ）させることによって、出光効率を向上させることができ、結果的に表示装置１０の光効率を向上させることができる。低屈折層ＬＲＬは有機物質を含み、内部に分散した粒子を含むことができる。粒子は例えば、中空のシリカ粒子が挙げられる。
低屈折層ＬＲＬ上には第３キャッピング層ＣＰＬ３が配置される。第３キャッピング層ＣＰＬ３は外部から水分または空気などの不純物が浸透して低屈折層ＬＲＬを損傷させるかまたは汚染させることを防止することができる。
第３キャッピング層ＣＰＬ３上にカラーフィルタ層ＣＦＬが配置される。カラーフィルタ層ＣＦＬは第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、第３カラーフィルタＣＦ３およびオーバーコート層ＯＣを含むことができる。
第３キャッピング層ＣＰＬ３上に第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、第３カラーフィルタＣＦ３が配置される。第１カラーフィルタＣＦ１は第１発光領域ＥＡ１に配置され、第２カラーフィルタＣＦ２は第２発光領域ＥＡ２に配置され、第３カラーフィルタＣＦ３は第３発光領域ＥＡ３に配置されてもよい。
第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、第３カラーフィルタＣＦ３は該当する色波長以外の波長を吸収する染料（Ｄｙｅ）や顔料（Ｐｉｇｍｅｎｔ）のような色材（Ｃｏｌｏｒａｎｔ）を含むことができる。第１カラーフィルタＣＦ１は赤色光を選択的に透過させ、青色光および緑色光を遮断または吸収することができる。第２カラーフィルタＣＦ２は緑色光を選択的に透過させ、青色光および赤色光を遮断または吸収することができる。第３カラーフィルタＣＦ３は青色光を選択的に透過させ、赤色光および緑色光を遮断または吸収することができる。例えば、第１カラーフィルタＣＦ１は赤色カラーフィルタであり、第２カラーフィルタＣＦ２は緑色カラーフィルタであり、第３カラーフィルタＣＦ３は青色カラーフィルタであり得る。
一実施形態で第１カラーフィルタＣＦ１に入射された光は第１波長変換層ＷＣＬ１で赤色光に変換された光であり得、第２カラーフィルタＣＦ２に入射された光は第２波長変換層ＷＣＬ２で緑色光に変換された光であり得、第３カラーフィルタＣＦ３に入射された光は透光層ＴＰＬを透過した青色光であり得る。結果的に、第１カラーフィルタＣＦ１を透過した赤色光、第２カラーフィルタＣＦ２を透過した緑色光、および第３カラーフィルタＣＦ３を透過した青色光が基板１１０の上部に出射してフルカラーを実現することができる。
第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、第３カラーフィルタＣＦ３は表示装置１０の外部から流入する光の一部を吸収して外光による反射光を低減させることができる。したがって、第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２、第３カラーフィルタＣＦ３は外光反射による色の歪曲を防止することができる。
また、非発光領域ＮＥＡには第１カラーフィルタＣＦ１が配置され、第２カラーフィルタＣＦ２および第３カラーフィルタＣＦ３の少なくともいずれか一つが重なってさらに配置されてもよい。すなわち、非発光領域ＮＥＡに第１カラーフィルタＣＦ１、第２カラーフィルタＣＦ２および第３カラーフィルタＣＦ３が配置されてもよい。
そのため、前記非発光領域ＮＥＡで表示装置からの光出射を遮断するだけでなく、外光反射を抑制することができる。各カラーフィルタＣＦ１，ＣＦ２，ＣＦ３は各発光領域ＥＡ１，ＥＡ２，ＥＡ３の該当する色でない他の色の光が放出されることを遮断し、そのため、非発光領域ＮＥＡで赤色、緑色、青色の光がすべて遮断されてもよい。ただし、これに制限されるものではなく、非発光領域ＮＥＡには可視光波長帯域を吸収する光吸収物質を含む吸光部材が配置されることもできる。
カラーフィルタ層ＣＦＬ上にオーバーコート層ＯＣが配置される。オーバーコート層ＯＣはカラーフィルタ層ＣＦＬ上に直接配置されてもよい。オーバーコート層ＯＣは表示領域ＤＰＡに全体的に配置され、表面が平坦であり得る。オーバーコート層ＯＣは下部のカラーフィルタ層ＣＦＬにより形成された段差を平坦化することができる。オーバーコート層ＯＣは透光性有機物質を含むことができる。
一方、図８を参照すると、発光素子ＬＥは粒子状素子として、所定の縦横比を有するロッドまたは円筒状形状であり得る。発光素子ＬＥはナノメータ（ｎａｎｏ－ｍｅｔｅｒ）スケール（１ｎｍ以上１ｕｍ未満）乃至マイクロメータ（ｍｉｃｒｏ－ｍｅｔｅｒ）スケール（１ｕｍ以上１ｍｍ未満）の大きさを有することができる。一実施形態で、発光素子ＬＥは直径と長さがすべてナノメータスケールの大きさを有するか、すべてマイクロメータスケールの大きさを有することができる。いくつかの他の実施形態で、発光素子ＬＥの直径はナノメータスケールの大きさを有することに対して、発光素子ＬＥの長さはマイクロメータスケールの大きさを有することができる。いくつかの実施形態で、一部の発光素子ＬＥは直径および／または長さがナノメータスケールの大きさを有することに対して、他の一部の発光素子ＬＥは直径および／または長さがマイクロメータスケールの大きさを有してもよい。
一実施形態で、発光素子ＬＥは無機発光ダイオードであり得る。具体的には発光素子ＬＥは任意の導電型（例えば、ｐ型またはｎ型）不純物でドープされた半導体層を含むことができる。半導体層は外部の電源から印加される電気信号の伝達を受け、これを特定波長帯の光として放出することができる。
一実施形態による発光素子ＬＥは長手方向に順次積層された第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬを含むことができる。また、発光素子ＬＥは第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬの外表面を包む絶縁膜ＩＮＳおよび絶縁膜ＩＮＳを包む反射層ＲＦＬをさらに含むことができる。
第１半導体層ＳＥＭ１はｎ型半導体であり得る。発光素子ＬＥが青色波長帯の光を放出する場合、第１半導体層ＳＥＭ１はＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料を含むことができる。例えば、ｎ型にドーピングされたＡｌＧａＩｎＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第１半導体層ＳＥＭ１はｎ型ドーパントがドープされ、ｎ型ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅなどであり得る。例えば、第１半導体層ＳＥＭ１はｎ型Ｓｉでドープされたｎ－ＧａＮであり得る。第１半導体層ＳＥＭ１の長さは１．５μｍ～５μｍの範囲を有することができるが、これに制限されるものではない。
発光層ＭＱＷは第１半導体層ＳＥＭ１上に配置される。発光層ＭＱＷは第１半導体層ＳＥＭ１と第２半導体層ＳＥＭ２を介して印加される電気信号に応じて電子－正孔ペアの結合によって光を発光することができる。発光層ＭＱＷは中心波長帯域が４５０ｎｍ～４９５ｎｍの範囲を有する青色波長帯域の光を放出することができる。
発光層ＭＱＷは単一または多重量子井戸構造の物質を含むことができる。発光層ＭＱＷが多重量子井戸構造の物質を含む場合、複数の井戸層（ｗｅｌｌ ｌａｙｅｒ）とバリア層（ｂａｒｒｉｅｒ ｌａｙｅｒ）が互いに交互に積層された構造であってもよい。この場合、井戸層はＩｎＧａＮで形成され、バリア層はＧａＮまたはＡｌＧａＮで形成されるが、これに限定されない。井戸層の厚さは概ね１～４ｎｍであり、バリア層の厚さは３ｎｍ～１０ｎｍであり得る。
または、発光層ＭＱＷはバンドギャップ（Ｂａｎｄ ｇａｐ）エネルギが大きい種類の半導体物質とバンドギャップエネルギが小さい半導体物質が互いに交互に積層された構造であり得、発光する光の波長帯によって異なる３族乃至５族半導体物質を含んでもよい。発光層ＭＱＷが放出する光は青色光に制限されず、場合によって緑色波長帯域の光または赤色波長帯域の光を放出してもよい。例示的な実施形態で発光層ＭＱＷに含まれた半導体物質のうちインジウムを含む場合、インジウムの含有量に応じて放出する光の色が変わり得る。
第２半導体層ＳＥＭ２は発光層ＭＱＷ上に配置される。第２半導体層ＳＥＭ２はｐ型半導体であり得、ＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料を含むことができる。例えば、ｐ型にドープされたＡｌＧａＩｎＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうちいずれか一つ以上であり得る。第１半導体層ＳＥＭ１はｐ型ドーパントがドープされ、ｐ型ドーパントはＭｇ、Ｚｎ、Ｃａ、Ｂａなどであり得る。例えば、第２半導体層ＳＥＭ２はｐ型Ｍｇでドープされたｐ－ＧａＮであり得る。第２半導体層ＳＥＭ２の厚さは３０ｎｍ～２００ｎｍの範囲を有することができるが、これに限定されるものではない。
素子電極層ＥＬＴは第２半導体層ＳＥＭ２上に配置される。素子電極層ＥＬＴはオーミック（Ｏｈｍｉｃ）連結電極であり得る。ただし、これに制限されず、ショットキー（Ｓｃｈｏｔｔｋｙ）連結電極であってもよい。発光素子ＬＥは少なくとも一つの素子電極層ＥＬＴを含むことができる。図８では発光素子ＬＥが一つの素子電極層ＥＬＴを含む場合を図示しているが、これに制限されず、複数の素子電極層ＥＬＴを含んでもよい。
素子電極層ＥＬＴは伝導性がある金属を含むことができる。例えば、素子電極層ＥＬＴはアルミニウム（Ａｌ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、金（Ａｕ）、銀（Ａｇ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）およびＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ－Ｚｉｎｃ Ｏｘｉｄｅ）のうち少なくともいずれか一つを含むことができる。また、素子電極層ＥＬＴはｎ型またはｐ型にドープされた半導体物質を含んでもよい。
反射電極層ＲＥＬは素子電極層ＥＬＴ上に配置される。反射電極層ＲＥＬは発光層ＭＱＷで発光した光を反射することができ、画素電極ＰＥ１，ＰＥ２，ＰＥ３と素子電極層ＥＬＴの間を電気的に接続する電極の役割をすることができる。反射電極層ＲＥＬは導電性を有して光の反射率が高い金属物質を含むことができる。反射電極層ＲＥＬは例えば、アルミニウム（Ａｌ）または銀（Ａｇ）を含み得、これらの合金であってもよい。
一実施形態で、反射電極層ＲＥＬは素子電極層ＥＬＴと同じ大きさからなる。例えば、反射電極層ＲＥＬの平面面積は素子電極層ＥＬＴの平面面積と同一であり得る。また、反射電極層ＲＥＬの下面の大きさは素子電極層ＥＬＴの上面の大きさと同一であり得る。また、反射電極層ＲＥＬの側面は素子電極層ＥＬＴの側面と相互整列して一致することができる。反射電極層ＲＥＬは素子電極層ＥＬＴと同じ大きさからなることによって、発光層ＭＱＷで発光して放出された光を反射させて出光効率を増加させることができる。
絶縁膜ＩＮＳは上述した第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬの外面を囲むように配置されてもよい。ここで、外面は外周面、外側面、または側面であり得る。例えば、絶縁膜ＩＮＳは少なくとも発光層ＭＱＷの外面を囲むように配置され、発光素子ＬＥが延びた一方向に延びることができる。絶縁膜ＩＮＳは前記部材を保護する機能を遂行することができる。絶縁膜ＩＮＳは前記部材の側面部を囲むように形成され、発光素子ＬＥの長手方向の両端部は露出するように形成されてもよい。
図面では絶縁膜ＩＮＳが発光素子ＬＥの長さ方向に延びて第１半導体層ＳＥＭ１から反射電極層ＲＥＬの側面までカバーするように形成された場合を図示しているが、これに制限されない。また、絶縁膜ＩＮＳは発光素子ＬＥの少なくとも一端部と隣接する領域で断面上上面がラウンド形状に形成されることもできる。
絶縁膜ＩＮＳは絶縁特性を有する物質、例えば、酸化物、ふっ化物、窒化物、有機－ハイブリッド物質などを含むことができる。例えば、絶縁膜ＩＮＳはＡｌ２Ｏ３、ＨｆＯ２、ＳｉＯ２、ＴｉＯ２、ＳｒＴｉＯ３、Ｔａ２Ｏ５、Ｇｄ２Ｏ３、ＺｒＯ２、Ｇａ２Ｏ３、Ｖ２Ｏ５、Ｃｏ３Ｏ４、ＺｎＯ、ＺｎＯ：Ａｌ、ＺｎＯ：Ｂ、Ｉｎ２Ｏ３：Ｈ、ＷＯ３、ＭｏＯ３、Ｎｂ２Ｏ５、ＮｉＯ、ＭｇＯ、ＲｕＯ２などのような酸化物；ＭｇＦ２、ＡｌＦ３などのようなふっ化物；ＴｉＮ、ＴａＮ、Ｓｉ３Ｎ４、ＡｌＮ、ＧａＮ、ＷＮ、ＨｆＮ、ＮｂＮ、ＧｄＮ、ＶＮ、ＺｒＮなどのような窒化物；アルコン（Ａｌｕｃｏｎｅ）のような有機－ハイブリッド物質の少なくとも一つ以上を含むことができる。
絶縁膜ＩＮＳの厚さは０．５ｎｍ～１．０μｍの範囲を有することができるが、これに制限されるものではない。好ましくは絶縁膜ＩＮＳの厚さは１０ｎｍ～３０ｎｍであり得る。
一実施形態で絶縁膜ＩＮＳは絶縁特性を有する物質の単一膜または多重膜からなる。一つ以上の絶縁層は絶縁膜ＩＮＳを構成する酸素が発光素子ＬＥの第１半導体層ＳＥＭ１、発光層ＭＱＷおよび第２半導体層ＳＥＭ２に拡散して劣化することを防止することができる。また、絶縁膜ＩＮＳは発光層ＭＱＷが発光素子ＬＥに電気信号が伝達される電極と直接接触する場合に発生し得る電気的短絡を防止することができる。また、絶縁膜ＩＮＳは発光層ＭＱＷを含んで発光素子ＬＥの外面を保護するので、発光効率の低下を防止することができる。
下記表１は多重膜構造の絶縁膜ＩＮＳを備えた発光素子ＬＥの量子効率と瞬間残像を測定した結果を示す。図９は発光素子ＬＥの駆動時間に応じた輝度変化率を測定した結果を示す。
Figure 2024037677000002
 前記表１および図９を参照すると、絶縁膜ＩＮＳの積層個数が３層から５層に増加するほど発光素子ＬＥの量子効率が増加し、瞬間残像が改善されることを確認することができる。
これにより、発光素子ＬＥの絶縁膜ＩＮＳが多重膜で積層された場合、発光素子ＬＥの量子効率および瞬間残像を改善できることがわかる。
一方、反射層ＲＦＬは絶縁膜ＩＮＳの外面を囲むように配置されてもよい。例えば、反射層ＲＦＬは絶縁膜ＩＮＳの外面を囲むように配置され、発光素子ＬＥが延びた一方向に延びることができる。反射層ＲＦＬは発光層ＭＱＷから発光した光を反射させて第１半導体層ＳＥＭ１の一側に放出する機能を行うことができる。反射層ＲＦＬは発光素子ＬＥの長手方向の両端部は露出するように形成されてもよい。
図１０を参照すると、反射層ＲＦＬは分散ブラッグ反射鏡（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ，ＤＢＲ）であり得る。反射層ＲＦＬは分散ブラッグ反射鏡としての役割をするために複数の層を含むことができる。複数の層は第１層Ｒ１および第２層Ｒ２が互いに交互に配置されてもよい。第１層Ｒ１は奇数番目に配置される層であり、第２層Ｒ２は偶数番目に配置される層であり得る。第１層Ｒ１の屈折率は第２層Ｒ２の屈折率に比べて相対的に高い。例えば、第１層Ｒ１は高屈折率層であり、第２層Ｒ２は低屈折率層であり得る。反射層ＲＦＬは高屈折層と低屈折層が交互に配置される構造を有することができる。
反射層ＲＦＬは絶縁物質、例えば、酸化物、ふっ化物、窒化物、有機－ハイブリッド物質などを含むことができる。例えば、反射層ＲＦＬはＡｌ２Ｏ３、ＨｆＯ２、ＳｉＯ２、ＴｉＯ２、ＳｒＴｉＯ３、Ｔａ２Ｏ５、Ｇｄ２Ｏ３、ＺｒＯ２、Ｇａ２Ｏ３、Ｖ２Ｏ５、Ｃｏ３Ｏ４、ＺｎＯ、ＺｎＯ：Ａｌ、ＺｎＯ：Ｂ、Ｉｎ２Ｏ３：Ｈ、ＷＯ３、ＭｏＯ３、Ｎｂ２Ｏ５、ＮｉＯ、ＭｇＯ、ＲｕＯ２などのような酸化物；ＭｇＦ２、ＡｌＦ３などのようなふっ化物；ＴｉＮ、ＴａＮ、Ｓｉ３Ｎ４、ＡｌＮ、ＧａＮ、ＷＮ、ＨｆＮ、ＮｂＮ、ＧｄＮ、ＶＮ、ＺｒＮなどのような窒化物；アルコン（Ａｌｕｃｏｎｅ）のような有機－ハイブリッド物質の少なくとも一つ以上を含むことができる。反射層ＲＦＬの厚さは０．５ｎｍ～１．０μｍの範囲を有することができるが、これに制限されるものではない。
図１１は反射層の交互する層の個数に応じた各波長帯域での光の反射率を示すグラフである。図１２は反射層の交互する層の個数に応じた４６０ｎｍ波長帯域での光の反射率を示すグラフである。
図１１と図１２で一つの第１層Ｒ１と一つの第２層Ｒ２がなすペアを一つのペア（ｐａｉｒ）で示している。
図１１および図１２を参照すると、反射層ＲＦＬのペアが増加するほど約４００ｎｍ～５５０ｎｍ波長帯域の光の反射率が増加し、特に、４６０ｎｍ波長帯域の青色光は反射層ＲＦＬのペアが１０以上であるとき１００％で示されることが分かる。
これにより、一実施形態による発光素子ＬＥは絶縁膜ＩＮＳの外面を囲む反射層ＲＦＬを配置することによって、発光素子ＬＥの発光層ＭＱＷで発光して放出された光を反射させて出光効率を増加させることができる。
他の実施形態で、反射層ＲＦＬは金属を含むことができる。反射層ＲＦＬは反射率が高い金属を含むことができる。例えば、反射層ＲＦＬは銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などを含む単一層またはこれらの多重層からなる。多重層は例えば、チタン／銅の２層、チタン／アルミニウムの２層、ニッケル／アルミニウムの２層、銀／アルミニウム－シリコン合金の２層などであり得る。
一方、図８では発光素子ＬＥの側面が並んでいる場合を図示して説明したが、これに制限されない。発光素子ＬＥの側面は第１半導体層ＳＥＭ１から反射電極層ＲＥＬに行くほど互いに隣接するように配置されてもよい。すなわち、発光素子ＬＥの直径が第１半導体層ＳＥＭ１から反射電極層ＲＥＬに行くほど小さくなる。
図１３を参照すると、発光素子ＬＥは第１画素電極ＰＥ１上に配置されてもよい。図１３では第１画素電極ＰＥ１上に配置された発光素子ＬＥを例として説明する。
発光素子ＬＥは反射電極層ＲＥＬが画素電極ＰＥ１に向かうように配置されてもよい。発光素子ＬＥは連結電極ＢＯＬをさらに含むことができる。連結電極ＢＯＬは第１画素電極ＰＥ１から発光素子ＬＥに発光信号を伝達する役割をすることができる。連結電極ＢＯＬは発光素子ＬＥの最下端に配置され、反射電極層ＲＥＬより発光層ＭＱＷから遠く配置されてもよい。連結電極ＢＯＬは金（Ａｕ）、銅（Ｃｕ）、スズ（Ｓｎ）、銀（Ａｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のうち少なくともいずれか一つを含むことができる。例えば、連結電極ＢＯＬは金とスズの９：１合金、８：２合金または７：３合金を含むか、銅、銀およびスズの合金（ＳＡＣ３０５）を含んでもよい。
図１３に示すように、発光素子ＬＥの側面は反射電極層ＲＥＬの底面となす角度（θ）が９０度以下であり得る。発光素子ＬＥの側面が傾いた場合、発光層ＭＱＷから放出された光が反射層ＲＦＬで反射して上部に放出されることが容易である。そのため、発光素子ＬＥの出光効率をより一層向上させることができる。
上記のとおり、一実施形態による発光素子ＬＥは多層の絶縁膜ＩＮＳを含んで発光素子ＬＥの発光効率を向上させて瞬間残像を改善することができる。また、発光素子ＬＥは反射層ＲＦＬをさらに含んで発光素子ＬＥの光効率を向上させることができる。
図１４は他の実施形態による発光素子を示す図である。
図１４を参照すると、本実施形態では絶縁膜ＩＮＳと反射層ＲＦＬが反射電極層ＲＥＬの外面に配置されない点で上述した図６乃至図１３の実施形態とは差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
絶縁膜ＩＮＳは発光素子ＬＥの第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２および素子電極層ＥＬＴの外面を囲むように配置されてもよい。絶縁膜ＩＮＳは前記部材の側面部を囲むように形成され、発光素子ＬＥの反射電極層ＲＥＬの外面は囲まなくてもよい。また、反射層ＲＦＬは絶縁膜ＩＮＳの外面を囲むように配置されてもよい。反射層ＲＦＬは絶縁膜ＩＮＳの側面部を囲むように形成され、発光素子ＬＥの反射電極層ＲＥＬの外面は囲まなくてもよい。
素子電極層ＥＬＴの上面、すなわち反射電極層ＲＥＬと接触する面は絶縁膜ＩＮＳの上面および反射層ＲＦＬの上面と相互整列して一致することができる。反射電極層ＲＥＬと反射層ＲＦＬは発光層ＭＱＷから放出される光を反射する役割をするものであり、反射層ＲＦＬが反射電極層ＲＥＬの側面まで配置されなくても発光層ＭＱＷの光を大部分反射することができる。
図１５はまた他の実施形態による発光素子を示す図である。図１６は発光素子の第１半導体層を示す平面図である。図１７は他の実施形態による発光素子を示す図である。
図１５および図１６を参照すると、本実施形態による発光素子ＬＥは第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび第１半導体層ＳＥＭ１の上面に配置された絶縁膜ＩＮＳを含む点で上述した図６乃至図１４の実施形態とは差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
具体的には、発光素子ＬＥの第１半導体層ＳＥＭ１は第１部分Ｓ１および第１部分Ｓ１より直径が小さい第２部分Ｓ２を含むことができる。第１部分Ｓ１は第１半導体層ＳＥＭ１の大部分をなして発光素子ＬＥの厚さ方向で下側の部分であり得る。また、第１半導体層ＳＥＭ１の第２部分Ｓ２は絶縁膜ＩＮＳにより囲まれる領域であり、第１部分Ｓ１は第２部分Ｓ２を除いた第１半導体層ＳＥＭ１の残りの領域であり得る。第２部分Ｓ２は発光層ＭＱＷと接触する部分であり、発光素子ＬＥの厚さ方向で上側部分であり得る。第１半導体層ＳＥＭ１の第１部分Ｓ１と第２部分Ｓ２の間には段差が形成され、この段差は絶縁膜ＩＮＳが位置できる空間を提供することができる。
発光層ＭＱＷ、第２半導体層ＳＥＭ２および素子電極層ＥＬＴそれぞれの幅または直径は第１半導体層ＳＥＭ１の第１部分Ｓ１より直径が小さい。また、第１半導体層ＳＥＭ１の第２部分Ｓ２の幅または直径は前記第１半導体層ＳＥＭ１の第１部分Ｓ１の幅または直径より小さくてもよい。
絶縁膜ＩＮＳは第１半導体層ＳＥＭ１の一部、発光層ＭＱＷ、第２半導体層ＳＥＭ２および素子電極層ＥＬＴの外面を囲むように配置される。絶縁膜ＩＮＳは第１半導体層ＳＥＭ１の第２部分Ｓ２、発光層ＭＱＷ、第２半導体層ＳＥＭ２および素子電極層ＥＬＴの外面を囲むように配置されてもよい。絶縁膜ＩＮＳは少なくとも発光層ＭＱＷの外面を囲むように配置され、発光層ＭＱＷを外部から保護して他の電気的な接触を防止することができる。
絶縁膜ＩＮＳは第１半導体層ＳＥＭ１の第１部分Ｓ１の上面上に配置され、第１部分Ｓ１の上面に直接接触することができる。絶縁膜ＩＮＳの側面は第１半導体層ＳＥＭ１の第１部分Ｓ１の側面と相互整列して一致することができる。
一実施形態による発光素子ＬＥは直径が互いに異なる第１半導体層ＳＥＭ１の第１部分Ｓ１と第２部分Ｓ２を形成し、発光層ＭＱＷを囲む絶縁膜ＩＮＳを形成することができる。絶縁膜ＩＮＳは多重膜で構成されて発光層ＭＱＷの劣化を防止して量子効率および瞬間残像を改善することができる。
図１７を参照すると、発光素子ＬＥは絶縁膜ＩＮＳの外面を囲む反射層ＲＦＬをさらに含むことができる。この場合、絶縁膜ＩＮＳの側面は第１半導体層ＳＥＭ１の第１部分Ｓ１の側面と整列しない。
反射層ＲＦＬは第１半導体層ＳＥＭ１の第１部分Ｓ１の上面上に配置され、第１部分Ｓ１の上面に直接接触することができる。反射層ＲＦＬの側面は第１半導体層ＳＥＭ１の第１部分Ｓ１の側面と相互整列して一致することができる。また、絶縁膜ＩＮＳと反射層ＲＦＬの上面は素子電極層ＥＬＴの上面と相互整列して一致することができる。
上述した発光素子ＬＥは反射層ＲＦＬをさらに含んで発光素子ＬＥの出光効率を向上させることができる。
図１８および図１９はまた他の実施形態による発光素子を示す図である。
図１８および図１９を参照すると、本実施形態では第１半導体層ＳＥＭ１の第１部分Ｓ１の外面に配置された金属層ＲＦＭをさらに含む点で、上述した図１５および図１７それぞれと差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
図１８および図１９を参照すると、金属層ＲＦＭは第１半導体層ＳＥＭ１の外面を囲むように配置される。金属層ＲＦＭは第１半導体層ＳＥＭ１の第１部分Ｓ１の外面を囲むように配置されてもよい。金属層ＲＦＭは第１半導体層ＳＥＭ１上に配置された絶縁膜ＩＮＳまたは反射層ＲＦＬと離隔して配置されてもよい。
金属層ＲＦＭは反射率が高い金属を含んで、発光層ＭＱＷから放出された光を外部に反射させることができる。金属層ＲＦＭは例えば、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などを含む単一層またはこれらの多重層からなる。
上述した発光素子ＬＥは第１半導体層ＳＥＭ１の第１部分Ｓ１を囲む金属層ＲＦＭをさらに含んで発光素子ＬＥの出光効率を向上させることができる。
図２０および図２１はまた他の実施形態による発光素子を示す図である。
図２０および図２１を参照すると、本実施形態では金属層ＲＦＭが絶縁膜ＩＮＳまたは反射層ＲＦＬの外面をさらに包むように配置される点で、上述した図１９および図２０それぞれと差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
図２０および図２１を参照すると、金属層ＲＦＭは絶縁膜ＩＮＳの外面を囲むように配置される。金属層ＲＦＭは第１半導体層ＳＥＭ１の第１部分Ｓ１の外面および絶縁膜ＩＮＳの外面を囲むように配置されてもよい。また、金属層ＲＦＭは反射層ＲＦＬの外面を囲むように配置されてもよい。金属層ＲＦＭは第１半導体層ＳＥＭ１の第１部分Ｓ１の外面および反射層ＲＦＬの外面を囲むように配置されてもよい。すなわち、金属層ＲＦＭは発光素子ＬＥの上側と下側端部を除いた残りの領域をすべて囲むように配置されてもよい。
上述した発光素子ＬＥは第１半導体層ＳＥＭ１の第１部分Ｓ１だけでなく絶縁膜ＩＮＳまたは反射層ＲＦＬを囲む金属層ＲＦＭをさらに含んで発光素子ＬＥの出光効率をより一層向上させることができる。
図２２および図２３はまた他の実施形態による発光素子を示す図である。
図２２および図２３を参照すると、本実施形態では絶縁膜ＩＮＳまたは絶縁膜ＩＮＳと反射層ＲＦＬが素子電極層ＥＬＴの上面まで覆うように配置される点で、上述した図１５および図１７それぞれと差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
図２２を参照すると、絶縁膜ＩＮＳは第１半導体層ＳＥＭ１の第２部分Ｓ２、発光層ＭＱＷ、第２半導体層ＳＥＭ２および素子電極層ＥＬＴの外面を囲むように配置される。また、絶縁膜ＩＮＳは素子電極層ＥＬＴの上面の一部を覆うように配置されてもよい。絶縁膜ＩＮＳは素子電極層ＥＬＴの上面の縁を覆って素子電極層ＥＬＴの一部を露出することができる。
絶縁膜ＩＮＳが素子電極層ＥＬＴの上面の縁を覆う場合、絶縁膜ＩＮＳの製造工程で絶縁膜ＩＮＳの厚さを均一に維持することができる。例えば、素子電極層ＥＬＴの上面に配置された絶縁膜ＩＮＳの厚さと素子電極層ＥＬＴの外面を囲む絶縁膜ＩＮＳの厚さが同一であり得る。そのため、絶縁膜ＩＮＳにより囲まれる発光層ＭＱＷを外部から保護して劣化を防止することができる。また、絶縁膜ＩＮＳは素子電極層ＥＬＴを隣接する他の電極から絶縁させることができる。
図２３を参照すると、絶縁膜ＩＮＳ上に反射層ＲＦＬが配置される。反射層ＲＦＬは第１半導体層ＳＥＭ１の第１部分Ｓ１の上面上に配置され、絶縁膜ＩＮＳの側面を囲んで上面を覆うように配置されてもよい。また、反射層ＲＦＬも絶縁膜ＩＮＳと共に素子電極層ＥＬＴの上部を覆うことができる。反射層ＲＦＬは素子電極層ＥＬＴの上面と厚さ方向で重なる。反射層ＲＦＬの側面は第１半導体層ＳＥＭ１の第１部分Ｓ１の側面と相互整列して一致することができる。また、素子電極層ＥＬＴの上部で絶縁膜ＩＮＳと反射層ＲＦＬの側面は相互整列して一致することができる。
反射層ＲＦＬが素子電極層ＥＬＴの上部を覆って発光層ＭＱＷの外面を覆うことによって、発光層ＭＱＷから放出された光を第１半導体層ＳＥＭ１方向に反射させることができる。そのため、発光素子ＬＥの出光効率を向上させることができる。
図２４および図２５はまた他の実施形態による発光素子を示す図である。
図２４および図２５を参照すると、本実施形態では第１半導体層ＳＥＭ１の第１部分Ｓ１の外面に配置された金属層ＲＦＭをさらに含む点で、上述した図２２および図２３それぞれと差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
図２４および図２５を参照すると、金属層ＲＦＭは第１半導体層ＳＥＭ１の外面を囲むように配置される。金属層ＲＦＭは第１半導体層ＳＥＭ１の第１部分Ｓ１の外面または側面を囲むように配置されてもよい。金属層ＲＦＭは第１半導体層ＳＥＭ１上に配置された絶縁膜ＩＮＳまたは反射層ＲＦＬと離隔して配置され、絶縁膜ＩＮＳの側面と非接触することができる。
金属層ＲＦＭは反射率が高い金属を含んで、発光層ＭＱＷから放出された光を外部に反射させることができる。金属層ＲＦＭは例えば、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などを含む単一層またはこれらの多重層からなる。
上述した発光素子ＬＥは第１半導体層ＳＥＭ１の第１部分Ｓ１を囲む金属層ＲＦＭをさらに含んで発光素子ＬＥの出光効率を向上させることができる。
図２６および図２７はまた他の実施形態による発光素子を示す図である。
図２６および図２７を参照すると、本実施形態では金属層ＲＦＭが絶縁膜ＩＮＳまたは反射層ＲＦＬ上にさらに配置される点で、上述した図２２および図２３それぞれと差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
図２６を参照すると、金属層ＲＦＭは絶縁膜ＩＮＳおよび素子電極層ＥＬＴ上に配置される。金属層ＲＦＭは絶縁膜ＩＮＳの側面および上面に直接接触して素子電極層ＥＬＴの上面に直接接触して配置されてもよい。金属層ＲＦＭは反射層の役割をして導電性を有して素子電極層ＥＬＴに電気的信号を伝達することができる。すなわち、金属層ＲＦＭは反射電極層の役割をし、別途の反射電極層を省略することができる。
金属層ＲＦＭは絶縁膜ＩＮＳの外面の一部を囲むように配置される。金属層ＲＦＭは導電性を有するので第１半導体層ＳＥＭ１と離隔して第１半導体層ＳＥＭ１に電気的に接続されない。例示的な実施形態で金属層ＲＦＭは発光層ＭＱＷと第１半導体層ＳＥＭ１の界面の位置まで配置されることによって、発光層ＭＱＷから放出された光を第１半導体層ＳＥＭ１に反射させることができる。
また、図２７を参照すると、金属層ＲＦＭは反射層ＲＦＬおよび素子電極層ＥＬＴ上に配置される。金属層ＲＦＭは反射層ＲＦＬの側面および上面に直接接触して素子電極層ＥＬＴの上面に直接接触して配置されてもよい。金属層ＲＦＭは反射層ＲＦＬの外面の一部を囲むように配置されてもよい。金属層ＲＦＭは反射層ＲＦＬの外側面上で発光層ＭＱＷの側面を囲むように配置されてもよい。金属層ＲＦＭは第１半導体層ＳＥＭ１と離隔して配置されて発光層ＭＱＷと第１半導体層ＳＥＭ１の界面の位置まで配置されることによって、発光層ＭＱＷから放出された光を第１半導体層ＳＥＭ１に反射させることができる。
図２８はまた他の実施形態による発光素子を示す図である。
図２８を参照すると、本実施形態では絶縁膜ＩＮＳの外面および第１半導体層ＳＥＭ１の外面を囲むように配置された反射層ＲＦＬをさらに含む点で上述した図１５と差異がある。以下では、同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
反射層ＲＦＬは絶縁膜ＩＮＳの外面および第１半導体層ＳＥＭ１の外面を囲むように配置される。具体的には、反射層ＲＦＬは絶縁膜ＩＮＳの側面に直接接触して第１半導体層ＳＥＭ１の第１部分Ｓ１の側面に直接接触することができる。反射層ＲＦＬの上面は絶縁膜ＩＮＳの上面と相互整列して一致し、反射層ＲＦＬの下面は第１半導体層ＳＥＭ１の下面と相互整列して一致することができる。
前記のような発光素子ＬＥは発光素子ＬＥの外面を構成する絶縁膜ＩＮＳと第１半導体層ＳＥＭ１の外面を囲むように配置されることによって、発光素子ＬＥの出光効率をより一層向上させることができる。
図２９は他の実施形態による表示装置の一部を示す断面図である。
図２９は図６の表示装置の第１発光領域ＥＡ１に対応する第１画素電極ＰＥ１、発光素子ＬＥおよび共通電極ＣＥを示しており、図１３と同じ領域で異なる構造の表示装置を開示している。
図２９を参照すると、本実施形態では発光素子ＬＥの絶縁膜ＩＮＳが発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬの外面を囲むように配置され、反射層ＲＦＬが絶縁膜ＩＮＳと第１半導体層ＳＥＭ１の外面を囲むように配置される点で上述した図１４と差異がある。以下では図１４の実施形態と同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
絶縁膜ＩＮＳは発光素子ＬＥの発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬの外面を囲むように配置されてもよい。絶縁膜ＩＮＳは前記部材の側面部を囲むように形成され、発光素子ＬＥの第１半導体層ＳＥＭ１の外面は囲まなくてもよい。絶縁膜ＩＮＳは発光層ＭＱＷの外面を囲んで外部から発光層ＭＱＷを保護して劣化を防止することができる。
反射層ＲＦＬは絶縁膜ＩＮＳの外面を囲むように配置されてもよい。反射層ＲＦＬは第１半導体層ＳＥＭ１の外面および絶縁膜ＩＮＳの外面を囲むように配置されてもよい。すなわち、反射層ＲＦＬは発光素子ＬＥの上側と下側端部を除いた残りの領域をすべて囲むように配置されてもよい。
上記のような構造は次のように製造されてもよい。第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬの外面を囲む絶縁膜ＩＮＳが形成された発光素子ＬＥを第１画素電極ＰＥ１上にボンディングした後、絶縁膜ＩＮＳの一部が露出するようにフォトレジストのような有機層を形成する。その後有機層の外に露出した絶縁膜ＩＮＳの一部を除去した後有機層を除去する。そして、発光素子ＬＥの絶縁膜ＩＮＳと第１半導体層ＳＥＭ１を囲むように反射層ＲＦＬを形成して図２９のように製造することができる。
本実施形態では、少なくとも発光層ＭＱＷの外面を囲むように絶縁膜ＩＮＳを最小限に配置して絶縁膜ＩＮＳと第１半導体層ＳＥＭ１の外面に反射層ＲＦＬを配置することによって、発光層ＭＱＷの劣化を防止して発光素子ＬＥの出光効率を向上させることができる。
発光素子ＬＥを囲む有機層１４０は発光素子ＬＥの高さと同じ高さからなる。有機層１４０の上面は発光素子ＬＥの第１半導体層ＳＥＭ１の上面と相互整列して一致することができる。ただし、これに制限されず、有機層１４０の高さは発光素子ＬＥの高さより小さくてもよい。
図３０は他の実施形態による表示装置の一部を示す断面図である。
図３０を参照すると、本実施形態では発光素子ＬＥの第１絶縁膜ＩＮＳ１が第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬの外面を囲むように配置され、金属層ＲＦＭが第１絶縁膜ＩＮＳ１の外面を囲むように配置され、第２絶縁膜ＩＮＳ２が金属層ＲＦＭを囲むように配置される点で上述した図２９と差異がある。以下では図２９の実施形態と同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
第１絶縁膜ＩＮＳ１は発光素子ＬＥの第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬの外面を囲むように配置されてもよい。金属層ＲＦＭは絶縁膜ＩＮＳの外面を囲むように配置されてもよい。第１絶縁膜ＩＮＳ１は第１半導体層ＳＥＭ１、発光層ＭＱＷ、第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬを金属層ＲＦＭと絶縁させる機能を行うことができる。
第１絶縁膜ＩＮＳ１と金属層ＲＦＭの下面は反射電極層ＲＥＬの下面と相互整列して一致し、第１絶縁膜ＩＮＳ１と金属層ＲＦＭの上面は第１半導体層ＳＥＭ１の上面と相互整列して一致することができる。
第２絶縁膜ＩＮＳ２は金属層ＲＦＭの外面を囲むように配置され、第１絶縁膜ＩＮＳ１と金属層ＲＦＭの下面を覆うように配置されてもよい。第２絶縁膜ＩＮＳ２は金属層ＲＦＭを外部から絶縁させる機能を行うことができる。第２絶縁膜ＩＮＳ２は反射電極層ＲＥＬの下面の一部を覆うことができ、連結電極ＢＯＬに直接接触することができる。ただし、これに制限されず、第２絶縁膜ＩＮＳ２は反射電極層ＲＥＬおよび連結電極ＢＯＬと離隔して配置されてもよい。
一実施形態では、金属層ＲＦＭが発光層ＭＱＷから放出される光を反射することによって、発光素子ＬＥの出光効率を向上させることができる。また、絶縁膜ＩＮＳ１，ＩＮＳ２が金属層ＲＦＭを絶縁させることによって、発光素子ＬＥの不良を防止することができる。
図３１は他の実施形態による表示装置の一部を示す断面図である。
図３１を参照すると、本実施形態では第１絶縁膜ＩＮＳ１と金属層ＲＦＭの上面まで覆う第３絶縁膜ＩＮＳ３をさらに含む点で上述した図３０と差異がある。以下では図３０の実施形態と同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
第３絶縁膜ＩＮＳ３は発光素子ＬＥ上に配置される。第３絶縁膜ＩＮＳ３は発光素子ＬＥの第１絶縁膜ＩＮＳ１、金属層ＲＦＭおよび第２絶縁膜ＩＮＳ２の上面を覆ってこれらと直接接触することができる。第３絶縁膜ＩＮＳ３は金属層ＲＦＭと共通電極ＣＥの間に配置され、金属層ＲＦＭが共通電極ＣＥと電気的に接続されないように金属層ＲＦＭの上面を絶縁させる機能を行うことができる。
図３１では第３絶縁膜ＩＮＳ３が第１絶縁膜ＩＮＳ１、金属層ＲＦＭおよび第２絶縁膜ＩＮＳ２の上面に配置された場合を示すが、これに制限されない。第３絶縁膜ＩＮＳ３は少なくとも金属層ＲＦＭの上面に配置されてもよい。例えば、第３絶縁膜ＩＮＳ３の金属層ＲＦＭの上面にのみ配置されるか、金属層ＲＦＭと第１絶縁膜ＩＮＳ１の上面に配置されるか、金属層ＲＦＭと第２絶縁膜ＩＮＳ２の上面に配置されてもよい。
図３２は他の実施形態による表示装置の一部を示す断面図である。
図３２を参照すると、本実施形態では第２絶縁膜ＩＮＳ２が第１絶縁膜ＩＮＳ１と金属層ＲＦＭの下面に配置されず第１画素電極ＰＥ１の上面に延びて配置される点で上述した図３０と差異がある。以下では図３０の実施形態と同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
第２絶縁膜ＩＮＳ２は金属層ＲＦＭの外面を囲むように配置され、第１画素電極ＰＥ１の上面まで延びて配置されてもよい。第２絶縁膜ＩＮＳ２は第１画素電極ＰＥ１の上面に直接接触することができる。第２絶縁膜ＩＮＳ２は第１絶縁膜ＩＮＳ１と金属層ＲＦＭの下面と接触せず離隔して配置されてもよい。第２絶縁膜ＩＮＳ２は発光素子ＬＥを第１画素電極ＰＥ１にボンディングした後蒸着工程により形成することによって、第１画素電極ＰＥ１に延びて配置されてもよい。
第２絶縁膜ＩＮＳ２と連結電極ＢＯＬの間に空隙ＰＯが配置される。第２絶縁膜ＩＮＳ２は連結電極ＢＯＬを囲んで第１画素電極ＰＥ１と接触することによって、第２絶縁膜ＩＮＳ２により囲まれた領域は空隙ＰＯが配置されてもよい。
本実施形態では発光素子ＬＥを第１画素電極ＰＥ１にボンディングした後に第２絶縁膜ＩＮＳ２を形成して、金属層ＲＦＭを絶縁させることができる。
図３３はまた他の実施形態による表示装置の一部を示す断面図である。
図３３を参照すると、本実施形態では反射層ＲＦＬが絶縁膜ＩＮＳの外面一部を覆って、発光素子ＬＥの周辺に第１有機層１４２と第２有機層１４４が配置される点で上述した図３０と差異がある。以下では図３０の実施形態と同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
発光素子ＬＥが配置された第１画素電極ＰＥ１上に第１有機層１４２が配置される。第１有機層１４２は発光素子ＬＥの一部が挿入された形状で発光素子ＬＥを囲むように配置されてもよい。例えば、第１有機層１４２は発光素子ＬＥの第２半導体層ＳＥＭ２、素子電極層ＥＬＴおよび反射電極層ＲＥＬを囲み、絶縁膜ＩＮＳの一部を囲むことができる。第１有機層１４２の上面は発光素子ＬＥの第２半導体層ＳＥＭ２の上面と相互整列して一致することができる。
第１有機層１４２上に反射層ＲＦＬが配置される。反射層ＲＦＬは発光素子ＬＥの絶縁膜ＩＮＳの外面の一部を囲むように配置されてもよい。反射層ＲＦＬは第１有機層１４２の上面から絶縁膜ＩＮＳの外面に延びて配置されてもよい。反射層ＲＦＬの下面は発光層ＭＱＷの下面と相互整列して一致することができる。すなわち、反射層ＲＦＬは絶縁膜ＩＮＳの外側面上で発光素子ＬＥの少なくとも発光層ＭＱＷの側面を囲むように配置され、発光層ＭＱＷから放出される光を反射して出光効率を向上させることができる。反射層ＲＦＬは第１有機層１４２と発光素子ＬＥ上に蒸着された後エッチングされて製造されてもよい。
第１有機層１４２上に第２有機層１４４が配置される。第２有機層１４４は反射層ＲＦＬの外面に接触し、発光素子ＬＥの上面と相互整列して一致するように形成されてもよい。第２有機層１４４は共通電極ＣＥの下部の段差を平坦化する機能を行うことができる。
一実施形態では、反射層ＲＦＬが発光層ＭＱＷから放出される光を反射することによって、発光素子ＬＥの出光効率を向上させることができる。
図３４はまた他の実施形態による表示装置の一部を示す断面図である。
図３４を参照すると、本実施形態では共通電極ＣＥが発光素子ＬＥを囲むように配置されて第１有機層１４２上に配置される点で上述した図３３と差異がある。以下では図３３の実施形態と同じ構成に係る説明は簡略にするか省略し、差異点について詳しく説明する。
発光素子ＬＥが配置された第１画素電極ＰＥ１上に第１有機層１４２が配置される。発光素子ＬＥおよび第１有機層１４２上に共通電極ＣＥが配置されてもよい。共通電極ＣＥは発光素子ＬＥの絶縁膜ＩＮＳの外面を囲んで第１半導体層ＳＥＭ１に直接接触することができる。共通電極ＣＥは反射率が高い金属を含んで電極の機能だけでなく反射層の機能を行うこともできる。共通電極ＣＥは発光素子ＬＥの少なくとも発光層ＭＱＷを囲むように配置され、発光層ＭＱＷから放出される光を反射することができる。一実施形態で共通電極ＣＥが反射層の機能まで行い反射層を省略することができる。
共通電極ＣＥ上には第２有機層１４４が配置される。第２有機層１４４の上面は共通電極ＣＥの上面と相互整列して一致することができる。共通電極ＣＥと第２有機層１４４上には第１キャッピング層ＣＰＬ１が配置されてもよい。
以下、他の図面を参照して一実施形態による表示装置１０の製造工程について説明する。
図３５は一実施形態による表示装置の製造方法を示す流れ図である。図３６乃至図５２は一実施形態による表示装置の製造方法を説明するための図面である。
図３６乃至図５２では表示装置１０の各層の形成順序による構造をそれぞれ断面図を示している。図３６乃至図５２では表示装置１０の発光素子部ＬＥＰの製造工程を重点的に図示しており、これらはそれぞれ図６の断面図に大体対応する。また、以下では表示装置１０の第１発光領域ＥＡ１および第２発光領域ＥＡ２を重点的に示す。以下では図３５と関連して図３６乃至図５２に示す表示装置の製造方法を説明する。
図３５を参照すると、一実施形態による表示装置１０の製造方法は、ベース基板上に複数の発光素子を形成する段階（Ｓ１００）、画素電極を含む基板を形成する段階（Ｓ１１０）、複数の発光素子を画素電極上にボンディングさせる段階（Ｓ１２０）、および発光素子上に有機層と共通電極を連結する段階（Ｓ１３０）を含むことができる。
先に図３６を参照すると、ベース基板ＢＳＵＢ上に複数の発光素子ＬＥを形成する。
具体的には、ベース基板ＢＳＵＢを準備する。ベース基板ＢＳＵＢはサファイア基板（Ａｌ２Ｏ３）またはシリコンを含むシリコンウエハであり得る。ただし、これに限定されるものではなく、一実施形態ではベース基板ＢＳＵＢがサファイア基板である場合を例示して説明する。
ベース基板ＢＳＵＢ上に複数の半導体物質層ＢＦＬ，ＳＥＭ１Ｌ，ＭＱＭＬ，ＳＥＭ２Ｌを形成する。エピタキシャル法によって成長する複数の半導体物質層はシード結晶を成長させて形成されてもよい。ここで、半導体物質層を形成する方法は、電子ビーム蒸着法、物理的気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＰＶＤ）、化学的気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）、プラズマレーザ蒸着法（Ｐｌａｓｍａ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ，ＰＬＤ）、二重型熱蒸着法（Ｄｕａｌ－ｔｙｐｅ ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、金属－有機物化学気相蒸着法（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）などであり得、好ましくは、金属－有機物化学気相蒸着法（ＭＯＣＶＤ）により形成されてもよい。ただし、これに限定されない。
複数の半導体物質層を形成するための前駆体物質は対象物質を形成するために通常選択できる範囲内で特に制限されない。一例として、前駆体物質はメチル基またはエチル基のようなアルキル基を含む金属前駆体であり得る。例えば、トリメチルガリウム（Ｇａ（ＣＨ３）３）、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）、トリエチルリン酸塩（（Ｃ２Ｈ５）３ＰＯ４）のような化合物であり得るが、これに限定されない。
具体的には、ベース基板ＢＳＵＢ上にバッファ層ＢＦＬを形成する。図面ではバッファ層ＢＦＬが一層積層された場合を示しているが、これに制限されず、複数の層を形成してもよい。バッファ層ＢＦＬは第１半導体物質層ＳＥＭ１Ｌとベース基板ＢＳＵＢの格子定数の差異を減らすために配置されてもよい。一例として、バッファ層ＢＦＬはアンドープ（Ｕｎｄｏｐｅｄ）半導体を含み得、ｎ型またはｐ型にドープされていない物質であり得る。例示的な実施形態で、バッファ層ＢＦＬはドープされていないＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのうち少なくともいずれか一つであり得るが、これに限定されない。
上述した方法を用いてバッファ層ＢＦＬ上に第１半導体物質層ＳＥＭ１Ｌ、発光物質層ＭＱＷＬ、および第２半導体物質層ＳＥＭ２Ｌを順次形成する。
次に、第２半導体物質層ＳＥＭ２Ｌ上に素子電極物質層ＥＬＴＬおよび反射電極物質層ＲＥＬＬを順次積層する。
次に、反射電極物質層ＲＥＬＬ上に複数の第１マスクパターンＭＰ１を形成する。第１マスクパターンＭＰ１は無機物を含むハードマスクまたは有機物を含むフォトレジストマスクであり得る。第１マスクパターンＭＰ１は下部の複数の半導体物質層ＳＥＭ２Ｌ，ＭＱＭＬ，ＳＥＭ１Ｌと素子電極物質層ＥＬＴＬおよび反射電極物質層ＲＥＬＬがエッチングされないようにする。次に、複数の第１マスクパターンＭＰ１をマスクとして複数の半導体物質層の一部分を第１エッチング（１ｓｔ ｅｔｃｈ）して複数の発光素子ＬＥを形成する。
図３７に示すように、ベース基板ＢＳＵＢ上には第１マスクパターンＭＰ１と非重畳する複数の半導体物質層ＳＥＭ２Ｌ，ＭＱＭＬ，ＳＥＭ１Ｌと素子電極物質層ＥＬＴＬおよび反射電極物質層ＲＥＬＬがエッチングされて除去され、第１マスクパターンＭＰ１と重なってエッチングされていない部分は複数の発光素子ＬＥとして形成されてもよい。
半導体物質層は通常の方法によってエッチングされる。例えば、半導体物質層のエッチングを行う工程は乾式エッチング法、湿式エッチング法、反応性イオンエッチング法（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ，ＲＩＥ）、深掘り反応性イオンエッチング（Ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ，ＤＲＩＥ）、誘導結合プラズマ反応性イオンエッチング法（Ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ，ＩＣＰ－ＲＩＥ）などであり得る。乾式エッチング法の場合、異方性エッチングが可能であるため垂直エッチングに適する。上述した方法のエッチング法を用いる場合、エッチングエッチャント（Ｅｔｃｈａｎｔ）はＣｌ２またはＯ２などであり得る。ただし、これに限定されるものではない。
第１マスクパターンＭＰ１と重なる複数の半導体物質層ＳＥＭ２Ｌ，ＭＱＭＬ，ＳＥＭ１Ｌと素子電極物質層ＥＬＴＬおよび反射電極物質層ＲＥＬＬはエッチングされず複数の発光素子ＬＥとして形成される。したがって、複数の発光素子ＬＥは第１半導体層ＳＥＭ１、発光層ＭＱＷ、第１半導体層ＳＥＭ１、素子電極層ＥＬＴおよび反射電極層ＲＥＬを含んで形成される。
次に、発光素子ＬＥが形成されたベース基板ＢＳＵＢ上に絶縁物質層ＩＮＳＬを形成する。
具体的には、複数の発光素子ＬＥの外面に絶縁物質層ＩＮＳＬを形成する。絶縁物質層ＩＮＳＬはベース基板ＢＳＵＢの前面上に形成され、発光素子ＬＥだけでなく、前記発光素子ＬＥにより露出するバッファ層ＢＦＬ上面にも形成されてもよい。
次に、図３８および図３９を参照すると、絶縁物質層ＩＮＳＬを部分的に除去する第２エッチング（２ｎｄ ｅｔｃｈ）を行って絶縁膜ＩＮＳを含む発光素子ＬＥを形成する。
具体的には、絶縁物質層ＩＮＳＬが発光素子ＬＥの上面は露出するが、発光素子ＬＥの側面は囲むように絶縁物質層ＩＮＳＬの一部を部分的に除去する第２エッチング（２ｎｄ ｅｔｃｈ）工程を行うことができる。具体的には、本工程で絶縁物質層ＩＮＳＬは発光素子ＬＥの反射電極層ＲＥＬの上面を露出するように一部が除去されてもよい。絶縁物質層ＩＮＳＬを部分的に除去する工程は異方性エッチングである乾式エッチングやエッチバックなどの工程により行われることができる。
次に、図４０を参照すると、発光素子ＬＥの絶縁膜ＩＮＳを囲む反射層ＲＦＬを形成し、発光素子ＬＥの反射電極層ＲＥＬ上に連結電極ＢＯＬを形成する。
具体的には、反射層ＲＦＬは上述した絶縁膜ＩＮＳの製造工程と同様に形成されてもよい。例えば、ベース基板ＢＳＵＢ上に反射物質層を少なくとも一つ以上積層した後、エッチング工程によってエッチングを行い、絶縁膜ＩＮＳを囲む反射層ＲＦＬを形成することができる。
連結電極ＢＯＬはベース基板ＢＳＵＢ上に電極物質層を積層した後、エッチング工程によってエッチングを行い、反射電極層ＲＥＬ上に連結電極ＢＯＬを形成することができる。
次に、図４１を参照すると、図４０で製造されたベース基板ＢＳＵＢの複数の発光素子ＬＥ上に第１支持フィルムＳＰＦ１を付着する。
具体的には、複数の発光素子ＬＥ上に第１支持フィルムＳＰＦ１を付着する。第１支持フィルムＳＰＦ１は複数の発光素子ＬＥ上に整列し、複数の発光素子ＬＥの各連結電極ＢＯＬに付着することができる。複数の発光素子ＬＥは多くの個数で配置されており、第１支持フィルムＳＰＦ１と脱着されずに付着することができる。
第１支持フィルムＳＰＦ１は支持層および支持層上に配置された接着層で構成されてもよい。支持層は光が透過できるように透明でかつ機械的安定度を有する物質からなる。例えば、支持層はポリエステル、ポリアクリル、ポリエポキシ、ポリエチレン、ポリスチレン、ポリエチレンテレフタレートなどのような透明高分子を含むことができる。接着層は発光素子ＬＥを接着するための接着物質を含むことができる。例えば、接着物質はウレタンアクリレート、エポキシアクリレート、ポリエステルアクリレートなどを含むことができる。接着物質は紫外線（ＵＶ）または熱が加えられることにより接着力が変化する物質であり得、そのため接着層が発光素子ＬＥから容易に分離されてもよい。
次に、図４２を参照すると、ベース基板ＢＳＵＢにレーザ（１ｓｔ ｌａｓｅｒ）を照射してベース基板ＢＳＵＢとバッファ層ＢＦＬを分離する。バッファ層ＢＦＬは複数の発光素子ＬＥの各第１半導体層ＳＥＭ１から分離される。
バッファ層ＢＦＬを分離する工程はレーザリフトオフ（Ｌａｓｅｒ ｌｉｆｔ ｏｆｆ，ＬＬＯ）工程で分離することができる。レーザリフトオフ工程はレーザを用いたものであり、ソースとしはＫｒＦエキシマレーザ（２４８ｎｍ波長）を用いることができる。エキシマレーザのエネルギ密度（ｅｎｅｒｇｙ ｄｅｎｓｉｔｙ）は約５５０ｍＪ／ｃｍ２～９５０ｍＪ／ｃｍ２範囲で照射され、照射面積（ｉｎｃｉｄｅｎｔ ａｒｅａ）は５０×５０μｍ２～１×１ｃｍ２範囲であり得るが、これに限定されない。バッファ層ＢＦＬにレーザが照射されることによって、バッファ層ＢＦＬは発光素子ＬＥから分離されてもよい。
次に、図４３を参照すると、ベース基板ＢＳＵＢとバッファ層ＢＦＬが分離された複数の発光素子ＬＥに第１転写フィルムＬＦＬ１を付着する。
具体的には、複数の発光素子ＬＥの各第１半導体層ＳＥＭ１上に第１転写フィルムＬＦＬ１を付着する。第１転写フィルムＬＦＬ１は複数の発光素子ＬＥ上に整列し、複数の発光素子ＬＥの各第１半導体層ＳＥＭ１に付着することができる。
第１転写フィルムＬＦＬ１は延伸可能な物質を含むことができる。延伸可能な物質は例えば、ポリオレフィン（Ｐｏｌｙｏｌｅｆｉｎｅ）、ポリ塩化ビニル（Ｐｏｌｙｖｉｎｙｌ ｃｈｌｏｒｉｄｅ，ＰＶＣ）、エラストマー性シリコン（Ｅｌａｓｔｏｍｅｒｉｃ ｓｉｌｉｃｏｎｅ）、エラストマー性ポリウレタン（Ｅｌａｓｔｏｍｅｒｉｃ ｐｏｌｙｕｒｅｔｈａｎｅ）、エラストマー性ポリイソプレン（Ｅｌａｓｔｏｍｅｒｉｃ ｐｏｌｙｉｓｏｐｒｅｎｅ）などを含むことができる。第１転写フィルムＬＦＬ１も上述した第１支持フィルムＳＰＦ１のように支持層と接着層を含んで、複数の発光素子ＬＥを接着および支持することができる。
次に、図４４を参照すると、複数の発光素子ＬＥから第１支持フィルムＳＰＦ１を分離する。第１支持フィルムＳＰＦ１に紫外線または熱を加え、第１支持フィルムＳＰＦ１の接着層の接着力を低下させた後物理的または自然に第１支持フィルムＳＰＦ１を分離させることができる。複数の発光素子ＬＥは第１転写フィルムＬＦＬ１上に所定の第１間隔Ｄ１で離隔してドット形状に配置されてもよい。
次に、図４５を参照すると、第１転写フィルムＬＦＬ１を延伸（１ｓｔ ＯＲＩ）する。第１転写フィルムＬＦＬ１は第１方向ＤＲ１および第２方向ＤＲ２を含んで２次元的に延伸することができる。第１転写フィルムＬＦＬ１が延伸されることにより、第１転写フィルムＬＦＬ１上に接着された複数の発光素子ＬＥの離隔間隔は図４４の第１間隔Ｄ１より増加した第２間隔Ｄ２になる。第１転写フィルムＬＦＬ１の延伸強度（または引張強度）は所望する発光素子ＬＥの離隔間隔によって調節されることができ、例えば、約１２０ｇｆ／ｉｎｃｈであり得る。ただし、これに制限されない。
次に、図４６を参照すると、第１支持フィルムＳＰＦ１が分離された複数の発光素子ＬＥ上に第２転写フィルムＬＦＬ２を付着する。第２転写フィルムＬＦＬ２は複数の発光素子ＬＥ上に整列し、複数の発光素子ＬＥの各連結電極ＢＯＬ上に付着することができる。第２転写フィルムＬＦＬ２は上述した第１転写フィルムＬＦＬ１と同様に支持層と接着層を含み、具体的な説明は上述したので省略する。
次に、図４７を参照すると、複数の発光素子ＬＥから第１転写フィルムＬＦＬ１を分離する。第１転写フィルムＬＦＬ１に紫外線または熱を加え、第１転写フィルムＬＦＬ１の接着層の接着力を低下させた後物理的または自然に第１転写フィルムＬＦＬ１を分離させることができる。
次に、第２転写フィルムＬＦＬ２を延伸（２ｎｄ ＯＲＩ）する。第２転写フィルムＬＦＬ２は第１方向ＤＲ１および第２方向ＤＲ２を含んで２次元的に延伸することができる。第２転写フィルムＬＦＬ２が延伸されることにより、第２転写フィルムＬＦＬ２上に接着された複数の発光素子ＬＥの離隔間隔はさらに増加することができる。第２転写フィルムＬＦＬ２の延伸強度（または引張強度）は所望する発光素子ＬＥの離隔間隔によって調節されることができ、例えば、約２７０ｇｆ／ｉｎｃｈであり得る。ただし、これに制限されるものではない。
次に、図４８を参照すると、第１転写フィルムＬＦＬ１が分離された複数の発光素子ＬＥ上に第２支持フィルムＳＰＦ２を付着する。第２支持フィルムＳＰＦ２は複数の発光素子ＬＥ上に整列し、複数の発光素子ＬＥの各第１半導体層ＳＥＭ１に付着することができる。第２支持フィルムＳＰＦ２は上述した第１支持フィルムＳＰＦ１と同様に支持層と接着層を含み、具体的な説明は上述したので省略する。
次に、図４９を参照すると、第２転写フィルムＬＦＬ２を分離する。具体的には、複数の発光素子ＬＥの連結電極ＢＯＬに付着した第２転写フィルムＬＦＬ２を分離する。第２転写フィルムＬＦＬ２の分離工程は上述した第１転写フィルムＬＦＬ１の分離と同様であるので、説明を省略する。第２転写フィルムＬＦＬ２は複数の発光素子ＬＥの連結電極ＢＯＬから分離されて除去されてもよい。
本実施形態では２回の延伸工程を行った場合を例として説明したが、これに制限されない。延伸工程は複数回行われることができる。
次に、図５０を参照すると、基板１１０上に第２支持フィルムＳＰＦ２を合着して複数の発光素子ＬＥを第１および第２画素電極ＰＥ１，ＰＥ２上に接着させる。
具体的には、基板１１０上に第２支持フィルムＳＰＦ２を整列させる。この場合、第２支持フィルムＳＰＦ２に形成された発光素子ＬＥの連結電極ＢＯＬが基板１１０に向かうように整列させる。基板１１０は図６に示すように、複数の画素電極ＰＥ１，ＰＥ２と画素定義膜ＰＤＬが形成されたものであり得る。
次に、基板１１０と第２支持フィルムＳＰＦ２を合着する。具体的には、第２支持フィルムＳＰＦ２に形成された発光素子ＬＥの連結電極ＢＯＬを基板ＳＵＢの画素電極ＰＥ１，ＰＥ２に接触させる。この場合、発光素子ＬＥの連結電極ＢＯＬが画素電極ＰＥ１，ＰＥ２に接触する。次に、発光素子ＬＥの連結電極ＢＯＬと画素電極ＰＥ１，ＰＥ２を溶融接合することによって基板１１０と第２支持フィルムＳＰＦ２を合着する。この場合、複数の発光素子ＬＥは画素電極ＰＥ１，ＰＥ２の上面に接着される。
溶融接合は第２支持フィルムＳＰＦ２の上部でレーザを画素電極ＰＥ１，ＰＥ２に照射することができる。レーザが照射された画素電極ＰＥ１，ＰＥ２はレーザの高熱が伝導して発光素子ＬＥの連結電極ＢＯＬと画素電極ＰＥ１，ＰＥ２の界面が接着される。特に、画素電極ＰＥ１，ＰＥ２は熱伝導に優れた銅（Ｃｕ）を含んで発光素子ＬＥの連結電極ＢＯＬとの付着特性に優れる。溶融接合に用いられるレーザのソースとしてはＹＡＧを用いることができる。
次に、図５１を参照すると、第２支持フィルムＳＰＦ２を複数の発光素子ＬＥから分離する。
具体的には発光素子ＬＥの第１半導体層ＳＥＭ１から第２支持フィルムＳＰＦ２を分離する。第２支持フィルムＳＰＦ２を分離する工程はレーザリフトオフ（Ｌａｓｅｒ ｌｉｆｔ ｏｆｆ，ＬＬＯ）工程により分離することができる。レーザリフトオフ工程はレーザを用いるものであり、ソースとしてはＫｒＦエキシマレーザ（２４８ｎｍ波長）を用いることができる。エキシマレーザのエネルギ密度（ｅｎｅｒｇｙ ｄｅｎｓｉｔｙ）は約５５０ｍＪ／ｃｍ２～９５０ｍＪ／ｃｍ２範囲で照射され、照射面積（ｉｎｃｉｄｅｎｔ ａｒｅａ）は５０×５０μｍ２～１×１ｃｍ２範囲であり得るが、これに限定されない。第２支持フィルムＳＰＦ２にレーザが照射されることによって、第２支持フィルムＳＰＦ２は発光素子ＬＥから分離されてもよい。
他の例として、第２支持フィルムＳＰＦ２を分離する工程はレーザリフトオフ工程の他に物理的に分離してもよい。第２支持フィルムＳＰＦ２と発光素子ＬＥの間の結合力は発光素子ＬＥの連結電極ＢＯＬと画素電極ＰＥ１，ＰＥ２の間の溶融接合された結合力より小さいので第２支持フィルムＳＰＦ２は接着力の差異によって物理的に分離されることもできる。
次に、図５２を参照すると、発光素子ＬＥが形成された基板１１０上に有機層１４０を形成する。有機層１４０は複数の画素電極ＰＥ１，ＰＥ２と画素定義膜ＰＤＬ上に形成されてもよい。有機層１４０は各発光領域上に配置され、隣接する発光領域間に互いに離隔して配置されてもよい。有機層１４０はスピンコート、インクジェットプリンティングなどの溶液工程を用いて塗布されて露光工程によってパターニングされて形成されてもよい。有機層１４０は発光素子ＬＥの第１半導体層ＳＥＭ１の高さより小さい高さで形成されるが、これに制限されない。
次に、発光素子ＬＥと有機層１４０上に共通電極ＣＥを形成する。共通電極ＣＥは表示領域全体に連続的に形成される。共通電極ＣＥは有機層１４０および発光素子ＬＥを覆って、これと直接接触する。共通電極ＣＥは発光素子ＬＥの第１半導体層ＳＥＭ１の上面に直接接触して形成される。
その後、図６に示すように、波長制御層、カラーフィルタ層などを形成することによって、一実施形態による表示装置１０を製造する。
以上、添付する図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記一実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
１０ 表示装置
ＰＥ１～３ 第１乃至第３画素電極
ＬＥ 発光素子
１４０ 有機層
ＰＤＬ 画素定義膜
ＣＥ 共通電極
ＳＥＭ１ 第１半導体層
ＳＥＭ２ 第２半導体層
ＭＱＷ 発光層
ＥＬＴ 素子電極層
ＲＥＬ 反射電極層
ＩＮＳ 絶縁膜
ＲＦＬ 反射層
ＲＦＭ 金属層

Claims (29)

  1. 第１半導体層と、
    前記第１半導体層上に配置された発光層と、
    前記発光層上に配置された第２半導体層と、
    前記第２半導体層上に配置された素子電極層と、
    前記素子電極層上に配置された反射電極層と、
    前記発光層、前記第２半導体層および前記素子電極層の側面を囲む絶縁膜と、
    前記絶縁膜の側面を囲む反射層を含み、
    前記素子電極層の側面と前記反射電極層の側面は相互整列して一致する、発光素子。
  2. 前記素子電極層の上面は前記絶縁膜の上面および前記反射層の上面と相互整列して一致する、請求項１に記載の発光素子。
  3. 前記絶縁膜は前記反射電極層の側面をさらに囲み、
    前記反射電極層の上面は前記絶縁膜の上面および前記反射層の上面と相互整列して一致する、請求項１に記載の発光素子。
  4. 前記絶縁膜は前記第１半導体層の側面をさらに囲み、
    前記第１半導体層の下面は前記絶縁膜の下面および前記反射層の下面と相互整列して一致する、請求項１に記載の発光素子。
  5. 前記絶縁膜は多重膜からなる、請求項１に記載の発光素子。
  6. 前記反射層は屈折率が互いに異なる絶縁物質を含む第１層と第２層を含み、前記第１層と前記第２層が交互に配置される、請求項１に記載の発光素子。
  7. 前記反射層は金属を含む単一層または多重膜からなる、請求項１に記載の発光素子。
  8. 第１半導体層と、
    前記第１半導体層上に配置された発光層と、
    前記発光層上に配置された第２半導体層と、
    前記第２半導体層上に配置された素子電極層と、
    前記第１半導体層、前記発光層、前記第２半導体層および前記素子電極層の側面を囲む絶縁膜を含み、
    前記第１半導体層は前記第１半導体層の厚さ方向で前記絶縁膜によって囲まれる第１部分、および前記第１部分を除いた残りの第２部分を含み、
    前記第１部分の幅は前記第２部分の幅より小さい、発光素子。
  9. 前記発光層、前記第２半導体層および前記素子電極層それぞれの幅は前記第１半導体層の前記第２部分の幅より小さい、請求項８に記載の発光素子。
  10. 前記絶縁膜の側面は前記第１半導体層の前記第２部分の側面と相互整列して一致する、請求項８に記載の発光素子。
  11. 前記絶縁膜の側面を囲む反射層をさらに含み、
    前記反射層の側面は前記第１半導体層の前記第２部分の側面と相互整列して一致する、請求項８に記載の発光素子。
  12. 前記反射層の側面および前記第１半導体層の前記第２部分の側面を囲む金属層をさらに含む、請求項１１に記載の発光素子。
  13. 前記第１半導体層の前記第２部分の側面を囲む金属層をさらに含む、請求項８に記載の発光素子。
  14. 前記金属層は前記絶縁膜の側面をさらに囲む、請求項１３に記載の発光素子。
  15. 前記絶縁膜は前記素子電極層の上面の一部を覆う、請求項８に記載の発光素子。
  16. 前記絶縁膜の側面を囲む反射層をさらに含み、前記反射層は前記素子電極層の上面と厚さ方向で重なる、請求項１５に記載の発光素子。
  17. 前記第１半導体層の前記第２部分の側面を囲む金属層をさらに含み、前記金属層は前記絶縁膜の側面と接触しない、請求項１５に記載の発光素子。
  18. 前記絶縁膜の側面を囲む反射層をさらに含み、前記反射層の側面は前記第１半導体層の前記第２部分の側面と相互整列して一致する、請求項１７に記載の発光素子。
  19. 前記絶縁膜および前記素子電極層上に配置された金属層をさらに含み、
    前記金属層は前記絶縁膜の外側面上で前記発光層の側面を囲むように配置された、請求項１５に記載の発光素子。
  20. 前記絶縁膜と前記金属層の間に配置される反射層をさらに含み、
    前記反射層は前記絶縁膜の側面を囲み、
    前記金属層は前記反射層の外側面上で前記発光層の側面を囲むように配置される、請求項１９に記載の発光素子。
  21. 前記絶縁膜の側面および前記第１半導体層の第２部分の側面を囲む反射層をさらに含み、
    前記反射層は分散ブラッグ反射鏡である、請求項８に記載の発光素子。
  22. 基板と、
    前記基板上に配置された画素電極と、
    前記画素電極上に配置された発光素子と、
    前記画素電極上に配置され、前記発光素子の間に配置された有機層と、
    前記有機層および前記発光素子上に配置された共通電極を含み、
    前記発光素子それぞれは、
    第１半導体層と、
    前記第１半導体層上に配置された発光層と、
    前記発光層上に配置された第２半導体層と、
    前記第２半導体層上に配置された素子電極層と、
    前記素子電極層上に配置された反射電極層と、
    前記発光層、前記第２半導体層および前記素子電極層の側面を囲む第１絶縁膜と、
    前記第１絶縁膜の側面を囲む反射層を含み、
    前記素子電極層の側面と前記反射電極層の側面は相互整列して一致する、表示装置。
  23. 前記発光素子は前記反射電極層上に配置された連結電極をさらに含み、
    前記連結電極は前記画素電極と連結され、前記第１半導体層は前記共通電極と連結される、請求項２２に記載の表示装置。
  24. 前記反射層の外面を囲む第２絶縁膜をさらに含み、前記反射層は金属を含む金属層である、請求項２３に記載の表示装置。
  25. 前記第２絶縁膜は前記画素電極および前記連結電極と直接接触する、請求項２４に記載の表示装置。
  26. 前記反射層と前記共通電極の間に配置される第３絶縁膜をさらに含み、
    前記第３絶縁膜は前記反射層と直接接触して前記反射層を覆う、請求項２４に記載の表示装置。
  27. 前記第２絶縁膜は前記画素電極と直接接触して、前記連結電極と前記第２絶縁膜の間に空隙が配置される、請求項２４に記載の表示装置。
  28. 前記有機層は前記画素電極上に配置された第１有機層および前記第１有機層上に配置された第２有機層を含み、
    前記反射層は前記第１有機層上に配置され、前記第１絶縁膜の外側面上で前記発光層の側面を囲むように配置される、請求項２２に記載の表示装置。
  29. 前記共通電極は前記絶縁膜の側面を囲み、前記絶縁膜の側面に直接接触する、請求項２２に記載の表示装置。
JP2023106752A 2022-09-07 2023-06-29 発光素子およびそれを含む表示装置 Pending JP2024037677A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220113534A KR20240034940A (ko) 2022-09-07 2022-09-07 발광 소자 및 이를 포함하는 표시 장치
KR10-2022-0113534 2022-09-07

Publications (1)

Publication Number Publication Date
JP2024037677A true JP2024037677A (ja) 2024-03-19

Family

ID=87553915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023106752A Pending JP2024037677A (ja) 2022-09-07 2023-06-29 発光素子およびそれを含む表示装置

Country Status (5)

Country Link
US (1) US20240079529A1 (ja)
EP (1) EP4336575A1 (ja)
JP (1) JP2024037677A (ja)
KR (1) KR20240034940A (ja)
CN (1) CN117673227A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077801A (ko) * 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
JP5091233B2 (ja) * 2006-06-23 2012-12-05 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法

Also Published As

Publication number Publication date
KR20240034940A (ko) 2024-03-15
CN117673227A (zh) 2024-03-08
EP4336575A1 (en) 2024-03-13
US20240079529A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US11621305B2 (en) Display device
US11562669B2 (en) Tiled display device
CN111668266A (zh) 显示设备
US20230403887A1 (en) Display device
US20210408109A1 (en) Display device and tiled display including the same
KR20200049929A (ko) 광학 부재 및 이를 포함하는 표시 장치
US20220052240A1 (en) Display device and tiled display device including the same
CN112310159A (zh) 显示装置和制造该显示装置的方法
EP4084081B1 (en) Display device and method for providing the same
JP2024037677A (ja) 発光素子およびそれを含む表示装置
KR20220135275A (ko) 디스플레이 장치
US20220352268A1 (en) Display device and method for manufacturing the same
US20240162397A1 (en) Display device
KR20210152088A (ko) 표시 장치
US20240063343A1 (en) Display device
US20230048544A1 (en) Display device and method of fabricating the same
US20230046091A1 (en) Display device and method for manufacturing the same
KR20240071449A (ko) 표시 장치
US20230049635A1 (en) Display device
US20230284501A1 (en) Color converting substrate and display device comprising same
US20220352242A1 (en) Display device and method for manufacturing the same
US20220262864A1 (en) Display apparatus
KR20240013907A (ko) 표시장치 및 그 제조 방법
CN115701763A (zh) 显示设备