KR20220135275A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20220135275A
KR20220135275A KR1020210040505A KR20210040505A KR20220135275A KR 20220135275 A KR20220135275 A KR 20220135275A KR 1020210040505 A KR1020210040505 A KR 1020210040505A KR 20210040505 A KR20210040505 A KR 20210040505A KR 20220135275 A KR20220135275 A KR 20220135275A
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
bank
pixel
contact hole
Prior art date
Application number
KR1020210040505A
Other languages
English (en)
Inventor
배광수
이진용
박광우
최상현
최천기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210040505A priority Critical patent/KR20220135275A/ko
Priority to CN202210285466.5A priority patent/CN115132786A/zh
Priority to US17/706,507 priority patent/US20220310728A1/en
Publication of KR20220135275A publication Critical patent/KR20220135275A/ko

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/3248—
    • H01L27/3258—
    • H01L51/5281—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 반사색감을 개선하기 위한 디스플레이 장치를 위하여, 기판 상에 배치되는 박막트랜지스터와, 상기 박막트랜지스터 상에 배치되는 평탄화층과, 상기 평탄화층 상에 배치되며 상기 평탄화층의 컨택홀을 통해 상기 박막트랜지스터에 전기적으로 연결되는 화소전극과, 상기 화소전극의 중앙부를 노출하도록 상기 화소전극의 가장자리를 덮는 화소정의막과, 상기 화소전극의 상기 화소정의막에 의해 노출된 부분의 일 영역 상에 위치하여 상기 기판에 수직인 방향에서 바라볼 시 상기 컨택홀과 중첩하고 상기 화소정의막으로부터 이격된 뱅크를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 반사색감을 개선하기 위한 디스플레이 장치에 관한 것이다.
디스플레이 장치는 사용자에게 정보를 제공할 수 있는 전자장치이다. 이러한 디스플레이 장치는 두께가 얇고 무게가 가벼워, 사용자의 편의성을 높일 수 있다.
그러나 이러한 종래의 디스플레이 장치에는 외광 반사로 인해 시인성이 저하되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 반사 색감을 개선하는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판 상에 배치되는 박막트랜지스터와, 상기 박막트랜지스터 상에 배치되는 평탄화층과, 상기 평탄화층 상에 배치되며 상기 평탄화층의 컨택홀을 통해 상기 박막트랜지스터에 전기적으로 연결되는 화소전극과, 상기 화소전극의 중앙부를 노출하도록 상기 화소전극의 가장자리를 덮는 화소정의막과, 상기 화소전극의 상기 화소정의막에 의해 노출된 부분의 일 영역 상에 위치하여 상기 기판에 수직인 방향에서 바라볼 시 상기 컨택홀과 중첩하고 상기 화소정의막으로부터 이격된 뱅크를 구비하는, 디스플레이 장치가 제공된다.
상기 컨택홀은 상기 화소전극의 상기 화소정의막에 의해 노출된 부분의 중앙부에 배치될 수 있다.
상기 컨택홀의 일측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향은, 상기 컨택홀의 타측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향과 반대일 수 있다.
상기 평탄화층의 상기 화소정의막 하부 부분에서의 두께는 상기 평탄화층의 상기 뱅크 하부 부분에서의 두께보다 두꺼울 수 있다.
상기 화소전극의 상기 화소정의막 하부 부분에서의 두께는, 상기 화소전극의 상기 뱅크 하부 부분에서의 두께보다 두꺼울 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 뱅크의 면적은 상기 컨택홀의 면적보다 넓을 수 있다.
상기 화소정의막 및 상기 뱅크 상에 일체(一體)로 배치되는 대향전극을 더 구비할 수 있다.
상기 화소정의막 상부에 위치하며 상기 기판에 수직인 방향에서 바라볼 시 상기 화소전극의 상기 화소정의막에 의해 노출된 부분과 중첩하는 개구를 갖는 차광부 및 상기 뱅크 상부에 위치하며 상기 기판에 수직인 방향에서 바라볼 시 상기 뱅크와 중첩하는 뱅크차광부를 더 구비할 수 있다.
상기 뱅크차광부는 가시광을 흡수하는 물질을 포함할 수 있다.
본 발명의 다른 일 관점에 따르면, 기판 상에 배치되는 제1박막트랜지스터 및 제2박막트랜지스터와, 상기 제1박막트랜지스터 및 상기 제2박막트랜지스터 상에 배치되는 평탄화층과, 상기 평탄화층 상에 배치되며 상기 평탄화층의 제1컨택홀을 통해 상기 제1박막트랜지스터에 전기적으로 연결되는 제1화소전극과, 상기 평탄화층 상에 배치되며 상기 평탄화층의 제2컨택홀을 통해 상기 제2박막트랜지스터에 전기적으로 연결되는 제2화소전극과, 상기 제1화소전극의 상기 제1컨택홀과 중첩하는 부분과 상기 제1화소전극의 중앙부와 상기 제2화소전극의 중앙부를 노출하도록 상기 제1화소전극의 가장자리와 상기 제2화소전극의 가장자리와 상기 제2화소전극의 상기 제2컨택홀과 중첩하는 부분을 덮는 화소정의막과, 상기 제1화소전극의 상기 화소정의막에 의해 노출된 부분의 일 영역 상에 위치하여 상기 기판에 수직인 방향에서 바라볼 시 상기 제1컨택홀과 중첩하고 상기 화소정의막으로부터 이격된 뱅크를 구비하는 디스플레이 장치가 제공된다.
상기 제1컨택홀은 상기 제1화소전극의 상기 화소정의막에 의해 노출된 부분의 중앙부에 배치될 수 있다.
상기 제1컨택홀의 일측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향은, 상기 제1컨택홀의 타측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향과 반대일 수 있다.
상기 평탄화층의 상기 화소정의막 하부 부분에서의 두께는 상기 평탄화층의 상기 뱅크 하부 부분에서의 두께보다 두꺼울 수 있다.
상기 제1화소전극의 상기 화소정의막 하부 부분에서의 두께는, 상기 제1화소전극의 상기 뱅크 하부 부분에서의 두께보다 두꺼울 수 있다.
상기 제2화소전극의 두께는 일정할 수 있다.
상기 기판에 수직인 방향에서 바라볼 시 상기 뱅크의 면적은 상기 제1컨택홀의 면적보다 넓을 수 있다.
상기 화소정의막 및 상기 뱅크 상에 일체로 배치되는 대향전극을 더 구비할 수 있다.
상기 제1화소전극 상에 배치되는 제1발광층 및 상기 제2화소전극 상에 배치되며 상기 제1발광층과 다른 색으로 발광하는 제2발광층을 더 포함할 수 있다.
상기 화소정의막 상부에 위치하며 상기 기판에 수직인 방향에서 바라볼 시 상기 제1화소전극과 상기 제2화소전극의 상기 화소정의막에 의해 노출된 부분들과 중첩하는 개구들을 갖는 차광부 및 상기 뱅크 상부에 위치하며 상기 기판에 수직인 방향에서 바라볼 시 상기 뱅크와 중첩하는 뱅크차광부를 더 구비할 수 있다.
상기 뱅크차광부는 가시광을 흡수하는 물질을 포함할 수 있다.
상기 뱅크차광부의 상기 제1화소전극에 대응하는 개구를 채우는 제1컬러필터부와 상기 뱅크차광부의 상기 제2화소전극에 대응하는 개구를 채우는 제2컬러필터부를 더 포함하고, 상기 제1컬러필터부는 상기 제1화소전극의 상기 화소정의막에 의해 노출된 부분과 중첩되고 상기 제2컬러필터부는 상기 제2화소전극의 상기 화소정의막에 의해 노출된 부분과 중첩될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이, 본 발명의 일 실시예에 따르면, 반사색감을 개선하기 위한 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 디스플레이 장치의 일부분을 확대하여 도시한 평면도이다.
도 3은 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 10 및 도 11은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다. 도 1에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치는 디스플레이 패널(10)을 포함한다. 이러한 디스플레이 장치는 디스플레이 패널(10)을 포함하는 것이라면 어떤 것이든 가능하다. 예컨대 디스플레이 장치는 스마트폰, 태블릿, 랩탑, 텔레비전 또는 광고판 등과 같은 다양한 장치일 수 있다.
디스플레이 패널(10)은 표시영역(DA)과 표시영역(DA) 외측에 위치하는 주변영역(PA)을 포함한다. 도 1에서는 표시영역(DA)이 직사각형의 형상을 갖는 것으로 도시하고 있다. 다만, 본 발명은 이에 한정되지 않는다. 표시영역(DA)은 예컨대, 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다.
표시영역(DA)은 이미지를 표시하는 부분으로, 복수의 부화소(PX)들이 배치될 수 있다. 각 부화소(PX)는 유기발광다이오드(OLED)와 같은 디스플레이소자를 포함할 수 있다. 즉, 본 실시예에 따른 디스플레이 장치는 유기발광 디스플레이 장치일 수 있다. 각 부화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 각 부화소(PX)는 박막트랜지스터(Thin Film Transistor), 스토리지커패시터 등을 포함하는 화소회로와 연결될 수 있다. 이러한 화소회로는 스캔 신호를 전달하는 복수의 스캔선(SL)들, 상기 스캔선(SL)들과 교차하며 데이터 신호를 전달하는 데이터선(DL)들 및 구동전압을 공급하는 구동전압선(PL)들과 연결될 수 있다. 스캔선(SL)들은 x 방향으로 연장되며, 데이터선(DL)들 및 구동전압선(PL)들은 y 방향으로 연장되어 구비될 수 있다.
부화소(PX)들은 화소회로가 구동함에 따라 광을 방출할 수 있다. 표시영역(DA)은 부화소(PX)들에서 방출되는 광을 통해 소정의 이미지를 제공할 수 있다. 본 명세서에서의 부화소(PX)라 함은 전술한 바와 같이 적색, 녹색, 청색 또는 백색 중 어느 하나의 색상의 광을 방출하는 발광영역으로 정의될 수 있다.
주변영역(PA)은 부화소(PX)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는 영역일 수 있다. 주변영역(PA)에는 부화소(PX)들의 구동을 위한 전원공급배선 및 구동회로부를 포함하는 인쇄회로기판이나 드라이버 IC가 연결되는 단자부 등이 배치될 수 있다.
물론 디스플레이 패널(10)은 기판(100)을 포함하므로, 기판(100)이 이러한 표시영역(DA) 및 주변영역(PA)을 갖는다고 할 수도 있다. 이하에서는 편의상 기판(100)이 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 설명한다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 디스플레이 장치를 예로 하여 설명한다. 하지만 본 발명의 디스플레이 장치는 이에 한정되지 않는다. 예컨대 본 발명의 디스플레이 장치는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치에 구비된 디스플레이 소자가 포함하는 발광층은 유기물을 포함하거나, 무기물을 포함할 수 있다. 그리고 발광층에서 방출되는 광의 경로 상에 양자점이 위치하도록 할 수도 있다.
도 2는 도 1의 디스플레이 장치의 일부분을 확대하여 도시한 평면도이다. 도 2는 도 1의 디스플레이 장치의 A영역에 포함될 수 있는 일 실시예의 구성을 확대한 평면도일 수 있다. 도 3은 도 2의 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 3은 도 2의 제1부화소(PX1)의 중심을 따라 취한 단면도일 수 있다.
도 2에 도시된 것과 같이, 디스플레이 장치는 복수의 부화소들(PX1, PX2, PX3)을 포함할 수 있다. 부화소들(PX1, PX2, PX3)은 서로 다른 색의 광을 방출하는 제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)일 수 있다. 제1부화소(PX1)는 청색광, 제2부화소(PX2)는 녹색광 그리고 제3부화소(PX3)는 적색광을 방출할 수 있다. 다만 본 발명은 이에 한정되는 것은 아니다. 예컨대, 제1부화소(PX1)는 녹색광, 제2부화소(PX2)는 적색광 그리고 제3부화소(PX3)는 청색광을 방출할 수도 있다. 이러한 제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)는 스트라이프 배열, 펜타일 배열, 모자이크 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다.
제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)는 z축 방향에서 바라볼 시 다각형 중 사각형의 형태를 가질 수 있다. 다만 본 발명은 이에 한정되는 것은 아니다. 예컨대 제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)는 원형 또는 타원형의 형태를 가질 수도 있다.
도 2에서는 제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)의 크기가 동일한 것으로 도시되어 있다. 다만 본 발명은 이에 한정되는 것은 아니다. 제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)의 크기는 서로 다를 수 있다. 예컨대, 제3부화소(PX3)의 크기는 제1부화소(PX1) 및 제2부화소(PX2)의 크기보다 클 수 있다.
본 명세서에서 제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)의 크기는 제1부화소(PX1), 제2부화소(PX2) 및 제3부화소(PX3)를 구현하는 표시요소들의 발광영역들의 크기를 의미할 수 있다. 예컨대 제1부화소(PX1)의 제1발광영역(EA1)은 화소정의막(209, 도 3 참조)의 개구(OP, 도 3 참조)에 의해서 정의될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 나타낸 단면도인 도 3에 도시된 것과 같이, 본 발명의 일 실시예에 따른 디스플레이 장치는 기판(100) 상에 배치되는 유기발광다이오드(OLED)를 구비할 수 있고, 기판(100) 상에 버퍼층(201), 게이트절연층(203), 층간절연층(205), 평탄화층(207), 화소정의막(209), 캡핑층(230), 박막봉지층(400), 차광부(530) 및 컬러필터부(CF)가 적층된 구조일 수 있다.
기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 디스플레이 장치의 적어도 일부가 벤딩되거나 디스플레이 장치가 플렉서블한 특성을 가질 경우, 기판(100)은 플렉서블 또는 벤더블 특성을 가질 필요가 있다. 이 경우, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 무기물(예, 실리콘산화물, 실리콘질화물, 산질화규소 등)을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 나아가 기판(100)이 벤딩되지 않는 경우라면, 기판(100)은 글라스 등을 포함할 수도 있다.
버퍼층(201)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(201)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(201) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 버퍼층(201)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)을 포함할 수 있다.
버퍼층(201) 상부에는 제1박막트랜지스터(TFT1)가 배치될 수 있다. 제1박막트랜지스터(TFT1)는 반도체층(ACT), 게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 제1박막트랜지스터(TFT1)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동할 수 있다.
반도체층(ACT)은 버퍼층(201) 상에 배치될 수 있으며 폴리실리콘을 포함할 수 있다. 다른 실시예로 반도체층(ACT)은 비정질실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로 반도체층(ACT)은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(ACT)은 채널영역과 불순물이 도핑된 소스영역 및 드레인영역을 포함할 수 있다.
게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)은 다양한 도전성 물질로 형성될 수 있다. 게이트전극(GE)은 몰리브덴, 알루미늄, 구리, 티타늄 중 적어도 하나를 포함할 수 있다. 예컨대, 게이트전극(GE)은 몰리브덴의 단일층이거나, 몰리브덴층, 알루미늄층 및 몰리브덴층을 포함하는 3층 구조일 수 있다. 소스전극(SE) 및 드레인전극(DE)은 구리, 티타늄 및 알루미늄을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예컨대, 소스전극(SE) 및 드레인전극(DE)은 티타늄층, 알루미늄층 및 티타늄층을 포함하는 3층 구조일 수 있다.
한편, 반도체층(ACT)과 게이트전극(GE)과의 절연성을 확보하기 위해, 실리콘산화물, 실리콘질화물 및/또는 실리콘산질화물 등의 무기물을 포함하는 게이트절연층(203)이 반도체층(ACT)과 게이트전극(GE) 사이에 개재될 수 있다. 아울러 게이트전극(GE)의 상부에는 실리콘산화물, 실리콘질화물 및/또는 실리콘산질화물 등의 무기물을 포함하는 층간절연층(205)이 배치될 수 있으며, 소스전극(SE) 및 드레인전극(DE)은 그러한 층간절연층(205) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
제1박막트랜지스터(TFT1) 상에는 평탄화층(207)이 배치될 수 있다. 평탄한 상면을 제공하기 위해서, 평탄화층(207)을 형성한 후 평탄화층(207)의 상면에 화학적 기계적 폴리싱을 수행할 수 있다. 이러한 평탄화층(207)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 3에서는 평탄화층(207)이 단층으로 도시되어 있으나, 평탄화층(207)은 다층일 수도 있다. 평탄화층(207)은 제1박막트랜지스터(TFT1)의 드레인전극(DE)의 일부를 노출하는 제1컨택홀(CNT1)을 포함할 수 있다. 이러한 제1컨택홀(CNT1)을 통해 후술할 제1화소전극(2211)이 제1박막트랜지스터(TFT1)에 전기적으로 연결될 수 있다.
제1화소전극(2211)은 평탄화층(207) 상에 배치될 수 있다. 제1화소(PX1)에 위치하는 제1화소전극(2211)은 이웃한 부화소들 각각에 대응하는 화소전극으로부터 이격되어 배치될 수 있다. 즉, 복수개의 부화소들에 있어서 화소전극들은 상호 이격되어 배치될 수 있다. 제1화소전극(2211)은 평탄화층(207) 상에 배치되며 평탄화층(207)의 제1컨택홀(CNT1)을 통해 제1박막트랜지스터(TFT1)에 전기적으로 연결될 수 있다.
제1화소전극(2211)은 반사 전극일 수 있다. 이 경우, 제1화소전극(2211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 및 이들의 화합물을 포함하는 반사막과, 반사막 상에 형성된 투명 또는 반투명 도전층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예컨대 제1화소전극(2211)은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
제1화소전극(2211) 상에는 화소정의막(209)이 배치될 수 있다. 이러한 화소정의막(209)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 화소정의막(209)은, 제1화소전극(2211)의 제1컨택홀(CNT1)과 중첩하는 부분 및 제1화소전극(2211)의 중앙부를 노출하도록, 제1화소전극(2211)의 가장자리를 덮을 수 있다. 화소정의막(209)이 제1화소전극(2211)의 가장자리를 커버하여 제1화소전극(2211)의 가장자리와 대향전극(223) 사이의 거리를 증가시켜 제1화소전극(2211)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(209)에 의해 제1발광영역(EA1)이 정의될 수 있다. 제1발광영역(EA1)은 제1화소전극(2211)의 화소정의막(209)으로 덮이지 않은 영역일 수 있다.
일부 실시예에서, 화소정의막(209)은 광차단 물질을 포함할 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자(예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금), 금속 산화물 입자(예컨대, 크롬 산화물), 또는 금속 질화물 입자(예컨대, 크롬 질화물) 등일 수 있다. 광차단 물질을 포함하는 화소정의막(209)을 배치함으로써 화소정의막(209)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
제1화소전극(2211) 상에는 제1화소전극(2211)의 제1컨택홀(CNT1)과 중첩하는 부분을 덮으며 화소정의막(209)으로부터 이격된 뱅크(310)가 배치될 수 있다. 도 2 및 도 3에 도시된 것과 같이 제1발광영역(EA1) 내에 제1컨택홀(CNT1)이 위치하고, 제1화소전극(2211)은 이러한 제1컨택홀(CNT1)을 채우도록 배치된다. 이에 따라 제1화소전극(2211)의 제1컨택홀(CNT1) 상의 부분에서의 상면의 형상은 제1화소전극(2211)의 다른 부분에서의 상면의 형상과 상이하게 될 수 있다. 이에 따라, 만일 제1화소전극(2211)의 제1컨택홀(CNT1) 상의 부분을 덮는 뱅크(310)가 존재하지 않는다면, 제1화소전극(2211) 상에 위치하는 제1발광층(2221b)의 제1컨택홀(CNT1)에 대응하는 부분에서의 휘도가, 제1발광층(2221b)의 다른 부분에서의 휘도와 상이하게 될 수 있다. 뱅크(310)는 이와 같이 휘도 불균일을 야기할 수 있는 부분을 덮어, 제1발광영역(EA1)에서 균일하게 발광이 이루어지도록 할 수 있다.
도 2에 도시된 바와 같이, 기판(100)에 수직인 방향(예컨대 z축 방향)에서 바라볼 시, 뱅크(310)의 면적(A1)은 제1컨택홀(CNT1)의 면적(A2)보다 넓을 수 있다. 뱅크(310)의 일 방향(예컨대 x축 방향)으로의 너비를 제1너비(D1)라고 하고 제1컨택홀(CNT1)의 일 방향(예컨대 x축 방향)으로의 너비를 제2너비(D2)라고 할 수 있다. 뱅크(310)가 제1컨택홀(CNT1)이 형성된 영역을 덮도록 하기 위해 제1너비(D1)는 제2너비(D2)보다 클 수 있다. 따라서 뱅크(310)의 면적(A1)은 제1컨택홀(CNT1)의 면적(A2)보다 넓을 수 있다. 예컨대, 제1너비(D1)가 16.9ㅅm이고 제2너비(D2)가 5.5ㅅm일 수 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1너비(D1)가 제2너비(D2)에 대응하거나, 제1너비(D1)가 제2너비(D2)보다 작을 수도 있다.
한편, 도 2에 도시된 것과 같이, 제1부화소(PX1) 및 제3부화소(PX3)에서는, 제1화소전극(2211)의 제1컨택홀(CNT1)이 제1화소전극(2211)의 대략 중앙부에 위치하고 제3화소전극(2213)의 제3컨택홀(CNT3)이 제3화소전극(2213)의 대략 중앙부에 위치한다. 화소정의막(209)은 제1화소전극(2211)의 가장자리와 제3화소전극(2213)의 가장자리를 덮어, 제1화소전극(2211)의 제1컨택홀(CNT1)과 제3화소전극(2213)의 제3컨택홀(CNT3)은 화소정의막(209)에 의해 덮이지 않을 수 있다. 하지만 제2부화소(PX2)에서는 제2화소전극(2212)이 일측에 돌출부를 갖고 그 돌출부에 제2컨택홀(CNT2)이 위치하는바, 화소정의막(209)은 제2화소전극(2212)의 가장자리를 덮으면서 제2컨택홀(CNT2) 부분을 덮을 수 있다. 즉, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제1부화소(PX1)에서의 제1컨택홀(CNT1)과 제3부화소(PX3)에서의 제3컨택홀(CNT3)은 화소정의막(209)과 중첩하지 않으며, 제2부화소(PX2)의 제2컨택홀(CNT2)은 화소정의막(209)과 중첩할 수 있다.
다만, 본 발명은 이에 한정되지 않는다. 예컨대, 필요에 따라 제2부화소(PX2)에서도 화소정의막(209)이 제2화소전극(2212)의 제2컨택홀(CNT2)을 덮지 않을 수도 있다. 또는, 제2부화소(PX2)도 제1부화소(PX1)와 동일 또는 유사한 구조를 가져, 제2화소전극(2212)의 제2컨택홀(CNT2)이 제2화소전극(2212)의 대략 중앙부에 위치하고 화소정의막(209)이 제2화소전극(2212)의 가장자리를 덮어, 제2화소전극(2212)의 제2컨택홀(CNT2)이 화소정의막(209)에 의해 덮이지 않을 수 있다.
뱅크(310)는 화소정의막(209)과 동일한 물질을 포함할 수 있다. 예컨대, 뱅크(310)는 화소정의막(209)과 동일한 물질로 동시에 형성될 수 있다. 따라서, 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 뱅크(310)는 광차단 물질을 포함할 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자(예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금), 금속 산화물 입자(예컨대, 크롬 산화물), 또는 금속 질화물 입자(예컨대, 크롬 질화물) 등일 수 있다. 광차단 물질을 포함하는 뱅크(310)를 배치함으로써 뱅크(310)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
도 3에 도시된 바와 같이, 제1컨택홀(CNT1)은 제1화소전극(2211)의 화소정의막(209)으로 덮이지 않은 영역의 중앙부에 배치될 수 있다. 즉, 제1컨택홀(CNT1)은 제1발광영역(EA1)의 중앙부에 배치될 수 있다. 이 때, 제1컨택홀(CNT1)의 (-X 방향) 일측에서 평탄화층(207) 상면의 기판(100)에 대해 기울어진 방향은, 제1컨택홀(CNT1)의 (+X 방향) 타측에서 평탄화층(207) 상면의 기판(100)에 대해 기울어진 방향과 반대일 수 있다. 도 3에서는 제1컨택홀(CNT1)의 (-X 방향) 일측에서 제1컨택홀(CNT1) 방향으로 갈수록 평탄화층(207)의 두께가 감소하고, 제1컨택홀(CNT1)의 (+X 방향) 타측에서 제1컨택홀(CNT1) 방향으로 갈수록 평탄화층(207)의 두께가 감소하는 것으로 도시하고 있다. 필요에 따라서는 이에 그치지 않고, 제1컨택홀(CNT1)의 (-X 방향) 일측에서 평탄화층(207) 상면의 기판(100)에 대해 기울어진 형상은, 제1컨택홀(CNT1)의 (+X 방향) 타측에서 평탄화층(207) 상면의 기판(100)에 대해 기울어진 형상과, 제1컨택홀(CNT1)을 중심으로 대칭일 수 있다.
평탄화층(207)이 이와 같은 형상을 가짐에 따라, 평탄화층(207) 상에 배치된 제1화소전극(2211)의 상면도 평탄화층(207)의 상면에 대응하는 형상을 가질 수 있다. 즉, 제1컨택홀(CNT1)의 (-X 방향) 일측에서 제1화소전극(2211) 상면의 기판(100)에 대해 기울어진 방향은, 제1컨택홀(CNT1)의 (+X 방향) 타측에서 제1화소전극(2211) 상면의 기판(100)에 대해 기울어진 방향과 반대일 수 있다. 도 3에서는 제1컨택홀(CNT1)의 (-X 방향) 일측에서 제1컨택홀(CNT1) 방향으로 갈수록, 기판(100)의 상면에서 제1화소전극(2211)의 상면까지의 거리가 감소하고, 제1컨택홀(CNT1)의 (+X 방향) 타측에서 제1컨택홀(CNT1) 방향으로 갈수록, 기판(100)의 상면에서 제1화소전극(2211)의 상면까지의 거리가 감소하는 것으로 도시하고 있다. 필요에 따라서는 이에 그치지 않고, 제1컨택홀(CNT1)의 (-X 방향) 일측에서 제1화소전극(2211) 상면의 기판(100)에 대해 기울어진 형상은, 제1컨택홀(CNT1)의 (+X 방향) 타측에서 제1화소전극(2211) 상면의 기판(100)에 대해 기울어진 형상과, 제1컨택홀(CNT1)을 중심으로 대칭일 수 있다.
이와 같은 구조의 경우, 평탄화층(207)의 화소정의막(209) 하부 부분에서의 두께(L1)는 평탄화층(207)의 뱅크(310) 하부 부분에서의 두께(L2) 보다 두꺼울 수 있다. 그리고 평탄화층(207) 상에 배치된 제1화소전극(2211)의 상면은, 제1발광영역(EA1)의 중앙부에 배치된 제1컨택홀(CNT1) 상의 부분이 기판(100) 방향으로 오목한 형상을 가질 수 있다.
제1화소전극(2211) 및 화소정의막(209) 상부에는 중간층(222)이 배치될 수 있다. 중간층(222)은 제1공통층(222a), 제1발광층(2221b) 및 제2공통층(222c)을 포함할 수 있다.
제1발광층(2221b)은 화소정의막(209)의 개구(OP) 내부에 배치될 수 있다. 제1발광층(2221b)은 청색, 녹색 또는 적색의 광을 방출할 수 있는 형광 또는 인광 물질을 포함하는 유기물일 수 있다. 전술한 유기물은 저분자 유기물 또는 고분자 유기물일 수 있다. 도 3에서는 제1발광층(2221b)이 제1화소전극(2211)의 화소정의막(209)과 뱅크(310)에 의해 노출된 부분 상에 위치하는 것으로 도시되어 있다. 다만, 본 발명은 이에 한정되는 것은 아니다. 제1발광층(2221b)은 화소정의막(209)의 개구(OP) 내부에 배치되되, 제1화소전극(2211) 및 뱅크(310) 상에 일체로 배치될 수도 있다. 즉, 제1발광층(2221b)은 뱅크(310)를 덮도록 배치될 수도 있다.
제1발광층(2221b)의 하부 및 상부에는 각각 제1공통층(222a) 및 제2공통층(222c)이 배치될 수 있다. 제1공통층(222a)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2공통층(222c)은 예컨대, 전자 수송층(ETL: Electron Transport Layer)을 포함하거나, 전자 수송층 및 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 일부 실시예에서 제2공통층(222c)은 구비되지 않을 수 있다.
제1발광층(2221b)이 화소정의막(209)의 개구(OP)에 대응하도록 배치되는데 반해, 제1공통층(222a) 및 제2공통층(222c)은 기판(100)을 전체적으로 커버하도록 일체로 형성될 수 있다. 즉, 제1공통층(222a) 및 제2공통층(222c)은 각각 기판(100)의 표시영역(DA)을 전체적으로 커버하도록 일체로 형성될 수 있다.
대향전극(223)은 캐소드(cathode)일 수 있다. 이러한 대향전극(223)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 유기발광다이오드(OLED)는 제1화소전극(2211)으로부터 대향전극(223)까지의 층들을 포함할 수 있다. 대향전극(223)은 화소정의막(209) 및 뱅크(310) 상에 일체로 배치될 수 있다. 즉, 대향전극(223)은 화소정의막(209) 및 뱅크(310)를 덮도록 배치될 수 있다.
일 실시예에 있어서, 디스플레이 장치는 유기발광다이오드(OLED) 상에 배치된 캡핑층(230)을 더 포함할 수 있다. 캡핑층(230)은 보강 간섭의 원리에 의하여 유기발광다이오드(OLED)의 발광 효율을 향상시키는 역할을 할 수 있다. 캡핑층(230)은 예컨대 589nm의 파장을 갖는 광에 대해 1.6 이상의 굴절률을 나타내는 물질을 포함할 수 있다.
캡핑층(230)은 유기물을 포함한 유기 캡핑층, 무기물을 포함한 무기 캡핑층, 또는 유기물 및 무기물을 포함한 복합 캡핑층일 수 있다. 예컨대, 캡핑층(230)은 카보시클릭 화합물, 헤테로시클릭 화합물, 아민 그룹-함유 화합물, 포르핀 유도체 (porphine derivatives), 프탈로시아닌 유도체 (phthalocyanine derivatives), 나프탈로시아닌 유도체 (naphthalocyanine derivatives), 알칼리 금속 착체, 알칼리 토금속 착체, 또는 이의 임의의 조합을 포함할 수 있다. 상기 카보시클릭 화합물, 헤테로시클릭 화합물 및 아민 그룹-함유 화합물은, 선택적으로, O, N, S, Se, Si, F, Cl, Br, I, 또는 이의 임의의 조합을 포함한 치환기로 치환될 수 있다.
캡핑층(230) 상에는 박막봉지층(400)이 배치될 수 있다. 박막봉지층(400)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 다층 구조를 가질 수 있다. 무기봉지층은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 산질화규소(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기절연물을 포함할 수 있다. 유기봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등) 또는 이들의 임의의 조합을 포함할 수 있다.
박막봉지층(400)은 전술한 다층 구조를 통해 박막봉지층(400) 내에 크랙이 발생한다고 하더라도, 무기봉지층과 유기봉지층 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부의 수분이나 산소 등이 표시영역(DA)으로 침투하는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
박막봉지층(400) 상에는 화소정의막(209) 상부에 위치하며, 기판(100)에 수직인 방향(예컨대 z축 방향)에서 바라볼 시, 화소정의막(209)과 중첩하는 차광부(530)가 배치될 수 있다. 차광부(530)는 제1부화소(PX1)에 대응하는 차광부 개구(530_OP)를 가질 수 있다. 즉, 차광부 개구(530_OP)는 기판(100)에 수직인 방향(예컨대 z축 방향)에서 바라볼 시, 제1화소전극(2211)의 화소정의막(209)에 의해 노출된 부분과 중첩할 수 있다. 표시요소에서 발광하는 광은 차광부 개구(530_OP)를 통해서 외부로 방출될 수 있다. 차광부(530)는 화소정의막(209)과 중첩할 수 있으므로, 차광부 개구(530_OP)는 화소정의막(209)의 개구(OP)와 중첩할 수 있다. 즉, 차광부 개구(530_OP)의 면적은 대응하는 화소정의막(209)의 개구(OP)의 면적과 실질적으로 동일할 수 있다.
차광부(530)는 가시광을 흡수하는 물질을 포함할 수 있다. 즉, 차광부(530)는 약 380nm 내지 780nm 대역의 파장을 전반적으로 흡수하는 물질을 포함할 수 있다. 따라서 차광부(530)는 회색 또는 검은색에 가까운 색을 띨 수 있다. 차광부(530)는 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자(예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금), 금속 산화물 입자(예컨대, 크롬 산화물), 또는 금속 질화물 입자(예컨대, 크롬 질화물) 등을 포함할 수 있다. 이러한 차광부(530)는 디스플레이 패널(10)로 입사하는 외부광을 흡수하고 디스플레이 패널(10)에서 반사되는 반사광을 흡수하여, 디스플레이 장치의 시인성을 향상시킬 수 있다.
박막봉지층(400) 상에는, 뱅크(310) 상부에 위치하며, 기판(100)에 수직인 방향에서 바라볼 시 뱅크(310)와 중첩하는 뱅크차광부(510)가 배치될 수 있다. 뱅크(310)는 화소정의막(209)으로부터 이격되어 배치되므로, 뱅크차광부(510)는 차광부(530)와 이격되어 배치될 수 있다. 또한 뱅크차광부(510)는 제1발광영역(EA1)의 중앙부에 배치될 수 있다.
뱅크차광부(510)는 차광부(530)와 동일한 물질을 포함할 수 있다. 뱅크차광부(510)는 가시광을 흡수하는 물질을 포함할 수 있다. 즉, 뱅크차광부(510)는 약 380nm 내지 780nm 대역의 파장을 전반적으로 흡수하는 물질을 포함할 수 있다. 따라서 뱅크차광부(510)는 회색 또는 검은색에 가까운 색을 띨 수 있다. 뱅크차광부(510)는 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자(예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금), 금속 산화물 입자(예컨대, 크롬 산화물), 또는 금속 질화물 입자(예컨대, 크롬 질화물) 등을 포함할 수 있다. 뱅크차광부(510)는 차광부(530)와 동일한 공정에서 동시에 형성될 수 있다.
제1화소전극(2211)의 화소정의막(209)으로 덮이지 않은 영역인 제1발광영역(EA1)의 중앙부에 뱅크(310)가 배치되고, 뱅크(310) 상부에 대향전극(223)이 위치하기에, 뱅크(310) 상부의 대향전극(223)에 의해 외부광의 반사로 인한 반사광이 생길 수 있다. 뱅크차광부(510)는 이러한 반사광을 흡수하는 역할을 할 수 있다. 이로 인해 디스플레이 장치의 시인성이 향상될 수 있다.
차광부(530)의 차광부 개구(530_OP)를 채우도록 컬러필터부(CF)가 배치될 수 있다. 차광부 개구(530_OP) 내에는 뱅크차광부(510)가 위치하기에, 결과적으로 컬러필터부(CF)는 차광부 개구(530_OP) 내에서 뱅크차광부(510)를 제외한 부분을 채울 수 있다. 물론 도 3에 도시된 것과 같이, 컬러필터부(CF)는 차광부(530) 상에도 위치하고, 뱅크차광부(510) 상에도 위치할 수도 있다. 기판(100)에 수직인 방향(예컨대 z축 방향)에서 바라볼 시, 컬러필터부(CF)는 대응하는 제1부화소(PX1)의 제1발광영역(EA1)을 덮도록 배치될 수 있다. 즉, 기판(100)에 수직인 방향에서 바라볼 시, 컬러필터부(CF)의 면적은 컬러필터부(CF)에 대응하는 제1부화소(PX1)의 제1발광영역(EA1)의 면적보다 넓을 수 있다. 또한 컬러필터부(CF)의 단부는 차광부(530)와 중첩할 수 있다.
컬러필터부(CF)는 대응하는 제1부화소(PX1)에 포함된 제1발광층(2221b)과 중첩하여 배치된다고 볼 수도 있다. 이 때 컬러필터부(CF)와 중첩하는 제1발광층(2221b)이 방출하는 광의 파장은, 컬러필터부(CF)가 통과시키는 파장대역에 속할 수 있다. 예컨대, 제1발광층(2221b)이 청색광을 방출할 시, 제1발광층(2221b)과 중첩하는 컬러필터부(CF)는 청색광을 통과시키고 다른 파장의 광은 흡수할 수 있다.
이와 같은 컬러필터부(CF)는 외광 반사율을 감소시킬 수 있다. 구체적으로, 컬러필터부(CF)는 제1발광층(2221b)에서 방출하는 광은 흡수하지 않으면서, 외부에서 디스플레이 장치 내부로 진입하여 반사된 반사광 중 제1발광층(2221b)에서 방출하는 광과 다른 색을 가지는 광은 흡수할 수 있다. 이를 통해 컬러필터부(CF)는 외광 반사율을 낮출 수 있다. 즉, 선편광판이나 1/4 파장판을 구비하지 않더라도, 외광 반사율을 효과적으로 낮출 수 있다.
컬러필터부(CF) 상에는 컬러필터부(CF)와 차광부(530)를 덮도록 오버코트층(550)이 배치될 수 있다. 오버코트층(550)은 컬러필터부(CF)를 보호할 수 있다. 또한 오버코트층(550)은 컬러필터부(CF)와 차광부(530)등으로 인한 단차를 평탄화 할 수 있다. 발광효율을 고려하여 오버코트층(550)은 광투과도가 높은 물질을 포함할 수 있다.
전술한 것과 같이, 복수개의 부화소들 각각은 화소전극을 포함할 수 있다. 일 부화소가 포함하는 화소전극과 그 하부에 위치하는 배선의 상대적인 위치관계는, 다른 부화소가 포함하는 화소전극과 그 하부에 위치하는 배선의 위치관계와 상이할 수 있다. 따라서 일 부화소가 포함하는 화소전극의 기판(100)에 대한 기울기는, 다른 부화소가 포함하는 화소전극의 기판에 대한 기울기와 상이할 수 있다. 예컨대, 제1부화소(PX1)가 포함하는 제1화소전극(2211)은 기판(100)에 대해, -x 방향의 단부가 +x 방향의 단부보다 상대적으로 기판(100)에 인접하도록 기울어져 있을 수 있고, 제3부화소(PX3)가 포함하는 제3화소전극(2213)은 기판(100)에 대해, +x 방향의 단부가 -x 방향의 단부보다 상대적으로 기판(100)에 인접하도록 기울어져 있을 수 있다.
이와 같은 구조에서 외광이 제1화소전극(2211)에 수직이 아닌 각도로 입사하여 반사되는 경우, 제1부화소(PX1)의 제1화소전극(2211)에서 반사된 광이 차광부(530)에 의해 차폐되는 정도와, 제3부화소(PX3)의 제1화소전극(2211)에서 반사된 광이 차광부(530)에 의해 차폐되는 정도가 달라질 수 있다. 만일 제1부화소(PX1)의 제1화소전극(2211)에서 반사되어 차광부(530)을 통과한 광량이 제3부화소(PX3)의 제1화소전극(2211)에서 반사되어 차광부(530)을 통과한 광량보다 많아지게 되면, 사용자는 제1부화소(PX1)의 컬러필터부(CF)가 통과시키는 파장대역의 광의 색상을 상대적으로 더 강하게 인지하게 된다. 이로 인해 디스플레이 장치에서 사용자가 반사색띠를 인식하게 되거나, 반사색 번짐 현상을 인식하게 될 수 있다.
하지만, 본 실시예에 따른 디스플레이 장치의 경우, 제1화소전극(2211)이 전술한 것과 같이 대칭적인 구조를 갖도록 하여, 반사색띠의 형성 및 반사색 번짐 현상을 방지하고 반사색감을 개선할 수 있다. 즉, 전술한 것과 같이, 제1화소전극(2211)의 상면의 기판(100)에 대한 기울기가 제1컨택홀(CNT1)을 중심으로 대략 대칭이 되도록 하고, 제3화소전극(2213)의 상면의 기판(100)에 대한 기울기가 제3컨택홀(CNT3)을 중심으로 대략 대칭이 되도록 하여, 제1부화소(PX1)와 제3부화소(PX3)에서 전술한 것과 같은 기울어진 방향이 달라지는 현상이 발생하지 않거나 최소화되도록 할 수 있다. 특히, 제1부화소(PX1)에서 전술한 것과 같이 제1화소전극(2211)의 상면이 모두 제1발광영역(EA1)의 중앙부에 배치된 제1컨택홀(CNT1) 상의 부분이 기판(100) 방향으로 오목한 형상을 갖도록 하고, 제3부화소(PX3)에서도 제1부화소(PX1)에서와 마찬가지로 제3화소전극(2213, 도 7 참조)의 상면이 모두 제3발광영역(EA3, 도 7 참조)의 중앙부에 배치된 제3컨택홀(CNT3) 상의 부분이 기판(100) 방향으로 오목한 형상을 갖도록 함으로써, 제3부화소(PX3)에서의 제3화소전극(2213)의 상면의 형상이, 제1부화소(PX1)에서의 제1화소전극(2211)의 상면의 형상과 거의 유사하도록 할 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 4와 도 3에서 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 4에 도시된 것과 같이, 제1박막트랜지스터(TFT1) 상에는 평탄화층(207)이 배치될 수 있다. 평탄화층(207)은 제1평탄화층(2071) 및 제2평탄화층(2073)을 포함할 수 있다. 제1평탄화층(2071) 및 제2평탄화층(2073)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 이 경우 제1평탄화층(2071)과 제2평탄화층(2073) 사이에 배선을 배치할 수 있어 평탄화층(207)이 단층인 경우보다 복잡한 배선 구조를 구성할 수 있다.
제2평탄화층(2073)은 연결전극(CM)의 일부를 노출하는 제1컨택홀(CNT1)을 포함할 수 있다. 이러한 제1컨택홀(CNT1) 및 연결전극(CM)을 통해 제1화소전극(2211)이 제1박막트랜지스터(TFT1)에 전기적으로 연결될 수 있다.
제1화소전극(2211)은 제2평탄화층(2073) 상에 배치될 수 있다. 제1화소전극(2211)은 제2평탄화층(2073)의 제1컨택홀(CNT1)을 통해 제1박막트랜지스터(TFT1)에 전기적으로 연결될 수 있다.
제1화소전극(2211) 상에는 제1화소전극(2211)의 제1컨택홀(CNT1)과 중첩하는 부분을 덮으며 화소정의막(209)으로부터 이격된 뱅크(310)가 배치될 수 있다. 평탄화층(207)이 두개의 층으로 구성된 본 실시예에 의한 디스플레이 장치가 포함하는 뱅크(310)의 일 방향(예컨대 x축 방향)으로의 너비를 제3너비(D3)라고 할 수 있다. 이 경우 제3너비(D3)는 전술한 제1너비(D1) 및 제2너비(D2)보다 클 수 있다. 예컨대, 제1너비(D1)가 16.9ㅅm이고 제2너비(D2)가 5.5ㅅm이며 제3너비(D3)는 22.9ㅅm일 수 있다.
도 5는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 5와 도 3 및/또는 도 4에서 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 5에 도시된 것과 같이 본 발명의 다른 실시예에 의한 디스플레이 장치는 화소정의막(209)과 뱅크차광부(510) 사이에 배치되는 터치센서층(TSL)을 더 구비할 수 있다. 터치센서층(TSL)은 사용자의 터치 입력을 감지하는 층이다. 터치센서층(TSL)은 저항막 방식, 정전 용량 방식 등의 방법을 이용하여 사용자의 터치 입력을 감지할 수 있다.
터치센서층(TSL)은 제1서브도전층(CTL1), 제2서브도전층(CTL2), 터치절연층(603) 및 터치커버층(605)을 구비할 수 있다. 본 발명의 일 실시예에서 터치센서층(TSL)은 박막봉지층(400) 및 터치절연층(603) 사이에 게재되는 터치버퍼층(601)을 더 포함할 수 있다.
터치버퍼층(601)은 박막봉지층(400) 상부에 배치될 수 있다. 터치버퍼층(601)은 박막봉지층(400)의 손상을 방지하며, 터치센서층(TSL)의 구동 시 발생할 수 있는 간섭 신호를 차단할 수 있다. 터치버퍼층(601)은 실리콘산화물(SiOx), 실리콘질화물(SiNX), 실리콘산질화물(SiOxNy) 등과 같은 무기 절연물 또는 유기물을 포함할 수 있다. 터치버퍼층(601)은 전술한 무기 절연물 또는 유기물을 포함하는 단일층 또는 다층 구조를 가질 수 있다.
터치버퍼층(601) 상에는 제1서브도전층(CTL1), 터치절연층(603), 제2서브도전층(CTL2) 및 터치커버층(605)이 순차적으로 적층될 수 있다. 제1서브도전층(CTL1)과 제2서브도전층(CTL2)은 각각 터치절연층(603)의 하부 및 상부에 배치될 수 있다. 제2서브도전층(CTL2)은 사용자의 터치 입력을 감지하는 센서의 역할을 할 수 있다. 제1서브도전층(CTL1)은 패터닝 된 제2서브도전층(CTL2)을 일 방향으로 연결하는 연결부의 역할을 할 수 있다. 일부 실시예에서 제1서브도전층(CTL1) 및 제2서브도전층(CTL2)은 모두 센서의 역할을 할 수 있다. 이 때 제1서브도전층(CTL1) 및 제2서브도전층(CTL2)은 컨택홀을 통해 전기적으로 연결될 수 있다. 이와 같이 제1서브도전층(CTL1) 및 제2서브도전층(CTL2)이 모두 센서의 역할을 함에 따라서, 터치 전극의 저항이 감소하여 사용자의 터치 입력을 빠르게 감지할 수 있다. 일부 실시예에서, 제1서브도전층(CTL1)과 제2서브도전층(CTL2)은 유기발광다이오드(OLED)로부터 방출되는 빛이 통과할 수 있도록 메쉬구조를 가질 수 있다. 이 때 제1서브도전층(CTL1)과 제2서브도전층(CTL2)은 유기발광다이오드(OLED)의 발광영역과 중첩되지 않도록 배치될 수 있다.
제1서브도전층(CTL1)과 제2서브도전층(CTL2)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 탄소 나노튜브 또는 그래핀(graphene) 등을 포함할 수 있다.
터치절연층(603)은 무기물 또는 유기물로 구비될 수 있다. 상기 무기물은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 상기 유기물은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지를 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 터치커버층(605)은 제2서브도전층(CTL2) 및 터치절연층(603)을 전체적으로 덮어 터치센서층(TSL)을 보호할 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 나타낸 단면도이다. 도 6은 제1부화소(PX1) 및 제2부화소(PX2)의 단면을 취한 단면도일 수 있다. 도 7은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 나타낸 단면도이다. 도 7은 제1부화소(PX1) 및 제3부화소(PX3)의 단면을 취한 단면도일 수 있다. 도 6 및 도 7과 기존 도면에서 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 6에 도시된 것과 같이, 기판(100) 상에는 제1박막트랜지스터(TFT1) 및 제2박막트랜지스터(TFT2)가 배치될 수 있다. 제1박막트랜지스터(TFT1) 및 제2박막트랜지스터(TFT2) 상에는 평탄화층(207)이 배치될 수 있다. 평탄화층(207) 상에는 평탄화층(207)의 제1컨택홀(CNT1)을 통해 제1박막트랜지스터(TFT1)에 전기적으로 연결되는 제1화소전극(2211) 및 평탄화층(207)의 제2컨택홀(CNT2)을 통해 제2박막트랜지스터(TFT2)에 전기적으로 연결되는 제2화소전극(2212)이 배치될 수 있다. 평탄화층(207) 상에는 제1화소전극(2211)의 제1컨택홀(CNT1)과 중첩하는 부분, 제1화소전극(2211)의 중앙부 및 제2화소전극(2212)의 중앙부를 노출하도록, 제1화소전극(2211)의 가장자리, 제2화소전극(2212)의 가장자리 및 제2화소전극(2212)의 제2컨택홀(CNT2)과 중첩하는 부분을 덮는 화소정의막(209)이 배치될 수 있다.
제1박막트랜지스터(TFT1)에 의해 구동되는 유기발광다이오드(OLED)의 구조는 도 3에 도시된 유기발광다이오드(OLED)의 구조와 동일할 수 있다. 제1화소전극(2211) 상에는 제1화소전극(2211)의 제1컨택홀(CNT1)과 중첩하는 부분을 덮으며 화소정의막(209)으로부터 이격된 뱅크(310)가 배치될 수 있다. 뱅크(310)의 일 방향(예컨대 x축 방향)으로의 너비인 제1너비(D1)는 제1컨택홀(CNT1)의 일 방향(예컨대 x축 방향)으로의 너비인 제2너비(D2)보다 클 수 있다. 따라서 기판(100)에 수직인 방향에서 바라볼 시 뱅크(310)의 면적은 제1컨택홀(CNT1)의 면적보다 넓을 수 있다.
제1컨택홀(CNT1)은 제1화소전극(2211)의 화소정의막(209)으로 덮이지 않은 영역의 중앙부에 배치될 수 있다. 제1발광영역(EA1)은 제1화소전극(2211)의 화소정의막(209)으로 덮이지 않은 영역일 수 있다. 따라서 제1컨택홀(CNT1)은 제1발광영역(EA1)의 중앙부에 배치된다고 볼 수도 있다. 제1화소전극(2211)의 화소정의막(209)에 의해 노출된 부분에서 평탄화층(207) 상면의 기판(100)에 대한 기울기는, 도 3을 참조하여 전술한 것과 같을 수 있다. 예컨대, 제1화소전극(2211)의 화소정의막(209)에 의해 노출된 부분에서 평탄화층(207) 상면의 기판(100)에 대한 기울기는 제1컨택홀(CNT1)을 중심으로 대칭일 수 있다. 따라서 평탄화층(207) 상에 배치된 제1화소전극(2211)의 기판(100)에 대한 기울기도 제1컨택홀(CNT1)을 중심으로 대칭일 수 있다. 또한 평탄화층(207)의 화소정의막(209) 하부 부분에서의 두께(L1)는, 평탄화층(207)의 뱅크(310) 하부 부분에서의 두께(L2)보다 두꺼울 수 있다. 즉, 평탄화층(207) 상에 배치된 제1화소전극(2211)은 제1발광영역(EA1)의 중앙부에 배치된 제1컨택홀(CNT1)을 향해 기울어지도록 배치될 수 있다.
제1화소전극(2211) 상에는 제1발광층(2221b)이 배치될 수 있다. 제1발광층(2221b)은 청색, 녹색 또는 적색의 광을 방출할 수 있는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 대향전극(223)은 화소정의막(209) 및 뱅크(310) 상에 일체로 배치될 수 있다.
화소정의막(209) 상부에는 기판(100)에 수직인 방향(예컨대 z축 방향)에서 바라볼 시 화소정의막(209)과 중첩하는 차광부(530) 가 배치될 수 있다. 차광부(530)는 부화소들 각각에 대응하는 개구들을 가질 수 있다. 즉, 이러한 개구들은 기판(100)에 수직인 방향(예컨대 z축 방향)에서 바라볼 시, 제1화소전극(2211)과 제2화소전극(2212)의 화소정의막(209)에 의해 노출된 부분과 중첩할 수 있다.
또한, 뱅크(310) 상부에 위치하며, 기판(100)에 수직인 방향(예컨대 z축 방향)에서 바라볼 시 뱅크(310)와 중첩하는 뱅크차광부(510)가 배치될 수 있다. 차광부(530) 및 뱅크차광부(510)는 가시광을 흡수하는 물질을 포함할 수 있다. 즉 차광부(530) 및 뱅크차광부(510)는 약 380nm 내지 780nm 대역의 파장을 전반적으로 흡수하는 물질을 포함할 수 있다. 따라서 뱅크차광부(510)는 뱅크(310) 상부의 대향전극(223)에서 반사되는 반사광을 흡수할 수 있다.
제2박막트랜지스터(TFT2)에 의해 구동되는 유기발광다이오드(OLED)의 구조는 제1박막트랜지스터(TFT1)에 의해 구동되는 유기발광다이오드(OLED)의 구조와 상이할 수 있다. 제1박막트랜지스터(TFT1)에 의해 구동되는 유기발광다이오드(OLED)의 경우, 제1발광영역(EA1) 중앙부에 제1컨택홀(CNT1)을 배치함으로써 반사색감을 개선할 수 있다. 다만, 모든 부화소들에 있어서 컨택홀이 발광영역의 중앙부에 위치해야 하는 것은 아니다. 예컨대 도 6에 도시된 것과 같이, 제2박막트랜지스터(TFT2)에 의해 구동되는 유기발광다이오드(OLED)의 경우 제2컨택홀(CNT2)이 제2발광영역(EA2) 중앙부가 아니라, 화소정의막(209) 하부에 배치되는 구조를 가지는 부화소를 포함할 수 있다.
평탄화층(207)은 화소정의막(209) 하부에 배치되는 제2컨택홀(CNT2)을 포함할 수 있다. 제2화소전극(2212)의 화소정의막(209)에 의해 덮이지 않은 부분을 제2발광영역(EA2)이라 할 수 있는데, 제2컨택홀(CNT2)은 제2발광영역(EA2)과 중첩하지 않을 수 있다. 제2발광층(2222b)은 제2화소전극(2212) 상에 배치되며 제1발광층(2221b)에서 방출하는 광의 색과 상이한 색의 광을 방출할 수 있다. 예컨대, 제1발광층(2221b)은 적색광을 방출하고, 제2발광층(2222b)은 녹색광을 방출할 수 있다.
화소정의막(209) 및 뱅크차광부(510) 사이에는 터치센서층이 배치될 수 있다. 터치센서층은 사용자의 터치 입력을 감지할 수 있다.
제1컬러필터부(CF1)는 뱅크차광부(510)의 제1화소전극(2211)에 대응하는 개구를 채우도록 배치될 수 있다. 제2컬러필터부(CF2)는 뱅크차광부(510)의 제2화소전극(2212)에 대응하는 개구를 채우도록 배치될 수 있다. 즉, 제1컬러필터부(CF1)는 제1화소전극(2211)의 화소정의막(209)에 의해 노출된 부분과 중첩되고, 제2컬러필터부(CF2)는 제2화소전극(2212)의 화소정의막(209)에 의해 노출된 부분과 중첩될 수 있다.
제1컬러필터부(CF1)와 중첩하는 제1발광층(2221b)이 방출하는 광의 파장은, 제1컬러필터부(CF1)가 통과시키는 파장대역에 속할 수 있다. 또한 제2컬러필터부(CF2)와 중첩하는 제2발광층(2222b)이 방출하는 광의 파장은, 제2컬러필터부(CF2)가 통과시키는 파장대역에 속할 수 있다. 예컨대, 제1발광층(2221b)이 적색광을 방출할 시 제1컬러필터부(CF1)는 적색광을 통과시키고, 제2발광층(2222b)이 녹색광을 방출할 시 제2컬러필터부(CF2)는 녹색광을 통과시킬 수 있다.
본 발명의 다른 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 나타낸 단면도인 도 7에 도시된 것과 같이, 평탄화층(207) 상에는 평탄화층(207)의 제3컨택홀(CNT3)을 통해 제3박막트랜지스터(TFT3)에 전기적으로 연결되는 제3화소전극(2213)이 배치될 수 있다. 제3화소전극(2213) 상에는 제3화소전극(2213)의 제3컨택홀(CNT3)과 중첩하는 부분을 덮으며, 화소정의막(209)으로부터 이격된 뱅크(310)가 배치될 수 있다. 제1컨택홀(CNT1)과 마찬가지로 제3컨택홀(CNT3)도 제3발광영역(EA3)의 중앙부에 배치될 수 있다. 또한 제3화소전극(2213)은 제3컨택홀(CNT3)을 향해 기울어질 수 있다. 이러한 제3화소전극(2213)의 기판(100)에 대한 기울기는 제3컨택홀(CNT3)을 중심으로 대칭일 수 있다.
제3화소전극(2213) 상에는 제3발광층(2223b)이 배치될 수 있다. 제3발광층(2223b)은 제1발광층(2221b)과 다른 색을 발광하는 물질을 포함할 수 있다.
제1컬러필터부(CF1)는 뱅크차광부(510)의 제1화소전극(2211)에 대응하는 개구를 채우도록 배치될 수 있다. 제3컬러필터부(CF3)는 뱅크차광부(510)의 제3화소전극(2213)에 대응하는 개구를 채우도록 배치될 수 있다. 제3컬러필터부(CF3)는 제3화소전극(2213)의 화소정의막(209)에 의해 노출된 부분과 중첩할 수 있다.
제1컬러필터부(CF1)와 중첩하는 제1발광층(2221b)이 방출하는 광의 파장은, 제1컬러필터부(CF1)가 통과시키는 파장대역에 속할 수 있다. 또한 제3컬러필터부(CF3)와 중첩하는 제3발광층(2223b)이 방출하는 광의 파장은, 제3컬러필터부(CF3)가 통과시키는 파장대역에 속할 수 있다. 예컨대, 제1발광층(2221b)이 적색광을 방출할 시 제1컬러필터부(CF1)는 적색광을 통과시키고, 제3발광층(2223b)이 청색광을 방출할 시 제3컬러필터부(CF3)는 청색광을 통과시킬 수 있다.
도 8은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치가 도 3을 참조하여 전술한 디스플레이 장치와 상이한 점은, 제1화소전극(2211)의 화소정의막(209) 하부 부분에서의 두께(t1)가, 제1화소전극(2211)의 뱅크(310) 하부 부분에서의 두께(t2)보다 두껍다는 것이다. 이 경우, 평탄화층(207)의 두께는 일정할 수 있다. 이러한 본 실시예에 따른 디스플레이 장치의 경우에도 도 3을 참조하여 전술한 디스플레이 장치와 유사하게, 평탄화층(207) 상에 배치된 제1화소전극(2211)의 상면이, 제1발광영역(EA1)의 중앙부에 배치된 제1컨택홀(CNT1) 상의 부분이 기판(100) 방향으로 오목한 형상을 가질 수 있다.
도 9는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치가 도 6을 참조하여 전술한 디스플레이 장치와 상이한 점은, 제1화소전극(2211)의 화소정의막(209) 하부 부분에서의 두께(t1)가, 제1화소전극(2211)의 뱅크(310) 하부 부분에서의 두께(t2)보다 두껍다는 것이다. 이 경우, 평탄화층(207)의 두께는 일정할 수 있다. 즉, 제1화소전극(2211) 및/또는 평탄화층(207)의 구조는 도 8을 참조하여 전술한 것과 같을 수 있다. 제2화소전극(2212)의 경우에는 화소정의막(209)에 의해 덮이지 않고 노출된 부분에 있어서, 도 9에 도시된 것과 같이 그 두께가 대략 일정할 수 있다.
지금까지는 유기발광 디스플레이 장치에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들인 도 10 및 도 11에 도시된 것과 같이, 양자점 디스플레이 장치 역시 본 발명의 범위에 속한다고 할 수 있다.
양자점 디스플레이 장치의 경우, 도 10 및 도 11에 도시된 것과 같이 제1부화소, 제2부화소 및 제3부화소에 있어서 발광층(222b)이 일체인 형상을 가질 수 있다. 즉, 제1부화소, 제2부화소 및 제3부화소에 있어서 발광층(222b)은 예컨대 청색광을 방출할 수 있다.
유기발광 다이오드(OLED)가 사이에 개재되도록 기판(100) 상부에 위치하는 상부기판(101)은, 기판(100)과 동일한 물질을 포함할 수 있다. 예컨대 상부기판(101)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다.
상부기판(101)의 기판(100) 방향의 하면 상에는 제1색 칼라필터층(CF1)이 위치할 수 있다. 제1색 칼라필터층(CF1)은 발광층(222b)에서 방출하는 광을 통과시킬 수 있다. 예컨대 제1색 칼라필터층(CF1)은 청색광을 통과시킬 수 있다. 이러한 제1색 칼라필터층(CF1)은 제2발광영역(EA2)에 대응하는 개구 및 제3발광영역(EA3)에 대응하는 개구를 가질 수 있다.
제1색 칼라필터층(CF1)의 기판(100) 방향의 면 상에는 블랙매트릭스(BM)가 위치할 수 있다. 이 블랙매트릭스(BM)는 차광부(530)와 동일한 물질을 포함할 수 있으며, 가시광을 흡수할 수 있다. 이러한 블랙매트릭스(BM)는 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 부화소들 사이에 위치할 수 있다. 즉, 블랙매트릭스(BM)는 제1발광영역(EA1), 제2발광영역(EA2) 및 제3발광영역(EA3) 사이에 대응하도록 위치할 수 있다.
제1색 칼라필터층(CF1)의 제2발광영역(EA2)에 대응하는 개구 내에는 제2색 칼라필터층(CF2)이 위치하고, 제1색 칼라필터층(CF1)의 제3발광영역(EA3)에 대응하는 개구 내에는 제3색 칼라필터층(CF3)이 위치할 수 있다. 물론 제2색 칼라필터층(CF2)은 블랙매트릭스(BM) 상에까지 연장될 수 있고, 제3색 칼라필터층(CF3) 역시 블랙매트릭스(BM) 상에까지 연장될 수 있다. 제2색 칼라필터층(CF2)은 예컨대 녹색광을 통과시킬 수 있고, 제3색 칼라필터층(CF3)은 적색광을 통과시킬 수 있다.
제1색 칼라필터층(CF1), 제2색 칼라필터층(CF2) 및/또는 제3색 칼라필터층(CF3)과 기판(100) 사이에는 상부뱅크(IL)가 위치할 수 있다. 이 상부뱅크(IL)는 제1발광영역(EA1), 제2발광영역(EA2) 및 제3발광영역(EA3)에 대응하는 개구들을 가질 수 있다. 이러한 상부뱅크(IL)는 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드를 포함할 수 있다.
상부뱅크(IL)의 제1발광영역(EA1)에 대응하는 개구 내에는 투광층(TL)이 위치하고, 상부뱅크(IL)의 제2발광영역(EA2)에 대응하는 개구 내에는 제2양자점층(QD2)이 위치하며, 상부뱅크(IL)의 제3발광영역(EA3)에 대응하는 개구 내에는 제3양자점층(QD3)이 위치할 수 있다.
투광층(TL)은 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)를 포함할 수 있다. 이 외에도 투광층(TL)은 산란체도 포함할 수 있다. 물론 경우에 따라 도 10 및 도 11에 도시된 것과 달리 상부뱅크(IL)의 제3발광영역(EA3)에 대응하는 개구 내에 투광층(TL)이 존재하지 않을 수도 있다. 제1화소에서는 발광층(222b)에서 생성된 광(예컨대 청색광)이 투광층(TL)과 상부기판(101)을 통해 외부로 방출될 수 있다.
제2양자점층(QD2)은 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제2화소전극(2212)과 중첩할 수 있다. 제2양자점층(QD2)은 제2양자점층(QD2)을 통과하는 광(예컨대 청색광)을 다른 색의 광(예컨대 녹색광)으로 변환시킬 수 있다.
제2양자점층(QD2)은 수지 내에 양자점들이 분산되어 있는 형태를 가질 수 있다. 본 실시예, 후술하는 실시예들 및 그 변형예들에 있어서, 양자점은 반도체 화합물의 결정을 의미하며, 결정의 크기에 따라 다양한 발광 파장의 광을 방출할 수 있는 임의의 물질을 포함할 수 있다. 이러한 양자점의 직경은 예컨대 대략 1nm 내지 10nm일 수 있다.
양자점은 습식 화학 공정, 유기 금속 화학 증착 공정, 분자선 에피택시 공정 또는 이와 유사한 공정 등에 의해 합성될 수 있다. 습식 화학 공정은 유기 용매와 전구체 물질을 혼합한 후 양자점 입자 결정을 성장시키는 방법이다. 습식 화학 공정의 경우 결정이 성장할 때 유기 용매가 자연스럽게 양자점 결정 표면에 배위된 분산제 역할을 하고 결정의 성장을 조절하기 때문에, 유기 금속 화학 증착(MOCVD, Metal Organic Chemical Vapor Deposition)이나 분자선 에피택시(MBE, Molecular Beam Epitaxy) 등의 기상 증착법보다 더 용이하다. 아울러 습식 화학 공정의 경우, 저비용의 공정이면서도 양자점 입자의 성장을 제어할 수 있다.
이러한 양자점은, III-VI족 반도체 화합물, II-VI족 반도체 화합물, III-V족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 또는 이의 임의의 조합을 포함할 수 있다.
III-VI족 반도체 화합물의 예는 In2S3와 같은 이원소 화합물이나, AgInS, AgInS2, CuInS 또는 CuInS2 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
II-VI족 반도체 화합물의 예는 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe 또는 MgS 등과 같은 이원소 화합물이나, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe 또는 MgZnS 등과 같은 삼원소 화합물이나, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe 또는 HgZnSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
III-V족 반도체 화합물의 예는 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs 또는 InSb 등과 같은 이원소 화합물이나, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InAlP, InNAs, InNSb, InPAs, InPSb 또는 GaAlNP 등과 같은 삼원소 화합물이나, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs 또는 InAlPSb 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 한편, III-V족 반도체 화합물은 II족 원소를 더 포함할 수 있다. II족 원소를 더 포함한 III-V족 반도체 화합물의 예는, InZnP, InGaZnP 또는 InAlZnP 등을 포함할 수 있다.
I-III-VI족 반도체 화합물의 예는, AgInS, AgInS2, CuInS, CuInS2, CuGaO2, AgGaO2 또는 AgAlO2 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV-VI족 반도체 화합물의 예는 SnS, SnSe, SnTe, PbS, PbSe 또는 PbTe 등과 같은 이원소 화합물이나, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe 또는 SnPbTe 등과 같은 삼원소 화합물이나, SnPbSSe, SnPbSeTe 또는 SnPbSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV족 원소 또는 화합물은 Si 또는 Ge 등과 같은 단일원소 화합물이나, SiC 또는 SiGe 등과 같은 이원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
이원소 화합물, 삼원소 화합물 및 사원소 화합물과 같은 다원소 화합물에 포함된 각각의 원소는 균일한 농도 또는 불균일한 농도로 입자 내에 존재할 수 있다.
한편, 양자점은 해당 양자점에 포함된 각각의 원소의 농도가 균일한 단일 구조 또는 코어-쉘의 이중 구조를 가질 수 있다. 예컨대, 코어에 포함된 물질과 쉘에 포함된 물질은 서로 상이할 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다. 금속 또는 비금속의 산화물의 예는 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4 또는 NiO 등과 같은 이원소 화합물이나, MgAl2O4, CoFe2O4, NiFe2O4 또는 CoMn2O4 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 반도체 화합물의 예는, 전술한 바와 같은, III-VI족 반도체 화합물, II-VI족 반도체 화합물, III-V족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합을 포함할 수 있다. 예컨대, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb 또는 이의 임의의 조합을 포함할 수 있다.
양자점은 약 45nm 이하, 구체적으로 약 40nm 이하, 더욱 구체적으로 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되기에, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm) 또는 입방체(cubic)의, 나노 입자, 나노 튜브, 나노와이어, 나노 섬유 또는 나노 판상 입자 등의 형태일 수 있다.
이러한 양자점의 크기를 조절함으로써 에너지 밴드 갭의 조절이 가능하므로, 양자점 발광층에서 다양한 파장대의 빛을 얻을 수 있다. 따라서 서로 다른 크기의 양자점을 사용함으로써, 여러 파장의 빛을 방출하는 발광 소자를 구현할 수 있다. 구체적으로, 양자점의 크기는 적색, 녹색 및/또는 청색광이 방출되도록 선택될 수 있다. 또한, 양자점의 크기는 다양한 색의 빛이 결합되어, 백색광을 방출하도록 구성될 수 있다.
제2양자점층(QD2)은 산란체를 포함할 수 있다. 제2양자점층(QD2)이 포함하는 산란체에 의해 입사광이 산란되도록 하여, 입사광이 제2양자점층(QD2) 내에서 양자점에 의해 효율적으로 변환되도록 할 수 있다. 산란체는 산란체와 투광성 수지 사이에 광학 계면을 형성하여 투과광을 부분적으로 산란시킬 수 있는 재료이면 특별히 제한되지 않는데, 예컨대 금속 산화물 입자 또는 유기 입자일 수 있다. 산란체용 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등을 들 수 있고, 산란체용 유기물로는 아크릴계 수지 또는 우레탄계 수지 등을 들 수 있다. 산란체는 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 산란체는 디스플레이 장치의 측면 시인성을 향상시킬 수 있다. 또한 제2양자점층(QD2)이 포함하는 산란체는 제2양자점층(QD2)에 입사한 입사광이 양자점과 만날 확률을 높임으로써 광변환효율을 높일 수 있다.
제2양자점층(QD2)이 포함하는 수지는 산란체에 대한 분산 특성이 우수하면서도 투광성인 물질이라면 어떤 것이든 사용 가능하다. 예컨대, 아크릴계 수지, 이미드계 수지, 에폭시계 수지, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)와 같은 고분자 수지를 제2양자점층(QD2) 형성용 물질로 이용할 수 있다. 이러한 제2양자점층(QD2) 형성용 물질은 잉크젯 프린팅법을 통해, 제1화소전극(2211)과 중첩하는 상부뱅크(IL)의 개구 내에 위치할 수 있다.
상부뱅크(IL)의 제3화소전극(2213)에 중첩하는 개구 내에는 제3양자점층(QD3)이 위치할 수 있다. 이러한 제3양자점층(QD3)은 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시 제3화소전극(2213)과 중첩할 수 있다. 제3양자점층(QD3)은 제3양자점층(QD3)을 통과하는 광(예컨대 청색광)을 다른 색의 광(예컨대 적색광)으로 변환시킬 수 있다.
제3양자점층(QD3)은 수지 내에 양자점들이 분산되어 있는 형태를 가질 수 있다. 본 실시예, 후술하는 실시예들 및 그 변형예들에 있어서, 양자점은 반도체 화합물의 결정을 의미하며, 결정의 크기에 따라 다양한 발광 파장의 광을 방출할 수 있는 임의의 물질을 포함할 수 있다. 이러한 양자점의 직경은 예컨대 대략 1nm 내지 10nm일 수 있다. 제3양자점층(QD3)이 포함하는 양자점에 대해서는 전술한 제2양자점층(QD2)이 포함하는 양자점에 대한 설명이 적용될 수 있으므로, 제3양자점층(QD3)이 포함하는 양자점에 대한 설명은 생략한다.
제3양자점층(QD3)은 산란체를 포함할 수 있다. 제3양자점층(QD3)이 포함하는 산란체에 의해 입사광이 산란되도록 하여, 입사광이 제3양자점층(QD3) 내에서 양자점에 의해 효율적으로 변환되도록 할 수 있다. 산란체는 산란체와 투광성 수지 사이에 광학 계면을 형성하여 투과광을 부분적으로 산란 시킬 수 있는 재료이면 특별히 제한되지 않는데, 예컨대 금속 산화물 입자 또는 유기 입자일 수 있다. 산란체용 금속 산화물이나 산란체용 유기물에 대해서는 전술한 바와 같다. 산란체는 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 산란체는 디스플레이 장치의 측면 시인성을 향상시킬 수 있다. 또한 제3양자점층(QD3)이 포함하는 산란체는 제3양자점층(QD3)에 입사한 입사광이 양자점과 만날 확률을 높임으로써 광변환효율을 높일 수 있다.
제3양자점층(QD3)이 포함하는 수지는 산란체에 대한 분산 특성이 우수하면서도 투광성인 물질이라면 어떤 것이든 사용 가능하다. 예컨대, 아크릴계 수지, 이미드계 수지, 에폭시계 수지, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)와 같은 고분자 수지를 제3양자점층(QD3) 형성용 물질로 이용할 수 있다. 이러한 제3양자점층(QD3) 형성용 물질은 잉크젯 프린팅법을 통해, 제3화소전극(2213)과 중첩하는 상부뱅크(IL)의 개구 내에 위치할 수 있다.
투광층(TL), 제2양자점층(QD2) 및 제3양자점층(QD3)을 보호하기 위해, 도 11에 도시된 것과 같이 투광층(TL), 제2양자점층(QD2) 및 제3양자점층(QD3)의 기판(100) 방향의 면 상에 커버층(CL)이 위치할 수 있다. 이러한 커버층(CL)은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물을 포함할 수 있다. 예컨대 커버층(CL)은 실리콘옥사이드층과 실리콘나이트라이드층을 포함하는 2층 구조를 가질 수 있다. 이러한 커버층(CL)의 기판(100) 방향의 면 상에는, 전술한 것과 같은 차광부(530) 및 뱅크차광부(510)가 위치할 수 있다. 물론 필요에 따라 창광부(530)의 개구를 채우는 투광층이 위치할 수도 있다.
이와 같은 양자점 디스플레이 장치의 경우에도, 도 6 및 도 7을 참조하여 전술한 것과 같은 평탄화층(207), 제1화소전극(2211), 제2화소전극(2212) 및 제3화소전극(2213)의 구조를 취하여, 반사색감이 개선된 디스플레이 장치를 구현할 수 있다. 또는, 이와 같은 양자점 디스플레이 장치의 경우에도, 도 9를 참조하여 전술한 것과 같은 제1화소전극(2211)의 구조를 취하여, 반사색감이 개선된 디스플레이 장치를 구현할 수 있다. 이 경우 도 11의 제3화소전극(2213)도 도 9를 참조하여 전술한 것과 같은 제1화소전극(2211)의 구조를 취할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 207: 평탄화층
209: 화소정의막 221: 화소전극
2211: 제1화소전극 2212: 제2화소전극
2221b: 제1발광층 2222b: 제2발광층
223: 대향전극 310: 뱅크
510: 뱅크차광부 530: 차광부
CNT: 컨택홀 CNT1: 제1컨택홀
CNT2: 제2컨택홀 CF: 컬러필터부
CF1: 제1컬러필터부 CF2: 제2컬러필터부
TSL: 터치센서층

Claims (21)

  1. 기판 상에 배치되는 박막트랜지스터;
    상기 박막트랜지스터 상에 배치되는 평탄화층;
    상기 평탄화층 상에 배치되며 상기 평탄화층의 컨택홀을 통해 상기 박막트랜지스터에 전기적으로 연결되는 화소전극;
    상기 화소전극의 중앙부를 노출하도록 상기 화소전극의 가장자리를 덮는 화소정의막; 및
    상기 화소전극의 상기 화소정의막에 의해 노출된 부분의 일 영역 상에 위치하여 상기 기판에 수직인 방향에서 바라볼 시 상기 컨택홀과 중첩하고, 상기 화소정의막으로부터 이격된, 뱅크;
    를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 컨택홀은, 상기 화소전극의 상기 화소정의막에 의해 노출된 부분의 중앙부에 배치된, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 컨택홀의 일측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향은, 상기 컨택홀의 타측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향과 반대인, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 평탄화층의 상기 화소정의막 하부 부분에서의 두께는, 상기 평탄화층의 상기 뱅크 하부 부분에서의 두께보다 두꺼운, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 화소전극의 상기 화소정의막 하부 부분에서의 두께는, 상기 화소전극의 상기 뱅크 하부 부분에서의 두께보다 두꺼운, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 뱅크의 면적은 상기 컨택홀의 면적보다 넓은, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 화소정의막 및 상기 뱅크 상에 일체(一體)로 배치되는 대향전극을 더 구비하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 화소정의막 상부에 위치하며, 상기 기판에 수직인 방향에서 바라볼 시 상기 화소전극의 상기 화소정의막에 의해 노출된 부분과 중첩하는 개구를 갖는, 차광부; 및
    상기 뱅크 상부에 위치하며, 상기 기판에 수직인 방향에서 바라볼 시 상기 뱅크와 중첩하는, 뱅크차광부;
    를 더 구비하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 뱅크차광부는 가시광을 흡수하는 물질을 포함하는, 디스플레이 장치.
  10. 기판 상에 배치되는 제1박막트랜지스터와 제2박막트랜지스터;
    상기 제1박막트랜지스터 및 상기 제2박막트랜지스터 상에 배치되는 평탄화층;
    상기 평탄화층 상에 배치되며 상기 평탄화층의 제1컨택홀을 통해 상기 제1박막트랜지스터에 전기적으로 연결되는 제1화소전극;
    상기 평탄화층 상에 배치되며 상기 평탄화층의 제2컨택홀을 통해 상기 제2박막트랜지스터에 전기적으로 연결되는 제2화소전극;
    상기 제1화소전극의 상기 제1컨택홀과 중첩하는 부분, 상기 제1화소전극의 중앙부 및 상기 제2화소전극의 중앙부를 노출하도록, 상기 제1화소전극의 가장자리, 상기 제2화소전극의 가장자리 및 상기 제2화소전극의 상기 제2컨택홀과 중첩하는 부분을 덮는, 화소정의막; 및
    상기 제1화소전극의 상기 화소정의막에 의해 노출된 부분의 일 영역 상에 위치하여 상기 기판에 수직인 방향에서 바라볼 시 상기 제1컨택홀과 중첩하고, 상기 화소정의막으로부터 이격된, 뱅크;
    를 구비하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1컨택홀은 상기 제1화소전극의 상기 화소정의막에 의해 노출된 부분의 중앙부에 배치된, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1컨택홀의 일측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향은, 상기 제1컨택홀의 타측에서 상기 평탄화층 상면의 상기 기판에 대해 기울어진 방향과 반대인, 디스플레이 장치.
  13. 제10항에 있어서,
    상기 평탄화층의 상기 화소정의막 하부 부분에서의 두께는, 상기 평탄화층의 상기 뱅크 하부 부분에서의 두께보다 두꺼운, 디스플레이 장치.
  14. 제10항에 있어서,
    상기 제1화소전극의 상기 화소정의막 하부 부분에서의 두께는, 상기 제1화소전극의 상기 뱅크 하부 부분에서의 두께보다 두꺼운, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제2화소전극의 두께는 일정한, 디스플레이 장치.
  16. 제10항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 뱅크의 면적은 상기 제1컨택홀의 면적보다 넓은, 디스플레이 장치.
  17. 제10항에 있어서,
    상기 화소정의막 및 상기 뱅크 상에 일체로 배치되는 대향전극을 더 구비하는, 디스플레이 장치.
  18. 제10항에 있어서,
    상기 제1화소전극 상에 배치되는 제1발광층; 및
    상기 제2화소전극 상에 배치되며, 상기 제1발광층과 다른 색으로 발광하는 제2발광층;을 더 포함하는, 디스플레이 장치.
  19. 제10항에 있어서,
    상기 화소정의막 상부에 위치하며, 상기 기판에 수직인 방향에서 바라볼 시 상기 제1화소전극과 상기 제2화소전극의 상기 화소정의막에 의해 노출된 부분들과 중첩하는 개구들을 갖는, 차광부; 및
    상기 뱅크 상부에 위치하며, 상기 기판에 수직인 방향에서 바라볼 시 상기 뱅크와 중첩하는, 뱅크차광부;
    를 더 구비하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 뱅크차광부는 가시광을 흡수하는 물질을 포함하는, 디스플레이 장치.
  21. 제19항에 있어서,
    상기 뱅크차광부의 상기 제1화소전극에 대응하는 개구를 채우는 제1컬러필터부와, 상기 뱅크차광부의 상기 제2화소전극에 대응하는 개구를 채우는 제2컬러필터부를 더 포함하고,
    상기 제1컬러필터부는 상기 제1화소전극의 상기 화소정의막에 의해 노출된 부분과 중첩되고, 상기 제2컬러필터부는 상기 제2화소전극의 상기 화소정의막에 의해 노출된 부분과 중첩되는, 디스플레이 장치.
KR1020210040505A 2021-03-29 2021-03-29 디스플레이 장치 KR20220135275A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210040505A KR20220135275A (ko) 2021-03-29 2021-03-29 디스플레이 장치
CN202210285466.5A CN115132786A (zh) 2021-03-29 2022-03-22 显示装置
US17/706,507 US20220310728A1 (en) 2021-03-29 2022-03-28 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210040505A KR20220135275A (ko) 2021-03-29 2021-03-29 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220135275A true KR20220135275A (ko) 2022-10-07

Family

ID=83363659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210040505A KR20220135275A (ko) 2021-03-29 2021-03-29 디스플레이 장치

Country Status (3)

Country Link
US (1) US20220310728A1 (ko)
KR (1) KR20220135275A (ko)
CN (1) CN115132786A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115715127B (zh) * 2022-11-09 2023-10-20 惠科股份有限公司 显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
KR102511888B1 (ko) * 2016-12-01 2023-03-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102541880B1 (ko) * 2018-02-27 2023-06-09 삼성디스플레이 주식회사 표시 패널
KR20210084766A (ko) * 2019-12-27 2021-07-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220034987A (ko) * 2020-09-11 2022-03-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN115132786A (zh) 2022-09-30
US20220310728A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
US11770960B2 (en) Color filter unit and display apparatus including the same
US11900838B2 (en) Tiled display device
US11778885B2 (en) Display apparatus comprising dummy color filter and dummy color conversion pattern
US20240268182A1 (en) Color panel and display apparatus including the same
CN113675237A (zh) 显示装置
US20220310728A1 (en) Display apparatus
US20220344625A1 (en) Display device and method of reparing the same
KR20210129309A (ko) 표시 장치 및 그 제조 방법
US20220262864A1 (en) Display apparatus
CN220402273U (zh) 显示设备
US20240016024A1 (en) Display apparatus
US20230189575A1 (en) Display apparatus
US12058912B2 (en) Display device and method of repairing the display device
US20230172024A1 (en) Display apparatus and method of manufacturing the same
CN218039211U (zh) 显示设备
US20240155906A1 (en) Display apparatus
US20230209950A1 (en) Display apparatus
CN219305335U (zh) 显示设备
US20230172004A1 (en) Display apparatus and method of manufacturing the same
US20230378401A1 (en) Display apparatus
KR20230104456A (ko) 표시 장치
KR20230000027A (ko) 표시 장치 및 그 제조방법
KR20240144651A (ko) 디스플레이 장치
KR20240142668A (ko) 표시 장치 및 표시 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination