CN117673227A - 发光元件和包括该发光元件的显示装置 - Google Patents

发光元件和包括该发光元件的显示装置 Download PDF

Info

Publication number
CN117673227A
CN117673227A CN202311132425.3A CN202311132425A CN117673227A CN 117673227 A CN117673227 A CN 117673227A CN 202311132425 A CN202311132425 A CN 202311132425A CN 117673227 A CN117673227 A CN 117673227A
Authority
CN
China
Prior art keywords
layer
light emitting
insulating film
emitting element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311132425.3A
Other languages
English (en)
Inventor
咸智贤
安文贞
朴晋奭
李咥瑾
赵诚赞
韩相旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117673227A publication Critical patent/CN117673227A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

提供了一种发光元件和包括该发光元件的显示装置，所述发光元件包括：第一半导体层；发光层，设置在第一半导体层上；第二半导体层，设置在发光层上；器件电极层，设置在第二半导体层上；反射电极层，设置在器件电极层上；绝缘膜，围绕发光层的侧表面、第二半导体层的侧表面和器件电极层的侧表面；以及反射层，围绕绝缘膜的侧表面，其中，器件电极层的侧表面与反射电极层的侧表面对准。

Description

发光元件和包括该发光元件的显示装置
技术领域
实施例涉及一种发光元件和包括该发光元件的显示装置。
背景技术
随着多媒体技术的发展，显示装置已经变得更加重要。已经使用了各种显示装置(诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等)。
通常，显示装置包括显示面板(诸如有机发光显示面板或LCD面板)。发光显示面板可以包括发光元件(诸如发光二极管(LED))。LED的示例包括由作为发光材料的有机材料形成的有机LED(OLED)和由作为发光材料的无机材料形成的无机LED。
发明内容
实施例提供了一种能够改善光学效率的发光元件。
实施例还提供了一种包括能够改善光学效率的发光元件的显示装置。
然而，公开的实施例不限于在此阐述的实施例。通过参照下面给出的公开的详细描述，以上和其它实施例对于公开所属领域的普通技术人员将变得更加明显。
在实施例中，发光元件可以包括：第一半导体层；发光层，设置在第一半导体层上；第二半导体层，设置在发光层上；器件电极层，设置在第二半导体层上；反射电极层，设置在器件电极层上；绝缘膜，围绕发光层的侧表面、第二半导体层的侧表面和器件电极层的侧表面；以及反射层，围绕绝缘膜的侧表面，其中，器件电极层的侧表面可以与反射电极层的侧表面对准。
在实施例中，器件电极层的上表面可以与绝缘膜的上表面和反射层的上表面对准。
在实施例中，绝缘膜还可以围绕反射电极层的侧表面，反射电极层的上表面可以与绝缘膜的上表面和反射层的上表面对准。
在实施例中，绝缘膜还可以围绕反射电极层的侧表面，第一半导体层的下表面可以与绝缘膜的下表面和反射层的下表面对准。
在实施例中，绝缘膜可以形成为多层膜。
在实施例中，反射层可以包括第一层和第二层，第一层和第二层包括具有不同折射率的绝缘材料，并且第一层和第二层可以交替地布置。
在实施例中，反射层可以形成为包括金属的单层膜或多层膜。
在实施例中，发光元件可以包括：第一半导体层；发光层，设置在第一半导体层上；第二半导体层，设置在发光层上；器件电极层，设置在第二半导体层上；以及绝缘膜，围绕第一半导体层的侧表面、发光层的侧表面、第二半导体层的侧表面和器件电极层的侧表面，其中，第一半导体层可以包括：第一部分，与发光层间隔开，以及第二部分，被绝缘膜围绕并且与发光层相邻，并且第一半导体层的第二部分的宽度可以小于第一半导体层的第一部分的宽度。
在实施例中，发光层的宽度、第二半导体层的宽度和器件电极层的宽度可以小于第一半导体层的第一部分的宽度。
在实施例中，绝缘膜的侧表面可以与第一半导体层的第一部分的侧表面对准。
实施例中，发光元件还可以包括围绕绝缘膜的侧表面的反射层，其中，反射层的侧表面可以与第一半导体层的第一部分的侧表面对准。
在实施例中，发光元件还可以包括围绕绝缘膜的侧表面和第一半导体层的第一部分的侧表面的金属层。
在实施例中，发光元件还可以包括围绕第一半导体层的第一部分的侧表面的金属层。
在实施例中，金属层还可以围绕绝缘膜的侧表面。
在实施例中，绝缘膜可以覆盖器件电极层的上表面的一部分。
在实施例中，发光元件还可以包括围绕绝缘膜的侧表面的反射层，其中，反射层可以在厚度方向上与器件电极层的上表面叠置。
在实施例中，发光元件还可以包括围绕第一半导体层的第一部分的侧表面的金属层，其中，金属层可以不与绝缘膜的侧表面接触。
在实施例中，发光元件还可以包括围绕绝缘膜的侧表面的反射层，其中，反射层的侧表面可以与第一半导体层的第一部分的侧表面对准。
在实施例中，发光元件还可以包括设置在绝缘膜和器件电极层上的金属层，其中，金属层可以围绕发光层的侧表面并且可以设置在绝缘膜的外侧表面上。
在实施例中，发光元件还可以包括设置在绝缘膜与金属层之间的反射层，其中，反射层围绕绝缘膜的侧表面，并且金属层可以围绕发光层的侧表面并且可以设置在反射层的外侧表面上。
在实施例中，发光元件还可以包括围绕绝缘膜的侧表面和第一半导体层的第二部分的侧表面的反射层，其中，反射层可以是分布式布拉格反射器(DBR)。
在实施例中，显示装置可以包括：基底；像素电极，设置在基底上；发光元件，设置在像素电极上；有机层，设置在像素电极上并且设置在发光元件之间；以及共电极，设置在有机层和发光元件上，其中，发光元件中的每个可以包括：第一半导体层；发光层，设置在第一半导体层上；第二半导体层，设置在发光层上；器件电极层，设置在第二半导体层上；反射电极层，设置在器件电极层上；第一绝缘膜，围绕发光层的侧表面、第二半导体层的侧表面和器件电极层的侧表面；以及反射层，围绕第一绝缘膜的侧表面，并且器件电极层的侧表面可以与反射电极层的侧表面对准。
在实施例中，发光元件中的每个还可以包括设置在反射电极层上的连接电极，连接电极可以连接到像素电极中的每个，并且第一半导体层可以连接到共电极。
在实施例中，显示装置还可以包括围绕反射层的外表面的第二绝缘膜，其中，反射层可以包括金属。
在实施例中，第二绝缘膜可以与像素电极和连接电极接触。
在实施例中，显示装置还可以包括设置在反射层与共电极之间的第三绝缘膜，其中，第三绝缘膜可以与反射层接触并且可以覆盖反射层。
在实施例中，第二绝缘膜可以与像素电极接触，并且间隙可以设置在连接电极与第二绝缘膜之间。
在实施例中，有机层可以包括：第一有机层，设置在像素电极上，以及第二有机层，设置在第一有机层上，并且反射层可以设置在第一有机层上，可以围绕发光层的侧表面，并且可以设置在第一绝缘膜的外侧表面上。
在实施例中，共电极围绕第一绝缘膜的侧表面并且可以与第一绝缘膜的侧表面接触。
根据公开的前述实施例和其它实施例，由于多层绝缘膜围绕发光元件的发光层，因此可以改善发光元件的量子效率和瞬时余像。
此外，由于反射层围绕发光元件的绝缘膜，因此可以通过反射从发光层发射的光来改善发光元件的光输出效率。
应当注意的是，公开的效果不限于上述效果，并且根据以下描述，公开的其它效果将是明显的。
附图说明
通过参照附图详细描述公开的实施例，公开的以上和其它方面及特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是图1的显示装置的显示基底的电路的示意性布局图；
图3是图1的显示装置的像素的等效电路的示意图；
图4是根据另一实施例的显示装置的像素的等效电路的示意图；
图5是根据另一实施例的显示装置的像素的等效电路的示意图；
图6是图1的显示装置的示意性剖视图；
图7是示出图1的显示装置的发射区域的示意性平面图；
图8是根据实施例的发光元件的示意性剖视图；
图9是示出发光元件的亮度变化率相对于驱动持续时间的曲线图；
图10是图8的区域A的示意性放大剖视图；
图11是示出光的每个波段的反射率相对于在反射层中交替地堆叠的层的数量的变化的曲线图；
图12是示出约460nm的波长的光的反射率相对于在反射层中交替地堆叠的层的数量的变化的曲线图；
图13是图6的发光元件的示意性放大剖视图；
图14是根据另一实施例的发光元件的示意性剖视图；
图15是根据另一实施例的发光元件的示意性剖视图；
图16是示出图15的发光元件的第一半导体层的示意性平面图；
图17是根据另一实施例的发光元件的示意性剖视图；
图18和图19是根据其它实施例的发光元件的示意性剖视图；
图20和图21是根据其它实施例的发光元件的示意性剖视图；
图22和图23是根据其它实施例的发光元件的示意性剖视图；
图24和图25是根据其它实施例的发光元件的示意性剖视图；
图26和图27是根据其它实施例的发光元件的示意性剖视图；
图28是根据另一实施例的发光元件的示意性剖视图；
图29是根据另一实施例的显示装置的示意性剖视图；
图30是根据另一实施例的显示装置的示意性剖视图；
图31是根据另一实施例的显示装置的示意性剖视图；
图32是根据另一实施例的显示装置的示意性剖视图；
图33是根据另一实施例的显示装置的示意性剖视图；
图34是根据另一实施例的显示装置的示意性剖视图；
图35是示出根据实施例的制造显示装置的方法的流程图；以及
图36至图52是示出图35的方法的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，为了提供对发明的各种实施例或实施方式的透彻理解，阐述了许多具体细节。如在此所使用的“实施例”和“实施方式”是可互换的词语，其是在此公开的装置或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节或者具有一个或更多个等同布置的情况下实践各种实施例。这里，各种实施例不必是排他性的，也不必限制公开。例如，可以在另一实施例中使用或实现实施例的具体形状、构造和特性。
除非另有说明，否则所示的实施例将被理解为提供发明的特征。因此，除非另有说明，否则在不脱离发明的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独称为或统称为“元件”)可以另外组合、分离、互换和/或重新布置。
通常在附图中提供交叉影线和/或阴影的使用以使相邻的元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表明对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，可以基本上同时执行或者按照与所描述的顺序相反的顺序来执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或居间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或居间层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，DR1轴、DR2轴和DR3轴不限于直角坐标系的三个轴(诸如X轴、Y轴和Z轴)，并且可以在更广泛的意义上解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴(诸如X轴、Y轴和Z轴)，并且可以在更广泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。出于本公开的目的，“A和B中的至少一个(种/者)”可以被解释为理解为意味着仅A、仅B或者A和B的任何组合。此外，“X、Y和Z中的至少一个(种/者)”和“选自由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合。如在此所使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。
尽管可以在此使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
出于描述性的目的，可以在此使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而描述如附图中所示的一个元件与另一(另外的)元件的关系。除了附图中所描绘的方位之外，空间相对术语意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，术语“在……下方”可以包含在……上方和在……下方两种方位。此外，设备可以被另外定位(例如，旋转90度或者在其它方位处)，如此，相应地解释在此使用的空间相对描述语。
在此使用的术语是为了描述具体实施例的目的，而不意图成为限制。如在此所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”、“包括”和/或其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。还要注意的是，如在此所使用的，术语“基本上”、“约(大约)”和其它类似术语用作近似术语而不是程度术语，并且如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在此参照作为实施例和/或中间结构的示意图的剖视图和/或分解图描述了各种实施例。如此，将预料到由例如制造技术和/或公差引起的图示的形状的变化。因此，在此公开的实施例不应必须被解释为限于区域的具体示出的形状，而是包括由例如制造引起的形状上的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，如此，不必意图成为限制。
如本领域中的惯例，就功能块、单元和/或模块而言，在附图中描述和示出了一些实施例。本领域技术人员将理解的是，这些块、单元和/或模块通过可使用基于半导体的制造技术或其它制造技术而形成的电子(或光学)电路(诸如，逻辑电路、分立组件、微处理器、硬线电路、存储器元件、布线连接等)被物理实现。在块、单元和/或模块由微处理器或其它相似硬件实现的情况下，可以使用软件(例如，微代码)对它们进行编程和控制以执行在此讨论的各种功能，并且可以由固件和/或软件可选择地驱动它们。还预期的是，每个块、单元和/或模块可以由专用硬件实现，或者可以被实现为用于执行一些功能的专用硬件和用于执行其它功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合。此外，在不脱离发明的范围的情况下，一些实施例的每个块、单元和/或模块可以物理地分成两个或更多个相互作用且分立的块、单元和/或模块。此外，在不脱离发明的范围的情况下，一些实施例的块、单元和/或模块可以物理地组合为更复杂的块、单元和/或模块。
在下文中将参照附图描述实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10可以适用于智能电话、移动电话、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、电视(TV)、游戏控制台、手表型电子装置、头戴式显示器、PC监视器、笔记本计算机、汽车导航系统、汽车仪表盘、数码相机、摄像机、电子广告牌、各种医疗装置、各种检查装置、家用电器(诸如冰箱和洗衣机)以及物联网(IoT)装置。显示装置10在下文中将被描述为例如具有高分辨率或超高分辨率(诸如HD、UHD、4K或8K)的TV。
显示装置10可以根据显示方法来分类。例如，显示装置10可以是有机发光二极管(OLED)显示装置、无机电致发光(EL)显示装置、量子点发光显示(QED)装置、微型发光二极管(微型LED)显示装置、纳米发光二极管(纳米LED)显示装置、等离子体显示装置(PDP)、场发射显示(FED)装置、阴极射线管(CRT)装置、液晶显示(LCD)装置或电泳显示(EPD)装置。显示装置10在下文中将被描述为例如OLED显示装置，并且除非另有说明，否则OLED显示装置在下文中将被简称为显示装置。然而，显示装置10不限于OLED显示装置，并且各种其它显示装置也可以适用于显示装置10。
第一方向DR1指显示装置10的水平方向，第二方向DR2指显示装置10的竖直方向，并且第三方向DR3指显示装置10的厚度方向。如在此所使用的术语“左”、“右”、“上”和“下”指当从显示装置10上方观看时它们的相应方向。例如，术语“右侧”指在第一方向DR1上的一侧，术语“左侧”指在第一方向DR1上的另一侧，术语“上侧”指在第二方向DR2上的第一侧，术语“下侧”指在第二方向DR2上的第二侧。术语“顶部”(或“上”)指在第三方向DR3上的一侧，术语“底部”(或“下”)指在第三方向DR3上的另一侧。
显示装置10在平面图中可以具有例如正方形形状。在显示装置10是TV的情况下，显示装置10可以具有长边在显示装置10的水平方向上对准的矩形形状，但是实施例不限于此。在另一示例中，显示装置10可以具有矩形形状，其长边在显示装置10的竖直方向上对准，或者可以可旋转地安装，使得显示装置10的长边可以在显示装置10的水平方向或竖直方向上可变地对准。在另一示例中，显示装置10可以具有圆形形状或椭圆形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是执行图像的显示的有效区域。显示区域DPA在平面图中可以具有与显示装置10相似的形状(例如，正方形形状)，但是实施例不限于此。
显示区域DPA可以包括像素PX。像素PX可以在行方向和列方向上布置。像素PX在平面图中可以具有矩形形状或正方形形状，但是实施例不限于此。在另一示例中，像素PX可以具有具备相对于显示装置10的边倾斜的边的菱形形状。像素PX可以包括各种颜色的像素PX。例如，像素PX可以包括第一颜色像素PX(例如，红色像素PX)、第二颜色像素PX(例如，绿色像素PX)和第三颜色像素PX(例如，蓝色像素PX)，但是实施例不限于此。各种颜色的像素PX可以以条带或型交替地布置。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的部分。显示区域DPA可以具有正方形形状，并且非显示区域NDA可以被设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。
用于驱动显示区域DPA的驱动电路或驱动元件可以设置在非显示区域NDA中。在非显示区域NDA的与显示装置10的第一侧(或下侧)相邻的部分中，垫(pad，又称为“焊盘”或“焊垫”)单元可以设置在显示装置10的显示基底上，并且外部装置EXD可以安装在垫单元中的垫电极上。外部装置EXD的示例可以包括连接膜、印刷电路板(PCB)、驱动器集成芯片DIC、连接器和布线连接膜。在非显示区域NDA的与显示装置10的第二侧(或左侧)相邻的部分中，可以设置形成(例如，直接形成)在显示装置10的显示基底上的扫描驱动单元SDR。
图2是图1的显示装置的显示基底的电路的示意性布局图。
参照图2，线设置在基底上。所述线可以包括扫描线SCL、感测信号线SSL、数据线DTL、参考电压线RVL和第一电源线ELVDL。
扫描线SCL和感测信号线SSL可以在第一方向DR1上延伸。扫描线SCL和感测信号线SSL可以连接到扫描驱动单元SDR。扫描驱动单元SDR可以包括扫描驱动电路。扫描驱动单元SDR可以在显示区域DPA的一侧设置在非显示区域NDA中，但是实施例不限于此。在另一示例中，扫描驱动单元SDR可以在显示区域DPA的两侧设置在非显示区域NDA中。扫描驱动单元SDR可以连接到信号连接线CWL，并且信号连接线CWL的至少一个端部可以在非显示区域NDA中形成垫WPD_CW，并且可以连接到图1的外部装置EXD。
数据线DTL和参考电压线RVL可以在与第一方向DR1交叉的第二方向DR2上延伸。第一电源线ELVDL可以包括在第二方向DR2上延伸的部分。第一电源线ELVDL还可以包括在第一方向DR1上延伸的部分。第一电源线ELVDL可以具有网格结构，但是实施例不限于此。
布线垫WPD可以设置在数据线DTL、参考电压线RVL和第一电源线ELVDL中的每个的至少一个端部处。布线垫WPD可以设置在非显示区域NDA的垫单元PDA中。数据线DTL的布线垫WPD_DT(在下文中，数据垫WPD_DT)、参考电压线RVL的布线垫WPD_RV(在下文中，参考电压垫WPD_RV)以及第一电源线ELVDL的布线垫WPD_ELVD(在下文中，第一电源垫WPD_ELVD)可以设置在非显示区域NDA的垫单元PDA中。在另一示例中，数据垫WPD_DT、参考电压垫WPD_RV和第一电源垫WPD_ELVD可以设置在非显示区域NDA的不同部分中。如上所述，图1的外部装置EXD可以安装在布线垫WPD上。外部装置EXD可以经由各向异性导电膜(ACF)或超声接合安装在布线垫WPD上。
显示基底上的每个像素PX可以包括像素驱动电路。上述线可以在经过每个像素PX时或沿着像素PX外围行进时，将驱动信号施加到像素驱动电路。像素驱动电路可以包括晶体管和电容器。包括在像素驱动电路中的晶体管和电容器的数量可以变化。例如，像素驱动电路在下文中将被描述为具有包括三个晶体管和一个电容器的“3T-1C”结构，但是实施例不限于此。在另一示例中，诸如“2T-1C”、“7T-1C”或“6T-1C”结构的各种其它结构也可以适用于像素驱动电路。
图3是图1的显示装置的像素的等效电路的示意图。
参照图3，像素PX可以包括发光元件LE、三个晶体管(例如，驱动晶体管DTR、第一晶体管STR1和第二晶体管STR2)以及电容器CST。
发光元件LE可以根据通过驱动晶体管DTR施加到其的电流发射光。发光元件LE可以实现为无机发光二极管(LED)、OLED、微型LED或纳米LED。
发光元件LE的第一电极(或阳极)可以连接到驱动晶体管DTR的源电极，发光元件LE的第二电极(或阴极)可以连接到低电位电压(或第二电源电压)被供应到其的第二电源线ELVSL。第二电源电压可以低于被供应到第一电源线ELVDL的高电位电压(或第一电源电压)。
驱动晶体管DTR可以根据其栅电极与源电极之间的电压差来控制从第一电源线ELVDL流入到发光元件LE中的电流。驱动晶体管DTR的栅电极可以连接到第一晶体管STR1的第一电极，驱动晶体管DTR的源电极可以连接到发光元件LE的第一电极，驱动晶体管DTR的漏电极可以连接到第一电源电压被供应到其的第一电源线ELVDL。
第一晶体管STR1可以通过来自扫描线SCL的扫描信号而导通，以将数据线DTL和驱动晶体管DTR的栅电极连接。第一晶体管STR1的栅电极可以连接到扫描线SCL，第一晶体管STR1的第一电极可以连接到驱动晶体管DTR的栅电极，并且第一晶体管STR1的第二电极可以连接到数据线DTL。
第二晶体管STR2可以通过来自感测信号线SSL的感测信号而导通，以将初始化电压线VIL和驱动晶体管DTR的源电极连接。第二晶体管STR2的栅电极可以连接到感测信号线SSL，第二晶体管STR2的第一电极可以连接到初始化电压线VIL，并且第二晶体管STR2的第二电极可以连接到驱动晶体管DTR的源电极。
第一晶体管STR1和第二晶体管STR2的第一电极可以是源电极，并且第一晶体管STR1和第二晶体管STR2的第二电极可以是漏电极。在另一示例中，第一晶体管STR1和第二晶体管STR2的第一电极可以是漏电极，并且第一晶体管STR1和第二晶体管STR2的第二电极可以是源电极。
电容器CST可以形成在驱动晶体管DTR的栅电极与源电极之间。电容器CST存储同驱动晶体管DTR的栅电极与源电极之间的电压差对应的差分电压。
驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2可以形成为薄膜晶体管(TFT)。图3示出了驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2是N型金属氧化物半导体场效应晶体管(MOSFET)，但是实施例不限于此。在另一示例中，驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2可以是P型MOSFET。在另一示例中，驱动晶体管DTR以及第一晶体管STR1和第二晶体管STR2中的一些可以是P型MOSFET，并且另一些晶体管可以是P型MOSFET。
图4是根据另一实施例的显示装置的像素的等效电路的示意图。
参照图4，发光元件LE的第一电极可以连接到第四晶体管STR4的第一电极和第六晶体管STR6的第二电极，并且发光元件LE的第二电极可以连接到第二电源线ELVSL。寄生电容器Cel可以形成在发光元件LE的第一电极与第二电极之间。
像素PX可以包括驱动晶体管DTR、开关元件和电容器CST。开关元件包括第一晶体管STR1、第二晶体管STR2、第三晶体管STR3、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6。
驱动晶体管DTR可以包括栅电极、第一电极和第二电极。驱动晶体管DTR可以控制在其第一电极与第二电极之间流动的漏-源电流(在下文中，驱动电流)。
电容器CST可以形成在驱动晶体管DTR的栅电极与第一电源线ELVDL之间。电容器CST的第一电极可以连接到驱动晶体管DTR的栅电极，并且电容器CST的第二电极可以连接到第一电源线ELVDL。
在第一晶体管STR1至第六晶体管STR6的第一电极和驱动晶体管DTR的第一电极是源电极的情况下，第一晶体管STR1至第六晶体管STR6的第二电极和驱动晶体管DTR的第二电极可以是漏电极。在另一示例中，在第一晶体管STR1至第六晶体管STR6的第一电极和驱动晶体管DTR的第一电极是漏电极的情况下，第一晶体管STR1至第六晶体管STR6的第二电极和驱动晶体管DTR的第二电极可以是源电极。
第一晶体管STR1至第六晶体管STR6的有源层和驱动晶体管DTR的有源层可以由多晶硅、非晶硅和氧化物半导体中的一种形成。例如，第一晶体管STR1至第六晶体管STR6的有源层和驱动晶体管DTR的有源层可以通过低温多晶硅(LTPS)工艺由多晶硅形成。
在实施例中，第一晶体管STR1和第二晶体管STR2的栅电极可以连接到写入扫描线GWL，第三晶体管STR3的栅电极可以连接到初始化扫描线GIL，第四晶体管STR4的栅电极可以连接到控制扫描线GCL，第五晶体管STR5和第六晶体管STR6的栅电极可以连接到发射线EL。
图4示出了第一晶体管STR1至第六晶体管STR6和驱动晶体管DTR形成为P型MOSFET，但是实施例不限于此。在另一示例中，第一晶体管STR1至第六晶体管STR6和驱动晶体管DTR可以形成为N型MOSFET。例如，第一晶体管STR1可以包括彼此串联连接并且形成为P型MOSFET的第一-第一晶体管ST1-1和第一-第二晶体管ST1-2。例如，第三晶体管STR3可以包括彼此串联连接并且形成为P型MOSFET的第三-第一晶体管ST3-1和第三-第二晶体管ST3-2。
可以考虑到驱动晶体管DTR的特性和发光元件LE的特性而设定来自第一电源线ELVDL的第一电源电压、来自第二电源线ELVSL的第二电源电压以及来自第三电源线(或初始化电压线)VIL的第三电源电压(或初始化电压)。
图5是根据另一实施例的显示装置的像素的等效电路的示意图。
图5的实施例与图4的实施例的不同之处在于，驱动晶体管DTR以及第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6形成为P型MOSFET，并且第一晶体管STR1和第三晶体管STR3形成为N型MOSFET。
参照图5，P型MOSFET的有源层(例如，驱动晶体管DTR的有源层以及第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6的有源层)可以由多晶硅形成，并且N型MOSFET的有源层(例如，第一晶体管STR1和第三晶体管STR3的有源层)可以由氧化物半导体形成。
图5的实施例与图4的实施例的不同之处还在于，第二晶体管STR2的栅电极和第四晶体管STR4的栅电极连接到写入扫描线GWL，并且第一晶体管STR1的栅电极连接到控制扫描线GCL。由于第一晶体管STR1和第三晶体管STR3形成为N型MOSFET，因此具有栅极高电压的扫描信号可以被施加到控制扫描线GCL和初始化扫描线GIL。由于第二晶体管STR2、第四晶体管STR4、第五晶体管STR5和第六晶体管STR6形成为P型MOSFET，因此具有栅极低电压的扫描信号可以被施加到写入扫描线GWL和发射线EL。
实施例不限于图3至图5的等效电路，并且还可以实现公开所属领域的普通技术人员可用的各种其它电路构造。
图6是图1的显示装置的示意性剖视图。图7是示出图1的显示装置的发射区域的示意性平面图。图8是根据实施例的发光元件的示意性剖视图。
图9是示出发光元件的亮度变化率相对于驱动持续时间的曲线图。图10是图8的区域A的示意性放大剖视图。图11是示出光的每个波段的反射率相对于在反射层中交替地堆叠的层的数量的变化的曲线图。图12是示出约460nm的波长的光的反射率相对于在反射层中交替地堆叠的层的数量的变化的曲线图。图13是图6的发光元件的示意性放大剖视图。
参照图6，显示装置10可以包括显示基底100以及设置在显示基底100上的波长控制器200和滤色器层CFL。
显示基底100可以包括基底110和设置在基底110上的发光元件单元LEP。基底110可以是绝缘基底。基底110可以包括透明材料。例如，基底110可以包括诸如玻璃或石英的透明绝缘材料。基底110可以是刚性基底，但是实施例不限于此。在另一示例中，基底110可以包括诸如聚酰亚胺的塑料，并且可以具有柔性(诸如可弯曲性、可折叠性或可卷曲性)。第一发射区域EA1、第二发射区域EA2和第三发射区域EA3以及非发射区域NEA可以限定在基底110上。
第一开关元件T1、第二开关元件T2和第三开关元件T3可以位于基底110上。第一开关元件T1、第二开关元件T2和第三开关元件T3可以分别位于基底110的第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中，但是实施例不限于此。在另一示例中，第一开关元件T1、第二开关元件T2和第三开关元件T3中的至少一个可以位于非发射区域NEA中。
第一开关元件T1、第二开关元件T2和第三开关元件T3可以是包括非晶硅、多晶硅或氧化物半导体的薄膜晶体管(TFT)。例如，将信号传输到第一开关元件T1、第二开关元件T2和第三开关元件T3中的每个的信号线(例如，栅极线、数据线和电源线)也可以位于基底110上。
第一开关元件T1、第二开关元件T2和第三开关元件T3中的每个可以包括半导体层65、栅电极75、源电极85a和漏电极85b。例如，缓冲层60可以设置在基底110上。缓冲层60可以覆盖基底110的整个表面。缓冲层60可以包括氮化硅、氧化硅或氮氧化硅，并且可以形成为单层或双层。
半导体层65可以设置在缓冲层60上。半导体层65可以是第一开关元件T1、第二开关元件T2和第三开关元件T3的沟道。半导体层65可以包括非晶硅、多晶硅或氧化物半导体。例如，氧化物半导体可以包括包含铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)和/或镁(Mg)的二元化合物(ABx)、三元化合物(ABxCy)或四元化合物(ABxCyDz)。半导体层65可以包括氧化铟镓锌(IGZO)。
栅极绝缘层70可以设置在半导体层65上。栅极绝缘层70可以包括硅化合物或金属氧化物。例如，栅极绝缘层70可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。栅极绝缘层70可以包括氧化硅。
栅电极75可以设置在栅极绝缘层70上。栅电极75可以与半导体层65叠置。栅电极75可以包括导电材料。栅电极75可以包括金属氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)或氧化铟(In2O3))或者金属(诸如铜(Cu)、Ti、Al、钼(Mo)、钽(Ta)、钙(Ca)、铬(Cr)、Mg或镍(Ni))。例如，栅电极75可以形成为其中Cu堆叠在Ti上的Cu/Ti双层，但是实施例不限于此。
第一层间绝缘层80和第二层间绝缘层82可以设置在栅电极75上。第一层间绝缘层80可以设置(例如，直接设置)在栅电极75上，并且第二层间绝缘层82可以设置(例如，直接设置)在第一层间绝缘层80上。第一层间绝缘层80和第二层间绝缘层82可以包括无机绝缘材料(诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌)，但是实施例不限于此。在另一示例中，第二层间绝缘层82可以包括能够使下面的台阶差平坦化的有机绝缘材料。
源电极85a和漏电极85b可以设置在第二层间绝缘层82上。源电极85a和漏电极85b可以通过穿过第一层间绝缘层80、第二层间绝缘层82和栅极绝缘层70的接触孔与半导体层65接触。源电极85a和漏电极85b可以包括金属氧化物(诸如ITO、IZO、ITZO或In2O3)或者金属(诸如Cu、Ti、Al、Mo、Ta、Ca、Cr、Mg或Ni)。例如，源电极85a和漏电极85b可以形成为其中Cu堆叠在Ti上的Cu/Ti双层，但是实施例不限于此。
第一平坦化层120可以设置在第一开关元件T1、第二开关元件T2和第三开关元件T3上。第一平坦化层120可以包括有机材料。例如，第一平坦化层120可以包括丙烯酸树脂、环氧树脂、酰亚胺树脂或酯树脂。第一平坦化层120可以包括正光敏材料或负光敏材料。
像素连接电极125可以设置在第一平坦化层120上。像素连接电极125可以设置为与第一开关元件T1、第二开关元件T2和第三开关元件T3对应，并且可以电连接到第一开关元件T1、第二开关元件T2和第三开关元件T3。像素连接电极125可以将第一开关元件T1、第二开关元件T2和第三开关元件T3分别连接到第一像素电极PE1、第二像素电极PE2和第三像素电极PE3，这将在稍后描述。像素连接电极125可以通过穿过第一平坦化层120的接触孔与第一开关元件T1、第二开关元件T2和第三开关元件T3接触。
第二平坦化层130可以设置在第一平坦化层120和像素连接电极125上。第二平坦化层130可以使下面的台阶差平坦化。第二平坦化层130和第一平坦化层120可以包括相同的材料。
发光元件单元LEP可以设置在第二平坦化层130上。发光元件单元LEP可以包括第一像素电极PE1、第二像素电极PE2和第三像素电极PE3、发光元件LE以及共电极CE。发光元件单元LEP还可以包括限定并划分第一发射区域EA1、第二发射区域EA2和第三发射区域EA3的像素限定膜PDL以及有机层140。
第一像素电极PE1、第二像素电极PE2和第三像素电极PE3可以用作发光元件LE的第一电极，并且可以是阳极或阴极。第一像素电极PE1、第二像素电极PE2和第三像素电极PE3可以分别位于第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中。第一像素电极PE1、第二像素电极PE2和第三像素电极PE3可以分别与第一发射区域EA1、第二发射区域EA2和第三发射区域EA3叠置(例如，完全叠置)。
第一像素电极PE1、第二像素电极PE2和第三像素电极PE3可以通过穿透第二平坦化层130的接触孔连接(例如，直接连接)到像素连接电极125，并且可以经由像素连接电极125分别电连接到第一开关元件T1、第二开关元件T2和第三开关元件T3。第一像素电极PE1、第二像素电极PE2和第三像素电极PE3可以包括金属。金属可以是例如Cu、Ti、银(Ag)、Mg、Al、铂(Pt)、铅(Pb)、金(Au)、Ni、钕(Nd)、铱(Ir)、Cr、锂(Li)、Ca或其混合物。第一像素电极PE1、第二像素电极PE2和第三像素电极PE3可以具有其中堆叠有两个或更多个金属层的多层结构。例如，第一像素电极PE1、第二像素电极PE2和第三像素电极PE3可以具有其中Cu堆叠在Ti上的双层结构，但是实施例不限于此。
发光元件LE可以设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3上。
如图6和图7中所示，发光元件LE可以设置在第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中。发光元件LE可以是在第三方向DR3上延伸的竖直发光二极管(LED)。例如，发光元件LE在第三方向DR3上的长度可以大于发光元件LE在水平方向上的长度。例如，水平方向可以指第一方向DR1或第二方向DR2。稍后将详细描述发光元件LE。
有机层140可以设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3以及像素限定膜PDL上。有机层140可以使下面的台阶差平坦化，使得共电极CE可以适当地形成在有机层140上。有机层140可以具有预定高度并且使发光元件LE的至少一部分突出超过有机层140的顶部。例如，有机层140距第一像素电极PE1的顶表面(或上表面)的高度可以小于发光元件LE的高度。
有机层140可以包括有机材料以使下面的台阶差平坦化。例如，有机层140可以包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂或苯并环丁烯(BCB)树脂。
共电极CE可以设置在有机层140和发光元件LE上。例如，共电极CE可以遍及整个显示区域DPA设置在基底110的形成有发光元件LE的一个表面上。共电极CE可以在显示区域DPA中与第一发射区域EA1、第二发射区域EA2和第三发射区域EA3叠置，并且可以形成为足够薄以使光通过其发射。
共电极CE可以设置(例如，直接设置)在发光元件LE的顶表面(或上表面)和侧表面上。例如，共电极CE可以与形成发光元件LE的顶表面(或上表面)的第二半导体层SEM2(见图8)以及形成发光元件LE的侧表面的反射层RFL(见图8)接触(例如，直接接触)。共电极CE可以覆盖发光元件LE，并且可以是针对所有发光元件LE公共地设置的公共层以连接发光元件LE。
由于共电极CE设置在整个基底110上并且共电压被施加到共电极CE，因此共电极CE可以包括低电阻材料。例如，共电极CE可以足够薄以容易地使光通过其透射。例如，共电极CE可以包括低电阻金属材料(诸如Al、Ag或Cu)或者金属氧化物(诸如ITO、IZO或ITZO)。共电极CE的厚度可以为约至约/>但是实施例不限于此。
发光元件LE可以从第一像素电极PE1、第二像素电极PE2和第三像素电极PE3接收像素电压或阳极电压，并且可以从共电极CE接收共电压。发光元件LE可以根据像素电压与共电压之间的差以预定亮度发射光。由于发光元件LE(例如，无机LED、OLED等)设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3上，因此可以解决与LED相关的易受来自外部的湿气或氧影响的问题，并且可以改善显示装置10的寿命和可靠性。
如图7中所示，发光元件LE可以设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3上。发光元件LE可以规则地布置。例如，发光元件LE可以以规则的间隔彼此间隔开，但是实施例不限于此。在另一示例中，发光元件LE可以不规则地布置。
发光元件LE通常可以设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3上，但是实施例不限于此。在另一示例中，发光元件LE中的一些可以设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3之间，可以部分地设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3上，或者可以不设置在第一像素电极PE1、第二像素电极PE2和第三像素电极PE3中的任何一个上。
第一覆盖层CPL1可以设置在设置有共电极CE的基底110上。第一覆盖层CPL1可以设置(例如，直接设置)在共电极CE上。第一覆盖层CPL1可以覆盖设置在其下面的元件(例如，发光元件LE和共电极CE)，因此可以保护发光元件LE和共电极CE免受湿气和异物的影响。
第一覆盖层CPL1可以包括无机材料。例如，第一覆盖层CPL1可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。第一覆盖层CPL1被示出为形成为单层，但是实施例不限于此。例如，第一覆盖层CPL1可以形成为其中包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种的无机层交替地堆叠的多层。第一覆盖层CPL1的厚度可以为约0.05μm至约2μm，但是实施例不限于此。
波长控制器200可以设置在发光元件单元LEP上。波长控制器200可以包括第一波长转换层WCL1、第二波长转换层WCL2和透光层TPL。波长控制器200还可以包括堤层BNL。
堤层BNL可以设置在第一覆盖层CPL1上，并且可以划分第一发射区域EA1、第二发射区域EA2和第三发射区域EA3。堤层BNL可以在第一方向DR1和第二方向DR2上延伸，并且可以遍及整个显示区域DPA形成格子图案。堤层BNL可以不与第一发射区域EA1、第二发射区域EA2和第三发射区域EA3叠置，并且可以与非发射区域NEA叠置。
堤层BNL可以提供其中设置有第一波长转换层WCL1、第二波长转换层WCL2和透光层TPL的空间。例如，堤层BNL可以具有约1μm至约10μm的厚度。堤层BNL可以包括有机绝缘材料以具有足够的厚度。有机绝缘材料可以包括例如环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。
堤层BNL还可以包括光阻挡材料以及能够阻挡光的颜料或染料。例如，堤层BNL可以是黑矩阵。从显示装置10外部入射的外部光可能使波长控制器200的色域失真。由于包括光阻挡材料的堤层BNL设置在波长控制器200中，因此可以减少可能由外部光的反射引起的颜色失真。例如，可以包括光阻挡材料的堤层BNL可以防止光在邻近的发射区域之间穿透并且可以防止颜色混合。因此，可以进一步改善波长控制器200的色域。
第一波长转换层WCL1、第二波长转换层WCL2和透光层TPL可以分别设置在第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中。第一波长转换层WCL1和第二波长转换层WCL2可以将入射光转换或移位为具有特定峰值波长的光，并且可以输出具有特定峰值波长的光。第一波长转换层WCL1可以将从发光元件LE发射的蓝光转换为红光，并且第二波长转换层WCL2可以将蓝光转换为绿光。透光层TPL可以使蓝光原样通过其透射。
第一波长转换层WCL1、第二波长转换层WCL2和透光层TPL可以分别设置在由堤层BNL划分的第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中，并且可以彼此间隔开。例如，第一波长转换层WCL1、第二波长转换层WCL2和透光层TPL可以形成为彼此间隔开的点形状岛图案。
第一波长转换层WCL1可以与第一发射区域EA1叠置。第一波长转换层WCL1可以将入射光转换或移位为具有特定峰值波长的光。第一波长转换层WCL1可以将从第一发射区域EA1中的发光元件LE发射的蓝光转换为具有约610nm至约650nm的单峰值波长的红光。
第一波长转换层WCL1可以包括第一基体树脂BRS1、第一波长转换颗粒WCP1和散射体SCP。第一基体树脂BRS1可以包括透光有机材料。例如，第一基体树脂BRS1可以包括环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。
第一波长转换颗粒WCP1可以将从发光元件LE入射到其上的蓝光转换为红光。例如，第一波长转换颗粒WCP1可以将蓝色波长光转换为红色波长光。第一波长转换颗粒WCP1可以是量子点(QD)、量子棒、荧光材料或磷光材料。例如，量子点(QD)可以是能够响应于电子从导带到价带的跃迁而发射特定颜色的光的颗粒材料。
量子点(QD)可以是半导体纳米晶体材料。由于量子点(QD)根据其组成和尺寸而具有预定带隙，因此量子点(QD)吸收光并且发射预定波长的光。半导体纳米晶体材料包括IV族元素、II-VI族化合物、III-V族化合物、IV-VI族化合物及其组合。
II-VI族化合物可以选自由以下组成的组：选自CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、MgSe、MgS及其混合物之中的二元化合物；选自InZnP、AgInS、CuInS、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、MgZnSe、MgZnS及其混合物之中的三元化合物；或者选自HgZnTeS、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe及其混合物之中的四元化合物。
III-V族化合物可以选自由以下组成的组：选自GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb及其混合物之中的二元化合物；选自GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InGaP、InNP、InAlP、InNAs、InNSb、InPAs、InPSb及其混合物之中的三元化合物；以及选自GaAlNP、GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSb及其混合物之中的四元化合物。
IV-VI族化合物可以选自由以下组成的组：选自SnS、SnSe、SnTe、PbS、PbSe、PbTe及其混合物之中的二元化合物；选自SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTe及其混合物之中的三元化合物；以及选自SnPbSSe、SnPbSeTe、SnPbSTe及其混合物之中的四元化合物。IV族元素可以选自由硅(Si)、锗(Ge)及其混合物组成的组。IV族化合物可以是选自SiC、SiGe及其混合物的二元化合物。
这些二元化合物、三元化合物或四元化合物可以以均匀的浓度或以部分不同的浓度存在于颗粒中。量子点(QD)可以具有其中一个量子点围绕另一量子点的核-壳结构。量子点(QD)的核与壳之间的界面可以具有其中量子点(QD)的壳处的元素的浓度朝向量子点(QD)的核的中心逐渐降低的浓度梯度。
例如，量子点(QD)可以具有具备包括上述半导体纳米晶体材料的核和围绕核的壳的核-壳结构。量子点(QD)的壳可以用作用于通过防止量子点(QD)的核的化学变性来保持量子点(QD)的半导体特性的保护层，并且/或者用作用于向量子点(QD)赋予电泳特性的荷电层。量子点(QD)的壳可以具有单层结构或多层结构。量子点(QD)的壳可以包括金属氧化物或非金属氧化物、半导体化合物或其组合。
例如，金属氧化物或非金属氧化物可以是：二元化合物，诸如SiO2、Al2O3、TiO2、ZnO、MnO、Mn2O3、Mn3O4、CuO、FeO、Fe2O3、Fe3O4、CoO、Co3O4或NiO；或者三元化合物，诸如MgAl2O4、CoFe2O4、NiFe2O4或CoMn2O4，但是实施例不限于此。
半导体化合物可以是CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnSeS、ZnTeS、GaAs、GaP、GaSb、HgS、HgSe、HgTe、InAs、InP、InGaP、InSb、AlAs、AlP或AlSb，但是实施例不限于此。
散射体SCP可以使来自发光元件LE的光在随机方向上散射。散射体SCP可以具有与第一基体树脂BRS1不同的折射率，并且可以与第一基体树脂BRS1形成光学界面。例如，散射体SCP可以是光散射颗粒。散射体SCP的材料不受限制，只要散射体SCP可以使至少一些光散射即可。例如，散射体SCP可以是金属氧化物或有机材料的颗粒。例如，金属氧化物可以是氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、In2O3、氧化锌(ZnO)或氧化锡(SnO2)，并且有机材料可以是丙烯酸树脂或氨基甲酸乙酯树脂。散射体SCP可以使光在随机方向上散射，而不管入射光的入射方向如何，且基本上不改变入射光的波长。
第二波长转换层WCL2可以与第二发射区域EA2叠置。第二波长转换层WCL2可以将入射光转换或移位为具有特定峰值波长的光。第二波长转换层WCL2可以将从第二发射区域EA2中的发光元件LE发射的蓝光转换为具有约510nm至约550nm的单峰值波长的绿光。
第二波长转换层WCL2可以包括第二基体树脂BRS2以及分散在第二基体树脂BRS2中的第二波长转换颗粒WCP2和散射体SCP。
第二基体树脂BRS2可以由具有高透光率的材料形成。第二基体树脂BRS2和第一基体树脂BRS1可以由相同的材料形成。第二基体树脂BRS2可以包括用于形成第一基体树脂BRS1的上述材料中的至少一种。
第二波长转换颗粒WCP2可以将入射光转换为具有特定峰值波长的光。例如，第二波长转换颗粒WCP2可以将由发光元件LE提供的蓝光转换为具有约510nm至约550nm的峰值波长的绿光。第二波长转换颗粒WCP2可以是量子点(QD)、量子棒、荧光材料或磷光材料。第二波长转换颗粒WCP2和第一波长转换颗粒WCP1基本上彼此相同，因此，为了便于描述，将省略其冗余描述。
透光层TPL可以与第三发射区域EA3叠置。透光层TPL可以使入射光通过其透射。透光层TPL可以使从第三发射区域EA3中的发光元件LE发射的光原样通过其透射。透光层TPL可以包括第三基体树脂BRS3和分散在第三基体树脂BRS3中的散射体SCP。第三基体树脂BRS3可以与第一基体树脂BRS1基本上相同，因此，为了便于描述，将省略其冗余描述。
通过波长控制器200透射的光可以通过滤色器层CFL实现全色。
波长控制器200还可以包括第二覆盖层CPL2。第二覆盖层CPL2可以覆盖第一波长转换层WCL1、第二波长转换层WCL2、透光层TPL和堤层BNL，因此可以保护第一波长转换层WCL1、第二波长转换层WCL2、透光层TPL和堤层BNL免受湿气或异物的影响。第二覆盖层CPL2可以包括无机材料。第二覆盖层CPL2和第一覆盖层CPL1可以包括基本上彼此相同的材料，或者彼此相似的材料。
低折射率层LRL和第三覆盖层CPL3可以设置在第二覆盖层CPL2上。
低折射率层LRL可以遍及第一发射区域EA1、第二发射区域EA2和第三发射区域EA3以及非发射区域NEA设置。低折射率层LRL可以具有低折射率。例如，低折射率层LRL可以具有约1.1至约1.4的折射率。
低折射率层LRL可以将在从底部到顶部的方向(例如，第三方向DR3)上发射的光中的一些朝向基底110反射回去。例如，低折射率层LRL可以通过使沿向上方向发射的光中的至少一些再循环来改善发光元件LE的光输出效率，因此可以改善显示装置10的光学效率。低折射率层LRL可以包括有机材料并且可以包括分散在其中的颗粒。颗粒可以包括例如中空二氧化硅颗粒。
第三覆盖层CPL3可以设置在低折射率层LRL上。第三覆盖层CPL3可以防止低折射率层LRL被杂质(诸如来自外部的湿气或空气)损坏或污染。
滤色器层CFL可以设置在第三覆盖层CPL3上。滤色器层CFL可以包括第一滤色器CF1、第二滤色器CF2、第三滤色器CF3和外涂层OC。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在第三覆盖层CPL3上。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别设置在第一发射区域EA1、第二发射区域EA2和第三发射区域EA3中。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的每个可以包括能够吸收除了特定波长之外的所有波长的着色剂(诸如染料或颜料)。第一滤色器CF1可以选择性地使红光通过其透射并且阻挡或吸收蓝光和绿光。第二滤色器CF2可以选择性地使绿光通过其透射并且阻挡或吸收蓝光和红光。第三滤色器CF3可以选择性地使蓝光通过其透射并且阻挡或吸收红光和绿光。例如，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器。
入射在第一滤色器CF1上的光可以是由第一波长转换层WCL1产生的红光，入射在第二滤色器CF2上的光可以是由第二波长转换层WCL2产生的绿光，并且入射在第三滤色器CF3上的光可以是通过透光层TPL透射的蓝光。因此，红光、绿光和蓝光可以从基底110沿向上方向分别通过第一滤色器CF1、第二滤色器CF2和第三滤色器CF3发射，从而实现全色。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以通过吸收外部光中的一些来减少外部光的反射。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由外部光的反射引起的颜色失真。
第一滤色器CF1可以设置在非发射区域NEA中，并且第二滤色器CF2和第三滤色器CF3中的至少一个可以与非发射区域NEA叠置。例如，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在非发射区域NEA中。
因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3不仅在非发射区域NEA中阻挡来自显示装置10的光的发射，而且抑制外部光的反射。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以阻挡除了针对第一发射区域EA1、第二发射区域EA2和第三发射区域EA3指定的颜色之外的其它颜色的光的发射，因此，红光、绿光和蓝光全部可以在非发射区域NEA中被阻挡。然而，实施例不限于此。在另一示例中，包括能够吸收可见波段的光吸收材料的光吸收构件可以设置在非发射区域NEA中。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以设置(例如，直接设置)在滤色器层CFL上。外涂层OC可以设置在整个显示区域DPA中并且可以具有平坦表面。外涂层OC可以使由滤色器层CFL产生的台阶差平坦化。外涂层OC可以包括透光有机材料。
参照图8，作为颗粒器件的发光元件LE可以呈具有预定纵横比的棒形状或圆柱形状。发光元件LE可以具有纳米级的尺寸(例如，约1nm至约1μm的尺寸)或微米级的尺寸(例如，1μm至1mm的尺寸)。例如，发光元件LE的阵列可以具有纳米级的直径和长度或者微米级的直径和长度。在另一示例中，发光元件LE的阵列可以具有纳米级的直径和微米级的长度。在又一示例中，发光元件LE的阵列中的一些可以具有纳米级的直径和/或长度，并且其它发光元件LE可以具有微米级的直径和/或长度。
发光元件LE可以是无机LED。例如，发光元件LE可以包括掺杂有任意导电类型的杂质(例如，p型掺杂剂或n型掺杂剂)的半导体层。半导体层可以从外部电源接收电信号以发射特定波段的光。
发光元件LE可以包括第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL。发光元件LE还可以包括围绕第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的外表面的绝缘膜INS以及围绕绝缘膜INS的反射层RFL。
第一半导体层SEM1可以是n型半导体。在发光元件LE发射蓝色波段的光的情况下，第一半导体层SEM1可以包括例如AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，且0≤x+y≤1)的半导体材料，并且所述半导体材料可以是例如掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种。第一半导体层SEM1可以掺杂有n型掺杂剂，并且n型掺杂剂可以是Si、Ge或Sn。例如，第一半导体层SEM1可以包括掺杂有n型Si的n-GaN。第一半导体层SEM1可以具有约1.5μm至约5μm的长度，但是实施例不限于此。
发光层MQW可以设置在第一半导体层SEM1上。发光层MQW可以响应于经由第一半导体层SEM1和第二半导体层SEM2施加到其的电信号而通过电子-空穴对的复合发射光。发光层MQW可以发射具有约450nm至约495nm的中心波长的蓝色波长光。
发光层MQW可以包括具有单量子阱结构或多量子阱结构的材料。在发光层MQW包括具有多量子阱结构的材料的情况下，发光层MQW可以具有其中多个量子层和多个阱层交替地堆叠的结构。例如，阱层可以由InGaN形成，并且垒层可以由GaN或AlGaN形成。然而，实施例不限于此。阱层可以具有约1nm至约4nm的厚度，并且垒层可以具有约3nm至约10nm的厚度。
在另一示例中，发光层MQW可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地堆叠的结构，或者可以根据要发射的光的波长包括III族或V族半导体材料。由发光层MQW发射的光的类型不限于此。发光层MQW可以根据需要发射红色或绿色波段的光，而不是蓝光。在发光层MQW包括铟(In)的情况下，由发光层MQW发射的光的颜色可以根据发光层MQW的铟(In)的含量而变化。
第二半导体层SEM2可以设置在发光层MQW上。第二半导体层SEM2可以是p型半导体，并且可以包括例如AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，且0≤x+y≤1)半导体材料，并且半导体材料可以是例如掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种。第二半导体层SEM2可以掺杂有p型掺杂剂，并且p型掺杂剂可以是Mg、Zn、Ca或钡(Ba)。例如，第二半导体层SEM2可以包括掺杂有镁(Mg)的p-GaN。第二半导体层SEM2可以具有约30nm至约200nm的厚度，但是实施例不限于此。
器件电极层ELT可以设置在第二半导体层SEM2上。器件电极层ELT可以是欧姆连接电极，但是实施例不限于此。在另一示例中，器件电极层ELT可以是肖特基连接电极。发光元件LE可以包括至少一个器件电极层ELT。图8示出了发光元件LE包括一个器件电极层ELT，但是在另一示例中，发光元件LE可以包括多于一个的器件电极层ELT。
器件电极层ELT可以包括导电材料。例如，器件电极层ELT可以包括Al、Ti、In、Au、Ag、ITO、IZO和ITZO中的至少一种。器件电极层ELT可以包括掺杂有n型掺杂剂或p型掺杂剂的半导体材料。
反射电极层REL可以设置在器件电极层ELT上。反射电极层REL可以反射从发光层MQW发射的光，并且可以用作将像素电极和器件电极层ELT电连接的电极。反射电极层REL可以包括具有高的光反射率的导电金属材料。反射电极层REL可以包括例如Al、Ag或其合金。
反射电极层REL和器件电极层ELT可以具有彼此相同的尺寸。例如，反射电极层REL的面积(或尺寸)和器件电极层ELT的面积(或尺寸)可以彼此相同。反射电极层REL的底表面(或下表面)的尺寸和器件电极层ELT的顶表面(或上表面)的尺寸可以彼此相同。反射电极层REL的侧表面可以与器件电极层ELT的侧表面对准。由于反射电极层REL和器件电极层ELT具有相同的尺寸，因此反射电极层REL可以适当地反射从发光层MQW发射的光，因此可以改善发光元件LE的光输出效率。
绝缘膜INS可以围绕第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的外表面。例如，术语“外表面”可以指外周表面、外侧表面或侧表面。例如，绝缘膜INS可以围绕至少发光层MQW的外表面，并且可以在发光元件LE延伸所沿的方向上延伸。绝缘膜INS可以保护发光元件LE的其它构件。绝缘膜INS可以围绕发光元件LE的其它构件的侧表面并且使发光元件LE的在长度方向上的端部(例如，相对端部)暴露。
绝缘膜INS被示出为在发光元件LE的长度方向上延伸以覆盖发光元件LE的其它构件的从第一半导体层SEM1至反射电极层REL的侧表面，但是实施例不限于此。在剖视图中，绝缘膜INS可以在发光元件LE的至少一个端部附近具有圆形的(倒圆的)顶部。
绝缘膜INS可以包括绝缘材料(诸如以氧化物、氟化物、氮化物或有机杂化材料为例)。例如，绝缘膜INS可以包括以下中的至少一种：氧化物，诸如Al2O3、HfO2、SiO2、TiO2、SrTiO3、Ta2O5、Gd2O3、ZrO2、Ga2O3、V2O5、Co3O4、ZnO、ZnO:Al、ZnO:B、In2O3:H、WO3、MoO3、Nb2O5、NiO、MgO或RuO2；氟化物，诸如MgF2或AlF3；氮化物，诸如TiN、TaN、Si3N4、AlN、GaN、WN、HfN、NbN、GdN、VN或ZrN；以及有机杂化材料，诸如alucone。
绝缘膜INS可以具有约0.5nm至约1.0μm的厚度，但是实施例不限于此。例如，绝缘膜INS可以具有约10nm至约30nm的厚度。
绝缘膜INS可以形成为包括一种或更多种绝缘材料的单层或多层。由于绝缘膜INS包括一个或更多个绝缘层，因此绝缘膜INS可以防止第一半导体层SEM1、发光层MQW和第二半导体层SEM2由于氧从绝缘膜INS扩散到第一半导体层SEM1、发光层MQW和第二半导体层SEM2中而劣化。例如，绝缘膜INS可以防止当发光元件LE被放置为与电信号被传输到其的电极接触时可能引起的电短路。例如，由于绝缘膜INS可以保护包括发光层MQW的发光元件LE的外表面，因此绝缘膜INS可以防止发光元件LE的发射效率降低。
下面的表1示出了包括多层绝缘膜INS的发光元件LE的量子效率和瞬时余像，图9示出了发光元件LE的随驱动持续时间的亮度变化率。
[表1]
参照表1和图9，随着在多层绝缘膜INS中的每个中堆叠的层的数量从3增大到5，发光元件LE的量子效率增大，并且发光元件LE的瞬时余像得到改善。
因此，显然，可以通过将绝缘膜INS形成为多层膜来改善发光元件LE的量子效率和瞬时余像两者。
再次参照图8，反射层RFL可以围绕绝缘膜INS的外表面。例如，反射层RFL可以围绕绝缘膜INS的外表面并且在发光元件LE延伸所沿的方向上延伸。反射层RFL可以反射从发光层MQW发射的光，因此可以将光发射到第一半导体层SEM1的一侧。反射层RFL可以使发光元件LE的在长度方向上的端部(例如，相对端部)暴露。
参照图10，反射层RFL可以是分布式布拉格反射器(DBR)。反射层RFL可以包括用作DBR的层。第一层R1和第二层R2可以在反射层RFL中交替地堆叠。第一层R1可以是反射层RFL的奇数层，并且第二层R2可以是反射层RFL的偶数层。第一层R1的折射率可以高于第二层R2的折射率。例如，第一层R1可以是高折射率层，并且第二层R2可以是低折射率层。反射层RFL可以具有其中高折射率层和低折射率层交替地堆叠的结构。
反射层RFL可以包括绝缘材料(诸如氧化物、氟化物、氮化物或有机杂化材料)。例如，反射层RFL可以包括以下中的至少一种：氧化物，诸如Al2O3、HfO2、SiO2、TiO2、SrTiO3、Ta2O5、Gd2O3、ZrO2、Ga2O3、V2O5、Co3O4、ZnO、ZnO:Al、ZnO:B、In2O3:H、WO3、MoO3、Nb2O5、NiO、MgO或RuO2；氟化物，诸如MgF2或AlF3；氮化物，诸如TiN、TaN、Si3N4、AlN、GaN、WN、HfN、NbN、GdN、VN或ZrN；以及有机杂化材料，诸如alucone。反射层RFL的厚度可以是约0.5nm至约1.0μm，但是实施例不限于此。
图11是示出光的每个波段的反射率相对于在反射层中交替地堆叠的层的数量的变化的曲线图。图12是示出约460nm的波长的光的反射率相对于在反射层中交替地堆叠的层的数量的变化的曲线图。
参照图11和图12，术语“对”指由一个第一层R1和一个第二层R2形成的对。
随着反射层RFL中的第一层R1和第二层R2的对的数量增大，反射层RFL对于约400nm至约550nm的波段的光的反射率增大。在反射层RFL的第一层R1和第二层R2的对的数量为10的情况下，反射层RFL对于约460nm的波长的蓝光的反射率可以是100％。
由于反射层RFL围绕绝缘膜INS的外表面，因此可以反射从发光层MQW发射的光，因此可以改善发光元件LE的光输出效率。
在另一示例中，反射层RFL可以包括金属。反射层RFL可以包括具有高反射率的金属。例如，反射层RFL可以形成为包括Ag、Cu、Al、Ti或Ni的单层或多层。反射层RFL可以形成为Ti/Cu双层、Ti/Al双层、Ni/Al双层或Ag/Al-Si合金双层。
图8示出了发光元件LE的层的侧表面彼此竖直对准，但是实施例不限于此。在另一示例中，发光元件LE的层的侧表面的宽度可以在从第一半导体层SEM1至反射电极层REL的方向上逐渐减小。例如，发光元件LE的直径可以在从第一半导体层SEM1至反射电极层REL的方向上逐渐减小。
参照图6和图13，发光元件LE可以设置在第一像素电极PE1上。图13示出了第一像素电极PE1上的发光元件LE。
发光元件LE可以设置为使得发光元件LE的反射电极层REL面对第一像素电极PE1。发光元件LE还可以包括连接电极BOL。连接电极BOL可以将发射信号从第一像素电极PE1传输到发光元件LE。连接电极BOL可以设置在发光元件LE的最下部处，比反射电极层REL进一步远离发光层MQW。连接电极BOL可以包括Au、Cu、Sn、Ag、Al和Ti中的至少一种。例如，连接电极BOL可以包括Au-Sn合金(Au:Sn＝9:1、8:2或7:3)或Cu-Ag-Sn合金(例如，SAC305)。
如图13中所示，发光元件LE的侧表面可以与反射电极层REL的底表面(或下表面)形成90度或更小的角θ。在发光元件LE的侧表面倾斜的情况下，从发光层MQW发射的光可以容易地被发光元件LE的反射层RFL反射，因此可以容易地从发光元件LE沿向上方向发射。因此，可以进一步改善发光元件LE的光输出效率。
如上所述，由于发光元件LE包括多层绝缘膜INS，因此可以改善发光元件LE的光发射效率和瞬时余像。由于发光元件LE还包括反射层RFL，因此可以改善发光元件LE的光学效率。
图14是根据另一实施例的发光元件的示意性剖视图。
图14的实施例与图6至图13的实施例的不同之处在于，绝缘膜INS和反射层RFL未设置在反射电极层REL的外表面上。在下文中将描述图14的实施例，为了便于描述，聚焦于与图6至图13的实施例的差异。
参照图14的发光元件LE，绝缘膜INS可以围绕第一半导体层SEM1、发光层MQW、第二半导体层SEM2和器件电极层ELT的外表面。绝缘膜INS可以围绕第一半导体层SEM1、发光层MQW、第二半导体层SEM2和器件电极层ELT的侧表面，但是可以不围绕反射电极层REL的外表面。反射层RFL可以围绕绝缘膜INS的外表面。反射层RFL可以围绕绝缘膜INS的侧表面，但是可以不围绕反射电极层REL的外表面。
器件电极层ELT的顶表面(或上表面)(例如，器件电极层ELT的与反射电极层REL接触的表面)可以与绝缘膜INS和反射层RFL的顶表面(或上表面)对准。尽管反射层RFL未设置在反射电极层REL的侧表面上，但是用于反射从发光层MQW发射的光的反射电极层REL和反射层RFL可以反射来自发光层MQW的光的大部分。
图15是根据另一实施例的发光元件的示意性剖视图。图16是示出图15的发光元件的第一半导体层的示意性平面图。图17是根据另一实施例的发光元件的示意性剖视图。
图15和图16的实施例与图6至图14的实施例的不同之处在于，发光元件LE包括第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和设置在第一半导体层SEM1的顶表面(或上表面)上的绝缘膜INS。在下文中将描述图15至图17的实施例，为了便于描述，聚焦于与图6至图14的实施例的差异。
参照图15和图16，第一半导体层SEM1可以包括第一部分S1和具有比第一部分S1小的直径的第二部分S2。第一部分S1可以与第一半导体层SEM1的大部分对应，并且可以与发光元件LE的在厚度方向上的下部对应。例如，第一部分S1可以例如在第一半导体层SEM1的厚度方向上与发光层MQW间隔开。第二部分S2可以是第一半导体层SEM1的被绝缘膜INS围绕的部分。例如，第一部分S1可以与除了第二部分S2之外的整个第一半导体层SEM1对应。第二部分S2可以是第一半导体层SEM1的与发光层MQW接触(或相邻)的部分，并且可以与发光元件LE的在厚度方向上的上部对应。可以在第一半导体层SEM1的第一部分S1与第二部分S2之间产生台阶差，并且可以提供其中放置有绝缘膜INS的空间。
发光层MQW、第二半导体层SEM2和器件电极层ELT的宽度或直径可以小于第一半导体层SEM1的第一部分S1的宽度或直径。例如，第一半导体层SEM1的第二部分S2的宽度或直径可以小于第一半导体层SEM1的第一部分S1的宽度或直径。
绝缘膜INS可以围绕第一半导体层SEM1的部分、发光层MQW、第二半导体层SEM2和器件电极层ELT的外表面。绝缘膜INS可以围绕第一半导体层SEM1的第二部分S2、发光层MQW、第二半导体层SEM2和器件电极层ELT的外表面。由于绝缘膜INS围绕至少发光层MQW的外表面，因此绝缘膜INS可以保护发光层MQW免受外部影响，并且可以防止与发光层MQW的任何不期望的电接触。
绝缘膜INS可以设置在第一半导体层SEM1的第一部分S1的顶表面(或上表面)上，并且可以与第一部分S1的顶表面(或上表面)接触(例如，直接接触)。绝缘膜INS的侧表面可以与第一半导体层SEM1的第一部分S1的侧表面对准。
发光元件LE可以包括具有不同直径的第一部分S1和第二部分S2，绝缘膜INS可以围绕发光层MQW。由于绝缘膜INS形成为多层膜，因此可以防止发光层MQW的劣化，并且可以改善发光元件LE的量子效率和瞬时余像。
参照图17，发光元件LE还可以包括围绕绝缘膜INS的反射层RFL。绝缘膜INS的侧表面可以不与第一半导体层SEM1的第一部分S1的侧表面对准。
反射层RFL可以设置在第一半导体层SEM1的第一部分S1的顶表面(或上表面)上，并且可以与第一半导体层SEM1的第一部分S1的顶表面(或上表面)接触(例如，直接接触)。反射层RFL的侧表面和第一半导体层SEM1的第一部分S1的侧表面可以彼此对准。绝缘膜INS和反射层RFL的顶表面(或上表面)可以与器件电极层ELT的顶表面(或上表面)对准。
由于发光元件LE还包括反射层RFL，因此可以改善发光元件LE的光输出效率。
图18和图19是根据其它实施例的发光元件的示意性剖视图。
图18和图19的实施例与图15至图17的实施例的不同之处在于，发光元件LE还包括设置在第一半导体层SEM1的第一部分S1的外表面上的金属层RFM。在下文中将描述图18和图19的实施例，为了便于描述，聚焦于与图15至图17的实施例的差异。
参照图18和图19，金属层RFM可以围绕第一半导体层SEM1的外表面。金属层RFM可以围绕第一半导体层SEM1的第一部分S1的外表面。金属层RFM可以与设置在第一半导体层SEM1上的绝缘膜INS或反射层RFL间隔开。
金属层RFM可以包括具有高反射率的金属，并且可以将从发光层MQW发射的光反射到外部。金属层RFM可以形成为例如包括Ag、Cu、Al、Ti或Ni的单层或多层。
由于发光元件LE还包括围绕第一半导体层SEM1的第一部分S1的金属层RFM，因此可以改善发光元件LE的光输出效率。
图20和图21是根据其它实施例的发光元件的示意性剖视图。
图20和图21的实施例与图18和图19的实施例的不同之处在于，金属层RFM进一步围绕绝缘膜INS或反射层RFL的外表面。在下文中将描述图20和图21的实施例，为了便于描述，聚焦于与图18和图19的实施例的差异。
参照图20和图21，金属层RFM可以围绕绝缘膜INS的外表面。金属层RFM可以围绕第一半导体层SEM1的第一部分S1的外表面或绝缘膜INS的外表面。例如，金属层RFM可以围绕反射层RFL的外表面。金属层RFM可以围绕第一半导体层SEM1的第一部分S1的外表面和反射层RFL的外表面。例如，金属层RFM可以围绕除了发光元件LE的上端部和下端部之外的整个发光元件LE。
由于发光元件LE包括不仅围绕第一半导体层SEM1的第一部分S1而且围绕绝缘膜INS或反射层RFL的金属层RFM，因此可以进一步改善发光元件LE的光输出效率。
图22和图23是根据其它实施例的发光元件的示意性剖视图。
图22和图23的实施例与图15至图17的实施例的不同之处在于，器件电极层ELT的顶表面(或上表面)被绝缘膜INS覆盖或者被绝缘膜INS和反射层RFL两者覆盖。在下文中将描述图22和图23的实施例，为了便于描述，聚焦于与图15至图17的实施例的差异。
参照图22，绝缘膜INS可以围绕第一半导体层SEM1的第二部分S2、发光层MQW、第二半导体层SEM2和器件电极层ELT的外表面。例如，绝缘膜INS可以覆盖器件电极层ELT的顶表面(或上表面)的部分。绝缘膜INS可以覆盖器件电极层ELT的顶表面(或上表面)的边缘，并且可以使器件电极层ELT的部分暴露。
在绝缘膜INS覆盖器件电极层ELT的顶表面(或上表面)的边缘的情况下，可以在形成绝缘膜INS期间均匀地保持绝缘膜INS的厚度。例如，绝缘膜INS在器件电极层ELT的顶表面(或上表面)上的部分的厚度和绝缘膜INS的覆盖器件电极层ELT的外表面的部分的厚度可以彼此相同。因此，可以保护由绝缘膜INS围绕的发光层MQW免受外部影响，从而可以防止发光层MQW的劣化。例如，绝缘膜INS可以使器件电极层ELT与其它邻近的电极绝缘。
参照图23，反射层RFL可以设置在绝缘膜INS上。反射层RFL可以设置在第一半导体层SEM1的第一部分S1的顶表面(或上表面)上以围绕绝缘膜INS的侧表面，并且可以覆盖绝缘膜INS的顶表面(或上表面)。反射层RFL还可以与绝缘膜INS一起覆盖器件电极层ELT的顶表面(或上表面)。反射层RFL可以在厚度方向上与器件电极层ELT的顶表面(或上表面)叠置。反射层RFL的侧表面可以与第一半导体层SEM1的第一部分S1的侧表面对准。绝缘膜INS和反射层RFL的侧表面可以在器件电极层ELT上彼此对准。
由于反射层RFL覆盖器件电极层ELT的顶表面(或上表面)和发光层MQW的外表面，因此从发光层MQW发射的光可以朝向第一半导体层SEM1反射。因此，可以改善发光元件LE的光输出效率。
图24和图25是根据其它实施例的发光元件的示意性剖视图。
图24和图25的实施例与图22和图23的实施例的不同之处在于，进一步设置了设置在第一半导体层SEM1的第一部分S1的外表面上的金属层RFM。在下文中将描述图24和图25的实施例，为了便于描述，聚焦于与图22和图23的实施例的差异。
参照图24和图25，金属层RFM可以围绕第一半导体层SEM1的外表面。金属层RFM可以围绕第一半导体层SEM1的第一部分S1的外表面或侧表面。金属层RFM可以与设置在第一半导体层SEM1上的绝缘膜INS或反射层RFL间隔开，并且可以不与绝缘膜INS的侧表面接触。
金属层RFM可以包括具有高反射率的金属，并且可以将从发光层MQW发射的光反射到外部。金属层RFM可以形成为例如包括Ag、Cu、Al、Ti或Ni的单层或多层。
由于发光元件LE还包括围绕第一半导体层SEM1的第一部分S1的金属层RFM，因此可以改善发光元件LE的光输出效率。
图26和图27是根据其它实施例的发光元件的示意性剖视图。
图26和图27的实施例与图22和图23的实施例的不同之处在于，金属层RFM进一步设置在绝缘膜INS或反射层RFL上。在下文中将描述图26和图27的实施例，为了便于描述，聚焦于与图22和图23的实施例的差异。
参照图26，金属层RFM可以设置在绝缘膜INS和器件电极层ELT上。金属层RFM可以与绝缘膜INS的侧表面和顶表面(或上表面)以及器件电极层ELT的顶表面(或上表面)接触(例如，直接接触)。金属层RFM可以用作反射层。例如，由于金属层RFM具有导电性，因此金属层RFM可以将电信号传输到器件电极层ELT。例如，由于金属层RFM用作反射电极层，因此可以不设置单独的反射电极层。
金属层RFM可以围绕绝缘膜INS的外表面的部分。由于金属层RFM是导电的，因此金属层RFM可以与第一半导体层SEM1间隔开，并且可以不电连接到第一半导体层SEM1。金属层RFM可以设置在发光层MQW与第一半导体层SEM1之间的界面处，因此可以将从发光层MQW发射的光反射到第一半导体层SEM1。
参照图27，金属层RFM可以设置(例如，直接设置)在反射层RFL和器件电极层ELT上。金属层RFM可以与反射层RFL的侧表面和顶表面(或上表面)以及器件电极层ELT的顶表面(或上表面)接触(例如，直接接触)。金属层RFM可以围绕反射层RFL的外表面的部分。金属层RFM可以在反射层RFL的侧表面上围绕发光层MQW的侧表面。由于金属层RFM与第一半导体层SEM1间隔开并且设置在发光层MQW与第一半导体层SEM1之间的界面处，因此金属层RFM可以将从发光层MQW发射的光反射到第一半导体层SEM1。
图28是根据另一实施例的发光元件的示意性剖视图。
图28的实施例与图15的实施例的不同之处在于，发光元件LE还包括围绕绝缘膜INS和第一半导体层SEM1的外表面的反射层RFL。在下文中将描述图28的实施例，为了便于描述，聚焦于与图15的实施例的差异。
参照图28，反射层RFL可以围绕绝缘膜INS和第一半导体层SEM1的外表面。例如，反射层RFL可以与绝缘膜INS的侧表面接触(例如，直接接触)，并且可以与第一半导体层SEM1的第一部分S1的侧表面接触(例如，直接接触)。反射层RFL的顶表面(或上表面)可以与绝缘膜INS的顶表面(或上表面)对准，并且反射层RFL的底表面(或下表面)可以与第一半导体层SEM1的底表面(或下表面)对准。
由于反射层RFL围绕形成发光元件LE的外表面的绝缘膜INS和第一半导体层SEM1的外表面，因此可以进一步改善发光元件LE的光输出效率。
图29是根据另一实施例的显示装置的示意性剖视图。
图29示出了根据另一实施例的显示装置的第一发射区域EA1(例如，见图6)中的第一像素电极PE1、发光元件LE和共电极CE，并且图29的显示装置具有与图13的显示装置不同的结构。
图29的实施例与图13的实施例的不同之处在于，绝缘膜INS围绕发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的外表面，并且反射层RFL围绕绝缘膜INS和第一半导体层SEM1的外表面。在下文中将描述图29的显示装置，为了便于描述，聚焦于与图13的显示装置的差异。
参照图29，绝缘膜INS可以围绕发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的外表面。绝缘膜INS可以围绕发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的侧表面，但不围绕第一半导体层SEM1的外表面。由于绝缘膜INS围绕发光层MQW的外表面，因此绝缘膜INS可以保护发光层MQW免受外部影响，并且可以防止发光层MQW的劣化。
反射层RFL可以围绕绝缘膜INS的外表面。反射层RFL可以围绕第一半导体层SEM1和绝缘膜INS的外表面。例如，反射层RFL可以围绕除了发光元件LE的上端部和下端部之外的整个发光元件LE。
可以如下制造图29的显示装置。可以将具有围绕发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的外表面的绝缘膜INS的发光元件LE接合到第一像素电极PE1上。例如，可以形成诸如光致抗蚀剂层的有机层以使绝缘膜INS的部分暴露。此后，可以去除绝缘膜INS的暴露的部分，并且可以去除有机层。此后，反射层RFL可以围绕绝缘膜INS和第一半导体层SEM1，从而实现图29的显示装置。
由于绝缘膜INS围绕至少发光层MQW的外表面并且反射层RFL设置在绝缘膜INS和第一半导体层SEM1的外表面上，因此可以防止发光层MQW的劣化，并且可以改善发光元件LE的光输出效率。
围绕发光元件LE的有机层140可以具有与发光元件LE相同的高度。有机层140的顶表面(或上表面)可以与第一半导体层SEM1的顶表面(或上表面)对准。然而，实施例不限于此。在另一示例中，有机层140的高度可以小于发光元件LE的高度。
图30是根据另一实施例的显示装置的示意性剖视图。
图30的实施例与图29的实施例的不同之处在于，第一绝缘膜INS1围绕第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的外表面，金属层RFM围绕第一绝缘膜INS1的外表面，并且第二绝缘膜INS2围绕金属层RFM。在下文中将描述图30的实施例，为了便于描述，聚焦于与图29的实施例的差异。
参照图30，第一绝缘膜INS1可以围绕第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL的外表面。金属层RFM可以围绕绝缘膜INS的外表面。第一绝缘膜INS1可以使第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL与金属层RFM绝缘。
第一绝缘膜INS1的底表面(或下表面)和金属层RFM的底表面(或下表面)可以与反射电极层REL的底表面(或下表面)对准(或共面)。第一绝缘膜INS1的顶表面(或上表面)和金属层RFM的顶表面(或上表面)可以与第一半导体层SEM1的顶表面(或上表面)对准(或共面)。
第二绝缘膜INS2可以围绕金属层RFM的外表面并且覆盖第一绝缘膜INS1和金属层RFM的底表面(或下表面)。第二绝缘膜INS2可以使金属层RFM与外部绝缘。第二绝缘膜INS2可以覆盖反射电极层REL的底表面(或下表面)的部分，并且可以与连接电极BOL接触(例如，直接接触)，但是实施例不限于此。在另一示例中，第二绝缘膜INS2可以与反射电极层REL和连接电极BOL间隔开。
由于金属层RFM反射从发光层MQW发射的光，因此可以改善发光元件LE的光输出效率。由于第一绝缘膜INS1和第二绝缘膜INS2使金属层RFM绝缘，因此可以防止发光元件LE中的缺陷。
图31是根据另一实施例的显示装置的示意性剖视图。
图31的实施例与图30的实施例的不同之处在于，它还包括覆盖第一绝缘膜INS1和金属层RFM的顶表面(或上表面)的第三绝缘膜INS3。在下文中将描述图31的实施例，为了便于描述，聚焦于与图30的实施例的差异。
参照图31，第三绝缘膜INS3可以设置在发光元件LE上。第三绝缘膜INS3可以覆盖发光元件LE的第一绝缘膜INS1、金属层RFM和第二绝缘膜INS2的顶表面(或上表面)，并且可以与发光元件LE的第一绝缘膜INS1、金属层RFM和第二绝缘膜INS2接触(例如，直接接触)。第三绝缘膜INS3可以设置在金属层RFM与共电极CE之间，并且可以使金属层RFM的顶表面(或上表面)绝缘，使得金属层RFM可以不电连接到共电极CE。
图31示出了第三绝缘膜INS3设置在第一绝缘膜INS1、金属层RFM和第二绝缘膜INS2的顶表面(或上表面)上，但是实施例不限于此。在另一示例中，第三绝缘膜INS3可以至少设置在金属层RFM的顶表面(或上表面)上。例如，第三绝缘膜INS3可以设置在仅金属层RFM的顶表面(或上表面)上、金属层RFM和第一绝缘膜INS1的顶表面(或上表面)上或者金属层RFM和第二绝缘膜INS2的顶表面(或上表面)上。
图32是根据另一实施例的显示装置的示意性剖视图。
图32的实施例与图30的实施例的不同之处在于，第二绝缘膜INS2未设置在第一绝缘膜INS1和金属层RFM的底表面(或下表面)上，而是延伸到第一像素电极PE1的顶表面(或上表面)。在下文中将描述图32的实施例，为了便于描述，聚焦于与图30的实施例的差异。
参照图32，第二绝缘膜INS2可以围绕金属层RFM的外表面并且延伸到第一像素电极PE1的顶表面(或上表面)。第二绝缘膜INS2可以与第一像素电极PE1的顶表面(或上表面)接触(例如，直接接触)。第二绝缘膜INS2可以不与第一绝缘膜INS1和金属层RFM的底表面(或下表面)接触，并且可以与第一绝缘膜INS1和金属层RFM的底表面(或下表面)间隔开。当在将发光元件LE接合到第一像素电极PE1之后通过沉积工艺形成第二绝缘膜INS2时，第二绝缘膜INS2可以延伸到第一像素电极PE1。
间隙(例如，填充有空气或气体的空的空间)PO可以设置在第二绝缘膜INS2与连接电极BOL之间。由于围绕连接电极BOL的第二绝缘膜INS2与第一像素电极PE1接触，因此间隙(例如，空的空间)PO可以设置在由第二绝缘膜INS2围绕的区域中。
由于在将发光元件LE接合到第一像素电极PE1之后形成第二绝缘膜INS2，因此可以使金属层RFM绝缘。
图33是根据另一实施例的显示装置的示意性剖视图。
图33的实施例与图30的实施例的不同之处在于，在发光元件LE中，反射层RFL覆盖绝缘膜INS的外表面的部分，并且第一有机层142和第二有机层144设置在发光元件LE附近。在下文中将描述图33的实施例，为了便于描述，聚焦于与图30的实施例的差异。
参照图33，第一有机层142可以设置在设置有发光元件LE的第一像素电极PE1上。发光元件LE的部分可以插入第一有机层142中，并且第一有机层142可以围绕发光元件LE。例如，第一有机层142可以围绕发光元件LE的第二半导体层SEM2、器件电极层ELT和反射电极层REL以及发光元件LE的绝缘膜INS的部分。第一有机层142的顶表面(或上表面)可以与发光元件LE的第二半导体层SEM2的顶表面(或上表面)对准。
反射层RFL可以设置在第一有机层142上。反射层RFL可以围绕发光元件LE的绝缘膜INS的外表面的部分。反射层RFL可以从第一有机层142的顶表面(或上表面)延伸到共电极CE的底表面(或下表面)以覆盖绝缘膜INS的外表面。反射层RFL的底表面(或下表面)可以与发光层MQW的底表面(或下表面)对准。例如，反射层RFL可以在绝缘膜INS的外表面上围绕至少发光层MQW的侧表面，并且可以通过反射从发光层MQW发射的光来改善发光元件LE的光输出效率。反射层RFL可以通过在第一有机层142和发光元件LE上沉积并蚀刻来形成。
第二有机层144可以设置在第一有机层142上。第二有机层144可以与反射层RFL的外表面接触，并且第二有机层144的顶表面(或上表面)可以与发光元件LE的顶表面(或上表面)对准。第二有机层144可以使共电极CE下方的台阶差平坦化。
由于反射层RFL反射从发光层MQW发射的光，因此可以改善发光元件LE的光输出效率。
图34是根据另一实施例的显示装置的示意性剖视图。
图34的实施例与图33的实施例的不同之处在于，共电极CE围绕发光元件LE并且位于第一有机层142上。在下文中将描述图34的实施例，为了便于描述，聚焦于与图33的实施例的差异。
参照图34，第一有机层142可以设置在设置有发光元件LE的第一像素电极PE1上。共电极CE可以设置在发光元件LE和第一有机层142上。共电极CE可以围绕发光元件LE的绝缘膜INS的外表面，并且可以与发光元件LE的第一半导体层SEM1接触(例如，直接接触)。共电极CE可以包括具有高反射率的金属，因此不仅可以用作电极，而且可以用作反射层。共电极CE可以至少围绕发光元件LE的发光层MQW，因此可以反射从发光层MQW发射的光。由于共电极CE用作反射层，因此可以不设置单独的反射层。
第二有机层144可以设置在共电极CE上。第二有机层144的顶表面(或上表面)可以与共电极CE的顶表面对准。第一覆盖层CPL1可以设置在共电极CE和第二有机层144上。
在下文中将描述根据公开的一些实施例的制造显示装置的方法。
图35是示出根据实施例的制造显示装置的方法的流程图。图36至图52是示出图35的方法的示意性剖视图。
图36至图52示出了如何形成显示装置10的层，例如，如何制造显示装置10的发光元件单元LEP，并且图36至图52的剖视图可以与图6的示意性剖视图对应。在图36至图52中示出了显示装置10的第一发射区域EA1和第二发射区域EA2。在下文中将参照图35至图52描述制造显示装置10的方法。
参照图35，所述方法可以包括在基体基底上形成发光元件(S100)、形成包括像素电极的基底(S110)、将发光元件接合到像素电极上(S120)以及将有机层和共电极连接到发光元件(S130)。
参照图36，可以在基体基底BSUB上形成发光元件LE。
例如，可以制备基体基底BSUB。基体基底BSUB可以是蓝宝石(Al2O3)基底或Si晶圆，但是实施例不限于此。基体基底BSUB在下文中将被描述为蓝宝石基底。
可以在基体基底BSUB上形成半导体材料层(例如，缓冲层BFL、第一半导体材料层SEM1L、发光材料层MQML和第二半导体材料层SEM2L)。可以通过生长晶种来形成半导体材料层。例如，可以通过电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积、双型(dual-type)热蒸发、溅射或金属有机化学气相沉积(MOCVD)来形成半导体材料层，但是实施例不限于此。
用于形成半导体材料层的前驱体材料不受限制。例如，前驱体材料可以是包括烷基(诸如甲基或乙基)的金属前驱体。例如，前驱体材料可以是诸如三甲基镓(Ga(CH3)3)、三甲基铝(Al(CH3)3)或磷酸三乙酯((C2H5)3PO4)的化合物，但是实施例不限于此。
可以在基体基底BSUB上形成缓冲层BFL。可以在基体基底BSUB上形成一个缓冲层BFL，但是实施例不限于此。在另一示例中，可以在基体基底BSUB上形成多于一个缓冲层BFL。缓冲层BFL可以设置为减小第一半导体材料层SEM1L与基体基底BSUB之间的晶格常数差。例如，缓冲层BFL可以包括未掺杂有n型掺杂剂或p型掺杂剂的未掺杂的半导体。缓冲层BFL可以包括未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，但是实施例不限于此。
此后，在缓冲层BFL上顺序地形成第一半导体材料层SEM1L、发光材料层MQWL和第二半导体材料层SEM2L。
此后，在第二半导体材料层SEM2L上顺序地堆叠器件电极材料层ELTL和反射电极材料层RELL。
此后，可以在反射电极材料层RELL上形成第一掩模图案MP1。第一掩模图案MP1可以是包括无机材料的硬掩模图案或包括有机材料的光致抗蚀剂掩模图案。第一掩模图案MP1可以防止第二半导体材料层SEM2L、发光材料层MQML、第一半导体材料层SEM1L、器件电极材料层ELTL和反射电极材料层RELL的与第一掩模图案MP1叠置的部分被蚀刻。此后，可以通过使用第一掩模图案MP1作为掩模执行第一蚀刻工艺(见图36中的“第一蚀刻”)以蚀刻半导体材料层的部分来形成发光元件LE。
参照图37，可以蚀刻掉第二半导体材料层SEM2L、发光材料层MQML、第一半导体材料层SEM1L、器件电极材料层ELTL和反射电极材料层RELL的不与第一掩模图案MP1叠置的部分。例如，第二半导体材料层SEM2L、发光材料层MQML、第一半导体材料层SEM1L、器件电极材料层ELTL和反射电极材料层RELL的与第一掩模图案MP1叠置而因此不被蚀刻掉的部分可以形成发光元件LE。
可以通过典型的方法蚀刻半导体材料层。例如，可以通过干蚀刻法、湿蚀刻法、反应离子蚀刻(RIE)法、深反应离子蚀刻(DRIE)法或电感耦合等离子体(ICP-RIE)法蚀刻半导体材料层。由于干蚀刻法包括各向异性蚀刻工艺，因此干蚀刻法可以适用于竖直蚀刻工艺。在半导体材料层上的蚀刻工艺期间，Cl2或O2可以用作蚀刻剂，但是实施例不限于此。
第二半导体材料层SEM2L、发光材料层MQML、第一半导体材料层SEM1L、器件电极材料层ELTL和反射电极材料层RELL的未被蚀刻掉的部分可以形成发光元件LE。因此，发光元件LE可以包括第一半导体层SEM1、发光层MQW、第二半导体层SEM2、器件电极层ELT和反射电极层REL。
此后，可以在形成有发光元件LE的基体基底BSUB上形成绝缘材料层INSL。
例如，可以在发光元件LE中的每个的外表面上形成绝缘材料层INSL。可以在基体基底BSUB的整个表面上形成绝缘材料层INSL，例如，不仅在发光元件LE上形成绝缘材料层INSL，而且在缓冲层BFL的被发光元件LE暴露的顶表面(或上表面)的部分上形成绝缘材料层INSL。
此后，参照图38和图39，可以通过执行第二蚀刻工艺(见图38中的“第二蚀刻”)以部分地去除绝缘材料层INSL来形成包括绝缘膜INS的发光元件LE。
例如，可以执行第二蚀刻工艺使得绝缘材料层INSL可以使发光元件LE的顶表面(或上表面)暴露但可以围绕发光元件LE的侧表面。可以部分地去除绝缘材料层INSL以使发光元件LE的反射电极层REL的顶表面(或上表面)暴露。可以通过作为各向异性蚀刻工艺的干蚀刻工艺或回蚀工艺来执行绝缘材料层INSL的去除。
此后，参照图40，可以形成围绕发光元件LE的绝缘膜INS的反射层RFL，并且可以在发光元件LE的反射电极层REL上形成连接电极BOL。
例如，可以以相同的方式形成反射层RFL和绝缘膜INS。例如，可以在基体基底BSUB上堆叠一个或更多个反射材料层，并且可以通过蚀刻工艺形成围绕绝缘膜INS的反射层RFL。
可以通过在基体基底BSUB上堆叠电极材料层并且蚀刻电极材料层来在反射电极层REL上形成连接电极BOL。
此后，参照图41，可以在基体基底BSUB上将第一支撑膜SPF1附着在发光元件LE上。
例如，可以将第一支撑膜SPF1附着在发光元件LE上。第一支撑膜SPF1可以在发光元件LE上对准，并且可以附着在发光元件LE的连接电极BOL上。由于设置了大量的发光元件LE，因此发光元件LE可以适当地附着到第一支撑膜SPF1，而不是从第一支撑膜SPF1分离。
第一支撑膜SPF1可以包括支撑层和支撑层上的粘合层。支撑层可以由能够通过其透射光并且具有机械稳定性的透明材料形成。例如，支撑层可以包括透明聚合物(诸如聚酯、聚丙烯酸、聚环氧树脂、聚乙烯、聚苯乙烯或聚对苯二甲酸乙二醇酯)。粘合层可以包括用于接合发光元件LE的粘合材料。例如，粘合材料可以包括氨基甲酸乙酯丙烯酸酯、环氧丙烯酸酯或聚酯丙烯酸酯。粘合材料可以是在暴露于紫外(UV)光或热时其粘合性改变的材料，并且粘合层可以容易地与发光元件LE分离。
此后，参照图42，可以通过向基体基底BSUB施加第一激光(见图42中的“第一激光”)来使基体基底BSUB和缓冲层BFL分离。缓冲层BFL可以与发光元件LE的第一半导体层SEM1分离。
可以通过激光剥离(LLO)工艺来执行缓冲层BFL的分离。作为使用激光的工艺的LLO工艺使用具有约248nm的波长的KrF准分子激光作为源。准分子激光可以以约550mJ/cm2至约950mJ/cm2的能量密度施加到约50×50μm2至约1×1cm2的入射面积，但是实施例不限于此。当将激光施加到缓冲层BFL时，缓冲层BFL可以与发光元件LE分离。
此后，参照图43，可以在基体基底BSUB和缓冲层BFL已与发光元件LE分离的情况下将第一转印膜LFL1附着到发光元件LE。
例如，可以将第一转印膜LFL1附着在发光元件LE的第一半导体层SEM1上。第一转印膜LFL1可以在发光元件LE上对准，并且可以附着在发光元件LE的第一半导体层SEM1上。
第一转印膜LFL1可以包括可拉伸材料。可拉伸材料可以包括例如聚烯烃、聚氯乙烯(PVC)、弹性硅树脂、弹性聚氨酯或弹性聚异戊二烯。与第一支撑膜SPF1一样，第一转印膜LFL1可以包括支撑层和粘合层，并且可以附着并支撑发光元件LE。
此后，参照图44，可以将第一支撑膜SPF1与发光元件LE分离。可以通过向第一支撑膜SPF1施加UV光或热以降低第一支撑膜SPF1的粘合层的粘合性来使第一支撑膜SPF1物理地或自然地分离。发光元件LE可以在第一转印膜LFL1上彼此分隔开第一距离D1，并且可以布置为点。
此后，参照图45，可以拉伸第一转印膜LFL1(见图45中的“第一ORI”)。可以在第一方向DR1和第二方向DR2两个方向上二维拉伸第一转印膜LFL1。随着第一转印膜LFL1被拉伸，附着在第一转印膜LFL1上的发光元件LE之间的距离可以从第一距离D1增大到大于第一距离D1的第二距离D2。可以根据发光元件LE之间的期望距离来调节第一转印膜LFL1的拉伸强度(或抗拉强度)，并且第一转印膜LFL1的拉伸强度可以是例如约120gf/英寸，但是实施例不限于此。
此后，参照图46，可以在第一支撑膜SPF1已与发光元件LE分离的情况下将第二转印膜LFL2附着在发光元件LE上。第二转印膜LFL2可以在发光元件LE上对准，并且可以附着在发光元件LE的连接电极BOL上。与第一转印膜LFL1一样，第二转印膜LFL2可以包括支撑层和粘合层，并且将省略对第二转印膜LFL2的详细描述。
此后，参照图47，可以将第一转印膜LFL1与发光元件LE分离。可以通过向第一转印膜LFL1施加UV光或热以降低第一转印膜LFL1的粘合层的粘合性而使第一转印膜LFL1物理地或自然地分离。
此后，可以拉伸第二转印膜LFL2(见图47中的“第二ORI”)。可以在第一方向DR1和第二方向DR2两个方向上二维拉伸第二转印膜LFL2。随着第二转印膜LFL2被拉伸，附着在第二转印膜LFL2上的发光元件LE之间的距离可以进一步增大。可以根据发光元件LE之间的期望距离来调节第二转印膜LFL2的拉伸强度(或抗拉强度)，并且第二转印膜LFL2的拉伸强度可以是例如约270gf/英寸，但是实施例不限于此。
此后，参照图48，可以在第一转印膜LFL1已与发光元件LE分离的情况下将第二支撑膜SPF2附着在发光元件LE上。第二支撑膜SPF2可以在发光元件LE上对准，并且可以附着在发光元件LE的第一半导体层SEM1上。与第一支撑膜SPF1一样，第二支撑膜SPF2可以包括支撑层和粘合层，为了便于描述，将省略对第二支撑膜SPF2的冗余描述。
此后，参照图49，可以使第二转印膜LFL2分离。例如，可以使附着在发光元件LE的连接电极BOL上的第二转印膜LFL2分离。第二转印膜LFL2的分离可以与第一转印膜LFL1的分离相同，因此，为了便于描述，将省略其冗余描述。可以从发光元件LE的连接电极BOL分离和去除第二转印膜LFL2。
可以执行两个拉伸工艺，但是实施例不限于此。在另一示例中，可以执行多于两个拉伸工艺。
此后，参照图50，可以将第二支撑膜SPF2接合到基底110上，并且可以将发光元件LE附着到第一像素电极PE1和第二像素电极PE2上。
例如，第二支撑膜SPF2可以在基底110上对准。第二支撑膜SPF2可以对准，使得第二支撑膜SPF2上的发光元件LE的连接电极BOL可以面对基底110。如图6中所示，基底110可以具有形成在其上的第一像素电极PE1和第二像素电极PE2以及像素限定膜PDL。
此后，可以将基底110和第二支撑膜SPF2接合在一起。例如，第二支撑膜SPF2上的发光元件LE的连接电极BOL可以与基底SUB的第一像素电极PE1和第二像素电极PE2接触。例如，发光元件LE的连接电极BOL可以与第一像素电极PE1和第二像素电极PE2接触。此后，可以通过将发光元件LE的连接电极BOL熔融接合到第一像素电极PE1和第二像素电极PE2来将基底110和第二支撑膜SPF2接合在一起。可以将发光元件LE附着在第一像素电极PE1和第二像素电极PE2的顶表面(或上表面)上。
可以通过从第二支撑膜SPF2上方向第一像素电极PE1和第二像素电极PE2施加激光来执行发光元件LE的连接电极BOL与第一像素电极PE1和第二像素电极PE2的熔融接合。例如，可以在第一像素电极PE1和第二像素电极PE2中传导来自激光的热，使得发光元件LE的连接电极BOL与第一像素电极PE1和第二像素电极PE2之间的界面可以接合。由于第一像素电极PE1和第二像素电极PE2包括具有优异的热传导性的Cu，因此第一像素电极PE1和第二像素电极PE2可以对发光元件LE的连接电极BOL具有优异的粘合性。可以使用钇铝石榴石(YAG)激光将发光元件LE的连接电极BOL熔融接合至第一像素电极PE1和第二像素电极PE2。
此后，参照图51，可以将第二支撑膜SPF2与发光元件LE分离。
例如，可以将第二支撑膜SPF2与发光元件LE的第一半导体层SEM1分离。可以通过激光剥离(LLO)工艺来执行第二支撑膜SPF2的分离。作为通过使用激光的工艺的激光剥离(LLO)工艺可以使用具有约248nm的波长的KrF准分子激光作为源。准分子激光可以以约550mJ/cm2至约950mJ/cm2的能量密度施加到约50×50μm2至约1×1cm2的入射面积，但是实施例不限于此。当将激光施加到第二支撑膜SPF2时，可以使第二支撑膜SPF2与发光元件LE分离。
在另一示例中，第二支撑膜SPF2可以是物理分离的。由于第二支撑膜SPF2与发光元件LE之间的粘合性弱于发光元件LE的连接电极BOL与第一像素电极PE1和第二像素电极PE2之间的粘合性，因此可以使第二支撑膜SPF2物理地分离。
此后，参照图52，可以在形成有发光元件LE的基底110上形成有机层140。可以在第一像素电极PE1和第二像素电极PE2以及像素限定膜PDL上形成有机层140。有机层140可以设置在第一发射区域EA1和第二发射区域EA2中的每个中，使得第一发射区域EA1和第二发射区域EA2可以彼此分离(或间隔开)。可以通过经由溶液工艺(例如，旋涂或喷墨印刷)进行施加并且经由曝光工艺进行图案化来形成有机层140。有机层140可以低于发光元件LE的第一半导体层SEM1，但是实施例不限于此。
此后，可以在发光元件LE和有机层140上形成共电极CE。可以遍及整个显示区域(例如，图1中的DPA)连续地形成共电极CE。共电极CE可以覆盖有机层140和发光元件LE，并且可以与有机层140和发光元件LE接触(例如，直接接触)。共电极CE可以与发光元件LE的第一半导体层SEM1的顶表面(或上表面)接触(例如，直接接触)。
此后，如图6中所示，可以形成波长控制层、滤色器层等，从而实现显示装置10。
在总结具体实施方式时，本领域技术人员将领会的是，在基本上不脱离发明的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的发明的实施例仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (29)

1.一种发光元件，所述发光元件包括：
第一半导体层；
发光层，设置在所述第一半导体层上；
第二半导体层，设置在所述发光层上；
器件电极层，设置在所述第二半导体层上；
反射电极层，设置在所述器件电极层上；
绝缘膜，围绕所述发光层的侧表面、所述第二半导体层的侧表面和所述器件电极层的侧表面；以及
反射层，围绕所述绝缘膜的侧表面，
其中，所述器件电极层的所述侧表面与所述反射电极层的侧表面对准。
2.根据权利要求1所述的发光元件，其中，所述器件电极层的上表面与所述绝缘膜的上表面和所述反射层的上表面对准。
3.根据权利要求1所述的发光元件，其中，
所述绝缘膜还围绕所述反射电极层的侧表面，并且
所述反射电极层的上表面与所述绝缘膜的上表面和所述反射层的上表面对准。
4.根据权利要求1所述的发光元件，其中，
所述绝缘膜还围绕所述反射电极层的侧表面，并且
所述第一半导体层的下表面与所述绝缘膜的下表面和所述反射层的下表面对准。
5.根据权利要求1所述的发光元件，其中，所述绝缘膜形成为多层膜。
6.根据权利要求1所述的发光元件，其中，
所述反射层包括第一层和第二层，所述第一层和所述第二层包括具有不同折射率的绝缘材料，并且
所述第一层和所述第二层交替地布置。
7.根据权利要求1所述的发光元件，其中，所述反射层形成为包括金属的单层膜或多层膜。
8.一种发光元件，所述发光元件包括：
第一半导体层；
发光层，设置在所述第一半导体层上；
第二半导体层，设置在所述发光层上；
器件电极层，设置在所述第二半导体层上；以及
绝缘膜，围绕所述第一半导体层的侧表面、所述发光层的侧表面、所述第二半导体层的侧表面和所述器件电极层的侧表面，其中，
所述第一半导体层包括：第一部分，与所述发光层间隔开，以及第二部分，被所述绝缘膜围绕并且与所述发光层相邻，并且
所述第一半导体层的所述第二部分的宽度小于所述第一半导体层的所述第一部分的宽度。
9.根据权利要求8所述的发光元件，其中，所述发光层的宽度、所述第二半导体层的宽度和所述器件电极层的宽度小于所述第一半导体层的所述第一部分的所述宽度。
10.根据权利要求8所述的发光元件，其中，所述绝缘膜的侧表面与所述第一半导体层的所述第一部分的侧表面对准。
11.根据权利要求8所述的发光元件，所述发光元件还包括：
反射层，围绕所述绝缘膜的侧表面，
其中，所述反射层的侧表面与所述第一半导体层的所述第一部分的侧表面对准。
12.根据权利要求11所述的发光元件，所述发光元件还包括：
金属层，围绕所述绝缘膜的所述侧表面和所述第一半导体层的所述第一部分的所述侧表面。
13.根据权利要求8所述的发光元件，所述发光元件还包括：
金属层，围绕所述第一半导体层的所述第一部分的侧表面。
14.根据权利要求13所述的发光元件，其中，所述金属层还围绕所述绝缘膜的侧表面。
15.根据权利要求8所述的发光元件，其中，所述绝缘膜覆盖所述器件电极层的上表面的一部分。
16.根据权利要求15所述的发光元件，所述发光元件还包括：
反射层，围绕所述绝缘膜的侧表面，
其中，所述反射层在厚度方向上与所述器件电极层的上表面叠置。
17.根据权利要求15所述的发光元件，所述发光元件还包括：
金属层，围绕所述第一半导体层的所述第一部分的侧表面，
其中，所述金属层不与所述绝缘膜的侧表面接触。
18.根据权利要求17所述的发光元件，所述发光元件还包括：
反射层，围绕所述绝缘膜的所述侧表面，
其中，所述反射层的侧表面与所述第一半导体层的所述第一部分的所述侧表面对准。
19.根据权利要求15所述的发光元件，所述发光元件还包括：
金属层，设置在所述绝缘膜和所述器件电极层上，
其中，所述金属层围绕所述发光层的所述侧表面并且设置在所述绝缘膜的外侧表面上。
20.根据权利要求19所述的发光元件，所述发光元件还包括：
反射层，设置在所述绝缘膜与所述金属层之间，其中，
所述反射层围绕所述绝缘膜的侧表面，并且
所述金属层围绕所述发光层的所述侧表面并且设置在所述反射层的外侧表面上。
21.根据权利要求8所述的发光元件，所述发光元件还包括：
反射层，围绕所述绝缘膜的侧表面和所述第一半导体层的所述第二部分的侧表面，
其中，所述反射层是分布式布拉格反射器。
22.一种显示装置，所述显示装置包括：
基底；
像素电极，设置在所述基底上；
发光元件，设置在所述像素电极上；
有机层，设置在所述像素电极上并且设置在所述发光元件之间；以及
共电极，设置在所述有机层和所述发光元件上，其中，
所述发光元件中的每个包括：第一半导体层；发光层，设置在所述第一半导体层上；第二半导体层，设置在所述发光层上；器件电极层，设置在所述第二半导体层上；反射电极层，设置在所述器件电极层上；第一绝缘膜，围绕所述发光层的侧表面、所述第二半导体层的侧表面和所述器件电极层的侧表面；以及反射层，围绕所述第一绝缘膜的侧表面，并且
所述器件电极层的所述侧表面与所述反射电极层的侧表面对准。
23.根据权利要求22所述的显示装置，其中，
所述发光元件中的每个还包括设置在所述反射电极层上的连接电极，
所述连接电极连接到所述像素电极中的每个，并且
所述第一半导体层连接到所述共电极。
24.根据权利要求23所述的显示装置，所述显示装置还包括：
第二绝缘膜，围绕所述反射层的外表面，
其中，所述反射层包括金属。
25.根据权利要求24所述的显示装置，其中，所述第二绝缘膜与所述像素电极和所述连接电极接触。
26.根据权利要求24所述的显示装置，所述显示装置还包括：
第三绝缘膜，设置在所述反射层与所述共电极之间，
其中，所述第三绝缘膜与所述反射层接触并且覆盖所述反射层。
27.根据权利要求24所述的显示装置，其中，
所述第二绝缘膜与所述像素电极接触，并且
间隙设置在所述连接电极与所述第二绝缘膜之间。
28.根据权利要求22所述的显示装置，其中，
所述有机层包括：
第一有机层，设置在所述像素电极上，以及
第二有机层，设置在所述第一有机层上，并且
所述反射层设置在所述第一有机层上，围绕所述发光层的所述侧表面，并且设置在所述第一绝缘膜的外侧表面上。
29.根据权利要求22所述的显示装置，其中，
所述共电极围绕所述第一绝缘膜的所述侧表面并且与所述第一绝缘膜的所述侧表面接触。
CN202311132425.3A 2022-09-07 2023-09-04 发光元件和包括该发光元件的显示装置 Pending CN117673227A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220113534A KR20240034940A (ko) 2022-09-07 2022-09-07 발광 소자 및 이를 포함하는 표시 장치
KR10-2022-0113534 2022-09-07

Publications (1)

Publication Number Publication Date
CN117673227A true CN117673227A (zh) 2024-03-08

Family

ID=87553915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311132425.3A Pending CN117673227A (zh) 2022-09-07 2023-09-04 发光元件和包括该发光元件的显示装置

Country Status (5)

Country Link
US (1) US20240079529A1 (zh)
EP (1) EP4336575A1 (zh)
JP (1) JP2024037677A (zh)
KR (1) KR20240034940A (zh)
CN (1) CN117673227A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077801A (ko) * 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
EP2041802B1 (en) * 2006-06-23 2013-11-13 LG Electronics Inc. Light emitting diode having vertical topology and method of making the same

Also Published As

Publication number Publication date
KR20240034940A (ko) 2024-03-15
JP2024037677A (ja) 2024-03-19
US20240079529A1 (en) 2024-03-07
EP4336575A1 (en) 2024-03-13

Similar Documents

Publication Publication Date Title
US11621305B2 (en) Display device
US11393880B2 (en) Display device and method of fabricating the same
KR20200027109A (ko) 광학 부재 및 이를 포함하는 표시 장치
US11900838B2 (en) Tiled display device
US20210408109A1 (en) Display device and tiled display including the same
CN111668266A (zh) 显示设备
EP3806160A1 (en) Display device
CN111103720A (zh) 光学调节器和包括该光学调节器的显示装置
EP3955292B1 (en) Display device and tiled display device including the same
EP4084081B1 (en) Display device and method for providing the same
EP4336575A1 (en) Light-emitting element and display device including the same
US20240063343A1 (en) Display device
US20220352268A1 (en) Display device and method for manufacturing the same
US20230046091A1 (en) Display device and method for manufacturing the same
US20230048544A1 (en) Display device and method of fabricating the same
US20240162397A1 (en) Display device
US11961874B2 (en) Display device and method of manufacturing the same
US11899872B2 (en) Display apparatus
CN117203772A (zh) 显示装置和用于制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication