JP2024010081A - 積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置 - Google Patents

積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置 Download PDF

Info

Publication number
JP2024010081A
JP2024010081A JP2023182417A JP2023182417A JP2024010081A JP 2024010081 A JP2024010081 A JP 2024010081A JP 2023182417 A JP2023182417 A JP 2023182417A JP 2023182417 A JP2023182417 A JP 2023182417A JP 2024010081 A JP2024010081 A JP 2024010081A
Authority
JP
Japan
Prior art keywords
substrate
laminate
organic film
electrode
curable resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023182417A
Other languages
English (en)
Inventor
太郎 塩島
Taro Shiojima
憲一朗 佐藤
Kenichiro Sato
英寛 出口
Hidehiro Deguchi
英亮 石澤
Hideaki Ishizawa
宗宏 畠井
Munehiro Hatai
徳重 七里
Norishige Shichiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Publication of JP2024010081A publication Critical patent/JP2024010081A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C08G77/16—Polysiloxanes containing silicon bound to oxygen-containing groups to hydroxyl groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/42—Block-or graft-polymers containing polysiloxane sequences
    • C08G77/44—Block-or graft-polymers containing polysiloxane sequences containing only polysiloxane sequences
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/70—Siloxanes defined by use of the MDTQ nomenclature
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/80—Siloxanes having aromatic substituents, e.g. phenyl side groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/0008—Organic ingredients according to more than one of the "one dot" groups of C08K5/01 - C08K5/59
    • C08K5/0025—Crosslinking or vulcanising agents; including accelerators
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/541—Silicon-containing compounds containing oxygen
    • C08K5/5415—Silicon-containing compounds containing oxygen containing at least one Si—O bond
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/541—Silicon-containing compounds containing oxygen
    • C08K5/5415—Silicon-containing compounds containing oxygen containing at least one Si—O bond
    • C08K5/5419—Silicon-containing compounds containing oxygen containing at least one Si—O bond containing at least one Si—C bond
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/56—Organo-metallic compounds, i.e. organic compounds containing a metal-to-carbon bond
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/56—Organo-metallic compounds, i.e. organic compounds containing a metal-to-carbon bond
    • C08K5/57—Organo-tin compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/10—Block- or graft-copolymers containing polysiloxane sequences
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/10—Block or graft copolymers containing polysiloxane sequences
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/02—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving pretreatment of the surfaces to be joined
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/2011—Temperature range 400 C=<T<450 C, 673.15K =<T< 723.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Silicon Polymers (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】高い電気的接続信頼性を有する積層体、該積層体に用いられる硬化性樹脂組成物、該積層体の製造方法、該積層体の製造に用いる接合電極を有する基板の製造方法、該積層体を有する半導体装置及び撮像装置を提供する。【解決手段】積層体は、電極を有する第１の基板１、と有機膜４と、電極を有する第２の基板２とを、この順に有し、第１の基板が有する電極３と第２の基板が有する電極とが、有機膜を貫通する貫通孔５を介して電気的に接続される。【選択図】図１

Description

本発明は、高い電気的接続信頼性を有する積層体、該積層体に用いられる硬化性樹脂組成物、該積層体の製造方法、該積層体の製造に用いる接合電極を有する基板の製造方法及び該積層体を有する半導体装置及び撮像装置に関する。
半導体装置の高性能化に伴い、複数の半導体チップを積層させる三次元化が進行している。このような複数の半導体チップが積層した積層体の製造では、まず、２枚の電極が形成された基板の電極面にダマシン法により、銅からなる接合電極が絶縁膜で囲まれた接合面を形成する。その後、接合面の接合電極同士が対向するように２枚の基板を重ね、熱処理を施すことにより積層体が製造される（特許文献１）。
特開２００６－１９１０８１号公報
上記積層体の製造では、電極の接合の際に４００℃、４時間という高温処理が行われるため、上記接合面の形成に用いられる絶縁膜には高い耐熱性が要求される。そのため、従来の積層体では、絶縁体としてＳｉＮやＳｉＯ２といった絶縁性の無機材料が用いられている。しかしながら、無機材料からなる絶縁膜は基板に反りが発生しやすく、基板に反りが発生すると積層体としたときに電極の接続位置がズレたり、電極が割れたりしてしまうことから、積層体の接続信頼性が低くなることがある。また、近年は半導体装置の高性能化が進み、基板が大型化、薄化してきていることから、基板の反りがより発生しやすくなってきている。
本発明は、高い電気的接続信頼性を有する積層体、該積層体に用いられる硬化性樹脂組成物、該積層体の製造方法、該積層体の製造に用いる接合電極を有する基板の製造方法及び該積層体を有する半導体装置及び撮像装置を提供することを目的とする。
本発明は、電極を有する第１の基板と、有機膜と、電極を有する第２の基板とをこの順に有し、前記第１の基板が有する電極と前記第２の基板が有する電極とが、前記有機膜を貫通する貫通孔を介して電気的に接続されている積層体である。以下、本発明を詳述する。
本発明の積層体は、電極を有する第１の基板と、有機膜と、電極を有する第２の基板とをこの順に有し、上記第１の基板が有する電極（第１の電極）と第２の基板が有する電極（第２の電極）とが、上記有機膜を貫通する貫通孔を介して電気的に接続されている。
第１の電極と第２の電極との間に設けられた有機膜が絶縁層として働くことによって、電流の短絡を抑えることができる。従来の絶縁層はＳｉＮやＳｉＯ２といった固い無機材料を用いていたため、絶縁層の形成時や積層体の形成時に反りが発生した場合、これを応力緩和で解消することができず、その結果、電極のズレや割れが起こりやすくなっていた。本発明では、無機材料よりも柔軟性の高い有機膜を絶縁層として用いることで、高い電気的接続信頼性を発揮することができる。特に、基板又は積層体に反りが発生した場合であっても反りを解消することができるため、反りが発生しやすい薄い基板を積層させた場合であっても電極のズレや割れが少なく高い電気的接続信頼性を有する積層体とすることができる。また、従来の絶縁層は、蒸着によって形成していたため、形成に時間がかかっていたが、本発明の積層体の有機膜は、例えば硬化性樹脂の塗布、硬化によって形成できるため、生産効率を高めることができる。
なおここで、電気的に接続されているとは、上記貫通孔に充填された導電性材料等によって第１の基板の電極及び第２の基板の電極が接続されている状態のことを指す。
上記第１の基板及び第２の基板は、特に限定されず、素子、配線及び電極が形成された回路基板を用いることができる。例えば、画素部（画素領域）が設けられたセンサ回路基板、固体撮像装置の動作に係る各種信号処理を実行するロジック回路等の周辺回路部が搭載された回路基板などを用いることができる。
上記第１の基板及び第２の基板が有する電極の材料及び上記導電性材料は特に限定されず、金、銅、アルミニウム等の従来公知の電極材料を用いることができる。
上記有機膜は、有機化合物を素材として含む層である限り、特に制限されないが、樹脂を素材として含む層であることが好ましい。上記有機膜は、本発明の効果が著しく損なわれない限りにおいて、上記樹脂素材以外の成分が含まれていてもよい。その場合、有機膜中の樹脂素材の含有量は、例えば好ましくは９０重量％以上、より好ましくは９５重量％以上、更に好ましくは９９重量％以上であり、通常１００重量％未満である。
上記樹脂素材としては、後述する有機ケイ素化合物、ポリシロキサン樹脂等を用いることができる。
上記有機膜は、４００℃、４時間の熱処理後の重量減少率が５％以下であることが好ましい。
有機膜の熱処理後の重量減少率が上記範囲であることで、基板をより確実に接合できるとともに、電極接合の際に分解した有機膜に起因する界面での気泡、クラックの発生や界面での剥離をより抑えることができる。上記重量減少率は、３％以下であることがより好ましく、１％以下であることが更に好ましい。上記重量減少率の下限は特に限定されず、０％に近いほど良いものであるが、製造技術上０．５％程度が限度である。
上記４００℃、４時間の熱処理後の重量減少率は、有機膜の組成、有機膜を構成する樹脂素材の種類、有機膜を製造する際の硬化条件等により調整することができる。
具体的には例えば、有機膜の組成を、例えば耐熱性の高い樹脂素材や無機成分を用いること、架橋剤の含有量を増やすこと等により、上記４００℃、４時間の熱処理後の重量減少率を減少させることができる。
また、有機膜を構成する樹脂素材の種類を、耐熱性の高い樹脂（例えば分子量の大きい樹脂や、耐熱性の高い主鎖や置換基を有する樹脂、後述する有機ケイ素化合物）にすることや、有機膜を構成する硬化性樹脂組成物の硬化条件を、硬化が十分に進行するような高温としたり、硬化時間を長時間としたりすることで、上記４００℃、４時間の熱処理後の重量減少率を減少させることができる。
上記有機膜は、ナノインデンターにより測定した表面の硬度が５ＧＰａ以下であることが好ましい。
表面の硬度が上記範囲である有機膜は柔軟性が高いため、基板又は積層体に反りがより生じ難くなり、また、反りが発生したとしても反りをより解消しやすくなることから、電極のズレや割れをより抑えることができる。
上記表面硬度は５ＧＰａ以下であることがより好ましく、１ＧＰａ以下であることが更に好ましい。
上記表面硬度の下限は特に限定されないが、例えば０．１ＧＰａ、０．２ＧＰａであり、好ましくは０．３ＧＰａである。
上記有機膜のナノインデンターにより測定した表面硬度は、上記有機膜を構成する樹脂成分の種類や有機膜の組成により調整することができる。具体的には例えば、ガラス転移点の高い剛直な骨格を導入したり、無機充填剤を添加することで上昇させることができ、ガラス転移点の低い剛直な骨格を有する化合物や後述する有機ケイ素化合物を用いたりすることで低下させることができる。
なお、ここでナノインデンターとは、試料の表面に針を刺したときに加えた力と応力との関係から硬度を測定する装置であり、試料の硬度を測定することができる。上記表面の硬度は、例えば、以下の方法で測定することができる。
まず、積層体の側面（積層面）を冷間樹脂で包埋し断面研削装置によって有機膜が露出するまで研削する。その後、ナノインデンター（ＴＩ ９５０ ＴｒｉｂｏＩｎｄｅｎｔｅｒ、シエンタオミクロン社製又はその同等品）を用いて、測定温度２３℃、測定変位２００ｎｍ／秒の速度でサンプルを１０００ｎｍ押し込み、その後２００ｎｍ／秒の速度で測定プローブを抜く条件で測定を行うことによって得ることができる。なお、測定プローブはＢｅｒｋｏｖｉｃｈ型ダイアモンド圧子を用いる。
上記有機膜の厚みは特に限定されないが、１０μｍ以上３００μｍ以下であることが好ましい。
有機膜の厚みが上記範囲であることで、絶縁層としての機能をより発揮することができるとともに、電極のズレや割れをより抑えることができる。上記有機膜の厚みは２０μｍ以上であることがより好ましく、３０μｍ以上であることが更に好ましく、２００μｍ以下であることがより好ましく、１００μｍ以下であることが更に好ましい。
上記有機膜は、有機ケイ素化合物を含有することが好ましく、下記一般式（１）で表される構造を有することが好ましい。有機ケイ素化合物を用いることで電極のズレや割れをより抑えることができる。また、有機ケイ素化合物は耐熱性に優れるため、積層体製造時や積層体を用いた電子部品の製造時に行われる高温処理による有機膜の分解をより抑えることができる。なかでも、耐熱性がより向上し、かつ、電極のズレや割れを更に抑えられることから、上記有機ケイ素化合物は更に芳香環構造を有することがより好ましい。
Figure 2024010081000002
 ここで、Ｒ０、Ｒ１及びＲ２はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。上記脂肪族基及び上記芳香族基は置換基を有していても有していなくてもよい。ｍ、ｎはそれぞれ１以上の整数を表す。
上記一般式（１）中Ｒ０はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。上記脂肪族基及び上記芳香族基は置換基を有していても有していなくてもよい。上記Ｒ０はフェニル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることが好ましく、フェニル基であることがより好ましい。Ｒ０がフェ二ル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることにより、より高い耐熱性を発揮することができる。
上記一般式（１）中Ｒ１及びＲ２はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。上記脂肪族基及び上記芳香族基は置換基を有していても有していなくてもよい。上記Ｒ１及びＲ２はフェニル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることが好ましく、フェニル基又はメチル基であることがより好ましい。Ｒ１及びＲ２がフェ二ル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることにより、より高い耐熱性を発揮することができる。
上記一般式（１）中、ｍ、ｎはそれぞれ１以上の整数であり、繰り返し単位数を表す。上記ｍは好ましくは３０以上、より好ましくは５０以上であり、好ましくは１００以下である。上記ｎは好ましくは１以上、より好ましくは３以上であり、好ましくは８以下である。
上記有機膜は硬化性樹脂組成物の硬化物であることが好ましい。
上記有機膜の材料として硬化性樹脂組成物を用いることで、硬化性樹脂組成物を塗布し成膜した後に、硬化させることによって有機膜を形成できるため、従来の無機材料を用いた場合と比べて生産効率を向上させることができる。硬化性樹脂組成物を構成する硬化性樹脂は熱硬化性であっても光硬化性であってもよいが、耐熱性の観点から熱硬化性樹脂であることが好ましい。
上記硬化性樹脂組成物は、反応性部位を有する有機ケイ素化合物を含有することが好ましい。
硬化性樹脂組成物の硬化性樹脂として反応性部位を有する有機ケイ素化合物を用いることで、電極のズレや割れをより抑えることができる。また、有機ケイ素化合物は耐熱性に優れるため、積層体や積層体を用いた電子部品の製造時に行われる高温処理による有機膜の分解をより抑えることができる。上記反応性部位としては例えば、水酸基、アルコキシ基等が挙げられる。
上記反応性部位を有する有機ケイ素化合物の含有量は、上記硬化性樹脂組成物中の樹脂固形分量１００重量部中に、好ましくは８０重量部以上、より好ましくは９０重量以上、更に好ましくは９５重量部以上である。上記反応性部位を有する有機ケイ素化合物の含有量は、上記硬化性樹脂組成物中の樹脂固形分量１００重量部中に、好ましくは１００重量部未満、より好ましくは９８重量部以下である。
上記反応性部位を有する有機ケイ素化合物は、下記一般式（１）で表される構造を有することが好ましい。
このような反応性部位を有する有機ケイ素化合物を用いることで電極のズレや割れをより抑えることができる。なかでも、電極のズレや割れを更に抑えられることから、上記反応性部位を有する有機ケイ素化合物は芳香環構造を有することがより好ましい。
Figure 2024010081000003
 ここで、Ｒ０、Ｒ１及びＲ２はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。上記脂肪族基及び上記芳香族基は置換基を有していても有していなくてもよい。ｍ、ｎはそれぞれ１以上の整数を表す。
上記一般式（１）中Ｒ０はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。上記脂肪族基及び上記芳香族基は置換基を有していても有していなくてもよい。上記Ｒ０はフェニル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることが好ましく、フェニル基であることがより好ましい。Ｒ０がフェ二ル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることにより、より高い耐熱性を発揮することができる。
上記一般式（１）中Ｒ１及びＲ２はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。上記脂肪族基及び上記芳香族基は置換基を有していても有していなくてもよい。上記Ｒ１及びＲ２はフェニル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることが好ましく、フェニル基又はメチル基であることがより好ましい。Ｒ１及びＲ２がフェ二ル基、炭素数が１～２０のアルキル基又はアリールアルキル基であることにより、より高い耐熱性を発揮することができる。
上記一般式（１）中、ｍ、ｎはそれぞれ１以上の整数であり、繰り返し単位数を表す。上記ｍは好ましくは３０以上、より好ましくは５０以上であり、好ましくは１００以下である。上記ｎは好ましくは１以上、より好ましくは３以上であり、好ましくは８以下である。
上記硬化性樹脂組成物は、その硬化物の２５℃における引張弾性率が５ＧＰａ以下であることが好ましい。引張弾性率が上記範囲であることで、柔軟性がより高まることから、基板及び積層体の反りの発生をより抑えることができ、電極のズレや割れをより抑えることができる。上記引張弾性率は１Ｇｐａ以下であることがより好ましく、７００ＭＰａ以下であることが更に好ましく、５００ＭＰａ以下であることが更により好ましい。上記引張弾性率の下限は特に限定されないが、基板同士を確実に接続する観点から１００ＭＰａ以上であることが好ましい。なお、上記引張弾性率は動的粘弾性測定装置（例えば、アイティー計測制御社製、ＤＶＡ－２００等）によって測定することができる。より具体的には、硬化性樹脂組成物が熱硬化性である場合、７０℃で３０分間加熱後、更に９０℃で１時間加熱することで溶剤乾燥し、更に２００℃で１時間加熱し硬化性樹脂組成物を硬化させた後に、定速昇温引張モード、昇温速度１０℃／分、周波数１０Ｈｚの条件で測定する。硬化性樹脂組成物が光硬化性である場合は、７０℃で３０分間加熱後、更に９０℃で１時間加熱することで溶剤乾燥し、４０５ｎｍのＵＶを３０００ｍＪ／ｃｍ２照射して硬化性樹脂組成物を硬化させたのち、熱硬化性の硬化性樹脂組成物と同様の測定条件で測定することができる。
上記２５℃における引張弾性率は硬化性樹脂組成物の組成や、硬化性樹脂の種類により調整することができる。
具体的には例えば、ガラス転移点の高い剛直な骨格を導入したり、無機充填剤を添加することで引張弾性率を上昇させることができ、ガラス転移点の低い剛直な骨格を有する化合物や上記有機ケイ素化合物を用いたりすることで、引張弾性率を低下させることができる。
上記硬化性樹脂の重量平均分子量は特に限定されないが、５０００以上１５００００以下であることが好ましい。硬化性樹脂の分子量が上記範囲であることで、塗布時の製膜性が上がり、電極のズレや割れをより抑えることができる。上記硬化性樹脂の分子量は１００００以上であることがより好ましく、３００００以上であることが更に好ましく、１０００００以下であることがより好ましく、７００００以下であることが更に好ましい。
なお、上記硬化性樹脂の重量平均分子量は、ゲルパーミエーションクロマトグラフィ（ＧＰＣ）法によりポリスチレン換算分子量として測定される。溶出溶剤をＴＨＦとして、カラムとしては、ＨＲ－ＭＢ－Ｍ６．０×１５０ｍｍ（ウォーターズ社製）又はその同等品を用い、ポリスチレン標準によって算出することができる。
上記一般式（１）の構造を有する化合物は、例えば、下記一般式（２）で表される化合物（２）と、下記一般式（３）で表される化合物（３）とを反応させることにより得ることができる。
Figure 2024010081000004
 上記一般式（２）中、Ｒ０及びＲ１は上記一般式（１）におけるＲ０及びＲ１と同様の官能基を表す。
Figure 2024010081000005
 上記一般式（３）中、Ｒ２は上記一般式（１）におけるＲ２と同様の官能基を表す。上記一般式（３）中、ｈは自然数を表し、好ましくは３～６、より好ましくは３又は４である。
上記一般式（１）の構造を有する化合物は、上記化合物（３）に代えて、Ｒ２を有するハロゲン化シロキサン（例えば末端が塩素化されたジメチルシロキサン等）と、上記化合物（２）とを反応させることでも得ることができる。
上記化合物（２）は、例えば、下記一般式（４）で表される化合物（４）のような塩と下記一般式（５）で表される化合物（５）とを反応させることにより得ることができる。なお、上記化合物（２）は、Ｘが水素である化合物（５）を用いて化合物（４）と反応させた後に加水分解することによっても得ることができる。
Figure 2024010081000006
 上記一般式（４）中、Ｒ０は上記一般式（１）におけるＲ０及びＲ１と同様の官能基を表す。
Figure 2024010081000007
 上記一般式（５）中、Ｒ１は、上記一般式（１）におけるＲ１と同様の官能基を意味し、Ｘは水素又は水酸基を意味する。
上記化合物（４）は、例えば、下記一般式（６）で表される化合物（６）を１価のアルカリ金属水酸化物及び水の存在下、有機溶剤の存在下もしくは不存在下で加水分解、重縮合することにより製造することができる。１価のアルカリ金属水酸化物としては、水酸化リチウム、水酸化ナトリウム、水酸化カリウム、水酸化セシウム等を用いることができる。
Figure 2024010081000008
 上記一般式（６）中、Ｒ０は上記一般式（１）におけるＲ０と同様の官能基を意味する。
上記硬化性樹脂組成物は硬化反応を促進する触媒を含有することが好ましい。
硬化性樹脂組成物が触媒を有することで、硬化性樹脂をより完全に硬化させることができ、高温処理による有機膜の分解をより抑えることができる。
上記触媒としては、例えば、ジブチルスズジラウレート、酢酸第一スズ等の有機スズ化合物、ナフテン酸亜鉛等の金属カルボキシレート、ジルコニア化合物、チタン化合物等が挙げられる。なかでもより硬化性樹脂組成物の硬化を促進できることからジブチルスズジラウレートが好ましい。
上記触媒は、硬化性樹脂組成物が硬化した後も存在する。すなわち、上記有機膜は硬化反応を促進する触媒を含有することが好ましい。
上記触媒の含有量は特に限定されないが、上記硬化性樹脂組成物中の硬化性樹脂１００重量部に対して０．０１重量部以上１０重量部以下であることが好ましい。触媒の含有量を上記範囲とすることで、硬化性樹脂組成物の硬化をより促進することができる。上記触媒の含有量は、０．１重量部以上であることがより好ましく、１重量部以上であることが更に好ましく、７重量部以下であることがより好ましく、５重量部以下であることが更に好ましい。
上記硬化性樹脂組成物は、上記反応性部位を有する有機ケイ素化合物の反応性部位と反応可能な多官能架橋剤を含有することが好ましい。
上記反応性部位を有する有機ケイ素化合物の重合体間を有機ケイ素化合物の反応性部位と反応可能な多官能架橋剤が架橋することで、硬化物の架橋密度が上昇し、高温中の分解がより抑制される。その結果、高温処理中の分解ガスの発生による空隙の発生や、それによる接続時の電極のズレや電気的接続信頼性の低下をより抑制することができる。上記多官能架橋剤としては、例えば、上記反応性部位がシラノール基である場合は、ジメトキシシラン化合物、トリメトキシシラン化合物、ジエトキシシラン化合物、トリエトキシシラン化合物等のアルコキシシラン化合物等又はテトラメトキシシラン化合物及びテトラエトキシシラン化合物の縮合より得られるシリケートオリゴマー等が挙げられる。なかでも架橋密度の向上と耐熱性向上の観点から、シリケートオリゴマーが好ましい。アルコキシシラン化合物の例としては、ジメトキシジメチルシラン、トリメトキシメチルシラン、テトラエトキシシラン、テトラプロポキシシラン、テトラブトキシシラン等があり、シリケートオリゴマーの例としては、シリケートＭＳ５１、ＭＳ５６、ＭＳ５７、ＭＳ５６Ｓ（いずれも三菱ケミカル社製）、エチルシリケート４０、エチルシリケート４８、ＥＭＳ４８５（いずれもコルコート社製）等が挙げられる。
上記多官能架橋剤の含有量は特に限定されないが、上記硬化性樹脂組成物中の硬化性樹脂１００重量部に対して１重量部以上５０重量部以下であることが好ましい。多官能架橋剤の含有量を上記範囲とすることで、有機膜の架橋密度を好適な範囲にし、かつ熱処理時の有機膜の硬度を上記の範囲とすることができる。上記多官能架橋剤の含有量は、３重量部以上であることがより好ましく、５重量部以上であることが更に好ましく、３０重量部以下であることがより好ましく、２０重量部以下であることが更に好ましい。
上記硬化性樹脂組成物は必要に応じて粘度調整剤、充填剤、密着付与剤等の他の添加剤を含有していてもよい。
本発明の積層体は上記硬化性樹脂組成物を硬化させて上記有機膜とすることで、高い電気的接続信頼性を有する積層体とすることができるものである。
このような、電極を有する第１の基板と、有機膜と、電極を有する第２の基板とをこの順に有し、前記第１の基板が有する電極と第２の基板が有する電極とが、前記有機膜を貫通する貫通孔を介して電気的に接続された積層体の前記有機膜に用いられる硬化性樹脂組成物もまた、本発明の１つである。
本発明の積層体は、上記第１の基板と、上記第２の基板との間に厚み１ｎｍ以上１μｍ以下の無機層を有することが好ましい。
第１の基板と、第２の基板との間に無機層を設けることで、絶縁性が高まりより接続信頼性に優れる積層体とすることができる。なお、従来は１０～２０μｍ程度の厚みを有する無機材料からなる絶縁層を有しているため、基板及び積層体の反りが解消できず接続信頼性低下の原因となるが、本発明の一形態における無機層は１μｍ以下という薄い厚みであるため、上記無機層を設けた場合であっても基板及び積層体に発生した反りを解消することができる。
上記無機層の材料は特に限定されず、例えば、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３等が挙げられる。なかでも、絶縁性と耐熱性に優れることからＳｉＮ、ＳｉＯ２が好ましい。
上記無機層の厚みは、より積層体の接続信頼性を高める観点から５ｎｍ以上であることがより好ましく、１０ｎｍ以上であることが更に好ましく、５００ｎｍ以下であることがより好ましく、１００ｎｍ以下であることが更に好ましい。
本発明の積層体は、上記貫通孔の表面にバリアメタル層を有することが好ましい。
バリアメタル層は貫通孔に充填された導電性材料（例えばＣｕ電極の場合Ｃｕ原子）の有機膜中への拡散を防ぐ役割を有する。貫通孔の表面にバリアメタル層を設けることで、貫通孔を埋める導電性材料は電極と接する面以外がバリアメタル層で覆われることになるため、導電性材料の有機膜への拡散による短絡、導通不良をより抑制することができる。上記バリアメタル層の材料は、タンタル、窒化タンタル、窒化チタンなどの公知の材料を用いることができる。
上記バリアメタル層の厚みは特に限定されないが、より積層体の接続信頼性を高める観点から１ｎｍ以上であることがより好ましく、１０ｎｍ以上であることが更に好ましく、１００ｎｍ以下であることがより好ましく、５０ｎｍ以下であることが更に好ましい
ここで、本発明の積層体の一態様を模式的に表した図を図１に示す。図１に示すように、本発明の積層体は、電極３を有する第１の基板１と第２の基板２が有機膜４を介して接着されており、第１の基板１及び第２の基板２上の電極３は、有機膜４に設けられた貫通孔５に充填された導電性材料を通して電気的に接続された構造となっている。従来の積層体は、絶縁層に当たる有機膜４の部分が固い無機材料であったため、基板や積層体に反りが発生した場合にこれを応力緩和によって解消できず、電極のズレや割れが起きやすくなっていた。本発明は絶縁層に柔軟性を有する有機化合物を用いることで、基板や積層体の反りを解消できるため、電極のズレや割れを抑えることができる。
図２に本発明の積層体の一態様を模式的に表した図を示した。図２の態様では、有機膜４の間に無機層６が設けられており、より絶縁性が高められている。なお、本発明の無機層６は厚みが１ｎｍ～１μｍとなっており、従来の積層体の絶縁層よりも薄いため、基板や積層体の反りを解消する際の妨げとならない。また、図２では無機層６が有機膜４の間に設けられているが、第１の基板１及び第２の基板２上に設けられていてもよい。また、図２では無機層６が、第１の基板１側及び第２の基板２側の有機膜４上にそれぞれ設けられているが、どちらか一方のみに設けられていてもよい。更に、図２の態様では貫通孔５の表面にバリアメタル層７が設けられている。貫通孔５の表面にバリアメタル層７を形成することで、貫通孔５内に充填される導電性材料が有機膜に４に拡散し難くなるため、短絡や導通不良をより抑えることができる。
本発明の積層体を製造する方法としては例えば、電極を有する第１の基板の電極が形成された面上に有機膜を形成する工程と、前記有機膜に貫通孔を形成する工程と、前記貫通孔を導電性材料で充填する工程と、前記基板の導電性材料を充填した側の表面を研磨して接合電極を形成する工程と、前記接合電極が形成された前記第１の基板及び前記接合電極が形成された第２の基板を、前記接合電極同士が接合するように貼り合わせる工程とを有する製造方法が挙げられる。このような、積層体の製造方法もまた、本発明の１つである。
本発明の積層体の製造方法は、まず、電極を有する第１の基板の電極が形成された面上に有機膜を形成する工程を行う。
上記電極を有する第１及び第２の基板及び有機膜は、本発明の積層体の電極を有する第１及び第２の基板及び有機膜と同様のものを用いることができる。
上記有機膜を形成する工程は、硬化性樹脂組成物を塗布した後、溶媒乾燥に加えて、硬化性樹脂組成物を硬化させる工程を有することが好ましい。
上記硬化性樹脂組成物は、本発明の硬化性樹脂組成物と同様のものを用いることができる。
上記塗布の方法は特に限定されず、スピンコート法等従来公知の方法を用いることができる。
溶剤乾燥条件は特に限定されないが、残存溶剤を減らし有機膜の耐熱性を向上させる観点から、好ましくは７０℃以上、より好ましくは１００℃以上、好ましくは２５０℃以下、より好ましくは２００℃以下の温度で、例えば３０分、より好ましくは１時間程度加熱することが好ましい。
硬化条件は特に限定されないが、硬化反応を十分に進行させ、耐熱性をより向上させる観点から、硬化性樹脂組成物が熱硬化性樹脂の場合は、好ましくは２００℃以上、より好ましくは２２０℃以上、好ましくは４００℃以下、より好ましくは３００℃以下の温度で、例えば１時間以上、より好ましくは２時間以上程度加熱することが好ましい。加熱時間の上限は特に限定されないが、有機膜の熱分解を抑制する観点から３時間以下であることが好ましい。硬化性樹脂組成物が光硬化性樹脂の場合は、４０５ｎｍの紫外光を、好ましくは１５００ｍＪ／ｃｍ２以上、より好ましくは３０００ｍＪ／ｃｍ２以上照射することが好ましい。
本発明の積層体の製造方法は、次いで、上記有機膜に貫通孔を形成する工程を行う。
上記貫通孔はパターニングされていてもよい。上記貫通孔を形成する方法は特に限定されず、ＣＯ２レーザー等のレーザー照射やエッチング等によって形成することができる。なお上記貫通孔は基板の電極面上に他の層が形成されている場合、上記他の層も貫通して基板の電極面が露出するように形成される。
本発明の積層体の製造方法は、次いで、必要に応じて無機層及び／又はバリアメタル層を形成する工程を行う。
上記無機層及びバリアメタル層は本発明の積層体と同様のものを用いることができる。上記無機層及びバリアメタル層はスパッタリングや蒸着等によって形成することができる。
上記無機層を形成する工程は、上記有機膜を形成する工程の前及び／又は後に行うことが好ましい。上記バリアメタル層の形成は上記貫通孔を形成する工程の後に行うことが好ましい。
本発明の積層体の製造方法は、次いで、前記貫通孔を導電性材料で充填する工程を行う。上記導電性材料を充填する方法としてはメッキなどを用いることができる。
上記導電性材料は、本発明の積層体の導電性材料と同様のものを用いることができる。
本発明の積層体の製造方法は、次いで、前記基板の導電性材料を充填した側の表面を研磨して接合電極を形成する工程を行う。
研削によって不要な部分に形成された上記導電性材料を除去することで２枚の基板に形成された電極間をつなぐ接合電極が形成される。上記研磨は、有機膜が露出する、又は、上記無機層がある場合は無機層が露出するまで、導電性材料で形成された層を平坦化除去することが好ましい。
上記研磨方法は特に限定されず、例えば化学的機械研磨法などを用いることができる。
このような、電極を有する基板の電極が形成された面上に有機膜を形成する工程と、前記有機膜に貫通孔を形成する工程と、前記貫通孔を導電性材料で充填する工程と、前記基板の表面を研磨して接合電極を形成する工程とを有する、接合電極を有する基板の製造方法もまた、本発明の1つである。
上記接合電極を有する基板は、基板間の接合電極同士が接合するように貼り合わせることで、積層体を形成するための部材である。上記基板、有機膜、硬化性樹脂組成物及びその他の構成及び各工程については、本発明の積層体、硬化性樹脂組成物及び積層体の製造方法に関する説明と同様である。
本発明の積層体の製造方法は、次いで、上記接合電極が形成された前記第１の基板及び上記接合電極が形成された第２の基板を、上記接合電極同士が接合するように貼り合わせる工程を行う。
第１の基板と第２の基板を貼り合わせる方法としては、熱処理によって電極及び接続電極を溶融させて接続する方法等が挙げられる。上記熱処理は通常４００℃４時間程度である。
本発明の積層体の用途は特に限定されないが、高い電気的接続信頼性を有し、特に薄い基板同士を接合させる場合であっても基板や積層体の反りが抑えられることから、半導体装置、撮像装置を構成する積層体に好適に用いることができる。
このような本発明の積層体を有する半導体装置及び撮像装置もまた、本発明の１つである。
本発明によれば、高い電気的接続信頼性を有する積層体、該積層体に用いられる硬化性樹脂組成物、該積層体の製造方法、該積層体の製造に用いる接合電極を有する基板の製造方法及び該積層体を有する半導体装置及び撮像装置を提供することができる。
本発明の積層体の一態様を模式的に表した図である。 本発明の積層体の一態様を模式的に表した図である。
以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。
（硬化性樹脂の製造）
（１）ＰＯＳＳ－Ａの製造
還流冷却器、温度計、及び滴下漏斗を取り付けた反応容器に、フェニルトリメトキシシラン（東京化成工業社製 分子量１９８．２９）３２０ｇ、水酸化ナトリウム８．８ｇ、水６．６ｇ、及び２－プロパノール２６３ｍＬを加えた。窒素気流下、撹拌しながら加熱を開始した。還流開始から６時間撹拌を継続したのち室温で１晩静置した。そして反応混合物を濾過器に移し、窒素ガスで加圧して濾過した。得られた固体を２－プロピルアルコールで１回洗浄、濾過したのち８０℃で減圧乾燥を行うことにより、無色固体（ＤＤ－ＯＮａ）３３０ｇを得た。
次に、還流冷却器、温度計、及び滴下漏斗を取り付けた反応容器にシクロペンチルメチルエーテル２０ｇ、２－プロパノール２．４ｇ、イオン交換水１４ｇ、ジクロロメチルシラン（東京化成工業社製 分子量１１５．０３）７．２５ｇを加え、窒素雰囲気下、室温で攪拌した。続いて滴下ロートに、上記得られた化合物（ＤＤ－ＯＮａ）８ｇ、シクロペンチルメチルエーテル２０ｇを加え、スラリー状にして３０分かけて反応器に滴下し、滴下終了後３０分攪拌を継続した。反応後攪拌を停止し、静置して有機層と水層に分けた。得られた有機層は水洗により中性とした後、メンブレンフィルタにてゴミを取り除き、ロータリーエバポレーターを用いて６０℃で減圧濃縮して、９．５ｇの無色固体を得た。この無色固体を酢酸メチル１０ｇで洗浄し、減圧乾燥して無色粉末状の固体（ＤＤ（Ｍｅ）－ＯＨ）６．２ｇを得た。
１００ｍＬフラスコに冷却管、メカニカルスターラー、ディーンスターク管、オイルバス、温度計保護管を取り付け、フラスコ内部を窒素置換した。ＤＤ（Ｍｅ）－ＯＨ５．０ｇ、オクタメチルシクロテトラシロキサン（Ｄ４）２．５ｇ、ＲＣＰ－１６０Ｍ（強酸性陽イオン交換樹脂、三菱化学（株）製：含水量２３．４ｍａｓｓ％）０．５ｇ、脱水トルエン５１．０ｍＬをフラスコに入れた。１時間還流を行い、トルエン２２．４ｍＬとＲＣＰ－１６０Ｍに２３．４ｍａｓｓ％含まれる水０．１２ｇを抜き出した。還流終了後８０℃まで冷却し、純水を０．５５ｇ加えて８０℃で熟成させたところ、５時間で平衡に達した。室温まで冷却後、ＲＣＰ－１６０Ｍをろ別し、得られたろ液を１回水洗した。その後、ろ液の溶媒及び低沸成分を留去して、得られた粗生成物をヘプタンで再沈殿させて精製することで下記式（７）の構造を有し、ｍ２が５５、ｎ２が平均４である有機ケイ素化合物（ＰＯＳＳ－Ａ、重量平均分子量１３万）を得た。
Figure 2024010081000009
（２）ＰＯＳＳ－Ｂの製造
オクタメチルシクロテトラシロキサンの投入量を５．０ｇとした以外はＰＯＳＳ－Ａの製造と同様の方法で上記式（２）の構造を有し、ｍ２が３８、ｎ２が平均８である有機ケイ素化合物（ＰＯＳＳ－Ｂ、重量平均分子量１３万）を得た。
（３）ＰＯＳＳ－Ｃの製造
オクタメチルシクロテトラシロキサンの投入量を１．５ｇとした以外はＰＯＳＳ－Ａの製造と同様の方法で上記式（２）の構造を有し、ｍ２が５０、ｎ２が平均２である有機ケイ素化合物（ＰＯＳＳ－Ｃ、重量平均分子量９万）を得た。
（４）ＰＯＳＳ－Ｄの製造
フェニルトリメトキシシランを、メチルトリメトキシシラン（東京化成工業社製 分子量１３６．２２）に変更し、投入量を２１０ｇとした以外はＰＯＳＳ－Ａの製造と同様の方法で下記式（８）の構造を有し、ｍ２が６０、ｎ２が平均４である有機ケイ素化合物（ＰＯＳＳ－Ｄ、重量平均分子量１１万）を得た。
Figure 2024010081000010
（５）ＰＯＳＳ－Ｅ
小西化学工業社製ＳＲ－１３を用いた。なお、ＳＲ－１３は、式（１）を満たさないシルセスキオキサン化合物である。
（６）ＰＯＳＳ－Ｆ
小西化学工業社製ＳＲ－３３を用いた。なお、ＳＲ－３３は、芳香環基を有する式（１）を満たさないシルセスキオキサンである。
（７）ＰＤＭＳ樹脂
ＰＤＭＳ樹脂として信越化学社製のＫＲ－２５５を用いた。
（８）ウエハ１の製造
１２ｉｎｃｈシリコンウエハ上にプラズマＣＶＤにより、ＳｉＯ：５００ｎｍ、ＳｉＣＮ：５０ｎｍ、ＳｉＯ：２５０ｎｍの順に成膜した。フォトマスクを用い、表層の２５０ｎｍのＳｉＯ層をエッチングし、その後バリアメタル層としてＴａを５０ｎｍ、更にその上にＴａＮを１０ｎｍ形成し、Ｃｕメッキを行い、ＣＭＰにより平坦化し、電極パターンを作製した。電極パターン上に、ＳｉＣＮ層（５０ｎｍ）、ＳｉＯ層（５００ｎｍ）をプラズマＣＶＤにより順に成膜し、電極を有するウエハ１を得た。
（９）ウエハ２の製造
対向する接続電極及びウエハに形成された電極により、貼り合わせた際にデイジーチェーンができるようにパターン加工した以外は、ウエハ１と同様にしてウエハ２を作製した。
（実施例１）
得られたＰＯＳＳ－Ａ１００重量部、触媒としてジブチルスズジラウレート０．１重量部、架橋剤としてシリケートＭＳ５１（三菱ケミカル社製）１重量部をプロピレングリコールモノエチルアセテートに溶かし樹脂固形分量が５０％となるように混合することで硬化性樹脂組成物溶液を得た。
次いで、ウエハ１の電極が形成された面に得られた硬化性樹脂組成物溶液をスピンコーターにより塗工し、７０℃で３０分間加熱後９０℃１時間加熱することで溶剤乾燥し、更に２００℃１時間加熱することで、ウエハ１の電極面上に厚み２０μｍの有機膜を形成した。その後、５００ｎｍのＳｉＮ層をプラズマＣＶＤにより成膜した。次いで、フォトマスクを用い、ＳｉＮ層及び有機膜と、ウエハ１の電極面上に存在するＳｉＯ５００ｎｍ及びＳｉＣＮ５０ｎｍをエッチングすることで、ウエハ１の電極上に貫通孔を形成した。この時、エッチングするビア径を、２０μｍとし、隣接するビアとのピッチを４０μｍとした。その後、バリアメタル層としてＴａを５０ｎｍ、更にその上にＴａＮを１０ｎｍ形成し、次いでＣｕメッキをすることによって導電性材料を貫通孔に充填した。次いで、ウエハ１のＣｕメッキを施した側の面（ウエハ１の有機膜を積層した側の面）を研削することで不要なバリア層及び導電性材料を除去し、接続電極を形成した。
一方で、対向する電極にてデイジーチェーンができるようにパターン加工した以外は、ウエハ１と同様にしてウエハ２にも有機膜及び接続電極を形成した。
その後、ウエハ１及びウエハ２をＨ２プラズマ洗浄後、真空中で２枚の基板を接続電極同士が重なるように貼り合わせ、４００℃４時間の加熱処理を行うことで積層体を得た。
（実施例２～８）
硬化性樹脂の種類と触媒の有無を表１に記載の通りとした以外は実施例１と同様にして積層体を得た。
（実施例９）
架橋剤としてシリケートＭＳ５１（三菱ケミカル社製）の含有量を３．２重量部とした以外は、実施例５と同様にして積層体を得た。
（実施例１０）
架橋剤としてシリケートＭＳ５１（三菱ケミカル社製）の含有量を１６重量部とした以外は、実施例５と同様にして積層体を得た。
（実施例１１）
架橋剤としてシリケートＭＳ５１（三菱ケミカル社製）の含有量を３２重量部とした以外は、実施例５と同様にして積層体を得た。
（実施例１２）
有機膜形成後に、５００ｎｍのＳｉＮ層を形成しなかったこと以外は実施例１と同様にして積層体を得た。
（比較例１）
ウエハ１の電極が形成された面にプラズマＣＶＤを施すことにより厚み２０μｍのＳｉ３Ｎ４からなる無機層を形成した。上記無機層を有機膜の代わりとした以外は実施例１と同様の方法で積層体を得た。なお、プラズマＣＶＤの詳しい条件は以下のとおりである。
原料ガス：ＳｉＨ４ガス及び窒素ガス
流量：ＳｉＨ４ガス１０ｓｃｃｍ、窒素ガス２００ｓｃｃｍ
ＲＦパワー：１０Ｗ（周波数２．４５ＧＨｚ）
チャンバー内温度：１００℃
チャンバー内圧力：０．９Ｔｏｒｒ
（比較例２）
原料ガスとしてＳｉＨ４ガス及び酸素ガスを用い、プラズマＣＶＤのターゲットをＳｉＯ２に変更して厚み２０μｍのＳｉＯ２からなる無機層を形成した以外は比較例１と同様にして積層体を得た。
（重量減少の測定）
上記方法により有機膜及び無機層の単層体をそれぞれ作製した。得られた単層体について示差熱熱重量同時測定装置（ＴＧ－ＤＴＡ；ＳＴＡ７２００、日立ハイテクサイエンス社製）を用いて、窒素フロー（５０ｍＬ／ｍｉｎ）下、１０℃／ｍｉｎの昇温速度で２５℃から４００℃まで加熱し、４００℃で４時間保持したときの重量減少率を測定した。結果を表１に示した。
（表面硬度の測定）
得られた積層体の側面を冷間樹脂に包埋し研削し、側面に有機膜又は無機層を露出させた。次いで、ナノインデンター（ＴＩ ９５０ ＴｒｉｂｏＩｎｄｅｎｔｅｒ、シエンタオミクロン社製）を用いて、測定変位２００ｎｍ／秒の速度でサンプルを１０００ｎｍ押し込み、その後２００ｎｍ／秒の速度で測定プローブを抜く条件で測定を行うことによって有機膜又は無機層のインデントカーブを得た。なお、測定プローブとしては、Ｂｅｒｋｏｖｉｃｈ型ダイアモンド圧子を用いた。得られたインデントカーブからＩＳＯ１４５７７に基づき表面のナノインデンテーション硬さを算出することで、表面硬度を測定した。圧子形状にかかわる定数εは、ε＝０．７５とした。結果を表１に示した。
（引張弾性率の評価）
上記方法により有機膜及び無機層の単層体をそれぞれ作製した。得られた単層体について、動的粘弾性測定装置（アイティー計測制御社製、ＤＶＡ－２００）によって、定速昇温引張モード、昇温速度１０℃／分、周波数１０Ｈｚの条件で引張弾性率を測定した。
＜評価＞
実施例及び比較例で得られた積層体について、以下の評価を行った。結果を表１に示した。
（接続信頼性の評価）
実施例及び比較例で得られた積層体のウエハ中心部、ウエハ中心から５ｃｍ、１０ｃｍの位置にある電極について電流の導通を確認し、下記基準にて初期の接続信頼性を評価した。なお、各位置の電極は１０×１０個の電極からなるデイジーチェーンである。
○：すべての位置についてウエハ貼り合わせ後、導通している場合
×：ウエハ貼り合わせ後、導通不良個所がある場合
次いで、積層体を－４０℃にて３０分放置し、次に１２５℃に昇温して３０分放置する操作を１セットとして、１００セット又は３００セット実施（信頼性試験）した後に上記初期接続信頼性と同様の評価を行い、信頼性試験後の接続信頼性を評価した。
◎：３００セット後に、すべての位置について、導通している場合
○：１００セット後にすべての位置について導通するが、３００セット後に導通不良個所がある場合
×：１００セット後に、導通不良個所がある場合
（接着信頼性の評価）
超音波映像装置にて、ウエハ中心部、ウエハ中心から５ｃｍ、１０ｃｍの位置に配置された電極部の剥離面積を測定した。得られた剥離面積を基に、以下の基準で接着信頼性を評価した。なお、評価は上記信頼性試験前（初期）と信頼性試験（１００セット）後の積層体についてそれぞれ行った。
◎：剥離面積が５％未満
○：剥離面積が５％以上３０％未満
×：剥離面積が３０％以上
Figure 2024010081000011
本発明によれば、高い電気的接続信頼性を有する積層体、該積層体に用いられる硬化性樹脂組成物、該積層体の製造方法、該積層体の製造に用いる接合電極を有する基板の製造方法及び該積層体を有する半導体装置及び撮像装置を提供することができる。
１ 第１の基板
２ 第２の基板
３ 電極
４ 有機膜
５ 貫通孔
６ 無機層
７ バリアメタル層

Claims (22)

  1. 電極を有する第１の基板と、有機膜と、電極を有する第２の基板とをこの順に有し、前記第１の基板が有する電極と前記第２の基板が有する電極とが、前記有機膜を貫通する貫通孔を介して電気的に接続されている積層体。
  2. 前記有機膜は、４００℃、４時間の熱処理後の重量減少率が５％以下である、請求項１記載の積層体。
  3. 前記有機膜は、ナノインデンターにより測定した表面の硬度が５ＧＰａ以下である、請求項１又は２記載の積層体。
  4. 前記有機膜は、硬化性樹脂組成物の硬化物である、請求項１～３のいずれか１つに記載の積層体。
  5. 前記有機膜は、有機ケイ素化合物を含有する、請求項４に記載の積層体。
  6. 前記有機ケイ素化合物は、下記一般式（１）で表される構造を有する、請求項５記載の積層体。
    Figure 2024010081000012
     ここで、Ｒ０、Ｒ１及びＲ２はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。前記脂肪族基及び前記芳香族基は置換基を有していても有していなくてもよい。ｍ、ｎはそれぞれ１以上の整数を表す。
  7. 前記有機ケイ素化合物は、芳香環構造を有する、請求項５又は６記載の積層体。
  8. 前記有機膜は、硬化反応を促進する触媒を含有する、請求項１～７のいずれか１つに記載の積層体。
  9. 前記第１の基板と、前記第２の基板との間に厚み１ｎｍ以上１μｍ以下の無機層を有する、請求項１～８のいずれか１つに記載の積層体。
  10. 前記貫通孔の表面にバリアメタル層を有する、請求項１～９のいずれか１つに記載の積層体。
  11. 電極を有する第１の基板と、有機膜と、電極を有する第２の基板とをこの順に有し、前記第１の基板が有する電極と第２の基板が有する電極とが、前記有機膜を貫通する貫通孔を介して電気的に接続された積層体の前記有機膜の形成に用いられる硬化性樹脂組成物。
  12. 前記硬化性樹脂組成物は、その硬化物の２５℃における引張弾性率が１ＧＰａ以下である、請求項１１に記載の硬化性樹脂組成物。
  13. 反応性部位を有する有機ケイ素化合物を含有する、請求項１１又は１２記載の硬化性樹脂組成物。
  14. 前記反応性部位を有する有機ケイ素化合物は、下記一般式（１）で表される構造を有する、請求項１３記載の硬化性樹脂組成物。
    Figure 2024010081000013
     ここで、Ｒ０、Ｒ１及びＲ２はそれぞれ独立して直鎖状、分岐鎖状若しくは環状の脂肪族基、芳香族基又は水素を表す。前記脂肪族基及び前記芳香族基は置換基を有していても有していなくてもよい。ｍ、ｎはそれぞれ１以上の整数を表す。
  15. 前記有機ケイ素化合物は、芳香環構造を有する、請求項１３又は１４記載の硬化性樹脂組成物。
  16. 前記反応性部位を有する有機ケイ素化合物の含有量が、硬化性樹脂組成物中の樹脂固形分量１００重量部中に９０重量部以上９８重量部以下である、請求項１３～１５のいずれか１つに記載の硬化性樹脂組成物。
  17. 硬化反応を促進する触媒を含有する、請求項１１～１６のいずれか１つに記載の硬化性樹脂組成物。
  18. 前記反応性部位を有する有機ケイ素化合物の反応性部位と反応可能な多官能架橋剤を含有する請求項１３～１７のいずれか１つに記載の硬化性樹脂組成物。
  19. 電極を有する第１の基板の電極が形成された面上に有機膜を形成する工程と、
    前記有機膜に貫通孔を形成する工程と、
    前記貫通孔を導電性材料で充填する工程と、
    前記基板の導電性材料を充填した側の表面を研磨して接合電極を形成する工程と、
    前記接合電極が形成された前記第１の基板及び前記接合電極が形成された第２の基板を、前記接合電極同士が接合するように貼り合わせる工程とを有する、積層体の製造方法。
  20. 電極を有する基板の電極が形成された面上に有機膜を形成する工程と、
    前記有機膜に貫通孔を形成する工程と、
    前記貫通孔を導電性材料で充填する工程と、
    前記基板の表面を研磨して接合電極を形成する工程とを有する、接合電極を有する基板の製造方法。
  21. 請求項１～１０のいずれか１つに記載の積層体を有する半導体装置。
  22. 請求項１～１０のいずれか１つに記載の積層体を有する撮像装置。

JP2023182417A 2020-06-22 2023-10-24 積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置 Pending JP2024010081A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020107273 2020-06-22
JP2020107273 2020-06-22
JP2021552191A JP7144624B2 (ja) 2020-06-22 2021-06-18 積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置
PCT/JP2021/023227 WO2021261403A1 (ja) 2020-06-22 2021-06-18 積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置
JP2022140717A JP7374270B2 (ja) 2020-06-22 2022-09-05 硬化性樹脂組成物

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022140717A Division JP7374270B2 (ja) 2020-06-22 2022-09-05 硬化性樹脂組成物

Publications (1)

Publication Number Publication Date
JP2024010081A true JP2024010081A (ja) 2024-01-23

Family

ID=79281358

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021552191A Active JP7144624B2 (ja) 2020-06-22 2021-06-18 積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置
JP2022140717A Active JP7374270B2 (ja) 2020-06-22 2022-09-05 硬化性樹脂組成物
JP2023182417A Pending JP2024010081A (ja) 2020-06-22 2023-10-24 積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2021552191A Active JP7144624B2 (ja) 2020-06-22 2021-06-18 積層体、硬化性樹脂組成物、積層体の製造方法、接合電極を有する基板の製造方法、半導体装置及び撮像装置
JP2022140717A Active JP7374270B2 (ja) 2020-06-22 2022-09-05 硬化性樹脂組成物

Country Status (7)

Country Link
US (1) US20230245936A1 (ja)
EP (1) EP4169971A4 (ja)
JP (3) JP7144624B2 (ja)
KR (1) KR20230028205A (ja)
CN (1) CN115244670A (ja)
TW (1) TW202204482A (ja)
WO (1) WO2021261403A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7522910B2 (ja) * 2021-12-23 2024-07-25 積水化学工業株式会社 硬化性樹脂組成物、硬化膜、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法
WO2024157914A1 (ja) * 2023-01-23 2024-08-02 積水化学工業株式会社 積層体、積層体の製造方法、素子の製造方法、撮像装置、撮像装置の製造方法、半導体装置及び半導体装置の製造方法
WO2024157936A1 (ja) * 2023-01-23 2024-08-02 積水化学工業株式会社 樹脂組成物、硬化膜、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
JP5610379B2 (ja) 2008-11-12 2014-10-22 Jnc株式会社 シロキサンポリマー、シロキサン系の架橋性組成物及びシリコーン膜
JP5803398B2 (ja) * 2011-08-04 2015-11-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
FR2987626B1 (fr) * 2012-03-05 2015-04-03 Commissariat Energie Atomique Procede de collage direct utilisant une couche poreuse compressible
JP6014354B2 (ja) * 2012-04-25 2016-10-25 株式会社日立製作所 半導体装置の製造方法
US20160268230A1 (en) 2015-03-12 2016-09-15 United Microelectronics Corp. Stacked semiconductor structure
JP2020090572A (ja) * 2018-12-04 2020-06-11 Jnc株式会社 縮合硬化型樹脂組成物、硬化物、成形体、及び半導体装置

Also Published As

Publication number Publication date
US20230245936A1 (en) 2023-08-03
EP4169971A1 (en) 2023-04-26
CN115244670A (zh) 2022-10-25
JP2022180415A (ja) 2022-12-06
EP4169971A4 (en) 2024-07-10
TW202204482A (zh) 2022-02-01
KR20230028205A (ko) 2023-02-28
JP7144624B2 (ja) 2022-09-29
JPWO2021261403A1 (ja) 2021-12-30
JP7374270B2 (ja) 2023-11-06
WO2021261403A1 (ja) 2021-12-30

Similar Documents

Publication Publication Date Title
JP7374270B2 (ja) 硬化性樹脂組成物
KR101222428B1 (ko) 폴리유기실록산 유전 물질
KR101596358B1 (ko) 폴리머층을 구비한 반도체 광전자 디바이스
US20060293482A1 (en) Organo functionalized silane monomers and siloxane polymers of the same
CN1754251A (zh) 改善层间附着的方法
JP4894153B2 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2024042696A (ja) 硬化性樹脂組成物、硬化膜、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法
JP2005133060A (ja) 多孔性材料
TWI705582B (zh) 縮合反應型晶粒接合劑、led發光裝置及其製造方法
JP2010278121A (ja) 半導体装置およびその製造方法
JP2023094125A (ja) 樹脂硬化物、硬化性樹脂組成物、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法
KR20110011487A (ko) 붕소-함유 수소 실세스퀴옥산 폴리머, 이를 이용하여 제조되는 집적회로 소자, 및 관련 방법
WO2024157936A1 (ja) 樹脂組成物、硬化膜、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法
WO2024157914A1 (ja) 積層体、積層体の製造方法、素子の製造方法、撮像装置、撮像装置の製造方法、半導体装置及び半導体装置の製造方法
JP2005314711A (ja) 多孔質膜、物品及び複合材
EP4455224A1 (en) Curable resin composition, cured film, laminate, imaging device, semiconductor device, method for manufacturing laminate, and method for manufacturing element having contact electrode
EP4455223A1 (en) Curable resin composition, cured film, multilayered object, imaging device, semiconductor device, method for producing multilayered object, and method for producing element having junction electrode
CN118055981A (zh) 固化性树脂组合物、固化膜、层叠体、拍摄装置、半导体装置、层叠体的制造方法和具有接合电极的元件的制造方法
JP2024013537A (ja) 硬化性樹脂組成物、硬化膜、積層体、撮像装置及び半導体装置の製造方法
JP2003252982A (ja) 有機絶縁膜材料、その製造方法、有機絶縁膜の形成方法、及び、有機絶縁膜を設けた半導体装置
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2006117958A (ja) 多孔質膜、その製造方法及び物品
JP2007224114A (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
JP2007317818A (ja) 半導体装置の製造方法