JP2023552176A - 支持構造体を備えたフレキシブル電子回路 - Google Patents

支持構造体を備えたフレキシブル電子回路 Download PDF

Info

Publication number
JP2023552176A
JP2023552176A JP2023532665A JP2023532665A JP2023552176A JP 2023552176 A JP2023552176 A JP 2023552176A JP 2023532665 A JP2023532665 A JP 2023532665A JP 2023532665 A JP2023532665 A JP 2023532665A JP 2023552176 A JP2023552176 A JP 2023552176A
Authority
JP
Japan
Prior art keywords
flexible electronic
electronic structure
flexible
support element
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023532665A
Other languages
English (en)
Inventor
ブライアン コブ
ローレンス スカリオン
リチャード プライス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pragmatic Semiconductor Ltd
Original Assignee
Pragmatic Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pragmatic Semiconductor Ltd filed Critical Pragmatic Semiconductor Ltd
Publication of JP2023552176A publication Critical patent/JP2023552176A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09519—Bonding areas having different functions including bonding areas providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Theoretical Computer Science (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

Figure 2023552176000001
外部回路と接続するフレキシブル電子構造体。本フレキシブル電子構造体は、第１の表面を有するフレキシブル本体であって、少なくとも１つの電子部品を有する前記フレキシブル本体と、前記外部回路と接合するように構成された少なくとも１つの接触要素であって、前記少なくとも１つの電子部品と動作可能に結合され、前記フレキシブル本体の前記第１の表面に設けられ、かつ、接合後に前記外部回路と動作可能にインタフェースするように配置された、前記少なくとも１つの接触要素と、前記フレキシブル本体の前記第１の表面に設けられた少なくとも１つの支持要素であって、各支持要素が、前記外部回路を有する外部構造体の第１の表面または前記外部構造体の前記第１の表面上に配置された対応する表面要素と接触するように配置された接触領域を含む、前記少なくとも１つの支持要素と、を有し、前記少なくとも１つの電子部品のうちの１つ以上の所定種類の電子部品または前記少なくとも１つの電子部品の１つ以上の所定種類の素子は、前記各支持要素の接触領域に覆われていない。
【選択図】図４

Description

本発明は、フレキシブル電子回路の支持構造体に関し、特に、支持構造体を通じてフレキシブル電子構造体の回路構成に力が伝達されることに起因する当該回路構成への損傷を低減するためのアプローチに関する。
過去１０年間で、フレキシブル回路構成は、単純なワイヤ代替としての当初の役割から、非常にコスト効率が高いが比較的複雑な相互接続の提供、および、日常品に容易に組み込むことができる低コストのフレキシブル集積回路（ＩＣ）の提供へと大きく広がっている。
例えば、フレキシブル集積またはプリント回路（つまり、ＩＣ）などの、フレキシブル回路構造体は、フレキシブルなオーバーレイの有無にかかわらず、フレキシブルな基材を利用した、回路構成および部品のパターン化された配置である。特に、フレキシブル回路構造体（例えば、フレキシブルＩＣまたは薄膜ＩＣ）は、集積回路の完全性および機能性を維持しながら曲げたりさらには伸ばしたりすることができるように、軟質高分子膜の薄層に形成され得る。また、硬質シリコンウェハＩＣとは対照的に、フレキシブル回路構造体は、通常、硬い外装プラスチックケースなどのさらなる保護を備えていないため、損傷を受けやすい可能性がある。
従来の方法によれば、ＩＣは、硬くても柔らくても、導電性接着剤、例えば、異方性導電接着剤（ＡＣＡ（anisotropic conductive adhesive）、その一例は異方性導電ペースト（ＡＣＰ：anisotropic conductive paste））など、を使用して基板に取り付けられる。ＡＣＡは、ペーストを形成する導電性粒子の充填材を有する接着性有機結合剤で構成されている。別のアプローチは、導電性金属インクを焼結して固体金属を形成すると同時にＩＣを基板に結合することであり、これは金属間接合として知られている。最近、銅ナノインクがこのようなダイアタッチ目的で使用されている。
上記の第１の接合方法に関して、接着剤（例えば、ＡＣＡ）は、フレキシブル回路構造体とアプリケーション回路の各接点との間に置かれる。次に、ボンディングツール（例えば、サーモード（thermode））を使用して、フレキシブル回路構造体およびアプリケーション回路の各接点またはボンディングパッドに導電性粒子を（加熱しながら）押し込み、フレキシブル回路構造体とアプリケーション回路との間に導電性インタフェースを形成する。導電性粒子は非導電性接着剤マトリックス内で分離されているため、横方向の導電（lateral conduction）は起きない。結合剤は熱硬化してフレキシブル回路構造体とアプリケーション回路との間の接着を確保する。
しかし、従来、フレキシブル回路構造体の接点間には比較的広い空間が存在する場合がある。このため、接合工程の結果として、フレキシブル回路構造体が望ましくない形で歪む可能性がある。例えば、フレキシブル回路構造体は、例えば、あまり平面的でない、および／または、外部アプリケーション回路（もしくは、外部アプリケーション回路を有する基板／構造体、これはそれ自体フレキシブルであってもよい）の形状にあまり適合していないなど、あまり制御されていない形態を取る可能性がある。場合によっては、これにより、フレキシブル回路構造体の損傷をもたらす可能性がある。
図１Ａ、図１Ｂ、および図１Ｃは、従来の構造体および接合工程を示し、ここでは、フレキシブル電子構造体１００（例えば、フレキシブルＩＣなど）が外部構造体１５０（例えば、アプリケーション回路、外部回路、またはアプリケーション回路／回路構成を含む外部構造体など）に接合される。
フレキシブル電子構造体１００の裏面または第1の表面の図である図１Ａを参照すると、フレキシブル電子構造体１００は、フレキシブル本体１０２および接触要素１０４（これは、当然のことながら、接点やボンディングパッド、接点部材などと呼ぶこともできる）を含む。ここで、接触要素１０４は、再分配層（ＲＤＬ：redistributive layer）の一部として形成可能であり、電気的接続を形成するために外部構造体に接合されるものである。フレキシブル電子構造体１００は、１つ以上の集積電子部品１０６を含み、これらは、フレキシブル電子構造体の回路構成と呼ぶこともできる。また、これらは、接続１０８によって接触要素１０４と電気的に接続される。回路構成１０６および接続１０８は、フレキシブル電子構造体１００の表面上に存在するように示されているが、これは、それらの配置を説明するためのものであり、これらの特徴は、図１Ｂに示すように、フレキシブル本体１０２の内部にあっても（つまり、埋め込まれていても）よい。
回路構成１０６は、抵抗器やコンデンサ、トランジスタ、ダイオード、インダクタなどのいずれかを有し得るが、フレキブル本体１０２内に埋め込まれ、接続１０８によって接触要素１０４に動作可能に結合される。３つ以上の接触要素が存在する場合、埋め込まれた回路は、少なくとも２つの接触要素に動作可能に結合され得る。
図１Ｂを参照すると、接合工程中のフレキシブル電子構造体１００および外部回路１５０の断面が示されている。上記を参照すると、当然のことながら、フレキシブル電子構造体１００と外部構造体１５０との間にはＡＣＡが提供され得る。
外部構造体１５０は、基板１５２および外部接触要素１５４を含む。外部接触要素１５４は、フレキシブル電子構造体１００の第1の表面に対向する基板１５２の第1の表面上に設けられる。外部接触要素１５４は、フレキシブル電子構造体の接触要素１０４に対応するように設けられるため、ひとたび接合されると、２つの構造体の間に電気的接続が形成される。
図１Ｂに示すように、接触要素１０４と外部接触要素１５４との適切な位置合わせ（alignment）を確保するためにフレキシブル電子構造体１００および外部構造体１５０が適切に位置決めされると、フレキシブル電子構造体１００の第1の表面とは反対側の第２の表面に圧力が加えられ、また、外部構造体１５０の第1の表面とは反対側の第２の表面に圧力が加えられ、これにより、フレキシブル電子構造体１００と外部構造体１５０とがＡＣＡ（図示せず）を介して押し付けられる。加えられる圧力は、矢印１１０で示されている。加圧に加えて、フレキシブル電子構造体１００、外部構造体１５０、およびＡＣＡのうちの１つ以上を加熱してもよい。これにより、接触要素１０４と外部接触要素１５４との間に接合および電気的接続がもたらされる。
図１Ｃは、接合工程の結果としてフレキシブル電子構造体１００が変形したりまたは平坦性を失ったりするという上記の問題を示している。これにより、フレキシブル電子構造体および／または当該フレキシブル電子構造体内の回路構成／部品／接続に過度の応力がかかることになり、フレキシブル電子構造体１００および当該フレキシブル電子構造体１００内の回路構成／部品／接続の損傷につながる可能性があり、したがって歩留まり損失につながる可能性がある。特に、歪みが最も大きくなる可能性があるボンディングパッドのエッジでは、比較的高いレベルの応力が発生し得る。
本開示の特定の例の目的は、フレキシブル電子構造体と外部アプリケーション回路との接合中に支持構造体を通じてフレキシブル電子構造体の回路構成に力が伝達されることによって当該回路構成に生じる損傷の問題に対処することである。
本開示の一態様によれば、外部回路と接合するフレキシブル電子構造体が提供され、当該フレキシブル電子構造体は、第１の表面を有するフレキシブル本体であって、少なくとも１つの電子部品を有する前記フレキシブル本体と、前記外部回路と接合するように構成された少なくとも１つの接触要素であって、前記少なくとも１つの電子部品と動作可能に結合され、前記フレキシブル本体の前記第１の表面に設けられ、かつ、接合後に前記外部回路と動作可能にインタフェースするように配置された、前記少なくとも１つの接触要素と、前記フレキシブル本体の前記第１の表面に設けられた少なくとも１つの支持要素であって、各支持要素が、前記外部回路を有する外部構造体の第１の表面または前記外部構造体の前記第１の表面上に配置された対応する表面要素と接触するように配置された接触領域を含む、前記少なくとも１つの支持要素と、を有し、前記少なくとも１つの電子部品のうちの１つ以上の所定種類の電子部品または前記少なくとも１つの電子部品の１つ以上の所定種類の素子は、前記各支持要素の接触領域に覆われていない。
支持要素の接触領域を、特定の種類の部品または部品の構成部分の上に重なる領域から離れて配置することにより、フレキシブル電子構造体を外部回路に接合する際またはフレキシブル電子構造体を使用する際に生じる力を、このような力による損傷を受けやすい部品から離れる方向に向かわせることができ、したがって、フレキシブル電子構造体の部品が損傷する可能性を低減することができる。
本開示の一例において、前記所定種類の電子部品は、トランジスタ、ダイオード、抵抗器、インダクタ、およびコンデンサのうちの少なくとも１つを含む。
本開示の一例において、前記少なくとも１つの電子部品の前記所定種類の素子は、誘電体素子を含む。
誘電体材料または層は、フレキシブル電子構造体の他の層または材料よりも比較的脆弱または壊れやすいため、損傷を受けやすい可能性がある。したがって、支持要素の接触領域とそのような部品／材料の接触領域との間の重なりを低減することにより、損傷が発生する可能性を低減することができる。
本開示の一例において、前記フレキシブル電子構造体の回路構成は、前記所定種類の電子部品が前記フレキシブル本体の１つ以上の所定領域に設けられ、かつ、前記１つ以上の所定領域が前記少なくとも１つの電子部品の前記接触領域に覆われないように構成されている。
特定の領域が損傷を比較的受けやすい部品を含むように回路構成のレイアウトを構成することにより、支持要素の配置の自由度をより大きくすることができる。なぜなら、支持要素は、その特定の領域の外側のどこにでも配置することができるからである。次に、これにより、フレキシブル電子構造体の接合中または使用中に発生する力を、フレキシブル電子構造体の所定領域にわたってより均一に分散させたり、またはフレキシブル電子構造体の所定領域に向けたりすることが可能になる。
本開示の一例において、前記フレキシブル電子構造体の回路構成は、前記所定種類の電子部品が前記フレキシブル本体の１つ以上の所定領域の外側に設けられ、かつ、前記１つ以上の所定領域が前記少なくとも１つの支持要素の前記接触領域に覆われるように構成されている。
回路構成のレイアウトを構成することにより、フレキブル本体の特定の領域を支持要素の接触領域に割り当てることができ、したがって、支持要素の位置決めを最適化する要素を可能にする。例えば、支持要素を位置決めした後、その周りに回路構成を構成する。次に、これにより、フレキシブル電子構造体の接合中または使用中に発生する力を、フレキブル電子構造体の所定領域にわたってより均一に分散させたり、またはフレキブル電子構造体の所定領域に向けたりすることが可能になる。
本開示の一例において、前記１つ以上の所定領域は、複数の所定領域を含み、前記複数の所定領域は、実質的に規則的に離間して配置されている。
所定領域の規則的な間隔により、支持要素をフレキシブル電子構造体の表面全体により均一に分散させることができ、したがって、フレキシブル電子構造体の接合中または使用中に発生する力をフレキシブル電子構造体全体により均一に分散させることができる。
本開示の一例において、各支持要素の前記接触領域のフットプリントと、前記所定種類の電子部品の各々または前記少なくとも１つの電子部品の前記１つ以上の所定種類の素子の各々のフットプリントとは、少なくとも最小限横方向に分離されている。
接合中または使用中に発生する力は、接触領域のフットプリントだけでなく、フットプリントの周囲の領域にも限定され得る。したがって、追加の横方向の分離を導入することにより、回路構成の部品が損傷する可能性を低減することができる。
本開示の一例において、前記フレキシブル電子構造体のいかなる回路構成も、各支持要素の前記接触領域に覆われていない。
接触領域がいかなる回路構成にも覆われないようにすることによって、回路構成の部品が損傷する可能性を低減することができる。
本開示の一例において、前記少なくとも１つの支持要素は、前記フレキシブル本体の前記第１の表面の周囲に設けられている。
製造上の制約により、フレキシブル本体の周囲には回路構成がほとんどないまたは全くない場合があり、したがって、回路構成への損傷の可能性を実質的に高めることなく支持構造体をそこに配置することができる。したがって、回路構成の特定の構成を必要とせずに、回路構成への損傷の可能性を実質的に増大させない領域に支持構造体を設けることができる。
本開示の一例において、前記少なくとも１つの支持要素は、前記フレキシブル電子構造体の前記少なくとも１つの電子部品から電気的に絶縁されている。
支持要素を電気的に絶縁することにより、フレキシブル電子構造体の部品間で短絡が発生する可能性が低減される。
本開示の一例において、少なくとも１つの支持要素が、前記フレキシブル電子構造体が前記外部回路と接合されるときに、前記外部構造体の前記第１の表面上に配置された２つの対応する表面要素間の電気的接続を確立するように構成されている。
このような方法で支持要素を提供することにより、外部構造体上の電気的特徴を支持要素に置き換えることができ、したがって、外部構造体上の表面構造の必要性が低減される。そして、これにより、表面構造とフレキシブル電子構造体との接触から生じる、接合中および使用中にフレキシブル電子構造体の領域に伝達される力を低減することができる。
本開示の一例において、前記少なくとも１つの支持要素のうちの１つ以上の支持要素の上面の実質的に全領域が、前記接触領域である。
接触領域の面積を増大させることにより、フレキシブル電子構造体全体により均一に力を分散させることができる。
本開示の一例において、前記少なくとも１つの接触要素および前記少なくとも１つの支持要素は、前記フレキシブル電子構造体の再分配層（ＲＤＬ）に形成されている。
支持要素は、接触要素と一緒にＲＤＬ層から形成することによって効率的な方法で製造することができる。
本開示の一例において、前記少なくとも１つの支持要素は、前記フレキシブル電子構造体を前記外部回路と接合する際の前記フレキシブル構造体の非平面化を低減するためのものである。
フレキシブル電子構造体の非平面化は、回路構成が損傷する可能性の増大につながり得るため、非平面化を低減することにより、そのような増大を軽減することができる。
本開示の一例において、前記フレキシブル電子構造体は、薄膜集積回路（ＩＣ）またはフレキシブルＩＣである。
本開示の一例において、各支持要素は、導電性接着剤、硬化性流体、または焼結金属インクによって、前記外部構造体の前記第１の表面または対応する表面要素と接合するように構成されている。
この方法で支持構造体を接合することにより、接触要素の外部接触要素への接合と組み合わせ得る比較的低コストで適応可能な接合手順が提供される。
本開示の一例において、前記外部回路との前記インタフェースは、前記外部回路のアンテナによって送信または受信される信号の通信のためのものである。
これにより、アンテナを含む外部構造体（例えば、アプリケーション回路）にフレキシブル電子構造体を接合するための効率的で強固なアプローチを提供することができる。
本開示の一例において、前記フレキシブル電子構造体は、複数の支持要素を有し、各支持要素は、前記外部構造体の前記表面上に配置された対応する表面要素と接触して電気的に接続するように配置され、各表面要素は、アンテナトラックである。
このような方法で支持要素を提供することにより、外部構造体上のアンテナ巻線の一部を支持要素に置き換えることができ、したがって、アンテナ巻線とフレキシブル電子構造体との接触から生じる、接合中および使用中にフレキシブル電子構造体の領域に伝達される力を低減することができる。
本開示の一例において、前記フレキシブル電子構造体は、複数の接触要素を有し、前記少なくとも１つの支持要素は、前記複数の接触要素のうちの２つの接触要素の間に設けられている。
このような配置により、フレキシブル電子構造体全体により均等に力を分散させることができる。
本開示の一例において、前記少なくとも１つの支持要素は、前記少なくとも１つの電子部品の１つ以上に対して、電磁干渉および電磁放射の１つ以上をシールドするように配置されている。
本開示の一例において、前記少なくとも１つの支持要素は、前記少なくとも１つの電子部品に熱的に接続されている。
本開示の一例において、前記少なくとも１つの支持要素は、前記少なくとも１つの電子部品に対して熱拡散またはヒートシンクを提供する。
本発明の実施形態は、添付の図面を参照して以下にさらに説明される。
図１Ａ、図１Ｂ、および図１Ｃは、フレキシブル電子構造体の概略図である。 図２Ａ、図２Ｂ、および図２Ｃは、支持要素を有するフレキシブル電子構造体の概略図である。 図３Ａ、図３Ｂ、および図３Ｃは、支持要素を有するフレキシブル電子構造体の概略図である。 図４Ａ、図４Ｂ、および図４Ｃは、本開示の一実施形態に係る支持要素を有するフレキシブル電子構造体の概略図である。 図５Ａ、図５Ｂ、および図５Ｃは、本開示の一実施形態に係る支持要素を有するフレキシブル電子構造体の概略図である。 図６Ａ、図６Ｂ、および図６Ｃは、本開示の一実施形態に係る支持要素を有するフレキシブル電子構造体の概略図である。 図７Ａ、図７Ｂ、図７Ｃ、および図７Ｄは、本開示の一実施形態に係る支持要素を有するフレキシブル電子構造体の概略図である。 図８は、本開示の一実施形態に係る支持要素を有するフレキシブル電子構造体の概略図である。
記載された例示的な実施形態は、例えば、集積回路（ＩＣ）であるかまたは集積回路（ＩＣ）を有する、フレキシブル電子構造体に関する。特に、特定の実施形態は、外部アプリケーション回路または他の外部回路構造体とのアセンブリに適したフレキシブルＩＣまたは薄膜ＩＣに関する。
また、本開示で使用される集積回路（ＩＣ：Integrated Circuit）という用語は、非常に広く解釈することができ、記載されたＩＣおよび他の製品の性質は、非常に多様であり得る。電子部品を有し何らかの電子的活性を発揮するアイテムはすべて対象である。ＩＣには、デジタルＩＣ、アナログＩＣ、混合信号（mixed-signal）ＩＣ、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ：digital signal processor）、ロジックＩＣ、マイクロコントローラ、インタフェースＩＣ、プログラマブルロジックデバイス、特定用途向けＩＣ（ＡＳＩＣ：application-specific IC）、ＲＦＩＤ ＩＣ、ＲＦ ＩＣ、メモリＩＣ、センサ、電源管理回路（power management circuit）、オペアンプ（operational amplifier）、データ収集ＩＣ（data acquisition IC）、クロック／タイミングＩＣなどが含まれるが、これらに限定されず、任意の適切な能動的および／または受動的電子部品も含まれ得る。
さらに、本明細書全体を通じて、「接続された（connected）」という用語は、直接的な接続、例えば、接続された物どうしの間の電気的、機械的、または磁気的な接続などを意味すると理解される。「結合された（coupled）」という用語は、直接的または間接的な（つまり、１つ以上の受動的もしくは能動的な中間デバイスまたは部品を介した）接続を意味すると理解される。さらに、他に特に記載がない限り、「第１（first）」、「第２（second）」、「第３（third）」などの序数形容詞の使用は、同様の物（objects）の異なるインスタンスが参照されていることを示すだけであり、そのように説明された物が、時間的、空間的、ランキング、または他の方法で、所定の順序でなければならないことを示唆することを意図したものではない。「水平（horizontal）」などの向きの用語は、ウェハまたは基板の向きに関係なく、ウェハまたは基板の従来の平面または表面に平行な平面に対して理解される。「垂直（vertical）」という用語は、上記の水平に対して垂直な方向を指し得る。「ｏｎ」、「ｓｉｄｅ」、「ｈｉｇｈｅｒ」、「ｕｐｐｅｒ」、「ｌｏｗｅｒ」、「ｏｖｅｒ」、「ｂｏｔｔｏｍ」、「ｕｎｄｅｒ」などの前置詞は、電気相互接続または電子パッケージの向きに関係なく、ウェハまたは基板の上面にある従来の平面または表面に対して理解され得る。
本願の明細書および特許請求の範囲全体を通じて、「有する（comprise）」および「含む（contain）」という単語ならびにこれらのバリエーションは、「含むがそれに限定されない」ことを意味し、他の構成要素、整数、またはステップを排除することを意図しない（また、排除しない）。また、本願の明細書および特許請求の範囲全体を通じて、文脈上他の意味に解すべき場合を除き、単数形は複数形を包含する。特に、不定冠詞が使用される場合、文脈上他の意味に解すべき場合を除き、本願は単数だけでなく複数も考慮しているものとして理解されるべきである。
図２Ａ、図２Ｂ、および図２Ｃは、フレキシブル電子構造体２００および外部構造体（つまり、アプリケーション回路）２５０の概略図である。ここで、フレキシブル電子構造体２００は、図１Ａのものに対応するが、追加の支持構造体または要素２０２を含み、また、外部構造体２５０は、図１Ｃのものに対応するが、追加の表面構造体または要素２５２を有する。これは、電気トラック、電気部品、絶縁構造体、または任意の他の形態の突出構造体の形を取ることができる。フレキシブル電子構造体２００は、薄膜ＩＣであってもよいが、上記のものに限定されない。
接触要素１０４（またはボンディングパッド）は、フレキシブル電子構造体１００の両側に、フレキシブル電子構造体２００の両端まで設けられることが示されている。しかし、当然のことながら、接触要素１０４の一方または両方は、フレキシブル電子構造体２００の表面上の他の場所に設けられてもよい。さらに、接触要素１０４は、互いにサイズおよび形状が同じかまたは異なっていてもよい。
図２Ａおよび図２Ｂを参照すると、フレキシブル電子構造体２００は、第１の表面上に追加の構造体（要素または部材２０２）を有する。この追加の構造体は、図１Ａ、図１Ｂ、および図１Ｃに関して説明した接合工程中および接合工程後にフレキシブル電子構造体２００を支持することを目的としている。この支持構造体は、接触要素１０４と同じ層（例えば、ＲＤＬ層）から形成されてもよく、または、別々に、および／もしくは、異なる材料から形成されてもよい。特定の例によれば、接触要素１０４、支持要素２０２、外部接触要素１０４、および／または外部支持要素２５２のうちの１つ以上は、導電性インクで形成され得る。これらの支持要素は、スタンドオフ（stand-off）構造または特徴とも呼ばれ得る。
外部支持要素２５２（単に外部構造体２５０の表面要素とみなすこともできる）は、接触要素１０４と外部接触要素１５４との位置合わせが、支持要素２０２と外部支持要素２５２との実質的な位置合わせももたらすように、外部構造体２５０上に、支持要素２０２に対応するよう設けられている。
支持要素２０２は、図１Ａ、図１Ｂ、および図１Ｃに関して説明したように、接合工程からまたは使用中のいずれかで生じるフレキシブル電子構造体２００の望ましくない変形を軽減または防止するためのものである。例えば、接合工程中（接触要素１０４を外部接触要素１５４に接合するために、または、より一般的には、フレキシブル電子構造体２００を外部構造体２５０に接合するために）、支持要素２０２は、外部支持要素２５２に接触して、支持要素２０２が配置されたフレキシブル電子構造体２００の部分を支持し得る。さらに、支持要素２０２は、焼結金属インク、または導電性と接着性を組み合わせた硬化性流体（例えば、ワニス、シリコーン、合成樹脂、もしくはポリウレタンを含む接着剤成分中に懸濁された導電性の銀、銅、ニッケル、もしくはグラファイト粒子を含む導電性接着剤）によって、対応する外部支持要素２５２に接合し、これにより、フレキシブル電子構造体２００にさらなる平坦化支持を提供し得る。
図３Ａ、図３Ｂ、および図３Ｃは、フレキシブル電子構造体３００および外部構造体３５０の概略図であり、ここでは、図２Ａ、図２Ｂ、および図２Ｃを参照して説明したものと比較して、支持要素の代替レイアウトが提供されている。特に、複数の支持要素３０２が、フレキシブル電子構造体３００の第１の表面上に設けられ、また、対応する複数の外部表面要素３５２が、外部構造体３５０上に設けられている。いくつかの例では、支持要素３０２および／または外部表面要素３５２は、外部構造体の特定の部品に対応し得る。例えば、外部表面要素３５２は、アンテナの巻線であってもよく、そのため、単一の導電性支持要素３０２がアンテナ巻線の短絡をもたらす可能性がある。しかし、支持要素３０２は、図２Ａおよび図２Ｂの支持要素と同様の方法で、接合工程からまたは使用中のいずれかで生じるフレキシブル電子構造体３００の望ましくない変形を軽減または防止することを目的としている。ここでは単に２つの代替的支持要素レイアウトのみが提供されているが、支持要素は、フレキシブル電子構造体および外部構造体の機能、または外部構造体の層構造に応じて、さまざまな形態を取ることができる。また、支持要素は、任意の適切な材料から形成され得る。この場合、材料の選択は、製造要件、および／または、支持要素が、特定の性質を有することを必要とする二次的な目的を有することを目的とするどうかに依存し得る。
例えば、フレキシブル電子構造体の変形を軽減するだけでなく、支持要素は、他の損傷源からフレキシブル電子構造体の内部部品を保護するためにも、提供され、適切に配置され得る。例えば、支持要素は、接合工程中に、ＡＣＡの導電性粒子の望ましくない侵入（この場合、粒子は、フレキシブル電子構造体の第１の表面を通過して内部部品を損傷する可能性がある）からフレキシブル電子構造体およびその内部部品を保護するために設けることができる。また、支持要素は、外部構造体の接合面上の突起または鋭利な要素による損傷からフレキシブル電子構造体の回路構成を保護するように機能することもできる。例えば、図３Ｃのアンテナ巻線は、その製造時に生じた穴あきエッジ（perforated edge）を有する場合があり、このような穴あきエッジは、フレキシブル本体を貫通して、接合中に回路構成を損傷する可能性がある。したがって、このような損傷から回路構成を保護するために支持要素を設けることができる。
また、支持要素は、接合工程とは別に、他の原因から生じる損傷から内部部品を保護する役割も果たし得る。例えば、支持構造体は、電磁放射、熱、または他の潜在的な外部損傷源から内部部品を保護するように配置することができる。
支持要素は、フレキシブル電子構造体の第１の表面上に設けられた層（例えば、金属）に形成され得る。支持要素に使用される層の厚さは、例えば、ＡＣＡ（直径は数μｍであり得る）内の導電性粒子が、接合中、フレキシブル電子構造体の回路部品に押し込まれて、フレキシブル電子構造体に構造的損傷、短絡、開回路、および／または他の損傷を引き起こす可能性があることに起因して生じ得る、予想される損傷に対して十分な構造的保護を提供するように選択される。また、層の厚さは、フレキシブル電子構造体の第１の表面（例えば、ポリマーまたはパッシベーションの絶縁層）と外部構造体との間に「スタンドオフ（stand-off）」距離を提供するように、フレキシブル電子構造体体の絶縁性の第１の表面から突出するように設定され得る。この厚さは、外部接触要素の厚さおよび外部構造体の表面構造に依存し得る。
図２Ａ～図２Ｃおよび図３Ａ～図３Ｃを参照して説明した支持要素２０２、３０２は、平面的な形態の維持を支援することによって、フレキシブル電子構造体の特定の位置（例えば、接合中および／または使用中にフレキシブル電子構造体で歪みが最も大きくなる可能性がある接触パッドの近くなど）で発生する応力を低減することができるが、接合工程に関連する力および応力が、支持要素を通じてフレキシブル電子構造体の他の領域に誤って伝達される可能性がある。これは、フレキシブル電子構造体の内部部品を他の損傷源から保護することを目的とした支持要素にも当てはまる。なぜなら、このような支持要素も、接合工程からの力をフレキシブル電子構造体の内部部品に伝達し得るからである。接合工程中だけでなく、製造中または使用中の他のステップからも力は生じ得る。例えば、支持要素は、ピックアンドプレースヘッド（pick and place head）によって加えられる力を内部部品に伝達したり、接合された外部構造体およびフレキシブル電子構造体がさらなる構造体に適用または取り付けられるときに発生する力を伝達したりし得る。これは、例えば、接合された構造体がＲＦＩＤタグを形成する場合に当てはまり得る。
伝達された力は、能動部品、受動部品、および相互接続部品を含む、フレキシブル電子構造体のあらゆる種類の部品に損傷を与える可能性がある。しかし、一部種類の部品または特定種類の部品の構成要素は、他よりも、構造が脆くまたは脆弱であるため、損傷を受けやすい場合がある。さらに、フレキシブル電子構造体内の特定の材料または製造層は、力に基づく損傷または応力の影響を比較的受けやすい場合がある。例えば、薄膜トランジスタのゲート絶縁を形成し得る酸化物層などの誘電体層は、その脆い性質により特に損傷を受けやすい可能性がある。したがって、接合から、および／または、接合後のフレキシブル電子構造体の使用から生じる、フレキシブル電子構造体上の支持要素による力の伝達によって引き起こされる損傷の可能性を軽減する必要がある。
本開示の実施形態によれば、平坦化または保護の目的で依然として支持を提供しながら損傷の可能性を軽減するために、支持要素は、フレキシブル電子構造体の回路構成の１つ以上の所定種類の電子部品の上に重ならない、フレキシブル電子構造体の第１の表面の領域に、または回路構成の部品の１つ以上の所定種類の素子の上に重ならない領域に、または特定の種類の材料もしくは製造層の上に重ならない領域に提供される。換言すれば、支持要素のフットプリントは、フレキシブル電子構造体の回路構成の所定の素子と重ならず、または実質的に重ならない。本明細書では、回路構成の所定の部品／素子について言及しているが、支持要素は、フレキシブル電子構造体の特定の領域を避けるように配置されてもよい。
伝達される力は、支持構造体が外部構造体の基板の表面要素に接触する場所で大きくなる可能性が高い。したがって、支持部材が外部構造体と完全に接触しているわけではない場合、いくつかの例では、所定の部品が、応力の高い領域、つまり、支持要素の接触領域の下に存在しないように、支持要素を配置しまたは回路構成を設定するとき、外部回路と接触する支持要素の領域（つまり、支持要素の接触領域）のみが考慮され得る。
このような重なりの回避または低減は、支持要素の選択的な配置および／または回路構成の部品もしくは素子のレイアウトの適切な設定によって達成され得る。このアプローチによって、平坦化および／または部品保護に対する支持を依然として提供しながら、接合中または使用中に支持要素を通じて伝達される可能性のある力を、損傷を比較的受けやすい部品から離れたフレキシブル電子構造体の領域に向かわせることができる。これは、フレキシブル電子構造体の内部部品が損傷する可能性が減少することを意味し、したがって、製造歩留まりの向上および／または動作信頼性の向上につながる。
図４Ａ、図４Ｂ、および図４Ｃは、本開示の第１の実施形態に係るフレキシブル電子構造体４００の概略図である。フレキシブル本体４０２、接触要素４０４、回路構成４０６、および接続４０８は、図１、図２、および図３を参照して説明したものと同様である。しかし、支持要素４１０は、フレキシブル電子構造体４００の第１の表面上の、回路構成４０６の１つ以上の所定種類の電子部品の上に重ならない領域、および／または、部品もしくは一般的に回路構成４０６の１つ以上の所定種類の素子の上に重ならない領域に設けられている。所定種類の電子部品には、フレキシブル電子構造体のすべての電子部品が含まれてもよいし、損傷を比較的受けやすい特定の種類のみが含まれてもよい。例えば、所定の種類には、１つ以上のトランジスタ、ダイオード、コンデンサ、抵抗器、インダクタ、相互接続、マイクロ電気機械部品、光学部品、センサ部品が含まれ得る。また、電子部品の所定の素子には、誘電体層、半導体層、または他の比較的脆弱な層が含まれ得る。
図４Ａを参照すると、支持要素４１０は、フレキシブル電子構造体４００の第１の表面の下の回路構成４０６の上に重ならないように、つまり、支持要素４１０のフットプリントが回路構成４０６のフットプリントと垂直方向に重ならないように、フレキシブル電子構造体４００の第１の表面の周囲に配置されている。図４Ａは、支持要素４１０が回路構成４０６の領域の完全に外側に配置されていることを示しているが、いくつかの例では、比較的堅牢な部品（例えば、相互接続または抵抗器）の一部重なりがあってもよい。
図４Ｂは、フレキシブル電子構造体４００の断面を示し、図４Ｃと併せて、支持要素４１０と外部構造体４５０の表面要素４５６との対応する位置を示している。支持要素４１０および表面要素４５６は、接合中に支持要素４１０と表面要素４５６が互いに接触するように位置決めされており、これによって、フレキシブル電子構造体４００の非平面化が低減される。表面要素４５６は、支持要素４１０との十分な接触によって十分な非平面化を可能にする任意の適切な形態を取ることができる。例えば、表面要素４５６は、対応する支持要素４１０よりも横方向に大きくても、同等でも、もしくは小さくてもよく、または、支持要素４５６と部分的に重なり合うだけでもよい。他の例では、表面要素４５６は、外部構造体４５０の第１の表面のほぼ全体を覆ってもよく、または、存在せず、支持要素４１０が外部構造体４５０の第１の表面に直接接触してもよい。例えば、支持要素４１０の位置に対応する適切な表面要素を設けることができない場合がある。外部構造体の基板４５２および接触要素４５４は、図１～図３を参照して説明したものと同様とすることができる。
図４Ａおよび図４Ｂにおける支持要素４１０の配置は、フレキシブル電子構造体の回路構成のレイアウトに基づいている。換言すれば、回路構成の配置は、支持要素の配置を念頭に置いて設計または最適化されていない可能性がある。したがって、支持要素４１０が配置され得る領域は、回路構成の設計基準または製造基準から生じ得る。例えば、ダイスレーンが近いため、または、フレキシブル本体４０２の端部の近くへの部品の配置に対する制約により、部品は、特定の領域から禁止される場合がある。支持要素の配置に対する回路構成４０６の特定の適応が欠如していると、支持要素の可能な配置がある程度制限される可能性がある。これは、支持要素４１０の配置、支持要素４１０の形状、および外部構造体４５０上の対応する表面構造４５６の配置／形状のうちの１つ以上を複雑にする可能性があるが、回路構成に対する設計基準または制約を少なくすることができ、支持要素の使用が回路構成の設計の複雑さまたはレイアウト効率に及ぼす悪影響を低減することができる。
図４Ａおよび図４Ｂでは、支持要素は連続しているように示されているが、いくつかの実装形態では、支持要素は、表面部品または外部構造体上の接続の短絡を避けるために、別個の電気的に絶縁された要素に分割されてもよい。例えば、支持要素が外部構造体のアンテナ巻線と重なり合う場合、アンテナ巻線間の短絡を避けるために支持要素にギャップを導入することが必要になる場合がある。
図５Ａ、図５Ｂ、および図５Ｃは、本開示の第２の実施形態に係るフレキシブル電子構造体５００の概略図である。フレキシブル本体５０２、接触パッド５０４、回路構成５０６、接続５０８、外部接触要素５５４、および基板５５２は、図１、図２、および図３を参照して説明したものと同様である。
図５Ａおよび図５Ｂを参照すると、支持要素５１０は、フレキシブル電子構造体４００の第１の表面の領域のうち、所定種類の部品または部品要素（例えば、接合工程中に伝達される力により悪影響を受ける可能性があるもの）の上に重ならない（または実質的に重ならない）領域に配置される。例えば、支持要素５１０は、金属トラック間に位置する領域、または、金属トラック上に位置するが、あらゆるＴＦＴ、キャパシタ、または抵抗器から少なくとも最小横方向距離離れているわけではない領域に配置することができる。しかし、支持要素は、相対的な堅牢性（relative robustness）に関係なく、すべての回路部品を避けるように配置されてもよい。支持要素５１０は、関連する部品または回路素子を含まない領域のサイズおよび形状に応じて、任意のサイズまたは形状を取ることができる。図４Ａ～図４Ｃを参照して説明した第１の実施形態と同様に、支持要素の位置決めに対するこのアプローチは、支持要素が関連する部品の周囲に配置されるため、フレキシブル電子構造体の回路構成に対する追加の設計基準をほとんどまたは全く課さない。しかし、回路構成全体にわたる支持要素の分布は、第１の実施形態の配置と比較して、より分散した支持を提供し（つまり、回路構成の周囲のみに配置されているわけではない）、したがって、個々の支持要素に関連する応力を潜在的に低減することができる。特に、支持要素間の横方向の分離が小さくなると、力はより均一に分散され得る。
図５Ｂは、フレキシブル電子構造体５００の断面を示し、図５Ｃと併せて、支持要素５１０と外部構造体５５０の表面要素５５６との対応する位置を示している。ここでは、両者は、接合中に支持要素５１０と表面要素５５６が互いに接触するように位置決めされており、これによって、フレキシブル電子構造体の非平面化が低減され、同時にフレキシブル電子構造体の特定の領域、ひいてはフレキシブル電子構造体の回路構成の特定の部品に伝達される力が低減される。表面要素５５６は、支持要素５１０との十分な接触を可能にする任意の適切な形態を取ることができる。例えば、表面要素５５６は、対応する支持要素５１０よりも横方向に大きくても、同等でも、もしくは小さくてもよく、または、支持要素５５６と部分的に重なり合うだけでもよい。他の例では、表面要素５５６は、外部構造体の第１の表面のほぼ全体を覆ってもよく、または、存在せず、支持要素５１０が外部構造体の第１の表面に直接接触してもよい。外部構造体の基板５５２および接触要素５５４は、図１～図３を参照して説明したものと同様である。
図６Ａ、図６Ｂ、および図６Ｃは、本開示の第３の実施形態に係るフレキシブル電子構造体６００の概略図である。フレキシブル本体６０２、接触パッド６０４、回路構成６０６、接続６０８、外部接触要素６５４、および基板６５２は、図１、図２、および図３を参照して説明したものと同様である。
図６Ａおよび図６Ｂを参照すると、フレキシブル電子構造体の回路構成の設定に対する追加の設計基準がほとんどまたは全く課されない第１および第２の実施形態のアプローチとは対照的に、回路構成６０６は、部品が配置されていないか、または所定種類の部品が配置されていないか、または所定の素子が配置されていない、１つ以上の所定の領域を提供するように構成されている。例えば、誘電体層のパターニングによって支持要素６１０を配置するために、誘電体層に窓を設けることができる。
このアプローチにより、支持要素６１０の位置決めに対する追加の制御が提供される。これは、フレキシブル電子構造体６００の領域にかかる応力の低減に関して支持要素の位置決めが最適化され得ることを意味する。例えば、支持要素６１０は、回路構成の領域全体に均等に分散させることができ、したがって、より分散された支持を提供することができる。図６Ａおよび図６Ｂの支持要素６１０は、回路構成のフットプリントにおいて規則的な３×２パターンで構成されることが示されている。しかし、支持要素６１０は、支持が所望の場所に提供され得るように、回路構成の適切な設定に基づいて任意の適切な方法で分散させてもよい。さらに、支持要素の配置を回路構成の設計に導入することによって、外部構造体の表面構造体６５６の位置決めをも考慮に入れることができ、潜在的に接合および平坦化を提供することができる。
第３の実施形態の変形例は、所定種類の部品が１つ以上の所定の領域に配置されないように回路構成６０６の設計を構成するのではなく、所定種類の部品が特定の領域にのみ提供されるように回路構成を設定することである。これにより、支持要素を所定の領域の外側のどこにでも配置することができる。
図６Ｂは、フレキシブル電子構造体６００の断面を示し、図６Ｃと併せて、支持要素６１０と外部構造体６５０の表面要素６５６との対応する位置を示している。ここでは、両者は、接合中に支持要素６１０と表面要素６５６が互いに接触するように位置決めされており、これによって、フレキシブル電子構造体の非平面化が低減され、同時にフレキシブル電子構造体の特定の領域、ひいてはフレキシブル電子構造体の回路構成の特定の部品に伝達される力が低減される。表面要素６５６は、支持要素６１０との十分な接触を可能にする任意の適切な形態を取ることができる。例えば、表面要素６５６は、対応する支持要素６１０よりも横方向に大きくても、同等でも、もしくは小さくてもよく、または、支持要素６１０と部分的に重なり合うだけでもよい。表面要素６５６は、単一の途切れのない形状を有してもよく、または、互いに分離された多数の要素を有してもよい。他の例では、表面要素６５６は、外部構造体の第１の表面の全体をほぼ覆ってもよく、または、存在せず、支持要素６１０が外部構造体の第１の表面に直接接触してもよい。外部構造体の基板６５２および接触要素６５４は、図１～図３を参照して説明したものと同様とすることができる。
この第３の実施形態のアプローチは、支持要素の位置決めの改善、したがって、フレキシブル電子構造体の部品に対する応力および損傷の軽減の潜在的な改善につながる可能性があるが、これらの利点は、回路構成６０６に追加の設計の制限を導入することによって生じる。したがって、この第３の実施形態のアプローチは、より複雑な回路設計、および／または、回路構成におけるギャップに必要な追加スペースによる回路構成のフットプリントの増大、および／または、その上に支持要素を配置することができるギャップを提供するためのより複雑な回路構成（例えば、ルーティング）につながる可能性がある。
図７Ａ、図７Ｂ、図７Ｃ、および図７Ｄは、本開示の第４の実施形態に係るフレキシブル電子構造体の概略図である。ここでは、フレキシブル電子構造体は、図３Ａ～Ｃと同様の構成のアンテナを有する外部構造体に取り付けられる。フレキシブル本体７０２、接触パッド７０４、回路構成７０６、接続７０８、外部接触要素７５４、および基板７５２は、図１、図２、および図３を参照して説明したものと同様である。
図７Ａ、図７Ｂ、および図７Ｃを参照すると、表面要素７５６はアンテナの巻線であり、支持要素７１０はこれらの巻線に対応する。したがって、図３と同様の、支持要素７１０および外部構造体７５０上の表面要素７５６の配置が利用される場合、損傷を受けやすい部品を支持要素７１０のフットプリントの外側に配置するために、回路構成７０６に大幅な設計変更を加えることが必要になる可能性がある。しかし、第４の実施形態によれば、支持要素と重なり合うアンテナ巻線７５６の部分の一部が除去されまたは形成されず、支持要素７１０はアンテナ巻線の連続性を確保するのに使用されるため、アンテナ巻線および支持要素は、これらの長さに沿って特定の点（つまり、接触領域）でのみ互いに接触する。したがって、外部構造体の表面上のアンテナ巻線（または他の導体）の隆起部分を除去して、支持要素の一部が対向する隆起構造を持たないようにすることができ、組み立ておよび使用中に加えられる力が、支持要素の全長に沿ってではなく、主に接触領域を通じて伝達さることになる。これは、回路構成における部品の配置に関する制限が少なくなることを意味する、なぜなら、制限は、支持要素全体の下にある領域ではなく、接触領域の下にある領域のみに関係するからである。
図７Ｄは、接合後の図７Ａ、図７Ｂ、および図７Ｃのフレキシブル電子構造体および外部構造体の概略図である。支持要素は、回路構成７０６の幅に及んでいるが、力の伝達は、主に、支持要素がアンテナ巻線／表面要素７５６と接触する接触領域７１２を通じて発生する。図７Ｄに示すように、これらの接触領域は回路構成の領域の外側に配置されているため、回路構成への力の伝達は低減される。支持要素の架橋部分、つまり、接触領域間の部分は、外部構造体の表面に接合されてもよい。しかし、接触領域および非接触領域と外部構造体との間の距離が異なることを考慮すると、接合力は、依然として接触領域に集中する。
第４の実施形態は、アンテナおよびアンテナの巻線である表面要素を含む外部構造体を参照して説明されてきたが、本アプローチは、フレキシブル電子構造体の支持要素を使用してアプリケーション回路の電流を流すかまたは電圧電位に接続し、アプリケーション回路の表面上の対応する電流経路または電位面を除去し得る、任意の形態のアプリケーション回路に適用することができる。
第１から第４の実施形態のそれぞれにおいて、支持要素を配置し得る領域は、フレキシブル電子構造体の回路構成のレイアウトに基づいて特定され、および／または、回路構成は、支持要素が力／応力に基づく損傷を受けやすい部品の上に重ならないように当該支持要素を提供し得るギャップを設けるように特に構成されている。しかし、実際には、力は、支持要素の直下にあるフレキシブル電子構造体の領域だけでなく、周囲の領域にも伝達され得る。したがって、本開示のさらなる実施形態によれば、回路構成、所定種類の部品、または部品上の所定の素子が、支持要素のフットプリントから少なくとも最小距離離れているように構成されるよう、支持部材のフットプリントの周囲の境界領域を実装し得る。
図８は、このさらなる実施形態に係る概略図である。フレキシブル電子構造体８００は、図６のものと同様であるが、支持要素８１０の下の領域または支持要素の接触領域に加えて、各支持要素または接触領域の周囲に境界または緩衝領域８１２が設けられ、この下に所定の部品または所定の部品の構成要素の位置に対する制限が設けられている。
図８は、必ず所定の部品が支持要素および支持要素の境界領域の下に存在しないように回路構成を設計した実装形態に関するが、同様のアプローチを第１および第２の実施形態の技術に適用することができる。特に、伝達された力による損傷を受けやすい部品に対して少なくとも最小の横方向の距離がある場所にのみ支持要素を配置できることを要求する条件を実装することができる。このようなアプローチは、支持要素を配置できる領域をさらに制限する可能性があるが、伝達された力の低減を達成し得る。
本発明の特定の態様、実施形態、または例に関連して説明された特徴、整数、特性、またはグループは、それと両立しないものでない限り、本明細書に記載された他の態様、実施形態、または例に適用可能であることを理解されたい。本明細書（あらゆる添付の特許請求の範囲、要約書、および図面を含む）に開示されたすべての特徴、ならびに／または、そのように開示されたあらゆる方法もしくは工程のすべてのステップは、そのような特徴および／またはステップの少なくとも一部が相互に排他的である組み合わせを除き、任意の組み合わせで組み合わせることができる。本発明は、いかなる前述の実施形態の詳細にも限定されない。本発明は、本明細書（あらゆる添付の特許請求の範囲、要約書、および図面を含む）に開示された特徴のあらゆる新規なもの、もしくはあらゆる新規な組み合わせ、または、そのように開示されたあらゆる方法もしくは工程のあらゆる新規なもの、もしくはあらゆる新規な組み合わせに及ぶ。
読者は、本願に関連して本明細書と同時にまたは本明細書よりも前に提出され、かつ本明細書とともに公衆の閲覧に付されたすべての論文および文書に注意を向けたい。このようなすべての論文および文書の内容は、参照により本明細書に組み込まれている。

Claims (21)

  1. 外部回路と接合するフレキシブル電子構造体であって、
    第１の表面を有するフレキシブル本体であって、少なくとも１つの電子部品を有する前記フレキシブル本体と、
    前記外部回路と接合するように構成された少なくとも１つの接触要素であって、前記少なくとも１つの電子部品と動作可能に結合され、前記フレキシブル本体の前記第１の表面に設けられ、かつ、接合後に前記外部回路と動作可能にインタフェースするように配置された、前記少なくとも１つの接触要素と、
    前記フレキシブル本体の前記第１の表面に設けられた少なくとも１つの支持要素であって、各支持要素が、前記外部回路を有する外部構造体の第１の表面または前記外部構造体の前記第１の表面上に配置された対応する表面要素と接触するように配置された接触領域を含む、前記少なくとも１つの支持要素と、
    を有し、
    前記少なくとも１つの電子部品のうちの１つ以上の所定種類の電子部品または前記少なくとも１つの電子部品の１つ以上の所定種類の素子は、前記各支持要素の接触領域に覆われておらず、
    前記フレキシブル電子構造体は、薄膜集積回路（ＩＣ）またはフレキシブルＩＣである、
    前記フレキシブル電子構造体。
  2. 前記所定種類の電子部品は、トランジスタ、ダイオード、抵抗器、インダクタ、およびコンデンサのうちの少なくとも１つを含む、請求項１に記載のフレキシブル電子構造体。
  3. 前記少なくとも１つの電子部品の前記所定種類の素子は、誘電体素子を含む、請求項１または２に記載のフレキシブル電子構造体。
  4. 前記フレキシブル電子構造体の回路構成は、前記所定種類の電子部品が前記フレキシブル本体の１つ以上の所定領域に設けられ、かつ、前記１つ以上の所定領域が前記少なくとも１つの電子部品の前記接触領域に覆われないように構成されている、請求項１～３のいずれかに記載のフレキシブル電子構造体。
  5. 前記フレキシブル電子構造体の回路構成は、前記所定種類の電子部品が前記フレキシブル本体の１つ以上の所定領域の外側に設けられ、かつ、前記１つ以上の所定領域が前記少なくとも１つの支持要素の前記接触領域に覆われるように構成されている、請求項１～３のいずれかに記載のフレキシブル電子構造体。
  6. 前記１つ以上の所定領域は、複数の所定領域を含み、前記複数の所定領域は、実質的に規則的に離間して配置されている、請求項５に記載のフレキシブル電子構造体。
  7. 各支持要素の前記接触領域のフットプリントと、前記所定種類の電子部品の各々または前記少なくとも１つの電子部品の前記１つ以上の所定種類の素子の各々のフットプリントとは、少なくとも最小限横方向に分離されている、請求項１～６のいずれかに記載のフレキシブル電子構造体。
  8. 前記フレキシブル電子構造体のいかなる回路構成も、各支持要素の前記接触領域に覆われていない、請求項１～７のいずれかに記載のフレキシブル電子構造体。
  9. 前記少なくとも１つの支持要素は、前記フレキシブル本体の前記第１の表面の周囲に設けられている、請求項１～８のいずれかに記載のフレキシブル電子構造体。
  10. 前記少なくとも１つの支持要素は、前記フレキシブル電子構造体の前記少なくとも１つの電子部品から電気的に絶縁されている、請求項１～９のいずれかに記載のフレキシブル構造体。
  11. 少なくとも１つの支持要素が、前記フレキシブル電子構造体が前記外部回路と接合されるときに、前記外部構造体の前記第１の表面上に配置された２つの対応する表面要素間の電気的接続を確立するように構成されている、請求項１～１０のいずれかに記載のフレキシブル電子構造体。
  12. 前記少なくとも１つの支持要素のうちの１つ以上の支持要素の上面の実質的に全領域が、前記接触領域である、請求項１～１１のいずれかに記載のフレキシブル電子構造体。
  13. 前記少なくとも１つの接触要素および前記少なくとも１つの支持要素は、前記フレキシブル電子構造体の再分配層（ＲＤＬ）に形成されている、請求項１～１２のいずれかに記載のフレキシブル電子構造体。
  14. 前記少なくとも１つの支持要素は、前記フレキシブル電子構造体を前記外部回路と接合する際の前記フレキシブル構造体の非平面化を低減するためのものである、請求項１～１３のいずれかに記載のフレキシブル電子構造体。
  15. 各支持要素は、導電性接着剤、硬化性流体、または焼結金属インクによって、前記外部構造体の前記第１の表面または対応する表面要素と接合するように構成されている、請求項１～１４のいずれかに記載のフレキシブル電子構造体。
  16. 前記外部回路との前記インタフェースは、前記外部回路のアンテナによって送信または受信される信号の通信のためのものである、請求項１～１５のいずれかに記載のフレキシブル電子構造体。
  17. 前記フレキシブル電子構造体は、複数の支持要素を有し、各支持要素は、前記外部構造体の前記表面上に配置された対応する表面要素と接触して電気的に接続するように配置され、各表面要素は、アンテナトラックである、請求項１～１６のいずれかに記載のフレキシブル電子構造体。
  18. 前記フレキシブル電子構造体は、複数の接触要素を有し、前記少なくとも１つの支持要素は、前記複数の接触要素のうちの２つの接触要素の間に設けられている、請求項１～１７のいずれかに記載のフレキシブル電子構造体。
  19. 前記少なくとも１つの支持要素は、前記少なくとも１つの電子部品の１つ以上に対して、電磁干渉および電磁放射の１つ以上をシールドするように配置されている、請求項１～１８のいずれかに記載のフレキシブル電子構造体。
  20. 前記少なくとも１つの支持要素は、前記少なくとも１つの電子部品に熱的に接続されている、請求項１～１９のいずれかに記載のフレキシブル電子構造体。
  21. 前記少なくとも１つの支持要素は、前記少なくとも１つの電子部品に対して熱拡散またはヒートシンクを提供する、請求項１～２０のいずれかに記載のフレキシブル電子構造体。
JP2023532665A 2020-11-25 2021-11-24 支持構造体を備えたフレキシブル電子回路 Pending JP2023552176A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2018551.8A GB2601325B (en) 2020-11-25 2020-11-25 Support structures for flexible electronic circuits
GB2018551.8 2020-11-25
PCT/GB2021/053034 WO2022112749A1 (en) 2020-11-25 2021-11-24 Flexible electronic circuits with support structures

Publications (1)

Publication Number Publication Date
JP2023552176A true JP2023552176A (ja) 2023-12-14

Family

ID=74046825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023532665A Pending JP2023552176A (ja) 2020-11-25 2021-11-24 支持構造体を備えたフレキシブル電子回路

Country Status (7)

Country Link
US (1) US20240014148A1 (ja)
EP (1) EP4252279A1 (ja)
JP (1) JP2023552176A (ja)
KR (1) KR20230137292A (ja)
CN (1) CN116583947A (ja)
GB (1) GB2601325B (ja)
WO (1) WO2022112749A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
KR100746330B1 (ko) * 2005-11-24 2007-08-03 한국과학기술원 초음파를 이용한 전자부품간의 접속방법
US10172241B2 (en) * 2013-09-13 2019-01-01 Korea Advanced Institute Of Science And Technology Method for packaging flexible device using holding wafer, and flexible device manufactured by the same
KR20180024099A (ko) * 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure

Also Published As

Publication number Publication date
KR20230137292A (ko) 2023-10-04
EP4252279A1 (en) 2023-10-04
GB2601325B (en) 2023-12-13
GB2601325A (en) 2022-06-01
CN116583947A (zh) 2023-08-11
US20240014148A1 (en) 2024-01-11
WO2022112749A1 (en) 2022-06-02
GB202018551D0 (en) 2021-01-06

Similar Documents

Publication Publication Date Title
JP5151025B2 (ja) フレキシブル回路基板
US7960752B2 (en) RFID tag
US20220246500A1 (en) Flexible electronic structure
JP2014135389A (ja) 金属基材フィルムを用いたフレキシブルプリント配線基板、及びそれを用いた非接触型ｉｃカード。
US9699892B2 (en) Electric element-embedded multilayer substrate and method for manufacturing the same
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
TW541632B (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US10433424B2 (en) Electronic module and the fabrication method thereof
JP2023552176A (ja) 支持構造体を備えたフレキシブル電子回路
CN106486457B (zh) 芯片载体、器件及方法
JP3561117B2 (ja) 無線モジュール及び無線カード
JP3891743B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
US10256030B2 (en) Flexible plate adapted to be used in winged coil structure, winged coil structure, and method of manufacturing winged coil structure
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
CN107492528A (zh) 具有石墨烯条带的柔性半导体装置
JP2005123464A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたｉｃカード
JP2009517730A (ja) トランスポンダ及びその製造方法
US11760061B2 (en) Laminated foil structure and method of forming the same
JP4442426B2 (ja) 半導体装置及びその製造方法
JP2003162703A (ja) Ｉｃカードとその製造方法
JP2024059157A (ja) Ｉｃモジュール用シート、電磁結合式ｉｃモジュール、およびデュアルｉｃカード
KR20210060476A (ko) 휴대용 오브젝트용 전자 모듈을 제조하기 위한 방법