JP2023549420A - 電力モジュール - Google Patents

電力モジュール Download PDF

Info

Publication number
JP2023549420A
JP2023549420A JP2023534265A JP2023534265A JP2023549420A JP 2023549420 A JP2023549420 A JP 2023549420A JP 2023534265 A JP2023534265 A JP 2023534265A JP 2023534265 A JP2023534265 A JP 2023534265A JP 2023549420 A JP2023549420 A JP 2023549420A
Authority
JP
Japan
Prior art keywords
terminal
pin
housing
power module
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023534265A
Other languages
English (en)
Inventor
マクファーソン，ブライス
パスモア，ブランドン
シュプバック，ロベルト・エム
スタバック－スミス，ジェニファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/239,418 external-priority patent/US11721617B2/en
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023549420A publication Critical patent/JP2023549420A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Geometry (AREA)

Abstract

本開示は、基板と、第１および第２の複数の縦型電力デバイスと、第１および第２の端子アセンブリとを有する電力モジュールを説明する。基板は第１のトレースおよび第２のトレースを有する上面を有する。第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスは、電力回路の一部を形成するように電気的に結合される。第１の複数の縦型電力デバイスは、第１のトレースと、第１の端子アセンブリの第１の細長バーの底部との間に、電気的および機械的に直接結合される。第２の複数の縦型電力デバイスは、第２のトレースと、第２の端子アセンブリの第２の細長バーの底部との間に、電気的および機械的に直接結合される。

Description

[0001]本開示は、高電力用途のための電力モジュールに関する。
[0002]高電力用途では、回路の全部または一部の複数のコンポーネントが、電子モジュールにパッケージ化されることが多い。これらのモジュールは、一般に、コンポーネントと、コンポーネントが取り付けられる回路ボードまたは基板をカプセル化する熱可塑性樹脂、エポキシ樹脂などの成形ハウジングに収容された電力モジュールと称される。電力モジュールの入力／出力接続は、他のシステムへの組込みや接続を容易にするために、ハウジングの外に延在する端子アセンブリによって提供される。そのようなシステムは、電気自動車、電力変換、および制御などを含み得る。
[0003]本開示は、基板と、第１および第２の複数の縦型電力デバイスと、第１および第２の端子アセンブリとを備える電力モジュールに関する。基板は、第１のトレースおよび第２のトレースを有する上面を有する。第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスは、電力回路の一部を形成するように電気的に結合される。第１の端子アセンブリは、第１の細長バー、少なくとも２つの第１の端子接点、および、第１の細長バーと少なくとも２つの第１の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第１の端子レッグ（terminal leg）を有する。第２の端子アセンブリは、第２の細長バー、少なくとも２つの第２の端子接点、および、第２の細長バーと少なくとも２つの第２の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第２の端子レッグを有する。第１の複数の縦型電力デバイスは、第１のトレースと、第１の端子アセンブリの第１の細長バーの底部との間に電気的および機械的に直接結合される。第２の複数の縦型電力デバイスは、第２のトレースと、第２の端子アセンブリの第２の細長バーの底部との間に熱的、電気的、および機械的に直接結合される。
[0004]電力モジュールはまた、第３の端子アセンブリおよび第４の端子アセンブリを有し得る。第３および第４の端子アセンブリは、基板の対向する側面に近接する第１のトレースに熱的、電気的、および機械的に結合され得る。
[0005]１つの実施形態では、基板は、４つの側面を有し、第３の端子アセンブリは、第１の側面にあり、第４の端子アセンブリは、第１の側面に対向する第２の側面に近接し、第１の端子アセンブリは、第１の側面と第２の側面との間にある第３の側面に近接し、第２の端子アセンブリは、第１の側面と第２の側面との間であり、第３の側面に対向する第４の側面に近接している。
[0006]１つの実施形態では、ハウジングは、第１の端子アセンブリおよび第２の端子アセンブリの少なくとも一部をカプセル化する。少なくとも２つの第１の端子レッグのおのおのは、ハウジングの側面部の外に延在し、少なくとも２つの第１の端子接点が、ハウジングの上端部と平行に延在するように折り重なる。同様に、少なくとも２つの第２の端子レッグのおのおのは、ハウジングの側面部の外に延在し、少なくとも２つの第２の端子接点が、ハウジングの上端部と平行に延在するように折り重なる。
[0007]１つの実施形態では、第３の端子アセンブリおよび第４の端子アセンブリが、基板の対向する側面に近接する第１のトレースに電気的および機械的に結合され、基板は、４つの側面を有し、第３の端子アセンブリは、第１の側面にあり、第４の端子アセンブリは、第１の側面に対向する第２の側面に近接し、第１の端子アセンブリは、第１の側面と第２の側面との間にある第３の側面に近接し、第２の端子アセンブリは、第１の側面と第２の側面との間であり、第３の側面に対向する第４の側面に近接している。
[0008]第３の端子アセンブリは、ハウジングの側面部の外に延在する第３の端子レッグと、ハウジングの上端部の上方に、ハウジングの上端部と平行に延在する第３の端子接点とを有し得る。第４の端子アセンブリは、ハウジングの側面部の外に延在する第４の端子レッグと、ハウジングの上端部の上方に、ハウジングの上端部と平行に延在する第４の端子接点とを有し得る。
[0009]ハウジングの上面および底面は、電力モジュールの特定の導電要素間の表面距離を効果的に拡張する沿面拡張部（creepage extender）として機能する複数の溝を有し得る。
[0010]１つの実施形態では、第１の端子アセンブリの第１のバーおよび少なくとも２つの第１の端子レッグはＵ字形状を形成し、第２の端子アセンブリの第２のバーおよび少なくとも２つの第２の端子レッグは、Ｕ字形状を形成する。
[0011]１つの実施形態では、電力モジュールは、第１のピンバー（pin bar）と、第１のピンバーから延在する少なくとも１つの第１のピンレッグ（pin leg）とを有する第１のピンアセンブリも有する。第１のピンバーは、第１のバーに隣接して、少なくとも２つの第１の端子レッグの間に配置され得る。第２のピンアセンブリは、第２のピンバーと、第２のピンバーから延在する少なくとも１つの第２のピンレッグとを有し得る。第２のピンバーは、第２のバーに隣接して、少なくとも２つの第２の端子レッグの間に配置され得る。
[0012]少なくとも１つの第１のピンレッグは、２つの第１のピンレッグを有し得、少なくとも１つの第２のピンレッグは、２つの第２のピンレッグを有し得る。そのような実施形態では、電力モジュールはまた、第３および第４のピンアセンブリを有し得る。第３のピンアセンブリは、第３のピンバーと、第３のピンバーから延在する少なくとも１つの第３のピンレッグとを有し得、第３のピンバーは、第１のピンバーに隣接して、２つの第１のピンレッグの間に配置される。第４のピンアセンブリは、第４のピンバーと、第４のピンバーから延在する少なくとも１つの第４のピンレッグとを有し得、第４のピンバーは、第２のピンバーに隣接して、２つの第２のピンレッグの間に配置される。
[0013]１つの実施形態では、少なくとも１つの第３のピンレッグは、２つの第３のピンレッグを有し得、少なくとも１つの第４のピンレッグは、２つの第４のピンレッグを有し得る。
[0014]１つの実施形態では、第１のピンアセンブリは、第１のボンドワイヤを介して、第１の複数の縦型電力デバイスの第１の接点に電気的に接続され得る。第２のピンアセンブリは、第２のボンドワイヤを介して、第２の複数の縦型電力デバイスの第２の接点に電気的に接続され得る。第３のピンアセンブリは、第３のボンドワイヤを介して、第１の複数の縦型電力デバイスの第３の接点に電気的に接続され得る。第４のピンアセンブリは、第４のボンドワイヤを介して、第２の複数の縦型電力デバイスの第４の接点に電気的に接続される。
[0015]１つの実施形態では、電力モジュールは、第１の端子アセンブリ、第２の端子アセンブリ、第１のピンアセンブリ、および第２のピンアセンブリの少なくとも一部をカプセル化するハウジングを有する。少なくとも１つの第１のピンレッグおよび少なくとも１つの第２のピンレッグは、ハウジングのそれぞれの側面部の外に延在し、その後、ハウジングの先端に向かって７５度から１０５度の間の角度で上向きに曲がる。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[0016]１つの実施形態では、第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスは、電界効果トランジスタである。さらに、第１のピンアセンブリは、第１の複数の縦型電力デバイスのゲート接点またはソース接点のうちの１つに電気的に結合され、第２のピンアセンブリは、第２の複数の縦型電力デバイスのゲート接点またはソース接点のうちの１つに電気的に結合される。
[0017]１つの実施形態では、第３のピンアセンブリは、第１の複数の縦型電力デバイスのゲート接点またはソース接点のうちの他方に電気的に結合される。第４のピンアセンブリは、第２の複数の縦型電力デバイスのゲート接点またはソース接点のうちの他方に電気的に結合される。
[0018]１つの実施形態では、第１の複数の縦型電力デバイスは、互いに並列に電気的に結合された少なくとも３つの第１の縦型トランジスタを有し、第２の複数の縦型電力デバイスは、互いに並列に電気的に結合された少なくとも３つの第２の縦型トランジスタを有する。この実施形態では、少なくとも３つの第１の縦型トランジスタおよび少なくとも３つの第２の縦型トランジスタは、炭化ケイ素トランジスタであり得、基板は、炭化ケイ素であり得る。特定の電力デバイス位置は、完全に実装された（fully populated）実施形態におけるよりも、少ない電力取扱能力しか必要としない用途のために削除され（depopulated）得る。
[0019]１つの実施形態では、第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスは、電力電界効果トランジスタを備え、電力回路は、ハーフＨブリッジ回路である。
[0020]１つの実施形態では、第１の端子アセンブリは、第１の細長バーから第２のトレースまで延在する複数のジャンパを有し、複数のジャンパは、第２のトレースに電気的および機械的に接続できる。
[0021]１つの実施形態では、第１の端子アセンブリおよび第２の端子アセンブリは、共通のリードフレームのコンポーネントである。
[0022]１つの実施形態では、電力回路は、電力ループおよび少なくとも１つの信号ループを有する。電力ループは、第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスを通過する。電力ループは、少なくとも１つの信号ループから独立している。少なくとも１つの信号ループは、第１の複数の縦型電力デバイスまたは第２の複数の縦型電力デバイスに、少なくとも１つの制御信号を提供し得る。１つの構成では、電力ループは、電力モジュールとのボンドワイヤを通過しない。
[0023]１つの実施形態では、第１の端子アセンブリと第２の端子アセンブリとの両方が、少なくとも１つの軸に沿って対称性を有する。
[0024]上記に基づいて、本開示は、次世代の炭化ケイ素（ＳｉＣ）および他の材料系の電力デバイスおよび電力エレクトロニクス用途向けに設計された小型、高電圧、高電流、低インダクタンスのハーフブリッジ電力モジュールに関する。本開示は、デバイスの上部パッドを相互接続し、外部端子としても機能する多機能銅層を備えた、サイズとコストが最適化された電力基板を組み込んだ斬新なレイアウトを利用する。
[0025]別の実施形態では、電力モジュールは、基板、第１の複数の縦型電力デバイス（vertical power device）、第２の複数の縦型電力デバイス、ハウジング、および様々な端子アセンブリ（terminal assembly）を備える。基板は、第１のトレースおよび第２のトレースを有する上面を有する。第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスは、電力回路の一部を形成するように電気的に結合される。第１の端子アセンブリは、第１の細長バー（elongated bar）、少なくとも２つの第１の端子接点（terminal contact）、および第１の細長バーと少なくとも２つの第１の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第１の端子レッグを備える。第２の端子アセンブリは、第２の細長バー、少なくとも２つの第２の端子接点、および第２の細長バーと少なくとも２つの第２の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第２の端子レッグを備える。
[0026]ハウジングは、上面と底面との間に４つの側面を含み、ハウジングは、第１の端子アセンブリおよび第２の端子アセンブリの少なくとも一部を封入する。少なくとも２つの第１の端子レッグのうちの第１の端子レッグは、ハウジングの第１の側面の外に延在し、少なくとも２つの第１の端子接点が、ハウジングの底面の上方に、ハウジングの底面と平行に延在するように折り重なる。少なくとも２つの第２の端子レッグのおのおのは、ハウジングの第３の側面の外に延在し、下向きに曲がり、少なくとも２つの第２の端子接点は、ハウジングの底面と７５度から１０５度の間の角度を形成し、第３の側面は、ハウジングの第１の側面と第２の側面との間にある。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[0027]電力モジュールは、第１の複数の縦型電力デバイスが、第１のトレースと、第１の端子アセンブリの第１の細長バーの底部との間に電気的および機械的に直接結合されるように構成され得る。第２の複数の縦型電力デバイスはまた、第２のトレースと、第２の端子アセンブリの第２の細長バーの底部との間に電気的および機械的に直接結合され得る。
[0028]１つの実施形態では、複数の第１のエンボス（embossment）が、第１の細長バーに設けられ、基板に向かって付勢され、複数の第２のエンボスが、第２の細長バーに設けられ、基板に向かって付勢される。第１の複数の縦型電力デバイスのおのおのは、第１のトレースと、第１の端子アセンブリの第１の細長バーの第１の複数のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合される。第２の複数の縦型電力デバイスのおのおのは、第２のトレースと、第２の端子アセンブリの第２の細長バーの第２の複数のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合される。
[0029]電力モジュールは、基板の対向する側面に近接する第２のトレースに電気的および機械的に結合された、第３の端子アセンブリおよび第４の端子アセンブリをさらに含み得る。第３の端子アセンブリは、ハウジングの第１の側面の外に延在する第３の端子レッグと、ハウジングの底面の上方に、ハウジングの底面と平行に延在する第３の端子接点とを含み得る。第４の端子アセンブリは、ハウジングの第２の側面の外に延在する第４の端子レッグと、ハウジングの底面の上方に、ハウジングの底面と平行に延在する第４の端子接点とを備える。
[0030]電力モジュールはさらに、第１のピンバーと、第１のピンバーから、ハウジングの第４の側面の外に延在し、その後、ハウジングの底面に対して７５度から１０５度の間の角度で下向きに曲がる、少なくとも１つの第１のピンレッグとを含む第１のピンアセンブリを含み得る。第４の側面は、ハウジングの第３の側面に対向している。第２のピンアセンブリは、第２のピンバーと、第２のピンバーから、ハウジングの第４の側面の外に延在し、その後、ハウジングの底面に対して７５度から１０５度の間の角度で下向きに曲がる、少なくとも１つの第２のピンレッグとを含む。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[0031]電力モジュールはまた、第３および第４のピンアセンブリを含み得る。第３のピンアセンブリは、第３のピンバーと、第３のピンバーから、ハウジングの第３の側面の外に延在し、その後、ハウジングの底面に対して７５度から１０５度の間の角度で下向きに曲がる、少なくとも１つの第３のピンレッグとを含み得る。第４のピンアセンブリは、第４のピンバーと、少なくとも１つの第４のピンレッグとを含み得、少なくとも１つの第４のピンレッグは、第４のピンバーから、ハウジングの第３の側面の外に延在し、その後、ハウジングの底面に対して７５度から１０５度の間の角度で下向きに曲がる。少なくとも第３の第１のピンレッグおよび少なくとも１つの第４のピンレッグは、少なくとも２つの第２の端子接点の間にある。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[0032]特定の実施形態では、第１の端子アセンブリは、ハウジングの第４の側面の外に延在し、その後、ハウジングの底面に対して７５度から１１０度の間の角度で下向きに曲がる第５のピンレッグを含み得る。同様に、第２の端子アセンブリは、ハウジングの第３の側面の外に延在し、その後、ハウジングの底面に対して７５度から１１０度の間の角度で下向きに曲がる第６のピンレッグを含み得る。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[0033]電力回路は、電力ループおよび少なくとも１つの信号ループを含み得、電力ループは、第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスを通過する。電力ループは、少なくとも１つの信号ループから独立し得る。さらに、少なくとも１つの信号ループは、第１の複数の縦型電力デバイスまたは第２の複数の縦型電力デバイスに、少なくとも１つの制御信号を提供し得る。特定の実施形態では、電力ループは、電力モジュールのボンドワイヤを通過しない。
[0034]第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスは、電力電界効果トランジスタ（power field effect transistor）を含み得、電力回路は、ハーフＨブリッジ回路である。
[0035]第２の端子アセンブリは、第１の細長バーから第１のトレースまで延在する複数のジャンパを含み得、複数のジャンパは、第１のトレースに電気的および機械的に接続できる。
[0036]さらに別の実施形態では、電力モジュールは以下のように構成される。基板は、第１のトレースおよび第２のトレースを有する上面を有する。第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスは、電力回路の一部を形成するように電気的に結合される。第１の端子アセンブリは、第１の細長バー、少なくとも２つの第１の端子接点、および、第１の細長バーと少なくとも２つの第１の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第１の端子レッグを有し、複数の第１のエンボスは、第１の細長バーに設けられ、基板に向かって付勢される。第２の端子アセンブリは、第２の細長バー、少なくとも２つの第２の端子接点、および、第２の細長バーと少なくとも２つの第２の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第２の端子レッグを有し、複数の第２のエンボスは、第２の細長バーに設けられ、基板に向かって付勢される。
[0037]第１の複数の縦型電力デバイスのおのおのは、第１のトレースと、第１の端子アセンブリの第１の細長バー内の第１の複数のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合され得る。第２の複数の縦型電力デバイスのおのおのは、第２のトレースと、第２の端子アセンブリの第２の細長バー内の第２の複数のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合される。
[0038]これら設計の特徴は、スケーラビリティとモジュール性である。レイアウトは、（１）より大きなデバイスを収容するか、（２）より多くのデバイスを並列に配置するために、幅を広げたり、長くしたりできる。基本的に、パッケージの概念は、パッケージが提供するパフォーマンス上の利点を失うことなく、電力処理のニーズを満たすためにスケールアップまたはスケールダウンできる。これらのパッケージを並列に配置して、コンバータの電流を増加させたり、および／または、（ＤＣ－ＤＣ電力変換でよく使用される）フルブリッジや（モータドライブやインバータで使用される）３相などのトポロジを形成することも容易である。
[0039]スケーラビリティおよびモジュール性は、この製品設計の態様であり、提供物および構成の幅広いポートフォリオがプラットフォームによってサポートされ得る。以下に説明するように、本開示は、特定の用途の必要性を最もよく満たすために拡大または縮小することができる。
[0040]当業者は、添付の図面に関連付けられた以下の詳細な説明を読んだ後、本開示の範囲を理解し、その追加の態様を理解するであろう。
[0041]本明細書に組み込まれ、その一部を形成する添付の図面は、本開示のいくつかの態様を例示し、説明とともに本開示の原理を説明するのに役立つ。
[0042]図１Ａは、典型的なハーフＨブリッジ回路の概要図である。図１Ｂは、典型的なハーフＨブリッジ回路の概要図である。 [0043]図１ＡのハーフＨブリッジ回路の実際の実施を例示する図である。 [0044]本開示の第１の実施形態による電力モジュールの外部構造の等角図（isometric view）である。 [0045]本開示の第１の実施形態の内部構造の等角図である。 [0046]本開示の第１の実施形態の内部構造の上面図である。 [0047]本開示の第１の実施形態の分解図である。 [0048]本開示の代替実施形態の内部構造の上面図である。 [0049]本開示の第１の実施形態の例示的な電力ループを例示する図である。 [0050]本開示による低インダクタンス母線（bus bar）下層への端子接続の第１の実施形態を例示する図である。 [0051]本開示による低インダクタンス母線上層への端子接続の第１の実施形態を例示する図である。 [0052]本開示による低インダクタンス母線上層への端子接続の第２の実施形態を例示する図である。 [0053]図１０Ａは、本開示による低インダクタンス母線下層への端子接続の第２の実施形態を例示する図である。 [0054]図１０Ｂは、本開示による低インダクタンス母線上層への端子接続の第３の実施形態を例示する図である。 [0055]本開示の第１の実施形態による例示的な信号ループを例示する図である。 [0056]本開示の１つの実施形態による電力基板への直接結合を例示する図である。 [0057]相互コンダクタンスのミスマッチによるデバイス間の電流経路の平準化を例示する図である。 [0058]本開示の１つの実施形態による電力モジュールの外部ハウジングの正面等角図である。 本開示の１つの実施形態による電力モジュールの外部ハウジングの背面等角図である。 [0059]図１４Ａの電力モジュールの外部ハウジングの上面図である。 図１４Ａおよび図１４Ｂの電力モジュールの外部ハウジングの断面図である。 [0060]本開示の１つの実施形態による電力モジュールハウジングの輪郭を例示する図である。 [0061]図１６Ａは、本開示による信号ピンアセンブリの様々な例を例示する図である。 図１６Ｂは、本開示による信号ピンアセンブリの様々な例を例示する図である。 図１６Ｃは、本開示による信号ピンアセンブリの様々な例を例示する図である。 図１６Ｄは、本開示による信号ピンアセンブリの様々な例を例示する図である。 [0062]図１７Ａは、本開示による信号ピントリミングの例を例示する図である。 図１７Ｂは、本開示による信号ピントリミングの例を例示する図である。 [0063]本開示の１つの実施形態によるリードフレームの特徴を例示する図である。 [0064]図１９Ａは、本開示によるリードフレーム部分の等角図である。 図１９Ｂは、本開示によるリードフレーム部分の平面図である。 [0065]本開示によるリードフレームアレイの１つの実施形態を例示する図である。 [0066]本開示による電力モジュールのより大きな変形例を例示する図である。 [0067]図２２Ａは、本開示による、完全に実装された（fully populated）電力モジュールを例示する図である。 図２２Ｂは、本開示による、部分的に実装された電力モジュールを例示する図である。 [0068]本開示の１つの実施形態による、より高電力のハーフブリッジを形成するために積層バス配線を有する並列化された電力モジュールの例を例示する図である。 [0069]本開示の１つの実施形態によるフルブリッジトポロジとして構成された電力モジュールを例示する図である。 [0070]本開示の１つの実施形態による三相トポロジとして構成された電力モジュールを例示する図である。 [0071]本開示の１つの実施形態による、レッグ毎に並列に２つの電力モジュールを有する三相トポロジとして配置された電力モジュールを例示する図である。 [0072]本開示の別の実施形態による電力モジュールの外部構造の第１の等角図（isometric view）である。 [0073]本開示の図２７の実施形態による電力モジュールの外部構造の第２の等角図である。 [0074]本開示の図２７の実施形態による電力モジュールの内部構造の等角図である。 [0075]本開示の図２７の実施形態による電力モジュールの内部構造の平面図である。 [0076]本開示の図２７の実施形態による電力モジュールの分解図（exploded view）である。 [0077]ハウジングが取り除かれた、本開示の図２７の実施形態による電力モジュールの外部構造の第３の等角図である。 [0078]図３３Ａは、本開示によるリードフレーム部分（lead frame section）の等角図である。 図３３Ｂは、本開示によるリードフレーム部分の平面図である。 [0079]本開示によるリードフレームアレイの１つの実施形態を示す図である。 [0080]本開示による電力モジュールの、より高い電力取扱能力（power handling capability）を有する電力モジュールのための追加の電力デバイスをサポートする、より広い変形例を示す第１の等角図である。 本開示による電力モジュールの、より高い電力取扱能力を有する電力モジュールのための追加の電力デバイスをサポートする、より広い変形例を示す第２の等角図である。 [0081]本開示による電力モジュールの、より低い電力取扱能力を有する電力モジュールのためのより少ないまたはより小さな電力デバイスをサポートする、より狭い変形例を示す第１の等角図である。 本開示による電力モジュールの、より低い電力取扱能力を有する電力モジュールのためのより少ないまたはより小さな電力デバイスをサポートする、より狭い変形例を示す第２の等角図である。
[0082]以下に説明する実施形態は、当業者が実施形態を実施できるようにするために必要な情報を表し、実施形態を実施する最良のモードを例示する。添付の図面に照らして以下の説明を読むと、当業者は、本開示の概念を理解し、本明細書で特に言及されていないこれらの概念の用途を認識するであろう。これらの概念および用途は、本開示および添付の特許請求の範囲内にあることを理解されたい。
[0083]本明細書では第１、第２などの用語を使用して様々な要素を説明するが、これらの要素はこれらの用語によって限定されるべきではないことが理解される。これらの用語は単に、ある要素を別の要素と区別するために使用される。たとえば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される「および／または」という用語は、関連付けられたリスト項目の１つまたは複数の任意およびすべての組合せを含む。
[0084]層、領域、または基板などの要素が、別の要素の「上」にある、または「上に」延在していると称されるとき、それは、他の要素の上に直接ある、またはその上に直接延在する、または介在要素が存在し得ることが理解される。対照的に、ある要素が別の要素の「直接上に」ある、または「直接上に」延在すると称される場合、介在要素は存在しない。同様に、層、領域、または基板などの要素が、別の要素の「上方に」ある、または「上方に」延在すると称される場合、他の要素の真上に直接ある、または直接延在できる、または、介在要素も存在し得ることが理解される。対照的に、ある要素が別の要素の「直接上方」にある、または「直接上方に」延在すると称される場合、介在要素は存在しない。ある要素が別の要素に「接続」または「結合」されていると称される場合、それは他の要素に直接接続または結合できるか、または介在要素が存在し得ることも理解される。対照的に、要素が別の要素に「直接接続されている」または「直接結合されている」と称される場合、介在要素は存在しない。
[0085]「下方」または「上方」または「上側」または「下側」または「水平」または「垂直」などの相対的な用語は、本明細書では、図に例示されるように、１つの要素、層、または領域と、別の要素、層、または領域との関係を説明するために使用され得る。これらの用語および上記で論じた用語は、図に示した向きに加えて、デバイスの様々な向きを包含することが意図されていることが理解される。
[0086]本明細書で使用される用語は、特定の実施形態を説明することのみ目的とされ、開示を限定するように意図されていない。本明細書で使用されるとき、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明確に別のことを示さない限り、複数形も含むように意図される。「備える」、「備えている」、「含む」、および／または「含んでいる」という用語は、本明細書で使用される場合、記載された特徴、完全体（integer）、ステップ、動作、要素、および／またはコンポーネントの存在を指定するが、１つまたは複数の他の特徴、完全体、ステップ、動作、要素、コンポーネント、および／またはそれらのグループの存在または追加を排除しないことが理解される。
[0087]別段の定義がない限り、本明細書で使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する技術分野における当業者によって一般的に理解されるものと同じ意味を有する。本明細書で使用される用語は、本明細書および関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことがさらに理解される。
[0088]本開示は、高電力用途で使用される電力モジュールに関する。電力モジュールは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ダイオードなど、様々な回路トポロジに配置された１つまたは複数の電力半導体デバイスを含み得る。典型的な回路トポロジは、単一スイッチ、ハーフＨブリッジ回路、フルＨブリッジ回路、および６パックと称されることが多い３相スイッチング回路を含むが、これらに限定されない。
[0089]以下の議論では、ハーフブリッジ回路を使用して、本明細書で開示されるパッケージングの概念の理解を容易にする。基本的なハーフＨブリッジ回路は、図１Ａおよび図１Ｂに例示されるように、モータなどの負荷に様々な電圧を切り替えるために使用される一般的な電力回路である。ハーフＨブリッジ回路の主要なコンポーネントは、Ｖ＋端子とＶ－端子との間に直列に結合されたハイサイドトランジスタ（high-side transistor）Ｑ１とローサイドトランジスタ（low-side transistor）Ｑ２である。この例では、トランジスタＱ１、Ｑ２が、ドレイン（Ｄ）、ゲート（Ｇ１、Ｇ２）、ソース（Ｓ）、およびソース－ケルビン（Ｋ１、Ｋ２）接続を備えた電力ＭＯＳＦＥＴであると仮定する。トランジスタＱ１のドレイン（Ｄ）は、Ｖ＋端子に結合され、トランジスタＱ２のソース（Ｓ）は、Ｖ－端子に結合される。トランジスタＱ１のソースと、トランジスタＱ２のドレインとはともに結合され、負荷（図示せず）に接続する本質的に出力ノードであるＭＩＤ端子を表す。
[0090]取扱電力を高めるために、複数の電力デバイスを互いに並列に結合することができる。例示された実施形態では、図２に示すように、トランジスタＱ１は、互いに並列に結合された３つのトランジスタＱ１’、Ｑ１’’、Ｑ１’’’によって表され、トランジスタＱ２は、互いに並列に結合された３つのトランジスタＱ２’、Ｑ２’’、Ｑ２’’’によって表される。簡潔さと読み易さのために、並列トランジスタＱ１’、Ｑ１’’、Ｑ１’’’は、まとめてトランジスタＱ１と呼ばれ、トランジスタＱ２’、Ｑ２’’、Ｑ２’’’は、まとめてトランジスタＱ２と呼ばれる。この例では、トランジスタＱ１、Ｑ２は、縦型のＮチャネルＭＯＳＦＥＴであり、ドレイン接点は、デバイスの底部にあり、ソース、ゲート、およびソース－ケルビン接点は、デバイスの上端にある。図２のハーフＨブリッジ回路は、以下に説明する電力モジュールの実施形態で実施されるが、本明細書で提供される概念から恩恵を受ける多くのタイプの回路の１つに過ぎない。
[0091]第１の実施形態による例示的な電力モジュール１０が、図３、図４、図５、および図６に例示される。図３は、成形可能なハウジング１２を備えた電力モジュール１０の等角図である。図４および図５は、カプセル化成形ハウジング１２を除いた電力モジュール１０の等角図および平面図である。図６は、電力モジュール１０の分解図である。以下の説明では、図３、図４、図５、および図６のおのおのをまとめて参照する。
[0092]電力モジュール１０のコアには、電力デバイス１６がその上面に取り付けられた基板１４が存在する。この実施形態では、電力デバイス１６は、トランジスタＱ１（すなわち、Ｑ１’、Ｑ１’’、Ｑ１’’’）およびトランジスタＱ２（すなわち、Ｑ２’、Ｑ２’’、Ｑ２’’’）である。Ｖ端子アセンブリ１８と称される第１の端子アセンブリは、電力モジュール１０の側面Ａの近くのトランジスタＱ２（１６）の上方に取り付けられる。Ｖ－端子１８アセンブリは導電性であり、トランジスタＱ２の上側面のソース接点に直接取り付けられて、図２のＶ－ノードを形成する。
[0093]Ｖ＋端子アセンブリ２２と称される２つの対向する端子は、側面Ｃおよび側面Ｄの近くの基板１４の上面上の第１のトレース／パッド３４（図６）に取り付けられる。トランジスタＱ１は、トランジスタＱ１のドレインが、第１のトレース／パッド３４に直接取り付けられるように、基板１４上に取り付けられる。したがって、トランジスタＱ１のドレインおよびＶ＋端子アセンブリ２２は、図２のＶ＋ノードを形成する。
[0094]ＭＩＤ－端子アセンブリ２０と称される別の端子アセンブリは、電力モジュール１０の側面Ｂの近くのトランジスタＱ１（１６）の上方に取り付けられる。ＭＩＤ－端子アセンブリ２０は導電性であり、トランジスタＱ１の上側面のソース接点に直接取り付けられる。ＭＩＤ－端子アセンブリ２０は、トランジスタＱ２のドレイン接点が直接結合する第２のトレース／パッド３４まで延在し、直接結合する一体型ジャンパ２０Ｊを含む。したがって、トランジスタＱ２のドレイン接点、トランジスタＱ１のソース接点、およびＭＩＤ－端子アセンブリ２０は、図２のＭＩＤノードを形成する。
[0095]トランジスタＱ１のゲートおよびソース－ケルビン接点（Ｇ１、Ｋ１）は、それぞれボンドワイヤ３２を使用して、ピンアセンブリ２４、２６に電気的に結合される。同様に、トランジスタＱ２のゲートおよびソース－ケルビン接点（Ｇ２、Ｋ２）は、それぞれボンドワイヤ３２を使用して、ピンアセンブリ２８、３０に電気的に結合される。ピンアセンブリ２４、２６、２８、３０は、基板１４の上面に直接取り付けられ、それらピンアセンブリが互いに電気的に絶縁されるだけではなく、高電力のＶ－ノード、Ｖ＋ノード、およびＭＩＤ－ノードからも電気的に絶縁される。ピンアセンブリ２４、２６、２８、３０、Ｖ－端子アセンブリ１８、対向するＭＩＤ－端子アセンブリ２０、およびＶ＋端子アセンブリ２２の設計および形状に関する詳細は、以下でさらに提供される。特に、そのような設計は、電力モジュール１０によって提供される電子機器に入力ノードまたは出力ノードを提供する追加のピンまたはピンアセンブリを含み得る。これらの追加のピンおよびピンアセンブリは、電流検知、温度検知、バイアス印加などに使用できる。
[0096]ここで、図６の電力モジュール１０の分解図を参照する。図の下から説明を始めると、トランジスタＱ１、Ｑ２を含む電力デバイス１６は、デバイス取付材料４０を使用して、取付位置３８で第１のトレース３４および第２のトレース３６に取り付けられる。デバイス取付材料４０は、はんだ、接着剤、焼結金属などであり、機械的構造、高い電流相互接続、および高い熱伝導率を提供する。
[0097]ピンアセンブリ２４、２６、２８、３０、Ｖ－端子アセンブリ１８、ＭＩＤ－端子アセンブリ２０、およびＶ＋端子アセンブリ２２は、単一のリードフレーム４４から形成される。リードフレーム取付材料４２を使用して、Ｖ－端子アセンブリ１８、ＭＩＤ－端子アセンブリ２０、およびＶ＋端子アセンブリ２２の対応する底部分に接続される電力デバイス１６および基板１４の上端の部分。リードフレーム取付材料は、はんだ、接着剤、焼結金属、レーザ溶接、超音波溶接などであり得、機械的構造、高い電流相互接続、および高い熱伝導率を提供する。リードフレーム４４は、典型的には、高電流の外部接続および内部相互接続のための金属接点ストリップである。接点は、単一のシートにともに接合され、多くの場合、シート毎に複数の製品があり、形成および個別化される前にアレイとして処理される。
[0098]ボンドワイヤ３２は、通常、電力デバイス１６の制御接点を様々なピンアセンブリ２４、２６、２８、３０に接続するために使用される。ボンドワイヤ３２は、比較的高電流の電気的相互接続を支持することができる超音波または熱音波で結合された大径ワイヤであり得る。あるいは、ピンアセンブリ２４、２６、２８、３０は、電力デバイス１６に、基板１８上のトレースなどに直接結合され得る。
[0099]ハウジング１２は、トランスファまたは射出成形プロセスを使用して形成され、機械的構造、高電圧絶縁を提供し得る。ハウジング１２は、電力モジュール１０の内部部品をカプセル化する。ハウジング１２に使用される成形化合物は、機械的構造、高電圧絶縁、熱膨張係数（ＣＴＥ）マッチング、および低湿度吸収を提供できるトランスファまたは圧縮成形されたエポキシ成形化合物（ＥＭＣ）であり得る。
[00100]Ｖ－端子アセンブリ１８は、２つの端子レッグ１８Ｌの間に存在する第１の細長バー１８Ｂを含む。例示される実施形態では、第１の細長バー１８Ｂと２つの端子レッグ１８Ｌとが一緒になってＵ字形状を形成する。Ｔ字形状、Ｖ字形状、およびＣ字形状など、他の形状が想定される。端子レッグ１８Ｌのおのおのは、Ｖ－端子接点１８Ｃを提供するために、第１のバー１８Ｂから電力モジュール１０の側面Ａに向かって外側に延在し、ハウジング１２の側面を通過し、ハウジング１２の上端に向かって上方に曲がり、その後、ハウジング１２の上端の一部の上方を内側に曲がる形状を有する。このように、端子レッグ１８Ｌのおのおのの遠位部分は、その中間部分の上方で折り返される。上述のように、Ｖ－端子アセンブリ１８の第１のバー１８Ｂの底部分は、トランジスタＱ２（電力デバイス１６）のソース接点に直接取り付けられる。エンボスＥ（図示せず）は、以下でさらに説明する実施形態で説明されるように提供され得る。端子レッグ１８Ｌの露出した遠位端におけるＶ－端子接点１８Ｃは、第１の端子アセンブリ１８のための端子接点を提供する。
[00101]同様に、ＭＩＤ－端子アセンブリ２０は、２つの端子レッグ２０Ｌの間に存在する第２の細長バー２０Ｂを含む。第２のバー２０Ｂおよび２つの端子レッグ２０Ｌは、例示される実施形態では一緒になってＵ字形状を形成する。Ｔ字形状、Ｖ字形状、およびＣ字形状など、他の形状が想定される。端子レッグ２０Ｌのおのおのは、ＭＩＤ－端子接点２０Ｃを提供するために、第２のバー２０Ｂの端部から電力モジュールの側面Ｂに向かって外側に延在し、ハウジング１２の側面を通過し、ハウジング１２の上端に向かって上方に曲がり、その後、ハウジング１２の上端の一部の上方を内側に曲がる形状を有する。このように、端子レッグ２０Ｌのおのおのの遠位部分は、その中間部分の上方で折り返される。ＭＩＤ－端子アセンブリ２０の第２のバー２０Ｂの底部分は、トランジスタＱ１（電力デバイス１６）のソース接点に直接取り付けられる。エンボスＥ（図示せず）は、以下でさらに説明する実施形態で説明されるように提供され得る。第２の端子レッグ３０の露出した遠位端は、第２の端子アセンブリ２０のための端子接点を提供する。
[00102]この実施形態におけるＭＩＤ－端子アセンブリ２０はまた、第２のバー２０Ｂから第１の端子アセンブリ１８の第１のバー１８Ｂに向かって延びる、複数（３つ）の一体的に形成されたジャンパ２０Ｊを含む。ジャンパ２０Ｊの遠位端は、上述のように、基板１４の上面上の第１のトレース３４に直接取り付けられる。ジャンパ２０Ｊは、単一のバーに置換され得る。さらに、ジャンパ２０Ｊの数は、実施形態によって変動し得る。特定の実施形態では、ＭＩＤ－端子アセンブリ２０に結合される電力デバイス１６毎に１つのジャンパ２０Ｊが存在する。
[00103]２つの対向するＶ＋端子アセンブリ２２はおのおの、第１の端子アセンブリ１８および第２の端子アセンブリ２０の端子レッグ１８Ｌ、２０Ｌと同様の形状である。他の形状も想定される。対向する各端子２２の一端は、基板１４の上端の第２のトレース３６に直接取り付けられる。基板１４から、対向する各端子２２は、電力モジュール１０の側面Ｃおよび側面Ｄに向かって外側に延在し、ハウジング１２のそれぞれの側面を通過し、ハウジング１２の上端に向かって上向きに曲がり、次に、ハウジング１２の上端の一部の上方を内側に曲がる。このように、Ｖ＋端子アセンブリ２２のおのおのの遠位部分は、その中間部分の上方で折り返される。対向する端子２２の露出した遠位端は、Ｖ＋端子アセンブリ２２のための端子接点２２Ｃを提供する。例示されるように、Ｖ－端子アセンブリ１８およびＭＩＤ－端子アセンブリ２０は、電力モジュール１０の対向する側面Ａ、Ｂに配置される。２つの対向するＶ＋端子アセンブリ２２は、電力モジュール１０の残りの対向する側面Ｃ、Ｄに配置される。特に、Ｖ－端子接点１８Ｃ、Ｖ＋端子接点２２Ｃ、およびＭＩＤ－端子接点２０Ｃは、用途に応じて同一平面または非平面とすることができる。Ｖ－端子接点１８Ｃ、Ｖ＋端子接点２２Ｃ、およびＭＩＤ端子接点２０Ｃはまた、異なる構成に形成され得、いくつかはＣ字形状を形成する２つの屈曲部を有し、いくつかはＬ字形状などを形成する１つの屈曲部のみを有し得る。接点を、２つ、３つ、またはそれ以上の異なる平面に配置する非平面構成では、これらの接点を外部母線に接続するための追加オプションを提供する場合がある。
[00104]ネストされた（nested）信号ピンアセンブリ２４、２６および信号ピンアセンブリ２８、３０のグループが、Ｖ－端子アセンブリ１８の端子レッグ１８Ｌと、ＭＩＤ－端子アセンブリ２０の端子レッグ２０Ｌとの間に設けられる。例示される実施形態におけるピンアセンブリ２４、２６、２８、３０はＵ字形状であり、ピンバー２４Ｂ、２６Ｂ、２８Ｂ、３０Ｂと、各ピンバー２４Ｂ、２６Ｂ、２８Ｂ、３０Ｂから延在する一対のピンレッグ２４Ｌ、２６Ｌ、２８Ｌ、３０Ｌとを含む。他の実施形態は、信号ピンバー２４Ｂ，２６Ｂ，２８Ｂ，３０Ｂのために、Ｌ字形状およびＴ字形状を使用し得る。ピンレッグ２４Ｌ、２６Ｌ、２８Ｌ、３０Ｌは、ハウジング１２のそれぞれの側面を通って外側に延在し、垂直に上向きに曲がる。ボンドワイヤ３２は、電力デバイス１６を、ピンアセンブリ２４、２６、２８、３０のピンバー２４Ｂ、２６Ｂ、２８Ｂ、３０Ｂに電気的に接続する。
[00105]一般に、電力モジュールには２つのカテゴリの電気ループ、すなわち、電力ループと信号ループとがある。電力ループは、トランジスタＱ１、Ｑ２のドレイン（またはコレクタ）およびソース（またはエミッタ）を介して負荷に電力を供給するための、トランジスタＱ１、Ｑ２を通過する高電圧、高電流経路であり、負荷は、通常、ＭＩＤ－端子アセンブリ２０に接続される。信号ループは、トランジスタＱ１、Ｑ２のゲートＧ１、Ｇ２（またはベース）およびソースＳ（またはエミッタ）を通過する低電圧、低電流経路である。ゲート－ソース（またはベース－エミッタ）信号経路は、トランジスタＱ１、Ｑ２を作動させて、トランジスタＱ１、Ｑ２を効果的にオンまたはオフにする。以下に詳述するように、信号ループはまた、トランジスタＱ１、Ｑ２のソース－ケルビン接続Ｋ１、Ｋ２を伴い得る。
[00106]電力ループは効果的に、Ｖ＋端子アセンブリ２２とＶ－端子アセンブリ１８との間に延びている。Ｖ＋端子アセンブリ２２およびＶ－端子アセンブリ１８は、典型的には、大きなキャパシタンスと並列のバッテリなどのＤＣ電力の両側に接続される。例示された電力モジュール１０の例示的な電力ループが、図８に図示される。
[00107]対向するＶ＋端子アセンブリ２２は、基板１４上の第２のトレース３６の対向する端部に直接取り付けられる。電力は、２つのＶ＋端子アセンブリ２２の接点２２Ｃおよびレッグ２２Ｃを通って電力モジュール１０に流れ込む。したがって、電力は、端子アセンブリ２２を介して基板１４上の第２のトレース３６の両端に流れ、トランジスタＱ１のドレイン接点に流れる。トランジスタＱ１のドレイン接点は、トランジスタＱ１の底部にあり、第２のトレース３６にも直接取り付けられる。トランジスタＱ１は、２つのＶ＋端子アセンブリ２２が第２のトレース３６に取り付けられている点の間で第２のトレース３６に取り付けられ、トランジスタＱ１は、互いに、および２つのＶ＋端子アセンブリ２２の取り付け点から等間隔に離間されている。
[00108]次に、電力は、トランジスタＱ１のドレインからトランジスタＱ１のソースまで、トランジスタＱ１を通って上向きに流れる。トランジスタＱ１のソースは、中間端子アセンブリ２０の第２のバー２０Ｂの底側面に取り付けられる。中間端子アセンブリ２０の中間端子ジャンパ２０Ｊは、中間端子アセンブリ２０の第２のバー２０Ｂを、基板１４上の第１のトレース３４に接続する。トランジスタＱ２のドレインは、第１のトレース３４に直接取り付けられ、互いに等間隔に離間されている。トランジスタＱ２のドレインから、電力は、トランジスタＱ２を通ってトランジスタＱ２のソースに流れる。トランジスタＱ２のソースは、Ｖ－端子アセンブリ１８の第１のバー１８Ｂの底側面に直接接続される。したがって、電力は、第１のバー１８Ｂに沿って、対向するレッグ１８Ｌを介してＶ－端子アセンブリ１８の接点１８Ｃに流れる。
[00109]対称なＶ＋端子アセンブリ２２および対称なＶ－端子アセンブリ１８を使用することによって、デバイス間の電流共有が平準化され、より小さな外部接点を使用することができ、これは、リードフレームのパネル化に役立ち、インダクタンスは、電力ループの全体的な電流経路を短縮することによって大幅に低減される。以下でさらに説明するように、Ｖ－端子アセンブリ１８、ＭＩＤ－端子アセンブリ２０、およびＶ＋端子アセンブリ２２の接点１８Ｃ、２０Ｃ、２２Ｃは、レーザ溶接、はんだ、超音波溶接、機械的結合（クランプ、スプリングなど）、導電性接着剤、または他の導電性結合を使用して、電気的に結合された外部相互接続であり得る。
[00110]電流は、閉回路を通って流れる必要がある。したがって、パッケージ自体の浮遊インダクタンスだけが、全ループインダクタンスに寄与する要因ではない。電力供給、外部バス配線およびワイヤリング、ならびに電力モジュール１０自体にわたって提供される電力供給およびコンデンサの容量を含む全ループのインダクタンスを考慮すべきである。このように、電力モジュール１０の内部レイアウトは、低インダクタンスでなければならないだけでなく、Ｖ－端子アセンブリ１８、ＭＩＤ－端子アセンブリ２０、Ｖ＋端子アセンブリ２２の位置も、低インダクタンス積層バス配線または類似の相互接続方法が、電力モジュール１０を、ＤＣ電源へ接続することを可能にする必要がある。
[00111]端子を高性能なバス配線に接続するための多くの効果的なアプローチがある。図９Ａおよび図９Ｂは、Ｖ－端子アセンブリ１８、ＭＩＤ－端子アセンブリ２０、およびＶ＋端子アセンブリ２２にそれぞれ接続するために、積層母線、すなわち、Ｖ－母線４８、ＭＩＤ母線５０、およびＶ＋母線５２を使用するアプローチを示している。このように、バス配線用の金属プレーンは、電力モジュール１０の上端の上方で延びている。明確化のために、Ｖ－母線４８、ＭＩＤ母線５０、およびＶ＋母線５２の金属成分のみが図示され、積層フィルム自体は図示されていない。例示される構成は、並列化またはマルチモジュールトポロジの形成などのために、隣接する電力モジュール１０を互いに近くに配置できる、高密度で低インダクタンスのソリューションを提供する。
[00112]特に図９Ａを参照して示すように、Ｖ－母線４８は、本体４８Ｂを有し、本体４８Ｂから２つの接点４８Ｃが延在する。接点４８Ｃは、Ｖ－端子アセンブリ１８の接点１８Ｃに物理的および電気的に接続される。同様に、ＭＩＤ母線５０は本体５０Ｂを有し、本体５０Ｂから２つの接点５０Ｃが延在する。接点５０Ｃは、ＭＩＤ端子アセンブリ２０の接点２０Ｃに物理的および電気的に接続される。図９Ｂを参照すると、Ｖ＋母線５２は本体５２Ｂを有し、本体５２Ｂから単一の幅広接点５２Ｃが延在する。接点５２Ｃは、対向するＶ＋端子アセンブリ２２の接点２２Ｃに物理的および電気的に接続される。Ｖ＋母線５２の開口部は、Ｖ－母線４８の接点４８Ｃへのアクセスと、ゲートＧ２およびソース－ケルビンＫ２信号用のピンアセンブリ２８、３０の通過とを提供する。図９Ｂは、Ｖ＋端子アセンブリ２２が、Ｖ－端子アセンブリ１８と同一平面上にならないようにＶ＋端子アセンブリ２２を持ち上げることによって、いくつかの状況で回避できるＶ＋母線４８の曲がりを示している。
[00113]図９Ｃは、Ｖ＋母線５２の代替構成を提供する。Ｖ＋母線５２は、本体５２Ｂから延びる延長部５２Ｅを有する。本体は、延長部５２Ｅから、Ｖ＋端子アセンブリ２２の接点２２まで下降する２つの対向する脚部５２Ｆを有する。図９Ｃにおける構成は、図９Ｂの構成に比べて歪みの緩和と剛性の低下と引き換えに、いくらかのインダクタンスをわずかに犠牲にする（つまり、積層面積が少ないためインダクタンスが増加する）。
[00114]図１０Ａおよび図１０Ｂには、別のバス配線アプローチが例示される。ここで、バス配線は、電力モジュール１０の側面に沿って、または周囲に沿ってより長く延びている。これは、一般に、接触領域または電力モジュール１０により多くのアクセスが必要な状況で有用であり得る。たとえば、はんだ付けツールまたは溶接ツールが、様々な接点の金属面に直接触れる必要がある場合などである。
[00115]特に図１０Ａを参照すると、Ｖ－母線４８’は本体４８Ｂ’を有し、本体４８Ｂ’から２つの接点４８Ｃ’が延在する。Ｖ－母線４８’は、電力モジュール１０の周囲の外側に偏位され、２つの接点４８Ｃ’は、Ｖ－端子アセンブリ１８の接点１８Ｃと接触するために内向きおよび下向きに延在する前に、電力モジュール１０の対向する側面に巻き付く。同様に、ＭＩＤ母線５０’は、本体５０Ｂ’を有し、本体５０Ｂ’から２つの接点５０Ｃ’が延在する。ＭＩＤ母線５０’は、電力モジュール１０の周囲の外側に偏位され、２つの接点５０Ｃ’は、ＭＩＤ－端子アセンブリ２０の接点２０Ｃと接触するために内向きおよび下向きに延在する前に、電力モジュール１０の対向する側面に巻き付く。
[00116]図１０Ｂを参照すると、Ｖ＋母線５２’は、電力モジュール１０の周囲の外側に偏位され、Ｖ－母線４８’の上方にある。Ｖ＋母線５２’は、Ｖ＋端子アセンブリ２２のそれぞれの接点２２Ｃと接触するために内向きおよび下向きに延びる前に、電力モジュール１０の対向する側面に巻き付く２つの接点５２Ｃ’を有する。特定のシステム構成に応じて、さらに多くのバス配線アプローチおよびモジュールの変形例を想定できる。最終的な目標は、様々なエンドユーザソリューションを可能にする、多用途で効果的な端子配置を提供することである。
[00117]各トランジスタ（Ｑ１、Ｑ２）位置の信号ループ、またはゲート接続およびソース接続も、低インピーダンスの恩恵を受けて、スイッチング中のトランジスタＱ１、Ｑ２のゲートへの電圧応力を最小化する。抵抗器を追加することでゲート応力を緩衝または低減できるが、多くの場合、パッケージがより複雑になり、コストがより高くなり、スイッチング速度がより遅くなる。最も重要なことは、最適なスイッチング性能を得るには、電力ループと信号ループとを互いに完全に独立させて、高速で適切に制御されたダイナミクスでスイッチング損失を低く抑える必要があることである。
[00118]ドレイン－ソース（またはコレクタ－エミッタ）およびゲート－ソース（またはゲート－エミッタ）ループは、デバイスのソース（またはエミッタ）で同じ接続を共有する。電力経路が信号経路に結合すると、正または負のいずれかのフィードバックによって、追加のダイナミクスが導入される。通常、負のフィードバックは、電力経路の結合が制御信号と競合する（つまり、制御信号がデバイスをオンにしようとしているときに、電力経路の結合がデバイスをオフにしようとする）ため、余分な損失をもたらす。デバイスが破壊されるまで電力経路の結合が制御信号を増幅するため、正のフィードバックは通常、不安定となる。最終的に、電力経路と信号経路との結合は、スイッチング品質の低下、スイッチング速度の低下、損失の増加、および破壊の可能性をもたらす。
[00119]したがって、独立ループは、スイッチング品質を改善する。例示された実施形態では、電力源接続は、一方が他方と重複または干渉しないように、（ソースケルビンと称される）信号源から別個の経路を有する。個々の接続がトランジスタに近づくほど、スイッチング性能が向上する。
[00120]図１１は、例示される実施形態の内部信号ループを例示する。トランジスタＱ１の信号ループは、Ｇ１ピンアセンブリ２４に流れて通過し、その後、ボンドワイヤ３２を通過してトランジスタＱ１のゲート接点に流れ、ここで、信号がトランジスタＱ１に与えられる。信号ループは、トランジスタＱ１のソース接点を介してトランジスタＱ１から流れる。ソース接点から、信号ループは、別のボンドワイヤ３２を通って流れ、Ｋ１ピンアセンブリ２６に直接流れ、Ｋ１ピンアセンブリ２６を通過する。
[00121]同様に、トランジスタＱ２の信号ループは、Ｇ２ピンアセンブリ２８に流れて通過し、その後、ボンドワイヤ３２を通過してトランジスタＱ２のゲート接点に流れ、ここで、信号がトランジスタＱ２に与えられる。信号ループは、トランジスタＱ２のソース接点を介してトランジスタＱ２から流れる。ソース接点から、信号ループは、別のボンドワイヤ３２を通って流れ、Ｋ２ピンアセンブリ３０に直接流れ、Ｋ２ピンアセンブリ３０を通過する。図示されるように、これは電力ループと信号ループとが完全に独立している真のソース－ケルビン実装である。
[00122]図１１における信号ループは、単なる１つの実施形態である。図１２に図示されるように、他の実施形態は、基板１４の上端に追加の信号トレース５４を含み得る。そのような実施形態では、ボンドワイヤ３２の１つのセットが、最初にトランジスタのゲートおよびソース接点を、追加の信号トレース５４に接続し、ボンドワイヤ３２の第２のセットが、これらの追加の信号トレース５４を、適切なピンアセンブリ２４～３０（Ｇ１、Ｇ２、Ｋ１、Ｋ２）に接続する。後者の構成では、信号ピンの実装が単純になるが、必要な基板面積が大幅に大きくなり、コストの増加をもたらす可能性がある。最終的に、レイアウトは、両方と互換性があるように柔軟性があり、各実施形態は、異なる用途または仕様に対して強化または最適化され得る。
[00123]並列デバイス間の相互コンダクタンスのミスマッチにおいて、さらなる問題が生じる。相互コンダクタンスは、実質的にデバイスの電流ゲインであり、入力電圧に対する出力電流間の関係に対応する。スイッチング中、入力電圧が上昇し、それに伴い出力電流も上昇する。これは炭化ケイ素電力デバイスでは一般的であるが、並列接続されたデバイス間に相互コンダクタンスの差がある場合、デバイスはおのおの、わずかに異なるオン特性を有する。デバイスに異なる電流が流れるため、各デバイスには、わずかに異なる電圧が与えられる。これらの電圧のミスマッチにより、スイッチング中にデバイス間を流れる「平準化電流（balancing current）」が発生する。
[00124]この平準化電流は、電力ループの代わりに信号ループを通る可能性がある最小インピーダンスの経路を好む。結合された電力ループと信号ループとの干渉の問題と同様に、この平準化電流は、スイッチング品質に影響を与える可能性がある。信号ループは、高電流を流すことを意図されていないため、制御されていないこの高電流が信号ループに流れると、信頼性の問題をもたらす可能性がある。
[00125]１つの実施形態では、デバイスの上側面のソースパッドを横切って延びる金属シートにわたる非常に低いインダクタンスが見出される。これらの経路が図１３に示される。比較すると、ソース結合経路の有効な経路長および断面積は、比較的高いインピーダンスを有する。実際には、平準化電流は、電力接点を通って流れ、信号と干渉しない。
[00126]ここで図１４Ａ～図１４Ｄを参照すると、パッケージは、トランスファ成形、圧縮成形、射出成形、または同様のプロセスによって保護プラスチックまたはエポキシハウジング１２によって包まれる。ハウジング１２のいくつかの注目すべき特徴は、図１４Ａ～図１４Ｄで強調され、以下で議論される。図１４Ｂに図示されるように、電力基板１４の裏面金属は、電力モジュール１０の下面に露出され、熱パッド５６を提供する。熱パッド５６は、電力モジュール１０から熱を除去するための熱接触面として使用される。熱パッド５６は、電力モジュール１０からの廃熱の除去をさらに支援するために、焼結、はんだ付け、エポキシ化、または同様にヒートシンクまたはコールドプレート（図示せず）に取り付けることができる。
[00127]ハウジングの特徴は、製造方法に基づいて変動し得る。図１４Ａ～図１４Ｄの実施形態は、トランスファ成形の構造的特徴を代表している。４つの押さえピン痕跡（hold-down pin vestige）５７が図示されているが、電力モジュール１０の全体的なサイズに応じて、それより多くても少なくてもよい。押さえピン（図示せず）は、トランスファ成形プロセス中に電力基板を直接押し下げて、熱パッド５６の露出部分のプラスチックブリードまたはフラッシュの量を制限する。これにより、熱面に破片がなく、効率的に熱を除去することができる。ハウジング１２の周囲にエジェクタマーク５８もある。エジェクタマーク５８は、電力モジュール１０がまだ熱いうちに金型（図示せず）から取り外すために使用されるエジェクタピン（図示せず）によって作られる小さな窪みである。これらの特徴の特定の場所と関連付けられた形状は、特定の製品サイズと実装によって異なる。
[00128]クリアランスおよび沿面は、高電圧製品にとって重要な態様であり得る。異なる電位の導体間のクリアランスは、導体間の空気中の最短の直接経路である。沿面は、導体間の表面に沿った最短の直接経路である。安全基準を満たすことは困難であり、多くの場合、製造方法（ツーリング、エポキシフローなど）および製品サイズ（設置面積および出力密度）と相容れない。小型のトランスファ成形パッケージ、特に薄型で高電圧のＳｉＣベースの製品では、適切な平準化の達成は困難である。
[00129]特定の実施形態では、クリアランス距離は適切であり、標準内である。沿面距離を増加させ、対応して最大許容電圧を増加させるために、沿面拡張部６０が使用される。沿面拡張部６０は、異なる電位にある導体間の表面距離を拡張する溝、リップル、または他の表面増強物である。例示されるように、沿面拡張部６０は、プラスチックまたはエポキシハウジング１４の一部として含まれ、コストを追加することなく特別な機能を提供する。図１４Ｃおよび図１４Ｄは、電力モジュール１０のハウジング１２上のこれらの特徴の１つの実装を示す。特定の設計実装に応じて、上側面と裏面で他のパターンが可能である。
[00130]電力ループの長さを最小限に抑えるために、Ｖ－端子アセンブリ１８およびＭＩＤ－端子アセンブリ２０用の縁電力接点の一部またはすべてが、図１５に図示されるように、ピンアセンブリ２４、２６、２８、３０などの信号接点と比較して、ハウジング１２の縁から挿入され得る。ピンアセンブリ２４、２６、２８、３０によって提供される信号接点は、デバイスからのボンドワイヤ３２をよりよく収容するために、より多くの空間を必要とする。したがって、それらのハウジング部分は、ハウジング１２全体の縁から外側に延在する。この輪郭のある特徴により、独立した電力ループおよび信号ループのおのおののインダクタンスを最適化できる。
[00131]ピンアセンブリ２４、２６、２８、３０は、デバイスを平行に収容するために水平ストリップに沿って延びる。外部的には、接点のピンを形成する複数の方法があり、プリント回路ボードのゲートドライバ、ワイヤなどに取り付けられる。いくつかのバリエーションが、図１６Ａ～図１６Ｄに示される。簡潔化かつ明確化のために、ピンアセンブリ２８、３０のみが議論されるが、同じ概念がピンアセンブリ２４、２６に適用される。
[00132]第１のアプローチが図１６Ａに図示されており、ピンアセンブリ２８、３０は、上述のようにＵ字形状で同心状である。これらの実施形態では、ピンのレッグは、ハウジングのそれぞれの側面部から出て、ハウジングの先端に向かって７５度から１０５度の間の角度で上向きに曲がる。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[00133]第１のアプローチは、製品の対称性を利用する。ピンアセンブリ２８、３０がハウジング１２から出る場所に応じて、外側ピンアセンブリ３０のピンバー３０Ｂの穴３０Ｈが、張力緩和を提供する。図１６Ｂに提供されている第２のアプローチは、張力緩和用の穴を含んでいない。代わりに、ピンアセンブリ２８、３０のＵ字形状の屈曲部では、Ｕ字形状であり、ハウジング１２の一部がピンに存在することを可能にするため、張力緩和は、ピンバー３０Ｂに固有のものである。他のアプローチでは、図１６Ｃおよび図１６Ｄに示すように、３つのピンを使用することができる。これらのアプローチでは、外側ピンアセンブリ２８は、２つのレッグ２８Ｌを有するＵ字形状のままである。しかしながら、中央に配置された内側ピンアセンブリ３０は、単一のレッグ３０Ｌしか有していない。ピンアセンブリ３０のバー３０Ｂは、図１６Ｃの角のある形状または三角形の形状、または図１６ＤのＴ字形状など、実質的に任意の形状をとることができる。
[00134]エンドシステムの特定のニーズおよびそのゲートドライバのフォーマットに応じて、考慮されるピンアセンブリのバリエーションはさらに多くある。例示される実施形態は、モジュール性および柔軟性を念頭に置いて開発され、多数の潜在的な製品のバリエーションを可能にする。
[00135]他のピン変形は、図１７Ａおよび図１７Ｂに例示されるように、ピンアセンブリ２４、２６、２８、３０からレッグの一部をトリミングすることを含む。たとえば、ピンアセンブリ２４、２６、２８、３０から１つのレッグを削除して、ＰＣＢ上のゲートおよびまたはソース－ケルビンドライバが、（前の実施形態の４つとは対照的に）２つの接点のみを使用できるようにする。非対称アプローチは、外部バス配線によって使用される金属領域の量を最大化するのに役立つ。図１７Ａでは、内側ピンアセンブリ２６、３０は、両方のレッグ２６Ｌ、３０Ｌをそれぞれ有する。外側ピンアセンブリ２４、２８は、ピンアセンブリ２４、２８のおのおのに対して１つのレッグ２４Ｌ、２８Ｌのみが残るようにトリミングされた１つのレッグを有する。図１７Ｂでは、内側ピンアセンブリ２６、３０と外側ピンアセンブリ２４、２８との両方が、ピンアセンブリ２４、２６、２８、３０のおのおのに対して１つのレッグ２４Ｌ、２６Ｌ、２８Ｌ、３０Ｌのみが残るようにトリミングされた１つのレッグを有する。
[00136]上述のように、端子およびピンアセンブリ１８～３０は、リードフレーム４４から形成され、機能を組み合わせて、高電流内部相互接続、ボンドワイヤ位置、および外部端子接触面を提供する。リードフレーム４４の一部または部品は、トランジスタＱ１、Ｑ２の上側面ソースパッドへ、および基板１４への両方に取り付けられる。リードフレーム４４は、はんだ付け、焼結、導電性エポキシ、レーザ溶接、超音波溶接などを含むいくつかの手法で、様々なコンポーネントに取り付けることができる。図１８に図示されるように、穴、スロット、フェザリング縁（feathered edge）などの表面強化機能は「はんだまたはエポキシキャッチ」と称され、結合の強度を強化するために使用できる。
[00137]上側面ソースパッドに直接取り付けられるリードフレーム４４上のストリップは、いくつかの際立った特徴を有し得る。パッケージ化されるデバイスの特定のレイアウトに応じて、様々なはんだキャッチ実装（solder catch implementation）がある。また、熱膨張による応力緩和と、強化された成形フローのために、デバイス間にリップル（図示せず）を含めることもできる。応力緩和のさらなる手段として、リードフレーム４４の様々な屈曲を使用することができる。
[00138]電力モジュール１０の外部で、端子およびピンアセンブリ１８～３０は、母線、ワイヤ、プリント回路基板などに取り付けられる。システム内の振動により、端子およびピンアセンブリ１８～３０が引っ張られる場合がある。これらの外力が、電力デバイスまたはボンドワイヤを押したり引いたりしないことが望ましい。この目的のために、必要に応じて、リードフレーム４４に穴、および／または他の保持機能が配置され、引っ張られたときに、敏感な内部コンポーネントではなく、これらの穴を埋める成形化合物が歪みを受けるようになる。
[00139]リードフレーム４４の穴６２および／または他の保持機能は、トランスファ成形プロセスで使用される押さえピンの位置に合わせて配置される。理想的には、これらのピンは、基板を直接押し付ける。これらの穴６２は、ピンがこれを達成できるようにクリアランスを提供する。また、アセンブリが成形された後の張力緩和としても機能する。
[00140]リードフレーム４４は、エッチングまたはスタンピングプロセスのいずれかで、板金（sheet metal）から製造され得る。この一例が、図１９Ａおよび図１９Ｂに表される。接点機能および内部機能は、狭いタブによって外部フレームに接合される。パネルやマガジンでの処理を合理化するために、板金の多くは、最初は平坦である。内側の曲げのみが形成される。製品の製造中、アセンブリに必要な複数の加熱プロセスが原因で、大きな銅領域を分割するために熱膨張スロットが追加される。これらは、アセンブリの膨張および反りを制限する。
[00141]リードフレーム４４が電力デバイスおよび基板に取り付けられ、ワイヤボンドされ、成形された後、接合タブの位置で外側フレームから切り離される。外部接点の曲げは、多くの場合、手続き的なステップと、選択的なトリミングとによって折り曲げて形成される。
[00142]自動化された量産製品のために、これらのリードフレーム４４はしばしばアレイにパターン化される。これらのアレイは複数の機械で取り扱われ、多くの場合、マガジンまたはラックからロードされる。上縁および底縁の穴は、固定、位置決め、キーイング、および取扱いのために使用される。４つのリードフレーム４４を有する例示的なリードフレームアレイ６４が、図２０に図示される。リードフレーム４４およびリードフレームアレイ６４の特定の特徴は、製品の構成、製品サイズのバリエーション、および製造機器のタイプによって異なる。
[00143]例示された実施形態の潜在的な利点は、広範囲のシステムおよび用途の電力処理および予算要件を最もよく満たすために、主要なレイアウトを拡大または縮小できることである。電力モジュール１０は、関連する寸法をパラメトリックに伸ばすことによって、デバイスの幅と長さの様々な組合せに、様々な数で対応することができる。特に、このように電力モジュール１０をスケーリングしても、基本的なパッケージングアプローチの核となる利点を減少または制限することはない。スケーラビリティの例が、図５および図２１に表され、ここで、図５は、３つのトランジスタＱ１（１６）および３つのトランジスタＱ２（１６）を有する電力モジュール１０を例示し、図２１は、６つのトランジスタＱ１（１６）および６つのトランジスタＱ２（１６）を有する横方向に伸ばされた電力モジュール１０を例示する。
[00144]特定の実施形態では、コンポーネントを製造するために必要な固有の製品ツールの数を最小限に抑えるために、材料の共有セットが望ましい。そのため、スケーラビリティの代替形態は、同じ基板およびリードフレームレイアウトを維持し、設定されたフットプリント内のデバイスの数または規模を調整することである。たとえば、ある場合（高電流）には、デバイスの幅を広げたり、他の場合（低コスト）には、幅を狭くしたりすることができる。完全に実装された電力モジュール１０に対して、最大取扱電力を低減するために、位置を削除することもできる。例が、図２２Ａおよび図２２Ｂに提供される。図２２Ａおよび図２２Ｂの両方の電力モジュール１０は、トランジスタＱ１（１６）用の５つの位置と、トランジスタＱ２（１６）用の５つの位置とを有するように、図５に提供されたるものに対して横方向に伸ばされる。図２２Ａの電力モジュール１０は、５つのトランジスタＱ１（１６）および５つのトランジスタＱ２（１６）で完全に実装されている。図２２Ｂの電力モジュール１０は、３つのトランジスタＱ１（１６）および３つのトランジスタＱ２（１６）で実装されている。そのため、図２２Ｂにおける２つの位置（未実装の位置７０）は、意図的に未実装のままにしてあり、同じタイプのコンポーネントが両方のシナリオで適用されると仮定すると、図２２Ａの場合に対して取扱電力が４０％減少することに相当し得る。特定の実施形態では、１つのトランジスタＱ１（１６）および１つのトランジスタＱ２（１６）のみが適用される。
[00145]スケーラビリティ機能により、パッケージ内の最適化が可能になる。また、外部から拡張または最適化できる設計を提供することも役立つ。電力モジュール１０のハーフブリッジレッグは、多くのトポロジのバリエーションを形成するように配置することができる。ほとんどの場合、Ｖ－端子アセンブリ１８およびＶ＋端子アセンブリ２０のおのおのは、同じ低インダクタンス母線に接続される。中間端子アセンブリ２２またはＡＣ出力は、（１）高電流用の並列パッケージに接続されるか、（２）個々のブリッジレッグ用に分離された状態に保たれるか、または（３）両方の組合せを有するかのいずれかである。
[00146]図２３は、３つの電力モジュール１０Ａ、１０Ｂ、１０ＣのＶ－端子アセンブリ、Ｖ＋端子アセンブリ、およびＭＩＤ－端子アセンブリがそれぞれ、細長いＶ－母線（図示せず）、細長いＶ＋母線７２、および細長いＭＩＤ母線７４に並列に接続された、積層バス配線による並列構成の例を例示している。並列の電力モジュール１０Ｘの数は、システムの電力要件に適切に、または最適に一致するように増減できる。この機能により、同じコア製品をすべての電力レベルの多くのシステムで、費用対効果の高い方式で使用できる。
[00147]図２４は、適切なバス配線を使用して単一のフルＨブリッジ回路を形成するように接続された２つのハーフＨブリッジ電力モジュール１０Ａ、１０Ｂの例を示す。例示されるように、２つの電力モジュール１０Ａ、１０ＢのＶ－端子アセンブリ（図示せず）およびＶ＋端子アセンブリ２２は、細長いＶ－母線（図示せず）および細長いＶ＋母線７２にそれぞれ並列に接続される。電力モジュール１０ＡのＭＩＤ－端子アセンブリ２０には第１のＭＩＤ－母線７４Ａが設けられ、電力モジュール１０ＢのＭＩＤ－端子アセンブリ２０には第２のＭＩＤ－母線７４Ｂが設けられる。
[00148]図２５は、３つのブリッジレッグを有し、積層バス配線を適用する３相トポロジを例示している。３つの電力モジュール１０Ａ、１０Ｂ、１０Ｃが提供される。電力モジュール１０Ａ、１０Ｂ、１０ＣのＶ－端子アセンブリ（図示せず）およびＶ＋端子アセンブリ２２は、細長いＶ－母線（図示せず）および細長いＶ＋母線７２にそれぞれ並列に接続される。第１のＭＩＤ－母線７４Ａは、電力モジュール１０ＡのＭＩＤ－端子アセンブリ２０のために提供され、第２のＭＩＤ－母線７４Ｂは、電力モジュール１０ＢのＭＩＤ－端子アセンブリ２０のために提供され、第３のＭＩＤ－母線７４Ｃは、電力モジュール１０ＣのＭＩＤ－端子アセンブリ２０のために提供される。
[00149]図２３および図２４で提供される概念は組み合わせることができる。図２６は、積層バス配線を適用して、ブリッジレッグ毎に並列に２つの電力モジュール１０を備えた３つのブリッジレッグを提供する構成を示す。特に、３つのＭＩＤ－母線７４Ａ、７４Ｂ、７４Ｃを使用して、電力モジュール１０Ａ、１０Ｂは、第１のレッグに対して並列に接続され、電力モジュール１０Ｃ、１０Ｄは、第２のレッグに対して並列に接続され、電力モジュール１０Ｅ、１０Ｆは、第３のレッグに対して並列に接続される。
[00150]上述された概念のいくつかを組み込んだ別の例示的な電力モジュール１００が、図２７～図３２に示される。図２７は、ハウジング１１２を有する電力モジュール１００の上部の等角図である。図２８は、電力モジュール１００の底部の等角図である。図２９および図３０は、成形ハウジング（molded housing）１１２のない電力モジュール１００の底部の等角図および平面図である。図３１は、電力モジュール１００の分解図である。以下の説明は、図２７～図３１のおのおのをまとめて参照する。
[00151]電力モジュール１００のコアには、基板１１４があり、その上面に電力デバイス１１６が取り付けられる。この実施形態では、電力デバイス１１６は、トランジスタＱ１（すなわち、Ｑ１’，Ｑ１’’，Ｑ１’’’）およびＱ２（すなわち、Ｑ２’，Ｑ２’’，Ｑ２’’’）である。この実施形態におけるＶ－端子アセンブリ１１８は、電力モジュール１００の側面Ａの近くのトランジスタＱ２（１１６）の上方に依然として取り付けられている。Ｖ－端子アセンブリ１１８は導電性であり、トランジスタＱ２の上側面のソース接点に直接取り付けられて、図２のＶ－ノードを形成する。この実施形態では、４つのＱ１トランジスタと４つのＱ２トランジスタが例示されているが、当業者は、トランジスタＱ１，Ｑ２の数、サイズ、および能力が、電力モジュール１００の性能および電力要件に基づいて、用途に応じて変化できることを認識するであろう。
[00152]２つの対向するＶ＋端子アセンブリ１２２は、側面Ｃおよび側面Ｄの近くの基板１１４の上面上の第１のトレース／パッド１３４（図３１）に取り付けられる。トランジスタＱ１は、トランジスタＱ１のドレインが、第１のトレース／パッド１３４に直接取り付けられるように、基板１１４上に取り付けられる。したがって、トランジスタＱ１のドレインおよびＶ＋端子アセンブリ１２２は、図２のＶ＋ノードを形成する。
[00153]ＭＩＤ－端子アセンブリ１２０は、電力モジュール１００の側面Ｂの近くのトランジスタＱ１（１１６）の上方に取り付けられる。ＭＩＤ－端子アセンブリ１２０は導電性であり、トランジスタＱ１の上側面のソース接点に直接取り付けられる。ＭＩＤ－端子アセンブリ１２０は、トランジスタＱ２のドレイン接点が直接結合する第２のトレース／パッド１３６まで延在し、直接結合する一体型ジャンパ１２０Ｊを含む。したがって、トランジスタＱ２のドレイン接点、トランジスタＱ１のソース接点、およびＭＩＤ－端子アセンブリ２０は、図２のＭＩＤノードを形成する。
[00154]トランジスタＱ１のゲートおよびソース－ケルビン接点（Ｇ１，Ｋ１）は、それぞれボンドワイヤ１３２を使用して、ピンアセンブリ１２４，１２６に電気的に結合される。同様に、トランジスタＱ２のゲートおよびソース－ケルビン接点（Ｇ２，Ｋ２）は、それぞれボンドワイヤ１３２を使用して、ピンアセンブリ１２８，１３０に電気的に結合される。ピンアセンブリ１２４，１２６，１２８，１３０は、基板１１４の上面に直接取り付けられ、それらピンアセンブリが互いに電気的に絶縁されるだけではなく、高電力のＶ－ノード、Ｖ＋ノード、およびＭＩＤ－ノードからも電気的に絶縁される。ピンアセンブリ１２４，１２６，１２８，１３０、Ｖ－端子アセンブリ１１８、対向するＭＩＤ－端子アセンブリ１２０、およびＶ＋端子アセンブリ１２２の設計および形状に関する詳細は、以下でさらに提供される。特に、そのような設計は、電力モジュール１００によって提供される電子機器に入力ノードまたは出力ノードを提供する追加のピンまたはピンアセンブリを含み得る。これらの追加のピンおよびピンアセンブリは、電流検知、温度検知、バイアスなどに使用できる。
[00155]ここで、図３１の電力モジュール１００の分解図を参照する。図の下から説明を始めると、トランジスタＱ１，Ｑ２を含む電力デバイス１１６は、デバイス取付材料（device attach material）１４０を使用して、取付位置１３８で第１のトレース１３４および第２のトレース１３６に取り付けられる。デバイス取付材料１４０は、はんだ、接着剤、焼結金属などであり得、機械的構造、高い電流相互接続、および高い熱伝導率を提供する。
[00156]ピンアセンブリ１１８’，１２０’，１２４，１２６，１２８，１３０、Ｖ－端子アセンブリ１１８、ＭＩＤ－端子アセンブリ１２０、およびＶ＋端子アセンブリ１２２は、単一のリードフレーム１４４から形成される。この実施形態では、ピンアセンブリ１１８’は、Ｖ－端子アセンブリ１１８からの延長であり、ピンアセンブリ１２０’は、ＭＩＤ－端子アセンブリ１２０からの延長である。ピンアセンブリ１１８’，１２０’，１２４，１２６，１２８，１３０の形状および使用に関するさらなる詳細は、以下でさらに提供される。
[00157]Ｖ－端子アセンブリ１１８、ＭＩＤ－端子アセンブリ１２０、およびＶ＋端子アセンブリ１２２の対応する底部分に接続される電力デバイス１１６および基板１１４の先端の部分は、リードフレーム取付材料１４２を使用して接続される。上述のように、リードフレーム取付材料１４２は、はんだ、接着剤、焼結金属、レーザ溶接、超音波溶接などであり、機械的構造、高電流相互接続、および高熱伝導率を提供する。リードフレーム１４４は、典型的には、高電流の外部接続および内部相互接続のための金属接点ストリップである。接点は、単一のシートにともに接合され、多くの場合、シート毎に複数の製品があり、形成および個別化される前にアレイとして処理される。
[00158]ボンドワイヤ１３２は、通常、電力デバイス１１６の制御接点を様々なピンアセンブリ１２４，１２６，１２８，１３０に接続するために使用される。ボンドワイヤ１３２は、比較的高電流の電気的相互接続を支持することができる超音波または熱音波で結合された大径ワイヤであり得る。あるいは、ピンアセンブリ１２６，１２６，１２８，１３０は、電力デバイス１１６に、基板１１８上のトレースなどに直接結合され得る。ピンアセンブリ１１８’，１２０’は、それぞれのＶ－端子アセンブリ１１８およびＭＩＤ－端子アセンブリ１２０と一体化され、本質的にこれらの延長部であるため、これらの接続にボンドワイヤは不要である。
[00159]ハウジング１１２は、トランスファまたは射出成形プロセス（injection molding process）を使用して形成され、機械的構造および高電圧絶縁を提供し得る。ハウジング１１２は、電力モジュール１１０の内部部品をカプセル化する。ハウジング１１２に使用される成形化合物は、機械的構造、高電圧絶縁、熱膨張係数（ＣＴＥ）マッチング、および低湿度吸収を提供できるトランスファまたは圧縮成形されたエポキシ成形化合物（ＥＭＣ）であり得る。
[00160]一般に、図２７～図３２に移って、特に図２９および図３０に示すように、Ｖ－端子アセンブリ１１８は、２つの端子レッグ１１８Ｌの間に存在する第１の細長バー１１８Ｂを含む。上述した電力モジュール１０と電力モジュール１００との間の顕著な相違点は、Ｖ－端子接点１１８Ｃが、Ｖ＋端子アセンブリ１２２のＶ＋端子接点１２２Ｃと同じ側に配置されるように、Ｖ－端子アセンブリ１１８が再構成されることである。この構成は、上述した電力モジュール１０よりも電力デバイス１１６（Ｑ２）との重なりが大きく、回路内インダクタンスが小さい、わずかにより最適化された母線（母線１１８Ｂ）を提供し得る。電力モジュール１０では、Ｖ－端子接点１８Ｃは両方とも、ＭＩＤ端子アセンブリ２０のＭＩＤ－端子接点２０Ｃの対向する１つの側面に配置された。
[00161]特に、それぞれの端子レッグ１１８Ｌは、第１のバー１１８Ｂから、電力モジュール１００の対向する側面Ｃおよび側面Ｄに向かって外側に延在し、ハウジング１１２の一方の側面を通過し、ハウジング１１２の先端に向かって上向きに曲がり、その後、ハウジング１１２の先端の一部の上方で内側に向きを変えて、それぞれの対向するＶ－端子接点１１８Ｃを提供する形状を有する。端子レッグ１１８Ｌのおのおのの遠位部分は、その中間部分の上方で折り返される。Ｖ－端子アセンブリ１１８の第１のバー１１８Ｂの底部は、トランジスタＱ２（電力デバイス１１６）のソース接点に直接取り付けられる。端子レッグ１１８Ｌの露出した遠位端におけるＶ－端子接点１１８Ｃは、Ｖ－端子アセンブリ１１８のための端子接点を提供する。
[00162]ＭＩＤ－端子アセンブリ１２０は、２つの端子レッグ１２０Ｌの間に存在する第２の細長バー１２０Ｂを含む。第２のバー１２０Ｂおよび２つの端子レッグ１２０Ｌは、ともに、例示される実施形態においてＵ字形状を形成する。Ｔ字形状、Ｖ字形状、およびＣ字形状など、他の形状も想定される。端子レッグ１２０Ｌのおのおのは、第２のバー１２０Ｂの端部から電力モジュールの側面Ｂに向かって外側に延在し、ハウジング１１２の側面を通過し、ハウジング１１２の先端に向かって７５度から１０５度の間の角度で、上向きに曲がるような形状を有する。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。端子レッグ１２０Ｌの露出した遠位端は、ＭＩＤ－端子アセンブリ１２０のためのＭＩＤ－端子接点１２０Ｃを提供する。
[00163]上述した電力モジュール１０と電力モジュール１００との間の第２の顕著な相違点は、ＭＩＤ－端子接点１２０Ｃが、電力モジュール１０（たとえば、図３）で行われているように、ハウジング１１２の底面上に折り返されないことである。ピンアセンブリ１２０’，１２４，１２６と同様に、ＭＩＤ－端子接点１２０Ｃは、ハウジング１１２が存在する平面に対して実質的に垂直である。端子レッグ１２０Ｌは、効果的にＬ字形状を形成し、端子レッグ１２０Ｌの垂直部分は、ＭＩＤ－端子接点１２０Ｃを形成する。端子レッグ１２０Ｌは、第２のバー１２０Ｂから延在する。ＭＩＤ－端子アセンブリ１２０の第２のバー１２０Ｂの底部は、トランジスタＱ１（電力デバイス１１６）のソース接点に直接取り付けられる。
[00164]この実施形態におけるＭＩＤ－端子アセンブリ１２０はまた、第２のバー１２０ＢからＶ－端子アセンブリ１１８の第１のバー１１８Ｂに向かって延在する、複数（２つ）の一体形成されたジャンパ１２０Ｊを含む。ジャンパ２０Ｊの遠位端は、上述のように、基板１１４の上面上の第２のトレース１３６に直接取り付けられる。ジャンパ１２０Ｊは、単一のバーに置換され得る。さらに、ジャンパ１２０Ｊの数は、実施形態によって変動し得る。たとえば、上述の電力モジュール１０には、３つのジャンパ１２０Ｊが提供された。特定の実施形態では、ＭＩＤ－端子アセンブリ１２０に結合される電力デバイス１１６ごとに、１つのジャンパ１２０Ｊが存在する。
[00165]この実施形態では、ＭＩＤ－端子アセンブリ１２０の端子レッグ１２０Ｌおよび端子接点１２０Ｃは、従来式の、より容易に利用可能な側面溶接作業を使用して、より厚い外部母線への溶接を可能にする。ＭＩＤ－端子アセンブリ１２０は、電力モジュール１００のＡＣ出力を伝送するので、より厚い母線が、より高い電流の用途のために好ましいか、または必要とされ得る。
[00166]対向するＶ＋端子アセンブリ１２２のおのおのについて、一端は、基板１１４の先端上の第１のトレース１３４に直接取り付けられる。基板１１４から、対向する各端子１２２は、電力モジュール１００の側面Ｃおよび側面Ｄに向かって外側に延在し、ハウジング１１２のそれぞれの側面を通過し、ハウジング１１２の先端に向かって上向きに曲がり、その後、ハウジング１２の先端の一部の上方を内側に曲がる。このように、Ｖ＋端子アセンブリ１２２のおのおのの遠位部分は、その中間部分の上方で折り返される。対向する端子１２２の露出した遠位端は、Ｖ＋端子アセンブリ１２２のための端子接点１２２Ｃを提供する。
[00167]特に図２９および図３０を参照して示すように、ネストされた信号ピンアセンブリ１１８’，１２０’，１２４，１２６、および信号ピンアセンブリ１２８，１３０のグループが、ハウジング１１２の対向する側面に提供される。ピンアセンブリ１２６，１３０は、Ｔ字形状であり、おのおのが、ピンバー１２６Ｂ，１３０Ｂと、それぞれのピンバー１２６，１３０の中央部分から延在するピンレッグ１２６Ｌ，１３０Ｌとを含む。ピンレッグ１２６Ｌ，１３０Ｌは、電力モジュール１００の底側面に向かって約９０度回転する前に、それぞれのピンバー１３０Ｂから横方向外側に延在する。
[00168]ピンアセンブリ１２４，１２８は、一般にＬ字形状であり、おのおのが、ピンバー１２４Ｂ，１２８Ｂと、それぞれピンバー１２６，１３０の遠位部分から延在するピンレッグ１２４Ｌ，１２８Ｌとを含む。ピンレッグ１２６Ｌ，１３０Ｌは、それぞれのピンバー１２６Ｂ，１３０Ｂから横方向外側に延在し、ピンアセンブリ１２６，１３０のピンレッグ１２６Ｌ，１３０Ｌに向かって曲がり、外側に向かって約９０度曲がり、その後、電力モジュール１００の底側面に向かって約９０度曲がる。他の実施形態は、７５度から１０５度、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[00169]本質的に追加のピンレッグであるピンアセンブリ１１８’，１２０’は、それぞれのＶ－端子アセンブリ１１８およびＭＩＤ－端子アセンブリ１２０の端子レッグ１１８Ｌ，１２０Ｌの一体延長部である。ピンアセンブリ１１８’は、母線１１８Ｂおよび／または端子レッグ１１８Ｌから横方向に延在してから、電力モジュール１００の底側面に向かって約９０度回転し、最終的にピンアセンブリ１３０のピンレッグ１３０Ｌに沿って延在する。ピンアセンブリ１２０’は、母線１２０Ｂおよび／または端子レッグ１２０Ｌから横方向に延在してから、電力モジュール１００の底側面に向かって７５度から１０５度回転し、最終的にピンアセンブリ１２６のピンレッグ１２６Ｌに沿って延びる。ピンアセンブリ１３０のピンレッグ１３０Ｌの端部分は、ピンアセンブリ１１８’の端部分と、ピンアセンブリ１２８のピンレッグ１２８Ｌとの間に存在する。他の実施形態は、７０度から１１０度、８０度から１００度、８５度から９５度、および８７度から９３度の間の角度を含み得る。
[00170]ピンアセンブリ１１８’をＶ－端子アセンブリ１１８から直接延在させることによって、ピンアセンブリ１１８’は、ピンアセンブリ１１８’とピンアセンブリ１３０Ｌとの間の電圧差を分析することによって、Ｖ－およびローサイドソースケルビン信号電圧（Ｋ２）に対応する、電流および過電流事象を感知するために使用することができる。同様に、ピンアセンブリ１２０’をＭＩＤ－端子アセンブリ１２０から直接延在させることによって、ピンアセンブリ１２０’は、ピンアセンブリ１２０’とピンアセンブリ１２６との間の電圧差を分析することによって、Ｖ－およびハイサイドソースケルビン信号電圧（Ｋ１）に対応する、電流および過電流事象を感知するために使用することができる。概略的には、ピンアセンブリ１１８’およびピンアセンブリ１２０’は、図１ＢのＳ２信号およびＳ１信号にそれぞれ対応する。図１Ａおよび図１Ｂは本質的に同一であり、Ｓ１端子およびＳ２端子は、本実施形態のピンアセンブリ１２０’，１１８’に対応する。ボンドワイヤ１３２は、電力デバイス１１６を、ピンアセンブリ１２４，１２６，１２８，１３０のピンバー１２４Ｂ，１２６Ｂ，１２８Ｂ，１３０Ｂに電気的に接続する。
[00171]特に図２７、図２８、および図３２を参照して示すように、電力モジュール１００の内部機構は、トランスファ成形、圧縮成形、射出成形、または同様のプロセスによって保護プラスチックまたはエポキシハウジング１１２によって包まれる。ハウジング１１２のいくつかの注目すべき特徴は、以下で強調され、議論される。図２８および図３２に示されるように、電力基板１１４の裏面金属は、電力モジュール１００の下面に露出され、熱パッド１５６を提供する。熱パッド１５６は、電力モジュール１００から熱を除去するための熱接触面として使用される。熱パッド１５６は、電力モジュール１００からの廃熱の除去をさらに支援するために、焼結、はんだ付け、エポキシ化、または同様にヒートシンクまたはコールドプレート（図示せず）に取り付けることができる。
[00172]ハウジング１１２の特徴は、製造方法に基づいて変動し得る。例示される実施形態は、トランスファ成形の構造的特徴を代表している。図２７に例示されるように、４つの押さえピン痕跡１５７が図示されているが、電力モジュール１００の全体的なサイズに応じて、より多くても少なくてもよい。押さえピン（図示せず）は、トランスファ成形プロセス（transfer molding process）中に電力基板を直接押し下げて、熱パッド１５６の露出部分のプラスチックブリード（plastic bleed）またはフラッシュ（flash）の量を制限する。これにより、熱面に破片がなく、効率的に熱を除去することができる。ハウジング１１２の周囲にエジェクタマーク１５８もある。エジェクタマーク１５８は、電力モジュール１００をまだ熱いうちに金型（図示せず）から取り出すために使用されるエジェクタピン（図示せず）によって作られる小さな窪みである。これらの特徴の特定の場所と関連付けられた形状は、特定の製品サイズと実装によって異なる。
[00173]クリアランスおよび沿面は、高電圧製品にとって重要な態様であり得る。異なる電位の導体間のクリアランスは、導体間の空気中の最短の直接経路である。沿面は、導体間の表面に沿った最短の直接経路である。安全基準を満たすことは困難であり、多くの場合、製造方法（ツーリング、エポキシフローなど）および製品サイズ（設置面積と出力密度）と相容れない。小型のトランスファ成形パッケージ、特に薄型で高電圧のＳｉＣベースの製品では、適切な平準化の達成は困難である。
[00174]特定の実施形態では、クリアランス距離は適切であり、基準内である。沿面距離を増加させ、対応して最大許容電圧を増加させるために、前述した電力モジュール１０について図１４Ａおよび図１４Ｂに例示されるような、沿面拡張部６０が使用される。沿面拡張部６０は、異なる電位にある導体間の表面距離を拡張する溝、リップル（ripple）、または他の表面増強物である。
[00175]上述したように、電力モジュールには２つのカテゴリの電気ループ、すなわち、電力ループと信号ループとがある。電力ループは、トランジスタＱ１，Ｑ２のドレイン（またはコレクタ）およびソース（またはエミッタ）を介して負荷に電力を供給するための、トランジスタＱ１，Ｑ２を通過する高電圧、高電流経路であり、負荷は、通常、ＭＩＤ－端子アセンブリ１２０に接続される。信号ループは、トランジスタＱ１，Ｑ２のゲートＧ１，Ｇ２（またはベース）およびソースＳ（またはエミッタ）を通過する低電圧、低電流経路である。ゲート－ソース（またはベース－エミッタ）信号経路は、トランジスタＱ１，Ｑ２を作動させて、トランジスタＱ１，Ｑ２を効果的にオンまたはオフにする。以下に詳述するように、信号ループはまた、トランジスタＱ１，Ｑ２のソース－ケルビン接続Ｋ１，Ｋ２を伴い得る。
[00176]電力ループは効果的に、Ｖ＋端子アセンブリ１２２とＶ－端子アセンブリ１１８との間に延びている。Ｖ＋端子アセンブリ１２２およびＶ－端子アセンブリ１１８は、典型的には、大きなキャパシタンスと並列のバッテリなどのＤＣ電源の両側に接続される。
[00177]対向するＶ＋端子アセンブリ１２２は、基板１１４上の第１のトレース１３４の対向する端部に直接取り付けられる。電力は、２つのＶ＋端子アセンブリ１２２の接点１２２Ｃおよびレッグ１２２Ｌを通って電力モジュール１００に流れ込む。したがって、電力は、端子アセンブリ１２２を介して基板１１４上の第１のトレース１３４の両端に流れ、トランジスタＱ１のドレイン接点に流れる。トランジスタＱ１のドレイン接点は、トランジスタＱ１の底部にあり、第２のトレース１３６にも直接取り付けられる。トランジスタＱ１は、２つのＶ＋端子アセンブリ２２が第１のトレース１３４に取り付けられる点の間で第１のトレース１３４に取り付けられ、トランジスタＱ１は、互いに、および２つのＶ＋端子アセンブリ１２２の取り付け点から等間隔に離間されている。
[00178]電力は、その後、トランジスタＱ１のドレインからトランジスタＱ１のソースまで、トランジスタＱ１を通って上向きに流れる。トランジスタＱ１のソースは、エンボスＥにおいて、中間端子アセンブリ２０の第２のバー１２０Ｂの底側面に取り付けられる。中間端子アセンブリ１２０の中間端子ジャンパ１２０Ｊは、中間端子アセンブリ１２０の第２のバー１２０Ｂを、基板１１４上の第２のトレース１３６に接続する。トランジスタＱ２のドレインは、第２のトレース１３６に直接取り付けられ、互いに等間隔に離間されている。トランジスタＱ２のドレインから、電力は、トランジスタＱ２を通ってトランジスタＱ２のソースに流れる。トランジスタＱ２のソースは、エンボスＥにおいて、Ｖ－端子アセンブリ１１８の第１のバー１１８Ｂの底側面に直接接続される。したがって、電力は、第１のバー１１８Ｂに沿って、対向するレッグ１１８Ｌを介してＶ－端子アセンブリ１１８の接点１１８Ｃに流れる。
[00179]特に図２９および図３０を参照して示すように、Ｖ－端子アセンブリの第１のバー１１８ＢおよびＭＩＤ－端子アセンブリの第２のバー１２０Ｂのおのおのに、複数のエンボスＥを設けることができる。エンボスＥは、電力デバイス１１６のおのおのの上方に設けられ、第１のバー１１８Ｂおよび第２のバー１２０Ｂの部分を、電力デバイスの先端に向かって下方に延在するように機能する。したがって、第１のバー１１８Ｂおよび第２のバー１２０Ｂの残りの非エンボス部分により、基板１１４の先端と、第１のバー１１８Ｂおよび第２のバー１２０Ｂの底部との間に、より多くの空間ができる。この追加の空間は、ハウジング１１２を形成するのに使用される成形化合物を、この領域に流入させて充填するのに必要な圧力量を低減することによって、ハウジング１１２の製造を助ける。
[00180]第１のバー１１８Ｂおよび第２のバー１２０Ｂはまた、基板１１４上の押さえ位置に対応する窪み領域を有する。前の実施形態で述べたように、押さえピン（図示せず）は、トランスファ成形プロセスで使用され、押さえピンは、一般に、基板１１４を直接押して、電力モジュール１００のコンポーネントの一部またはすべてを、ハウジング１１２が形成されている適所に保持する。
[00181]対称なＶ＋端子アセンブリ１２２および対称なＶ－端子アセンブリ１１８を使用することによって、デバイス間の電流共有が平準化され、より小さな外部接点を使用することができ、これは、リードフレームのパネル化に役立ち、インダクタンスは、電力ループの全体的な電流経路を短縮することによって大幅に低減される。以下にさらに説明されるように、Ｖ－端子アセンブリ１１８、ＭＩＤ－端子アセンブリ１２０、およびＶ＋端子アセンブリ１２２の接点１１８Ｃ，１２０Ｃ，１２２Ｃは、レーザ溶接、はんだ、超音波溶接、機械的結合（クランプ、スプリングなど）、導電性接着剤、または他の任意の導電性結合を使用して、電気的に結合された外部相互接続であり得る。
[00182]電流は、閉回路を通って流れる必要がある。したがって、パッケージ自体の浮遊インダクタンスだけが、全ループインダクタンスに寄与する要因ではない。電力供給、外部バス配線およびワイヤリング、ならびに電力モジュール１００自体にわたって提供される電力供給およびコンデンサの容量を含む全ループのインダクタンスを考慮すべきである。このように、電力モジュール１００の内部レイアウトは、低インダクタンスでなければならないだけでなく、Ｖ－端子アセンブリ１１８、ＭＩＤ－端子アセンブリ１２０、およびＶ＋端子アセンブリ１２２の位置も、低インダクタンス積層バス配線または類似の相互接続方法が、電力モジュール１００を、ＤＣ電源に接続することを可能にする必要がある。
[00183]この実施形態では、各トランジスタ（Ｑ１，Ｑ２）位置の信号ループ、またはゲート接続およびソース接続も、低インピーダンスの恩恵を受けて、スイッチング中のトランジスタＱ１，Ｑ２のゲートへの電圧応力を最小化する。さらに、電力ループおよび信号ループは互いに独立しており、高速で十分に制御されたダイナミクスでスイッチング損失を低く抑えることができる。
[00184]この実施形態の内部信号ループは、図１１に示されるものと同様である。トランジスタＱ１の信号ループは、Ｇ１ピンアセンブリ１２４に流れて通過し、その後、ボンドワイヤ１３２を通過してトランジスタＱ１のゲート接点に流れ、ここで、信号が、トランジスタＱ１に与えられる。信号ループは、トランジスタＱ１のソース接点を介してトランジスタＱ１から流れる。ソース接点から、信号ループは、別のボンドワイヤ１３２を通って流れ、Ｋ１ピンアセンブリ１２６に直接流れ、Ｋ１ピンアセンブリ１２６を通過する。
[00185]同様に、トランジスタＱ２の信号ループは、Ｇ２ピンアセンブリ１２８に流れて通過し、その後、ボンドワイヤ１３２を通過してトランジスタＱ２のゲート接点に流れ、ここで、信号がトランジスタＱ２に与えられる。信号ループは、トランジスタＱ２のソース接点を介してトランジスタＱ２から流れる。ソース接点から、信号ループは、別のボンドワイヤ１３２を通って流れ、Ｋ２ピンアセンブリ１３０に直接流れ、Ｋ２ピンアセンブリ１３０を通過する。図示されるように、これは電力ループと信号ループとが完全に独立している真のソース－ケルビン実装である。
[00186]電力ループの長さを最小限に抑えるために、Ｖ－端子アセンブリ１１８およびＭＩＤ－端子アセンブリ１２０用の縁電力接点の一部またはすべてが、ピンアセンブリ１２４，１２６，１２８，１３０などの信号接点と比較して、ハウジング１１２の縁から挿入され得る。ピンアセンブリ１２４，１２６，１２８，１３０によって提供される信号接点は、デバイスからのボンドワイヤ１３２をよりよく収容するために、より多くの空間を必要とする。したがって、それらのハウジング部分は、ハウジング１１２全体の縁から外に延在する。この輪郭のある特徴により、独立した電力ループおよび信号ループのおのおののインダクタンスを最適化できる。
[00187]上述のように、端子およびピンアセンブリ１１８～１３０は、リードフレーム１４４から形成され、機能を組み合わせて、高電流内部相互接続、ボンドワイヤ位置、および外部端子接触面を提供する。リードフレーム１４４の一部または部分は、トランジスタＱ１，Ｑ２の上側面ソースパッドへ、および基板１１４への両方に取り付けられる。リードフレーム１４４は、はんだ付け、焼結、導電性エポキシ、レーザ溶接、超音波溶接などを含むいくつかの手法で、様々なコンポーネントに取り付けることができる。図１８に図示されるように、穴、スロット、フェザリング縁（feathered edge）などの表面強化機能は「はんだまたはエポキシキャッチ（epoxy catch）」と称され、結合の強度を強化するために使用できる。
[00188]上側面ソースパッドに直接取り付けられるリードフレーム１４４上のストリップは、いくつかの際立った特徴を有し得る。パッケージ化されるデバイスの特定のレイアウトに応じて、様々なはんだキャッチ実装がある。また、熱膨張による応力緩和（thermal expansion stress relief）と、強化された成形フローのために、デバイス間にリップル（図示せず）を含めることもできる。応力緩和のさらなる手段として、リードフレーム１４４の様々な屈曲を使用することができる。
[00189]リードフレーム１４４は、エッチングまたはスタンピングプロセスのいずれかで、板金から製造される。この一例が、図３３Ａおよび図３３Ｂに表される。接点機能および内部機能は、狭いタブによって外部フレームに接合される。パネルやマガジンでの処理を合理化するために、板金の多くは、最初は平坦である。内側の曲げのみが形成される。製品の製造中、アセンブリに必要な複数の加熱プロセスが原因で、大きな銅領域を分割するために熱膨張スロットが追加される。これらは、アセンブリの膨張と反り（warpage）を制限する。
[00190]リードフレーム１４４が電力デバイス１１６および基板１１４に取り付けられ、ワイヤボンドされ、成形された後、接合タブの位置で外側フレームから切り離される。外部接点の曲げは、多くの場合、手続き的なステップと、選択的なトリミングとによって折り曲げて形成される。
[00191]自動化された量産製品のために、これらのリードフレーム１４４はしばしばアレイにパターン化される。これらのアレイは複数の機械で取り扱われ、多くの場合、マガジンまたはラックからロードされる。上縁および底縁の穴は、固定、位置決め、キーイング、および取扱いのために使用される。４つのリードフレーム１４４を有する例示的なリードフレームアレイ１６４が、図３４に図示される。リードフレーム１４４およびリードフレームアレイ１６４の特定の特徴は、製品の構成、製品サイズのバリエーション、および製造機器のタイプによって異なる。
[00192]図３５および図３６は、電力モジュール１００のより広い変形例の底面図および先端等角図である。上述したように、より広い変形例は、ローサイドおよびハイサイドトランジスタのためのより多くの電力デバイス１１６の包含をサポートし、これは一般に、電力モジュール１００のための、より高い電力取扱処理能力に対応する。
[00193]上述した電力モジュール１０および電力モジュール１００は、多くの同じ要素、ならびにいくつかの独自の要素を有する。これら要素のおのおのは、任意の組合せで組み合わせることができる。たとえば、エンボスＥおよび独自のピンアセンブリ１１８’，１２０’，１２４，１２６，１２８，１３０を、電力モジュール１０に組み込むことができる。
[00194]炭化ケイ素（ＳｉＣ）電力デバイスは、高電圧阻止、低いオン抵抗、高電流、高速スイッチング、低いスイッチング損失、高い接合温度、および高い熱伝導率を含む、高レベルの性能上の利点を提供する。最終的に、これらの特性により、面積または体積毎の処理電力である、潜在的な電力密度が大幅に増加する。
[00195]しかしながら、この可能性を達成するには、パッケージおよびシステムレベルで重大な課題に対処する必要がある。より高い電圧、電流、およびスイッチング速度は、より小さく、より制限された領域に適用される非常に高い物理的応力に現れる。ＳｉＣ技術が提供するものを十分に活用するために、次の課題のうちの１つまたは複数が対処される。
・パッケージ内（内部レイアウト）とパッケージ外（相互接続）との両方で共通の回路トポロジを提供する。
・伝導損失およびスイッチング損失からの廃熱を、デバイスから除去する。
・高電圧電位間の効果的な電気絶縁を提供する。
・高速スイッチング中の高電圧のオーバーシュートを最小限に抑えるために、低電力ループインダクタンスを提供する。
・ゲート電圧のオーバーシュートと発振を最小限に抑えるために、低い信号ループインダクタンスを達成する。
・電力デバイスの並列化のために内部レイアウトを最適化して、動的および定常状態の電流共有を達成する。
・過熱なしで高電流を流すために、低い電力ループ抵抗を提供する。
・モジュールの並列接続に適した外部端子配置を提供し、回路トポロジへの簡単な配置を特徴付ける。
・電力デバイスの平準化された配置を提供する。
[00196]パッケージコンポーネントの内部レイアウトまたは物理的配置は、これらの要因のおのおのに顕著な影響を与える。パッケージの内部のデバイスの数が増加するにつれて、最適なレイアウトを実現することはますます困難になる。並列接続は、パッケージの電流能力を向上させるためのＳｉＣデバイスの一般的な技法である。より多くのデバイスを並列に接続すると、熱拡散、電力ループインダクタンス、信号ループインダクタンス、およびパッケージサイズの間のトレードオフを平準化することが次第に困難になる。ハーフブリッジトポロジを形成すると、電力ループインダクタンスや、スイッチ位置間の均等な熱伝達などの重要なパラメータが、いっそう設計上の課題になるため、レイアウト上の課題がさらに増える。
[00197]性能に加えて、広範な市場および用途にアピールするために、コストは低く保たれるべきである。コスト削減に役立ついくつかの技法は、以下を含む。
・同じコンポーネントから複数の機能を提供することにより、個々のコンポーネントの使用を制限する。
・設計を通じて、各コンポーネントの機能およびパフォーマンスを最適化する。
・二次動作または終了動作の要件を制限する。
・高収率で知られている従来の、または確立された製造方法を使用する。
・可能であれば、パネル、ストリップ、アレイ、マガジンなどを使用して、バッチ処理または連続処理を使用する。
・ストリップまたはパネルで製造される部品のサイズを決定して、その原材料を最大限に活用するなど、サブコンポーネントの製造方法に基づいて、パッケージのサイズと形状を最適化する。
[00198]最終的に、内部スケーラビリティと外部モジュール性との組合せは、広範囲のシステム要件に適用できる高度に適応可能なコアレイアウトとなる。
[00199]本開示は、以下に関するが、これらに限定されない。
・次世代のＳｉＣ製品向けに高度に最適化されたハーフブリッジパッケージ設計。
・（より大きなデバイス、またはより多くの並列化によって）より多くのＳｉＣ領域を可能にするために、パッケージを長くしたり広げたりすることによって製品を実装できるスケーラブルなレイアウト。
・複数のパッケージを並列接続したり、共通の回路トポロジに配置したりするのを容易にするための、外部端子位置へのモジュール式のアプローチ。
・超低インダクタンスの、平準化された電力ループレイアウト。
・低インダクタンスの、平準化された信号ループレイアウト。
・信号ループの真のケルビン実装。
・左回りまたは右回りの信号ピンの互換性。
・独自部品の使用数を最小限に抑えることによる低コスト化。
・電力基板面積の最小化による低コスト化。
・リードフレームアレイ処理による低コスト化。
・よく採用されているリードフレームアレイ処理とトランスファ成形とを利用した高い製造性。
・パッケージの上側面と底側面に成形された電圧沿面拡張部。
・リードフレームへのデバイス上側面の直接電力接続。
[00200]上記で提供される概念は、上記のうちの１つ、いくつか、またはすべてに対処して、独特で斬新な電力モジュール１０および１００を提供する。当業者は、本開示に対する改良および変形を認識するであろう。そのような改良および変形はすべて、本明細書に開示された概念の範囲内であるとみなされる。

Claims (28)

  1. 電力モジュールであって、
    第１のトレースおよび第２のトレースを有する上面を有する基板と、
    電力回路の一部を形成するように電気的に結合された、第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスと、
    第１の細長バー、少なくとも２つの第１の端子接点、および前記第１の細長バーと前記少なくとも２つの第１の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第１の端子レッグを備える、第１の端子アセンブリと、
    第２の細長バー、少なくとも２つの第２の端子接点、および前記第２の細長バーと前記少なくとも２つの第２の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第２の端子レッグを備える、第２の端子アセンブリと、
    上面と底面との間に４つの側面を含み、前記第１の端子アセンブリおよび前記第２の端子アセンブリの少なくとも一部を封入する、ハウジングとを備え、
    前記少なくとも２つの第１の端子レッグのうちの第１および第２の端子レッグは、前記ハウジングの第１および第２の側面の外に延在し、前記少なくとも２つの第１の端子接点が、前記ハウジングの前記底面の上方に、前記ハウジングの前記底面と平行に延在するように折り重なり、
    前記少なくとも２つの第２の端子レッグのおのおのは、前記ハウジングの第３の側面の外に延在し、曲がり、前記少なくとも２つの第２の端子接点は、前記ハウジングの前記底面と７５度から１０５度の間の角度を形成し、前記第３の側面は、前記ハウジングの前記第１の側面と第２の側面との間にある、電力モジュール。
  2. 前記第１の複数の縦型電力デバイスは、前記第１のトレースと、前記第１の端子アセンブリの前記第１の細長バーの底部との間に電気的および機械的に直接結合され、
    前記第２の複数の縦型電力デバイスは、前記第２のトレースと、前記第２の端子アセンブリの前記第２の細長バーの底部との間に電気的および機械的に直接結合される、請求項１に記載の電力モジュール。
  3. 複数の第１のエンボスは、前記第１の細長バーに設けられ、前記基板に向かって付勢され、
    複数の第２のエンボスは、前記第２の細長バーに設けられ、前記基板に向かって付勢され、
    前記第１の複数の縦型電力デバイスのおのおのは、前記第１のトレースと、前記第１の端子アセンブリの前記第１の細長バーの前記複数の第１のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合され、
    前記第２の複数の縦型電力デバイスのおのおのは、前記第２のトレースと、前記第２の端子アセンブリの前記第２の細長バーの前記複数の第２のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合される、請求項２に記載の電力モジュール。
  4. 前記基板の対向する側面に近接する前記第２のトレースに電気的および機械的に結合された、第３の端子アセンブリおよび第４の端子アセンブリをさらに備え、
    前記第３の端子アセンブリは、前記ハウジングの前記第１の側面の外に延在する第３の端子レッグと、前記ハウジングの前記底面の上方に、前記ハウジングの前記底面と平行に延在する第３の端子接点とを備え、
    前記第４の端子アセンブリは、前記ハウジングの前記第２の側面の外に延在する第４の端子レッグと、前記ハウジングの前記底面の上方に、前記ハウジングの前記底面と平行に延在する第４の端子接点とを備える、請求項３に記載の電力モジュール。
  5. 前記基板の対向する側面に近接する前記第２のトレースに電気的および機械的に結合された、第３の端子アセンブリおよび第４の端子アセンブリをさらに備え、
    前記第３の端子アセンブリは、前記ハウジングの前記第１の側面の外に延在する第３の端子レッグと、前記ハウジングの前記底面の上方に、前記ハウジングの前記底面と平行に延在する第３の端子接点とを備え、
    前記第４の端子アセンブリは、前記ハウジングの前記第２の側面の外に延在する第４の端子レッグと、前記ハウジングの前記底面の上方に、前記ハウジングの前記底面と平行に延在する第４の端子接点とを備える、請求項１に記載の電力モジュール。
  6. 第１のピンバーと、前記第１のピンバーから、前記ハウジングの第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第１のピンレッグとを含む第１のピンアセンブリであって、前記第４の側面は、前記ハウジングの前記第３の側面に対向している、第１のピンアセンブリと、
    第２のピンバーと、前記第２のピンバーから、前記ハウジングの前記第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第２のピンレッグとを含む第２のピンアセンブリとをさらに備える、請求項１に記載の電力モジュール。
  7. 前記第１の端子アセンブリはさらに、前記ハウジングの前記第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、第３のピンレッグを備える、請求項６に記載の電力モジュール。
  8. 前記第１のピンバーは、前記第２のピンバーと、前記第１の端子アセンブリの前記第１の細長バーとの間にあり、
    前記少なくとも１つの第２のピンレッグは、前記少なくとも１つの第１のピンレッグと、前記第３のピンレッグとの間にある、請求項７に記載の電力モジュール。
  9. 第１のピンバーと、前記第１のピンバーから、前記ハウジングの前記第３の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第１のピンレッグとを含む、第１のピンアセンブリと、
    第２のピンバーと、前記第２のピンバーから、前記ハウジングの前記第３の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第２のピンレッグとを含む、第２のピンアセンブリであって、前記少なくとも１つの第１のピンレッグおよび前記少なくとも１つの第２のピンレッグは、前記少なくとも２つの第２の端子接点の間にある、第２のピンアセンブリとをさらに備える、請求項１に記載の電力モジュール。
  10. 前記第２の端子アセンブリはさらに、前記ハウジングの前記第３の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、第３のピンレッグを備える、請求項９に記載の電力モジュール。
  11. 前記第１のピンバーは、前記第２のピンバーと、前記第２の端子アセンブリの前記第２の細長バーとの間にあり、
    前記少なくとも１つの第２のピンレッグは、前記少なくとも１つの第１のピンレッグと前記第３のピンレッグとの間にある、請求項１０に記載の電力モジュール。
  12. 第１のピンバーと、前記第１のピンバーから、前記ハウジングの第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第１のピンレッグとを含む、第１のピンアセンブリであって、前記第４の側面は、前記ハウジングの前記第３の側面に対向している、第１のピンアセンブリと、
    第２のピンバーと、前記第２のピンバーから、前記ハウジングの前記第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第２のピンレッグとを含む、第２のピンアセンブリと、
    第３のピンバーと、前記第３のピンバーから、前記ハウジングの前記第３の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第３のピンレッグとを含む、第３のピンアセンブリと、
    第４のピンバーと、前記第４のピンバーから、前記ハウジングの前記第３の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第４のピンレッグとを含む、第４のピンアセンブリであって、前記少なくとも１つの第３のピンレッグおよび前記少なくとも１つの第４のピンレッグは、前記少なくとも２つの第２の端子接点の間にある、第４のピンアセンブリとをさらに備える、請求項１に記載の電力モジュール。
  13. 前記第１の端子アセンブリはさらに、前記ハウジングの前記第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる第５のピンレッグを備え、
    前記第２の端子アセンブリはさらに、前記ハウジングの前記第３の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる第６のピンレッグを備える、請求項１２に記載の電力モジュール。
  14. 前記電力回路は、電力ループおよび少なくとも１つの信号ループを備え、
    前記電力ループは、前記第１の複数の縦型電力デバイスおよび前記第２の複数の縦型電力デバイスを通過する、請求項１に記載の電力モジュール。
  15. 前記電力ループは、前記少なくとも１つの信号ループから独立している、請求項１４に記載の電力モジュール。
  16. 前記少なくとも１つの信号ループは、前記第１の複数の縦型電力デバイスまたは前記第２の複数の縦型電力デバイスに、少なくとも１つの制御信号を提供する、請求項１５に記載の電力モジュール。
  17. 前記電力ループは、前記電力モジュールのボンドワイヤを通過しない、請求項１４に記載の電力モジュール。
  18. 前記第１の複数の縦型電力デバイスおよび前記第２の複数の縦型電力デバイスは、電力電界効果トランジスタを備え、前記電力回路は、ハーフＨブリッジ回路である、請求項１に記載の電力モジュール。
  19. 前記第２の端子アセンブリはさらに、前記第１の細長バーから前記第１のトレースまで延在する複数のジャンパを備え、前記複数のジャンパは、前記第１のトレースに電気的および機械的に接続できる、請求項１に記載の電力モジュール。
  20. 電力モジュールであって、
    第１のトレースおよび第２のトレースを有する上面を有する基板と、
    電力回路の一部を形成するように電気的に結合された、第１の複数の縦型電力デバイスおよび第２の複数の縦型電力デバイスと、
    第１の細長バー、少なくとも２つの第１の端子接点、および前記第１の細長バーと前記少なくとも２つの第１の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第１の端子レッグを備える、第１の端子アセンブリであって、複数の第１のエンボスは、前記第１の細長バーに設けられ、前記基板に向かって付勢される、第１の端子アセンブリと、
    第２の細長バー、少なくとも２つの第２の端子接点、および前記第２の細長バーと前記少なくとも２つの第２の端子接点との異なる点の間にそれぞれ延在する、少なくとも２つの第２の端子レッグを備える、第２の端子アセンブリであって、複数の第２のエンボスは、前記第２の細長バーに設けられ、前記基板に向かって付勢される、第２の端子アセンブリとを備え、
    前記第１の複数の縦型電力デバイスのおのおのは、前記第１のトレースと、前記第１の端子アセンブリの前記第１の細長バーの前記複数の第１のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合され、
    前記第２の複数の縦型電力デバイスのおのおのは、前記第２のトレースと、前記第２の端子アセンブリの前記第２の細長バーの前記複数の第２のエンボスのうちの１つのエンボスの底部との間に電気的および機械的に直接結合される、電力モジュール。
  21. 前記第１の複数の縦型電力デバイスは、前記第１のトレースと、前記第１の端子アセンブリの前記第１の細長バーの底部との間に電気的および機械的に直接結合され、
    前記第２の複数の縦型電力デバイスは、前記第２のトレースと、前記第２の端子アセンブリの前記第２の細長バーの底部との間に電気的および機械的に直接結合される、請求項２０に記載の電力モジュール。
  22. 前記基板の対向する側面に近接する前記第２のトレースに電気的および機械的に結合された、第３の端子アセンブリおよび第４の端子アセンブリをさらに備え、
    前記第３の端子アセンブリは、前記電力モジュールのハウジングの第１の側面の外に延在する第３の端子レッグと、前記ハウジングの底面の上方に、前記ハウジングの底面と平行に延在する第３の端子接点とを備え、
    前記第４の端子アセンブリは、前記ハウジングの第２の側面の外に延在する第４の端子レッグと、前記ハウジングの上面の上方に、前記ハウジングの上面と平行に延在する第４の端子接点とを備える、請求項２１に記載の電力モジュール。
  23. 第１のピンバーと、前記第１のピンバーから、前記電力モジュールのハウジングの第４の側面の外に延在し、その後、前記ハウジングの底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第１のピンレッグとを含む、第１のピンアセンブリであって、前記第４の側面は、前記ハウジングの第３の側面に対向している、第１のピンアセンブリと、
    第２のピンバーと、前記第２のピンバーから、前記ハウジングの前記第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、少なくとも１つの第２のピンレッグとを含む、第２のピンアセンブリとをさらに備える、請求項２０に記載の電力モジュール。
  24. 前記第１の端子アセンブリはさらに、前記ハウジングの前記第４の側面の外に延在し、その後、前記ハウジングの前記底面に対して７５度から１０５度の間の角度で曲がる、第３のピンレッグを備える、請求項２３に記載の電力モジュール。
  25. 前記第１のピンバーは、前記第２のピンバーと、前記第１の端子アセンブリの前記第１の細長バーとの間にあり、
    前記少なくとも１つの第２のピンレッグは、前記少なくとも１つの第１のピンレッグと、前記第３のピンレッグとの間にある、請求項２４に記載の電力モジュール。
  26. 前記電力回路は、電力ループおよび少なくとも１つの信号ループを備え、
    前記電力ループは、前記第１の複数の縦型電力デバイスおよび前記第２の複数の縦型電力デバイスを通過し、
    前記電力ループは、前記少なくとも１つの信号ループから独立しており、
    前記少なくとも１つの信号ループは、前記第１の複数の縦型電力デバイスまたは前記第２の複数の縦型電力デバイスに、少なくとも１つの制御信号を提供する、請求項２０に記載の電力モジュール。
  27. 前記電力ループは、前記電力モジュールのボンドワイヤを通過しない、請求項２６に記載の電力モジュール。
  28. 前記基板、前記第１の複数の縦型電力デバイス、および前記第２の複数の縦型電力デバイスは、炭化ケイ素を備える、請求項２０に記載の電力モジュール。
JP2023534265A 2021-04-23 2022-04-21 電力モジュール Pending JP2023549420A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/239,418 US11721617B2 (en) 2020-04-07 2021-04-23 Power module
US17/239,418 2021-04-23
PCT/US2022/025680 WO2022226142A1 (en) 2021-04-23 2022-04-21 Power module

Publications (1)

Publication Number Publication Date
JP2023549420A true JP2023549420A (ja) 2023-11-24

Family

ID=81648212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023534265A Pending JP2023549420A (ja) 2021-04-23 2022-04-21 電力モジュール

Country Status (5)

Country Link
EP (1) EP4327360A1 (ja)
JP (1) JP2023549420A (ja)
KR (1) KR102643499B1 (ja)
CN (1) CN117981076A (ja)
WO (1) WO2022226142A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234442A (ja) 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法
JP5469932B2 (ja) * 2009-06-30 2014-04-16 株式会社 日立パワーデバイス パワーモジュール及びそれを用いた車両用インバータ
US9095054B1 (en) * 2012-10-12 2015-07-28 Arkansas Power Electronics International, Inc. High temperature equalized electrical parasitic power packaging method for many paralleled semiconductor power devices
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
US10212838B2 (en) 2017-01-13 2019-02-19 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US11735488B2 (en) * 2020-04-07 2023-08-22 Wolfspeed, Inc. Power module
US11721617B2 (en) * 2020-04-07 2023-08-08 Wolfspeed, Inc. Power module

Also Published As

Publication number Publication date
WO2022226142A1 (en) 2022-10-27
EP4327360A1 (en) 2024-02-28
CN117981076A (zh) 2024-05-03
KR102643499B1 (ko) 2024-03-07
KR20230079238A (ko) 2023-06-05

Similar Documents

Publication Publication Date Title
US11735488B2 (en) Power module
US11721617B2 (en) Power module
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US8035982B2 (en) Power converter apparatus
CN101990709B (zh) 层叠的功率转换器结构和方法
JP2019135793A (ja) 半導体モジュール
JP6836201B2 (ja) 電力変換装置
CN105981170A (zh) 具有半导体芯片端子的dc-dc转换器
CN106252312B (zh) 具有堆叠端子的半导体器件
CN113903728A (zh) 功率半导体模块
JP5056595B2 (ja) 電力変換装置
US8018730B2 (en) Power converter apparatus
US20230146272A1 (en) Semiconductor apparatus
JP7492602B2 (ja) 高電力用途のための電力モジュール
JP2023549420A (ja) 電力モジュール
US11923344B2 (en) Compact power module
US20230363097A1 (en) Dual inline power module
US20230411359A1 (en) Power module
US20220293525A1 (en) Packaged half-bridge circuit
JP6647187B2 (ja) パワーモジュールおよびその製造方法
CN116525603A (zh) 一种三相全桥电路的功率封装模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230606

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240327