CN117981076A - 功率模块 - Google Patents

功率模块 Download PDF

Info

Publication number
CN117981076A
CN117981076A CN202280040695.9A CN202280040695A CN117981076A CN 117981076 A CN117981076 A CN 117981076A CN 202280040695 A CN202280040695 A CN 202280040695A CN 117981076 A CN117981076 A CN 117981076A
Authority
CN
China
Prior art keywords
pin
terminal
housing
power module
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280040695.9A
Other languages
English (en)
Inventor
布赖斯·麦克弗森
布兰登·帕斯莫尔
罗伯托·M·舒巴赫
珍妮弗·斯塔巴赫-史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/239,418 external-priority patent/US11721617B2/en
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN117981076A publication Critical patent/CN117981076A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Geometry (AREA)

Abstract

本公开描述了一种功率模块，具有基板、第一多个竖直功率器件和第二多个竖直功率器件、以及第一端子组件和第二端子组件。基板具有带有第一迹线和第二迹线的顶表面。第一多个竖直功率器件与第二多个竖直功率器件电耦接，以形成功率电路的一部分。第一多个竖直功率器件直接电耦接和机械耦接在第一迹线与第一端子组件的第一细长杆的底部之间。第二多个竖直功率器件直接电耦接和机械耦接在第二迹线与第二端子组件的第二细长杆的底部之间。

Description

功率模块
技术领域
本公开涉及用于高功率应用的功率模块。
背景技术
在高功率应用中，电路的全部或一部分的多个部件通常封装在电子模块中。这些模块一般被称为功率模块，其被容纳在热塑性塑料、环氧树脂或类似的模制壳体中，该模制壳体包封部件以及其上安装部件的电路板或基板。功率模块的输入/输出连接由延伸出壳体的端子组件提供，以便于并入其他系统并连接到其他系统。这样的系统可以包括电动车辆、功率转换和控制等。
发明内容
本公开涉及一种功率模块，其包括基板、第一多个竖直功率器件和第二多个竖直功率器件、以及第一端子组件和第二端子组件。基板具有带有第一迹线和第二迹线的顶表面。第一多个竖直功率器件和第二多个竖直功率器件电耦接以形成功率电路的一部分。第一端子组件具有第一细长杆、至少两个第一端子触点、以及分别在第一细长杆和至少两个第一端子触点的不同点之间延伸的至少两个第一端子支腿。第二端子组件具有第一细长杆、至少两个第一端子触点、以及分别在第一细长杆和至少两个第一端子触点的不同点之间延伸的至少两个第一端子支腿。第一多个竖直功率器件直接电耦接和机械耦接在第一迹线与第一端子组件的第一细长杆的底部之间。第二多个竖直功率器件直接热耦接、电耦接和机械耦接在第二迹线与第二端子组件的第二细长杆的底部之间。
功率模块还可以具有第三端子组件和第四端子组件。第三端子组件和第四端子组件可以热耦接、电耦接和机械耦接到靠近基板的相对侧的第一迹线。
在一个实施方式中，基板具有四个侧，第三端子组件位于第一侧上，并且第四端子组件靠近与第一侧相对的第二侧，第一端子组件靠近位于第一侧与第二侧之间的第三侧，并且第二端子组件靠近位于第一侧与第二侧之间并且与第三侧相对的第四侧。
在一个实施方式中，壳体包封第一端子组件和第二端子组件的至少一部分。至少两个第一端子支腿中的每一个可以延伸出壳体的侧面部分，并且折叠成使得至少两个第一端子触点在壳体的顶部部分之上并平行于顶部部分而延伸。类似地，至少两个第二端子支腿中的每一个可以延伸出壳体的侧面部分，并且折叠成使得至少两个第二端子触点在壳体的顶部部分之上并平行于顶部部分而延伸。
在一个实施方式中，第三端子组件和第四端子组件电耦接和机械耦接到靠近基板的相对侧的第一迹线，其中，基板具有四个侧，第三端子组件位于第一侧上，并且第四端子组件靠近与第一侧相对的第二侧，第一端子组件靠近位于第一侧与第二侧之间的第三侧，并且第二端子组件靠近位于第一侧与第二侧之间并且与第三侧相对的第四侧。
第三端子组件可以具有延伸出壳体的侧面部分的第三端子支腿以及在壳体的顶部部分之上并平行于顶部部分而延伸的第三端子触点。第四端子组件可以具有延伸出壳体的侧面部分的第四端子支腿以及在壳体的顶部部分之上并平行于顶部部分而延伸的第四端子触点。
壳体的顶表面和底表面可以具有多个凹槽，这些凹槽用作爬电扩展器以有效地扩展功率模块的某些导电元件之间的表面距离。
在一个实施方式中，第一端子组件的第一杆和至少两个第一端子支腿形成U形，并且第二端子组件的第二杆和至少两个第二端子支腿形成U形。
在一个实施方式中，功率模块还具有第一引脚组件，该第一引脚组件具有第一引脚杆以及从第一引脚杆延伸的至少一个第一引脚支腿。第一引脚杆可以位于第一杆附近并且位于至少两个第一端子支腿之间。第二引脚组件可以具有第二引脚杆以及从第二引脚杆延伸的至少一个第二引脚支腿。第二引脚杆可以位于第二杆附近并且位于至少两个第二端子支腿之间。
至少一个第一引脚支腿可以具有两个第一引脚支腿，并且至少一个第二引脚支腿可以具有两个第二引脚支腿。在这样的实施方式中，功率模块还可以具有第三引脚组件和第四引脚组件。第三引脚组件可以具有第三引脚杆以及从第三引脚杆延伸的至少一个第三引脚支腿，其中，第三引脚杆位于第一引脚杆附近并且位于两个第一引脚支腿之间。第四引脚组件可以具有第四引脚杆以及从第四引脚杆延伸的至少一个第四引脚支腿，其中，第四引脚杆位于第二引脚杆附近并且位于两个第二引脚支腿之间。
在一个实施方式中，至少一个第三引脚支腿可以具有两个第三引脚支腿，并且至少一个第四引脚支腿可以具有两个第四引脚支腿。
在一个实施方式中，第一引脚组件可以经由第一接合导线电连接到第一多个竖直功率器件的第一触点。第二引脚组件可以经由第二接合导线电连接到第二多个竖直功率器件的第二触点。第三引脚组件可以经由第三接合导线电连接到第一多个竖直功率器件的第三触点。第四引脚组件经由第二接合导线电连接到第二多个竖直功率器件的第四触点。
在一个实施方式中，功率模块具有壳体，该壳体包封第一端子组件、第二端子组件、第一引脚组件和第二引脚组件的至少一部分。至少一个第一引脚支腿和至少一个第二引脚支腿延伸出壳体的相应侧面部分，并且然后以75度与105度之间的角度朝向壳体的顶部向上翻转。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
在一个实施方式中，第一多个竖直功率器件和第二多个竖直功率器件是场效应晶体管。此外，第一引脚组件电耦接到第一多个竖直功率器件的栅极触点或源极触点中的一个；并且第二引脚组件电耦接到第二多个竖直功率器件的栅极触点或源极触点中的一个。
在一个实施方式中，第三引脚组件电耦接到第一多个竖直功率器件的栅极触点或源极触点中的另一个。第四引脚组件电耦接到第二多个竖直功率器件的栅极触点或源极触点中的另一个。在一个实施方式中，第一多个竖直功率器件具有彼此并联地电耦接的至少三个第一竖直晶体管，并且第二多个竖直功率器件具有彼此并联地电耦接的至少三个第二竖直晶体管。在该实施方式中，至少三个第一竖直晶体管和至少三个第二竖直晶体管可以是碳化硅晶体管，并且基板可以是碳化硅。对于需要比在完全填充的实施方式中更少的功率处理能力的应用，可以减少某些功率器件位置。
在一个实施方式中，第一多个竖直功率器件和第二多个竖直功率器件包括功率场效应晶体管，并且功率电路是半H桥电路。
在一个实施方式中，第一端子组件具有从第一细长杆延伸到第二迹线的多个跳接器(jumper)，使得多个跳接器电连接和机械连接到第二迹线。
在一个实施方式中，第一端子组件和第二端子组件是公共引线框架的部件。
在一个实施方式中，功率电路具有功率回路和至少一个信号回路。功率回路穿过第一多个竖直功率器件和第二多个竖直功率器件。功率回路独立于至少一个信号回路。至少一个信号回路可以为第一多个竖直功率器件或第二多个竖直功率器件提供至少一个控制信号。在一种配置中，功率回路不穿过功率模块的任何接合导线。
在一个实施方式中，第一端子组件和第二端子组件两者均沿至少一个轴线对称。
基于上述，本公开涉及一种紧凑、高电压、高电流、低电感的半桥功率模块，其设计用于下一代碳化硅(SiC)和其他材料系统功率器件以及功率电子应用。其利用了一种新颖的布局，结合了尺寸和成本优化的功率基板和多功能铜层，该多功能铜层将器件的顶部焊盘互连，同时还充当外部端子。
在另一实施方式中，功率模块包括基板、第一多个竖直功率器件、第二多个竖直功率器件、壳体和各种端子组件。基板具有带有第一迹线和第二迹线的顶表面。第一多个竖直功率器件与第二多个竖直功率器件电耦接，以形成功率电路的一部分。第一端子组件包括第一细长杆、至少两个第一端子触点、以及分别在第一细长杆和至少两个第一端子触点的不同点之间延伸的至少两个第一端子支腿。第二端子组件包括第二细长杆、至少两个第二端子触点、以及分别在第二细长杆和至少两个第二端子触点的不同点之间延伸的至少两个第二端子支腿。
壳体包括位于顶表面与底表面之间的四个侧，其中，壳体包封第一端子组件和第二端子组件的至少一部分。至少两个第一端子支腿中的第一个延伸出壳体的第一侧，并且折叠成使得至少两个第一端子触点在壳体的底表面之上并且平行于底表面而延伸。至少两个第二端子支腿中的每一个延伸出壳体的第三侧并向下翻转，其中，至少两个第二端子触点与壳体的底表面形成介于75度与105度之间的角度，其中，第三侧位于壳体的第一侧与第二侧之间。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
功率模块可以被配置为使得第一多个竖直功率器件直接地电耦接和机械耦接在第一迹线与第一端子组件的第一细长杆的底部之间。第二多个竖直功率器件还可以直接地电耦接和机械耦接在第二迹线与第二端子组件的第二细长杆的底部之间。
在一个实施方式中，多个第一凸起设置在第一细长杆中并且朝向基板偏置，并且多个第二凸起设置在第二细长杆中并且朝向基板偏置。第一多个竖直功率器件中的每一个直接电耦接和机械耦接在第一迹线与第一端子组件的第一细长杆中的第一多个凸起中的一个的底部之间。第二多个竖直功率器件中的每一个直接电耦接和机械耦接在第二迹线与第二端子组件的第二细长杆中的第二多个凸起中的一个的底部之间。
功率模块还可以包括第三端子组件和第四端子组件，它们电耦接和机械耦接到靠近基板的相对侧的第二迹线。第三端子组件可以包括延伸出壳体的第一侧面部分的第三端子支腿以及在壳体的底表面之上并平行于底表面而延伸的第三端子触点。第四端子组件包括延伸出壳体的第二侧的第四端子支腿以及在壳体的底表面之上并平行于底表面而延伸的第四端子触点。
功率模块还可以包括第一引脚组件，其包括第一引脚杆和至少一个第一引脚支腿，该第一引脚支腿从第一引脚杆延伸并延伸出壳体的第四侧，并且然后以与壳体的底表面成介于75度与105度之间的角度向下翻转，其中，第四侧与壳体的第三侧相对。第二引脚组件包括第二引脚杆和至少一个第二引脚支腿，该第二引脚支腿从第二引脚杆延伸并延伸出壳体的第四侧，并且然后以与壳体的底表面成介于75度与105度之间的角度向下翻转。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
功率模块还可以包括第三引脚组件和第四引脚组件。第三引脚组件可以包括第三引脚杆和至少一个第三引脚支腿，该第三引脚支腿从第三引脚杆延伸并延伸出壳体的第三侧，并且然后以与壳体的底表面成介于75度与105度之间的角度向下翻转。第四引脚组件可以包括第四引脚杆和至少一个第四引脚支腿，该第四引脚支腿从第四引脚杆延伸并延伸出壳体的第三侧，并且然后以与壳体的底表面成介于75度与105度之间的角度向下翻转，其中，至少一个第三引脚支腿和至少一个第四引脚支腿位于至少两个第二端子触点之间。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
在某些实施方式中，第一端子组件可以包括第五引脚支腿，该第五引脚支腿延伸出壳体的第四侧，并且然后以与壳体的底表面成介于75度与110度之间的角度向下翻转。类似地，第二端子组件可以包括第六引脚支腿，该第六引脚支腿延伸出壳体的第三侧，并且然后以与壳体的底表面成介于75度与110度之间的角度向下翻转。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
功率电路可以包括功率回路和至少一个信号回路，其中，功率回路穿过第一多个竖直功率器件和第二多个竖直功率器件。功率回路可以独立于至少一个信号回路。此外，至少一个信号回路可以为第一多个竖直功率器件或第二多个竖直功率器件提供至少一个控制信号。在某些实施方式中，功率回路不穿过功率模块的任何接合导线。
第一多个竖直功率器件和第二多个竖直功率器件可以包括功率场效应晶体管，其中，功率电路是半H桥电路。
第二端子组件可以包括从第一细长杆延伸到第一迹线的多个跳接器，使得多个跳接器电连接和机械连接到第一迹线。
在又一实施方式中，功率模块被配置如下。基板具有带有第一迹线和第二迹线的顶表面。第一多个竖直功率器件和第二多个竖直功率器件电耦接以形成功率电路的一部分。第一端子组件具有第一细长杆、至少两个第一端子触点、以及分别在第一细长杆和至少两个第一端子触点的不同点之间延伸的至少两个第一端子支腿，其中，多个第一凸起设置在第一细长杆中并且朝向基板偏置。第二端子组件具有第二细长杆、至少两个第二端子触点、以及分别在第二细长杆和至少两个第二端子触点的不同点之间延伸的至少两个第二端子支腿，其中，多个第二凸起设置在第二细长杆中并且朝向基板偏置。
第一多个竖直功率器件中的每一个可以直接电耦接和机械耦接在第一迹线与第一端子组件的第一细长杆中的第一多个凸起中的一个的底部之间。第二多个竖直功率器件中的每一个直接电耦接和机械耦接在第二迹线与第二端子组件的第二细长杆中的第二多个凸起中的一个的底部之间。
这些设计的特征是可扩展性和模块性。布局可以加宽和加长，以(1)容纳更大的器件或(2)平行放置更多的器件。基本上，封装概念可以按比例放大或缩小以满足功率处理需求，而不会丧失封装提供的任何性能益处。并联布置这些封装也很简单，从而增加了转换器的电流和/或形成拓扑，诸如全桥(通常用于DC-DC功率转换中)和三相(用于电机驱动器和逆变器中)。
可扩展性和模块性是该产品设计的方面，使得广泛的提供物和配置组合可以受平台支持。如下所述，本公开可以按比例放大或缩小以最佳地满足特定应用的需求。
本领域技术人员在结合附图阅读了以下具体实施方式之后，将理解本公开的范围并实现其额外的方面。
附图说明
并入在本说明书中并构成本说明书的一部分的附图示出了本公开的若干个方面，并且与说明书一起用于解释本公开的原理。
图1A和图1B示出了通常的半H桥电路的示意图。
图2示出了图1A中的半H桥电路的实际实现方式。
图3是根据本公开的第一实施方式的功率模块的外部结构的等距视图。
图4是本公开的第一实施方式的内部结构的等距视图。
图5是本公开的第一实施方式的内部结构的俯视图。
图6是本公开的第一实施方式的分解图。
图7是本公开的替代性实施方式的内部结构的俯视图。
图8示出了本公开的第一实施方式的示例性功率回路。
图9A示出了根据本公开的到低电感母线下层的端子连接的第一实施方式。
图9B示出了根据本公开的到低电感母线上层的端子连接的第一实施方式。
图9C示出了根据本公开的到低电感母线上层的端子连接的第二实施方式。
图10A示出了根据本公开的到低电感母线下层的端子连接的第二实施方式。
图10B示出了根据本公开的到低电感母线上层的端子连接的第三实施方式。
图11示出了根据本公开的第一实施方式的示例性信号回路。
图12示出了根据本公开的一个实施方式的到功率基板的直接接合。
图13示出了由于跨导失配导致的器件之间的平衡电流路径。
图14A和图14B是根据本公开的一个实施方式的功率模块的外部壳体的前视等距视图和后视等距视图。
图14C和图14D是图14A和图14B的功率模块的外部壳体的俯视图和截面图。
图15示出了根据本公开的一个实施方式的功率模块壳体的轮廓。
图16A、图16B、图16C和图16D示出了根据本公开的信号引脚组件的各种示例。
图17A和图17B示出了根据本公开的信号引脚修整的示例。
图18示出了根据本公开的一个实施方式的引线框架特征。
图19A和图19B是根据本公开的引线框架部分的等距视图和平面视图。
图20示出了根据本公开的引线框架阵列的一个实施方式。
图21示出了根据本公开的功率模块的较大变型。
图22A和图22B示出了根据本公开的完全填充的功率模块和部分填充的功率模块。
图23示出了根据本公开的一个实施方式的具有层叠总线的并联功率模块形成更高的功率半桥的示例。
图24示出了根据本公开的一个实施方式的布置成全桥拓扑的功率模块。
图25示出了根据本公开的一个实施方式的布置成三相拓扑的功率模块。
图26示出了根据本公开的一个实施方式的布置成每个支腿具有两个并联的功率模块的三相拓扑的功率模块。
图27是根据本公开的另一实施方式的功率模块的外部结构的第一等距视图。
图28是根据本公开的图27的实施方式的功率模块的外部结构的第二等距视图。
图29是根据本公开的图27的实施方式的功率模块的内部结构的等距视图。
图30是根据本公开的图27的实施方式的功率模块的内部结构的平面视图。
图31是根据本公开的图27的实施方式的功率模块的分解图。
图32是根据本公开的图27的实施方式的功率模块的外部结构的第三等距视图，其中，壳体被去除。
图33A和图33B是根据本公开的引线框架部分的等距视图和平面视图。
图34示出了根据本公开的引线框架阵列的一个实施方式。
图35和图36是示出了根据本公开的功率模块的较宽变型的第一等距视图和第二等距视图，其中，较宽的实现方式支持用于具有较高功率处理能力的功率模块的额外的功率器件。
图37和图38是示出了根据本公开的功率模块的较窄变型的第一等距视图和第二等距视图，其中，较窄的实现方式支持用于具有较低功率处理能力的功率模块的较少或较小的功率器件。
具体实施方式
下面阐述的实施方式表示使本领域技术人员能够实践实施方式的必要信息，并且说明了实践这些实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将理解本公开的概念，并且将认识到本文中未特别提及的这些概念的应用。应当理解的是，这些概念和应用落入本公开和所附权利要求的范围内。
将理解的是，虽然本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件，而不脱离本公开的范围。如本文中所使用的，术语“和/或”包括一个或多个相关联的列出项目的任何和所有组合。
将理解的是，当诸如层、区域或基板的元件被称为在另一元件“上”或延伸到另一元件“上”时，其可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”或“直接”延伸到另一元件“上”时，不存在居间元件。同样地，将理解的是，当诸如层、区域或基板的元件被称为在另一元件“之上”或在另一元件“之上”延伸时，其可以直接在另一元件之上或直接在另一元件之上延伸，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“之上”或“直接在”另一元件“之上”延伸时，不存在居间元件。还将理解的是，当元件被称为“连接”或“耦接”到另一元件时，其可以直接连接或耦接到另一元件，或者可以存在居间元件。相反，当元件被称为“直接连接”或“直接耦接”到另一元件时，不存在居间元件。
诸如“在……下方”或“在……上方”或“上部”或“下部”或“水平”或“竖直”的相对术语可以在本文中用于描述如图中所示的一个元件、层或区域与另一元件、层或区域的关系。将理解的是，这些术语和上面讨论的那些术语旨在涵盖器件的除了图中描绘的取向之外的不同取向。
本文中使用的术语仅是为了描述具体实施方式的目的，并且不旨在限制本公开。如本文中所使用的，除非上下文清楚地另有说明，否则单数形式“一”和“该”也旨在包括复数形式。还将理解的是，当在本文中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”、和/或“包括(including)”指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组。
除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，本文中所使用的术语应当被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，并且除非本文中明确地如此定义，否则将不被解释为理想化的或过于正式的含义。
本公开涉及用于高功率应用中的功率模块。功率模块可以包含一个或多个功率半导体器件，诸如布置成各种电路拓扑的金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅极双极晶体管(IGBT)、二极管等。典型的电路拓扑包括但不限于单个开关、半H桥电路、全H桥电路和三相切换电路，这通常被称为六打包(six-pack)。
对于以下的讨论，使用半桥电路来促进对本文中所公开的封装概念的理解。基本的半H桥电路是公共功率电路，其用于将不同的电压切换至负载(诸如图1A和图1B中所示的电机)。半H桥电路的关键部件是串联耦接在V+端子与V-端子之间的高侧晶体管Q1和低侧晶体管Q2。对于该示例，假设晶体管Q1和Q2是具有漏极(D)、栅极(G1、G2)、源极(S)和源极开尔文(K1、K2)连接的功率MOSFET。晶体管Q1的漏极(D)耦接到V+端子，并且晶体管Q2的源极(S)耦接到V-端子。晶体管Q1的源极和晶体管Q2的漏极耦接在一起并表示MID端子，该MID端子基本上是连接到负载(未示出)的输出节点。
为了增加功率处理，多个功率器件可以彼此并联耦接。在所示的实施方式中并且如图2中所描绘的，晶体管Q1由彼此并联耦接的三个晶体管Q1'、Q1”'和Q1”'表示，并且晶体管Q2由彼此并联耦接的三个晶体管Q2'、Q2”和Q2”'表示。为了简洁和可读性起见，并联晶体管Q1'、Q1”和Q1”'可以统称为晶体管Q1，并且晶体管Q2'、Q2”和Q2”'可以统称为晶体管Q2。在该示例中，晶体管Q1和Q2是竖直的N型沟道MOSFET，其中，漏极触点位于器件的底部，并且源极、栅极和源极开尔文触点位于器件的顶部。图2中的半H桥电路实现在下文描述的功率模块实施方式中，但仅是将受益于本文中所提供的概念的许多类型的电路中的一种。
根据第一实施方式，示例性功率模块10在图3、图4、图5和图6中示出。图3是具有可以被模制的壳体12的功率模块10的等距视图。图4和图5是没有包封模制壳体12的功率模块10的等距视图和平面视图。图6是功率模块10的分解图。以下描述共同参考了图3、图4、图5和图6中的每一个。
在功率模块10的核心处存在基板14，功率器件16安装到该基板的顶表面。在该实施方式中，功率器件16是晶体管Q1(即，Q1'、Q1”、Q1”')和Q2(即，Q2'、Q2”、Q2”')。被称为V-端子组件18的第一端子组件安装在位于功率模块10的A侧附近的晶体管Q2(16)之上。V-端子组件18是导电的，并且直接附接到位于晶体管Q2的顶侧的源极触点，以形成图2中的V-节点。
两个相对的端子(被称为V+端子组件22)在C侧和D侧附近安装到位于基板14的顶表面上的第一迹线/焊盘34(图6)。晶体管Q1安装在基板14上，使得晶体管Q1的漏极直接附接到第一迹线/焊盘34。因此，晶体管Q1的漏极和V+端子组件22形成图2中的V+节点。
被称为MID端子组件20的另一端子组件安装在位于功率模块10的B侧附近的晶体管Q1(16)之上。MID端子组件20是导电的，并且直接附接到位于晶体管Q1的顶侧上的源极触点。MID端子组件20包括一体的跳接器20J，该跳接器延伸到并直接附接到第二迹线/焊盘34，晶体管Q2的漏极触点直接附接在该第二迹线/焊盘上。因此，晶体管Q2的漏极触点、晶体管Q1的源极触点以及MID端子组件20形成图2中的MID节点。
晶体管Q1的栅极触点和源极开尔文触点(G1、K1)分别使用接合导线32电耦接到引脚组件24、26。类似地，晶体管Q2的栅极触点和源极开尔文触点(G2、K2)分别使用接合导线32电耦接到引脚组件28、30。引脚组件24、26、28、30直接安装到基板14的顶表面，使得其彼此电隔离，并且与高功率V-节点、V+节点和MID节点电隔离。下文进一步提供与引脚组件24、26、28、30、V-端子组件18、相对的MID端子组件20和V+端子组件22的设计和形状有关的细节。值得注意地，这样的设计可以包括额外的引脚或引脚组件，其为由功率模块10提供的电子器件提供输入节点或输出节点。这些额外的引脚和引脚组件可以用于电流感测、温度感测、偏置等。
现在参考图6中的功率模块10的分解图。从图的底部开始，包括晶体管Q1、Q2的功率器件16使用器件附接材料40在安装位置38处附接到第一迹线34和第二迹线36。器件附接材料40可以是提供机械结构、高电流互连和高热导率的焊料、粘合剂、烧结金属等。
引脚组件24、26、28、30、V-端子组件18、MID端子组件20和V+端子组件22由单个引线框架44形成。功率器件16的顶部和基板14的的部分使用引线框架附接材料42来连接到V-端子组件18、MID端子组件20和V+端子组件22的对应的底部部分。引线框架附接材料可以是提供机械结构、高电流互连和高热导率的焊料、粘合剂、烧结金属、激光焊接、超声波焊接等。引线框架44通常是用于高电流外部连接和内部互连的金属接触条带。任何触点均在单个片材上结合在一起，通常每个片材上有多个产品，并在形成和分割之前被处理成阵列。
接合导线(bond wire)32通常用于将功率器件16的控制触点连接到各个引脚组件24、26、28、30。接合导线32可以是能够支持相对较高的电流电互连的超声或热超声接合的大直径导线。替代地，引脚组件24、26、28、30可以直接接合到功率器件16、位于基板18上的迹线等。
壳体12可以使用转移或注入模制工艺来形成，以提供机械结构、高电压隔离。壳体12包封功率模块10的内部零件。用于壳体12的模制化合物可以是能够提供机械结构、高电压隔离、热膨胀系数(CTE)匹配和低湿度吸收的转移或压缩模制环氧树脂模制化合物(EMC)。
V-端子组件18包括位于两个端子支腿18L之间的细长的第一杆18B。在所示的实施方式中，细长的第一杆18B和两个端子支腿18L一起形成U形。设想了其他形状，诸如T形、V形和C形。端子支腿18L中的每一个成形为使得其从第一杆18B朝向功率模块10的A侧向外延伸，穿过壳体12的侧面，朝向壳体12的顶部向上翻转，并且然后在壳体12的顶部的一部分之上向内翻转，以提供V-端子触点18C。因此，端子支腿18L中的每一个的远端部分在其中间部分之上向后弯曲。如上所述，V-端子组件18的第一杆18B的底部部分直接附接到晶体管Q2(功率器件16)的源极触点。如下文进一步描述的实施方式中所述，可以提供凸起E(未示出)。位于端子支腿18L的暴露的远端处的V-端子触点18C为第一端子组件18提供端子触点。
类似地，MID端子组件20包括细长的第二杆20B，其位于两个端子支腿20L之间。在所示的实施方式中，第二杆20B和两个端子支腿20L一起形成U形。设想了其他形状，诸如T形、V形和C形。端子支腿20L中的每一个成形为使得其从第二杆20B的端部朝向功率模块的B侧向外延伸，穿过壳体12的侧面，朝向壳体12的顶部向上翻转，并且然后在壳体12的顶部的一部分之上向内翻转，以提供MID端子触点20C。因此，端子支腿20L中的每一个的远端部分在其中间部分之上向后弯曲。MID端子组件20的第二杆20B的底部部分直接附接到晶体管Q1(功率器件16)的源极触点。如下文进一步描述的实施方式中所述，可以提供凸起E(未示出)。第二端子支腿30的暴露的远端为第二端子组件20提供端子触点。
该实施方式中的MID端子组件20还包括多个(3个)一体形成的跳接器20J，该跳接器从第二杆20B朝向第一端子组件18的第一杆18B延伸。如上所述，跳接器20J的远端直接附接到位于基板14的顶表面上的第一迹线34。跳接器20J可以利用单个杆来替换。此外，跳接器20J的数量可以从一个实施方式到另一实施方式发生变化。在某些实施方式中，每个功率器件16将有一个跳接器20J，该跳接器耦接到MID端子组件20。
两个相对的V+端子组件22均类似于第一端子组件18和第二端子组件20的端子支腿18L、20L成形。设想了其他形状。每个相对的端子22的一端直接附接到位于基板14的顶部上的第二迹线36。每个相对的端子22从基板14朝向功率模块10的C侧和D侧向外延伸，穿过壳体12的相应侧，朝向壳体12的顶部向上翻转，并且然后在壳体12的顶部的一部分之上向内翻转。因此，V+端子组件22中的每一个的远端部分在其中间部分之上向后弯曲。相对的端子22的暴露的远端为V+端子组件22提供端子触点22C。如图所示，V-端子组件18和MID端子组件20位于功率模块10的相对侧A和B上。两个相对的V+端子组件22位于功率模块10的剩余的相对侧C和D上。值得注意地，取决于应用，V-端子触点18C、V+端子触点22C和MID端子触点20C可以是共面的或非平面的。V-端子触点18C、V+端子触点22C和MID端子触点20C还可以形成为不同的配置，其中一些具有两个弯曲以形成C形，而一些可以仅具有一个弯曲形成L形等。将触点放置在两个、三个或更多个不同平面上的非平面配置可以提供用于将这些触点连接到外部母线的额外选项。
嵌套的信号引脚组件24、26和28、30的组设置在V-端子组件18的端子支腿18L与MID端子组件20的端子支腿20L之间。所示的实施方式中的引脚组件24、26、28、30是U形的，并且包括引脚杆24B、26B、28B、30B和一对引脚支腿24L、26L、28L、30L，该对引脚支腿从每个引脚杆24B、26B、28B、30B延伸。其他实施方式可以将L形和T形用于信号引脚杆24B、26B、28B、30B。引脚支腿24L、26L、28L、30L向外延伸穿过壳体12的相应侧并竖直地向上翻转。接合导线32将功率器件16电连接到引脚组件24、26、28、30的引脚杆24B、26B、28B、30B。
一般，功率模块中有两类电回路：功率回路和信号回路。功率回路是通过晶体管Q1、Q2的高电压、高电流路径，用于经由晶体管Q1、Q2的漏极(或集电极)和源极(或发射极)向负载输送功率，其中，负载通常连接到MID端子组件20。信号回路是通过晶体管Q1、Q2的栅极G1、G2(或基极)和源极S(或发射极)的低电压、低电流路径。栅极-源极(或基极-发射极)信号路径致动晶体管Q1、Q2，以有效地接通或关断晶体管Q1、Q2。如下详述，信号回路还可能需要晶体管Q1、Q2的源极开尔文连接K1、K2。
功率回路有效地在V+端子组件22与V-端子组件18之间延伸。V+端子组件22和V-端子组件18通常跨越DC电源而连接，诸如与大电容并联的电池。所示的功率模块10的示例性功率回路如图8所示。
相对的V+端子组件22直接附接到位于基板14上的第二迹线36的相对端。功率通过两个V+端子组件22的触点22C和支腿22C流入功率模块10中。因此，功率经由端子组件22流到位于基板14上的第二迹线36的相对端上，并流到晶体管Q1的漏极触点。晶体管Q1的漏极触点位于晶体管Q1的底部上，并且还直接附接到第二迹线36。晶体管Q1在两个V+端子组件22附接到第二迹线36并且晶体管Q1彼此相等地间隔开的点与两个V+端子组件22的附接点之间附接到第二迹线36。
然后，功率通过晶体管Q1从晶体管Q1的漏极向上流到晶体管Q1的源极。晶体管Q1的源极附接到MID端子组件20的第二杆20B的底侧。MID端子组件20的MID端子跳接器20J将MID端子组件20的第二杆20B连接到位于基板14上的第一迹线34。晶体管Q2的漏极直接附接到第一迹线34，并且彼此相等地间隔开。功率从晶体管Q2的漏极向上通过晶体管Q2流到晶体管Q2的源极。晶体管Q2的源极直接连接到V-端子组件18的第一杆18B的底侧。因此，功率沿第一杆18B经由相对的支腿18L流到V-端子组件18的触点18C。
通过使用对称的V+端子组件22和对称的V-端子组件18，器件之间的电流共享是平衡的，可以使用较小的外部触点，这有助于引线框架面板化，并且通过缩短功率回路的总电流路径来大大降低电感。如下文进一步描述的，V-端子组件18、MID端子组件20和V+端子组件22的触点18C、20C和22C可以使用激光焊接、焊料、超声波焊接、机械接合(夹具、弹簧等)、导电粘合剂或任何其他导电接合来电连接外部互连。
电流必须流经闭合电路。因此，封装本身的杂散电感并不是全回路电感的唯一贡献因素。应当考虑全回路的电感，包括电源的任何电容和跨越电源提供的电容器、外部总线和布线以及功率模块10本身。因此，不仅功率模块10的内部布局应该是低电感的，而且V-端子组件18、MID端子组件20、V+端子组件22的位置也应该允许低电感的层叠总线或类似的互连方法来将功率模块10连接到DC电源。
有许多有效的方法将端子连接到高性能总线。图9A和图9B描绘了一种使用层叠母线的方法：V-母线48、MID母线50和V+母线52，以分别连接到V-端子组件18、MID端子组件20和V+端子组件22。因此，用于总线的金属平面在功率模块10的顶部之上延伸。为了清楚起见，仅示出了V-母线48、MID母线50和V+母线52的金属部件，而没有示出层叠膜本身。所示的配置提供了一种高密度和低电感的解决方案，其中，相邻的功率模块10可以紧密地定位在彼此附近，诸如用于并联或形成多模块拓扑。
具体参考图9A，V-母线48具有主体48B，两个触点48C从该主体延伸。触点48C物理连接和电连接到V-端子组件18的触点18C。类似地，MID母线50具有主体50B，两个触点50C从该主体延伸。触点50C物理连接和电连接到MID端子组件20的触点20C。转到图9B，V+母线52具有主体52B，单个宽触点52C从该主体延伸。触点52C物理连接和电连接到相对的V+端子组件22的触点22C。位于V+母线52中的开口提供到V-母线48的触点48C的接入，以及通过引脚组件28、30而获得栅极G2信号和源极开尔文K2信号。图9B示出了V+母线48中的弯曲，在某些情况下，通过将V+端子组件22向上抬起，使得其与V-端子组件18不共面，可以避免该弯曲。
图9C提供了V+母线52的替代性配置。V+母线52具有从主体52B延伸的延伸部52E。该主体具有两个相对的支脚52F，其从延伸部52E下拉到V+端子组件22的触点22。图9C中的配置将略微牺牲一些电感(即，由于较小的层叠面积而增加的电感)，以换取相对于图9B中的配置的更多的应变消除和更小的刚度。
另一总线方法在图10A和图10B中示出。此处，总线更多地沿功率模块10的侧面或围绕功率模块的周边延伸。这在一般需要更多地接入接触区域或功率模块10的情况下可能是有用的。例如，如果软焊或焊接工具需要直接接触各种触点的金属表面。
具体参考图10A，V-母线48’具有主体48B’，两个触点48C’从该主体延伸。V-母线48’被偏置在功率模块10的周边的外部，其中，两个触点48C’在向内和向下延伸以与V-端子组件18的触点18C接触之前围绕功率模块10的相对侧缠绕。类似地，MID母线50’具有主体50B’，两个触点50C’从该主体延伸。MID母线50’被偏置在功率模块10的周边的外部，其中，两个触点50C’在向内和向下延伸以与MID端子组件20的触点20C接触之前围绕功率模块10的相对侧缠绕。
转到图10B，V+母线52’被偏置在功率模块10的周边的外部，并位于V-母线48’之上。V+母线52’具有两个触点52C’，其在向内和向下延伸以与V+端子组件22的相应的触点22C接触之前围绕功率模块10的相对侧缠绕。取决于具体的系统配置，可以设想更多的总线方法和模块变体。最终，最终目标是提供一种通用且有效的端子布置，以允许各种终端用户解决方案。
用于每个晶体管(Q1、Q2)位置的信号回路或栅极和源极连接也受益于低阻抗，以在切换期间最小化晶体管Q1、Q2的栅极上的电压应力。虽然可以通过添加电阻器来缓冲或降低栅极应力，但这通常是以更高的封装复杂性、更高的成本和更慢的切换速度为代价的。最重要的是，对于最佳的切换性能，功率回路和信号回路应该彼此完全独立，以能够通过较快、良好控制的动态实现较低的切换损耗。
漏极-源极(或集电极-发射极)和栅极-源极(或栅极-发射极)回路在器件的源极(或发射极)处共享相同的连接。如果功率路径耦接到信号路径中，则通过正反馈或负反馈引入额外的动态。通常，当功率路径耦接对抗控制信号时，负反馈引入额外的损耗(即，当控制信号试图接通器件时，功率路径耦接试图关断器件)。正反馈通常导致不稳定性，因为功率路径耦接放大了控制信号直到器件被破坏。最终，功率路径和信号路径的耦接导致切换质量降低、切换速度减慢、损耗增加以及可能的破坏。
因此，独立回路提高了切换质量。在所示的实施方式中，电源连接具有与信号源(被称为源极开尔文)分离的路径，使得彼此不重叠或干扰。晶体管的单独连接越紧密，切换性能就越好。
图11示出了所示的实施方式的内部信号回路。晶体管Q1的信号回路流到G1引脚组件24上并穿过G1引脚组件，并且然后穿过接合导线32到晶体管Q1的栅极触点，在此处信号被提供给晶体管Q1。信号回路从晶体管Q1经由晶体管Q1的源极触点流动。信号回路从源极触点通过另一接合导线32直接流向并流经K1引脚组件26。
类似地，晶体管Q2的信号回路流到G2引脚组件28上并穿过G2引脚组件，并且然后穿过接合导线32到晶体管Q2的栅极触点，在此处信号被提供给晶体管Q2。信号回路从晶体管Q2经由晶体管Q2的源极触点流动。信号回路从源极触点通过另一接合导线32直接流向并流经K2引脚组件30。如图所示，这是真实的源极开尔文实现方式，其中，功率回路和信号回路是完全独立的。
图11中的信号回路仅是一个实施方式。如图12所示，其他实施方式可以包括位于基板14的顶部上的额外的信号迹线(trace)54。在这样的实施方式中，一组接合导线32首先将晶体管的栅极触点和源极触点连接到额外的信号迹线54，并且第二组接合导线32将这些额外的信号迹线54连接到适当的引脚组件24-30(G1、G2、K1、K2)。虽然后一种配置确实允许更简单的信号引脚实现方式，但其需要明显更大的基板面积，这可能导致成本增加。最终，布局是灵活的以与两者兼容，并且每个实施方式可以针对不同的应用或规范来增强或优化。
另一个问题出现在并联器件之间的跨导失配中。跨导实际上是器件的电流增益，并且对应于输出电流到输入电压之间的关系。在切换期间，输入电压上升并导致输出电流的相关联上升。如果并联器件之间存在跨导差异(这在碳化硅功率器件中很常见)，则器件将均具有略微不同的接通特性。通过不同电流流经器件，每个器件被提供略微不同的电压。这些电压失配将导致在切换期间在器件之间流动的‘平衡电流’。
该平衡电流将优选阻抗最小的路径，该路径可以通过信号回路而不是功率回路。与耦接的功率和信号回路的干扰问题一样，该平衡电流可能影响切换质量。通过信号回路引入这种高的、不受控制的电流也可能带来可靠性问题，因为信号回路不旨在承载高电流。
在一个实施方式中，通过延伸跨越位于器件的顶侧上的源极焊盘的金属片，发现明显较低的电感。这些路径描绘在图13中。相比之下，源极接合路径的有效路径长度和截面具有相对较高的阻抗。实际上，平衡电流将流经功率触点并且不干扰信号。
现在转到图14A至图14D，通过转移模制、压缩模制、注入模制或类似的工艺，封装由保护性塑料或环氧树脂壳体12包裹。壳体12的若干个显著的特征在图14A至图14D中突出显示，并在下文进行讨论。如图14B所示，功率基板14的背侧金属暴露在功率模块10的下侧，以提供热焊盘56。热焊盘56用作热接触表面，以从功率模块10去除热量。热焊盘56可以被烧结、焊接、环氧化或类似地附接到散热器或冷板(未示出)，以进一步帮助从功率模块10去除废热。
壳体中的特征可以基于制造方法而变化。图14A至图14D的实施方式表示转移模制的结构特性。示出了四个压紧引脚痕迹57，但是取决于功率模块10的总体尺寸，可以有更多或更少个压紧引脚痕迹。在转移模制工艺期间，压紧引脚(未示出)直接向下压在功率基板上，以限制热焊盘56的暴露部分上的塑料渗出或掠过的量。这确保了热表面没有碎屑并且能够用于有效地去除热量。在壳体12的周边周围还存在顶出印记58。顶出印记58是由顶出引脚(未示出)形成的小凹部，该顶出引脚用于在功率模块10仍然热的时候将功率模块从模具(未示出)去除。这些特征的具体位置和相关联的几何形状将取决于具体的产品尺寸和实现方式而变化。
间隙和爬电可能是高压产品的重要方面。在处于不同电压电位下的导体之间，间隙是导体之间的空气中的最短的直接路径。爬电是导体之间沿表面的最短的直接路径。满足安全标准是一项挑战，并且通常与制造方法(工具、环氧流等)和产品尺寸(占用区域和功率密度)不一致。对于小型转移模制封装，特别是低轮廓和高电压的基于SiC的产品，难以达到合适的平衡。
在某些实施方式中，间隙距离是足够的并且在标准内。为了增加爬电距离，并相应地增加最大允许电压，使用爬电扩展器60。爬电扩展器60是凹槽、波纹或其他表面增强件，其在处于不同电位下的导体之间延伸表面距离。如图所示，爬电扩展器60被包括作为塑料或环氧树脂壳体14的一部分，在不增加成本的情况下提供额外的功能。图14C和图14D示出了这些特征在功率模块10的壳体12上的一种实现方式。取决于具体的设计实现方式，顶侧和背侧上也可以有其他图案。
为了最小化功率回路的长度，与信号触点(诸如引脚组件24、26、28、30)相比，一些或所有边缘功率触点(诸如V-端子组件18和MID端子组件20的边缘功率触点)可以从壳体12的边缘插入，如图15所示。由引脚组件24、26、28、30提供的信号触点需要更大的空间来更好地容纳来自器件的接合导线32；因此，其壳体部分从整个壳体12的边缘延伸出来。该轮廓特征允许对独立的功率和信号回路中的每一个进行电感优化。
引脚组件24、26、28、30沿水平条带延伸以容纳并联的器件。在外部，有多种方法形成触点的引脚，这些引脚将附接到印刷电路板栅极驱动器、导线或类似物。一些变型描绘在图16A至图16D中。为了简洁和清楚起见，仅讨论引脚组件28、30，但相同的概念将应用于引脚组件24、26。
图16A中示出了第一种方法，其中，引脚组件28、30为U形且同心，如上所述。在这些实施方式中，引脚的支腿延伸出壳体的相应侧面部分，并且然后以介于75度与105度之间的角度朝向壳体的顶部向上翻转。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
第一种方法利用了产品对称的优点。取决于引脚组件28、30离开壳体12的位置，外部引脚组件30的引脚杆30B中的孔30H提供应变消除。图16B中提供的第二种方法不包括用于应变消除的孔。相反，由于是U形的并且允许壳体12的某一部分存在于引脚组件28、30的U形弯曲中，因此应变消除在引脚杆30B中是固有的。在其他方法中，可以使用三个引脚，如图16C和图16D所示。在这些方法中，外部引脚组件28保持具有两个支腿28L的U形。然而，位于中心的内部引脚组件30仅具有单个支腿30L。引脚组件30的杆30B实际上可以采取任何形状，诸如图16C中的角形或三角形或图16D中的T形。
取决于终端系统的具体需求及其栅极驱动器的格式，可以考虑更多的引脚组件变型。考虑到模块性和灵活性，开发了所示的实施方式，从而实现了许多潜在的产品变型。
其他引脚修改包括从引脚组件24、26、28、30上修整一些支腿，如图17A和图17B所示。例如，从引脚组件24、26、28、30去除一个支腿以允许位于PCB上的栅极和/或源极开尔文驱动器仅使用触点中的两个(如与先前实施方式中的四个相反)。不对称方法可能有利于最大化由外部总线使用的金属面积的量。在图17A中，内部引脚组件26、30分别具有两个支腿26L、30L。外部引脚组件24、28的一个支腿被修整，使得引脚组件24、28中的每一个仅保留一个支腿24L、28L。在图17B中，内部引脚组件26、30和外部引脚组件24、28的一个支腿被修整，使得引脚组件24、26、28、30中的每一个仅保留一个支腿24L、26L、28L、30L。
如上所述，端子和引脚组件18-30由引线框架44形成，并组合了功能以提供高电流内部互连、接合导线位置和外部端子接触表面。引线框架44的部分或零件附接到晶体管Q1、Q2的顶侧源极焊盘以及附接到基板14。引线框架44可以以若干种方式(包括焊接、烧结、导电环氧树脂、激光焊接、超声波焊接等)附接到各种部件。表面增强特征(诸如孔、狭缝、削边边缘等)被称为‘焊料或环氧搭扣’，并且可以用于增强接合强度，如图18所示。
引线框架44上的直接附接到顶侧源极焊盘的条带可以具有一些区别特征。取决于被封装的器件的具体布局，其可能具有多种焊料搭扣实现方式。其还可以包括器件之间的波纹(未图示)，以用于热膨胀应力消除和增强模具流。引线框架44中的各种弯曲可以用作应力消除的其他方式。
在功率模块10的外部，端子和引脚组件18-30将附接到母线、导线、印刷电路板等。系统中的振动可能拉动端子和引脚组件18-30。期望不使这些外力推动或拉动功率器件或接合导线。为此，在需要时，孔和/或其他保持特征被放置在引线框架44中，使得当引线框架被拉动时，填充这些孔的模制化合物承受应变，而不是敏感的内部部件。
引线框架44中的孔62和/或其他保持特征被放置为与在转移模制工艺中使用的压紧引脚的位置匹配。理想地，这些引脚直接压在基板上。这些孔62提供间隙，使得引脚可以实现这一点。在组件被模制之后，其还起到应变消除的作用。
引线框架44可以在蚀刻或冲压工艺中由金属片制成。图19A和图19B中提供了该情况的一个示例。触点和内部特征通过窄凸片结合到外部框架。为了简化面板或容纳盒(magazine)中的处理，大部分金属片开始是平坦的。仅形成内部弯曲。由于组件在制造生产期间需要多个加热工艺，因此增加了热膨胀狭缝以分解大的铜区域。这些限制了组件的膨胀和翘曲。
在引线框架44已经附接到功率器件和基板，导线接合并且然后模制之后，在结合凸片的位置处将其从外部框架修整掉。外部触点的弯曲通常通过程序步骤和选择性修整折叠和形成。
对于自动化批量生产，这些引线框架44通常被图案化为阵列。这些阵列在多个机器中处理，通常从容纳盒或机架上装载。位于顶部和底部边缘上的孔用于固定、定位、键控和处理。图20中示出了具有四个引线框架44的示例性引线框架阵列64。引线框架44和引线框架阵列64的具体特征将取决于产品配置、产品尺寸变化和制造设备类型而变化。
所示的实施方式的潜在益处是能够放大或缩小主要布局以最佳地满足广泛的系统和应用的功率处理和预算需求。功率模块10可以通过在相关尺寸中进行参数化拉伸以不同的计数来适应器件宽度和长度的不同组合。值得注意地，以这种方式缩放功率模块10将不会减少或限制基本封装方法的核心益处。图5和图21中提供了可扩展性的示例，其中，图5示出了具有三个晶体管Q1(16)和三个晶体管Q2(16)的功率模块10，并且图21示出了具有六个晶体管Q1(16)和六个晶体管Q2(16)的横向拉伸的功率模块10。
在某些实施方式中，需要一组共享的材料以最小化制造部件所需的独特的生产工具的数量。因此，可扩展性的替代性形式将是保持相同的基板和引线框架布局，并调整设定占用区域中的器件的数量或规模。例如，器件在某些情况下(更高的电流)可以加宽，而在其他情况下(更低的成本)可以变窄。位置也可以减少，以减少相对于完全填充的功率模块10的最大功率处理。图22A和图22B中提供了示例。图22A和图22B两者中的功率模块10相对于图5中提供的功率模块横向拉伸，以具有用于晶体管Q1(16)的五个位置以及用于晶体管Q2(16)的五个位置。图22A中的功率模块10利用五个晶体管Q1(16)和五个晶体管Q2(16)来完全填充。图22B中的功率模块10利用三个晶体管Q1(16)和三个晶体管Q2(16)来填充。因此，图22B中的两个位置(未填充位置70)故意保留为未填充，并且假设在两种情形下都采用同一类型的部件，则与图22A中的功率处理相比，可以对应于40％的功率处理减少。在某些实施方式中，仅采用一个晶体管Q1(16)和一个晶体管Q2(16)。
可扩展性特征允许封装内优化。提供一种也可以在外部进行增强或优化的设计也是有帮助的。功率模块10的半桥支腿可以被布置成形成许多拓扑变型。在大多数情况下，相应的V-端子组件18和V+端子组件20中的每一个将连接到同一低电感母线。MID端子组件22或AC输出将(1)连接到用于更高电流的并联封装，(2)对于单独的桥支腿保持分离，或者(3)具有两者的某一组合。
图23示出了具有层叠总线的并联配置的示例，其中，三个功率模块10A、10B和10C的V-端子组件、V+端子组件和MID端子组件分别并联连接到细长的V-母线(未示出)、细长的V+母线72和细长的MID母线74。并联的功率模块10X的数量可以增加或减少，以适当地或最佳地匹配系统的功率需求。该特征允许以成本有效的方式在所有功率级别的许多系统中使用同一核心产品。
图24示出了使用适当的总线连接两个半H桥功率模块10A和10B以形成单个全H桥电路的示例。如图所示，两个功率模块10A和10B的V-端子组件(未示出)和V+端子组件22分别并联连接到细长的V-母线(未示出)和细长的V+母线72。为功率模块10A的MID端子组件20提供第一MID母线74A，并且为功率模块10B的MID端子组件20提供第二MID母线74B。
图25示出了三相拓扑，该拓扑具有三个桥支腿并采用层叠总线。提供了三个功率模块10A、10B和10C。功率模块10A、10B和10C的V-端子组件(未示出)和V+端子组件22分别并联连接到细长的V-母线(未示出)和细长的V+母线72。为功率模块10A的MID端子组件20提供第一MID母线74A，为功率模块10B的MID端子组件20提供第二MID母线74B，并且为功率模块10C的MID端子组件20提供第三MID母线74C。
可以组合图23和图24中提供的概念。图26展示了一种采用层叠总线以提供三个桥支腿的布置，每个桥支腿具有两个并联的功率模块10。具体地，使用三个MID母线74A、74B和74C，对于第一支腿，功率模块10A和10B并联连接，对于第二支腿，功率模块10C和10D并联连接，并且对于第三支腿，功率模块10E和10F并联连接。
图27至图32中示出了另一示例性功率模块100，其包含了某些上述概念。图27是具有壳体112的功率模块100的顶部的等距视图。图28是功率模块100的底部的等距视图。图29和图30是没有模制壳体112的功率模块100的底部的等距视图和平面视图。图31是功率模块100的分解图。以下描述共同参考了图27至图31中的每一个。
在功率模块100的核心处是基板114，其中功率器件116安装到该基板的顶表面。在该实施方式中，功率器件116是晶体管Q1(即，Q1'、Q1”、Q1”')和Q2(即，Q2'、Q2”、Q2”')。该实施方式中的V-端子组件118仍然安装在位于功率模块100的A侧附近的晶体管Q2(116)之上。V-端子组件118是导电的，并且直接附接到位于晶体管Q2的顶侧上的源极触点，以形成图2中的V-节点。在该实施方式中，示出了四个Q1晶体管和四个Q2晶体管；然而，本领域技术人员将认识到，晶体管Q1和Q2的数量、尺寸和能力将并且可以基于功率模块100的性能和功率需求而随应用的不同而变化。
两个相对的V+端子组件122在C侧和D侧附近安装到位于基板114的顶表面上的第一迹线/焊盘134(图31)。晶体管Q1安装在基板114上，使得晶体管Q1的漏极直接附接到第一迹线/焊盘134。因此，晶体管Q1的漏极和V+端子组件122形成图2中的V+节点。
MID端子组件120安装在位于功率模块100的B侧附近的晶体管Q1(116)之上。MID端子组件120是导电的，并且直接附接到位于晶体管Q1的顶侧上的源极触点。MID端子组件120包括一体的跳接器120J，该一体的跳接器延伸到并直接附接到第二迹线/焊盘136，晶体管Q2的漏极触点直接附接在该第二迹线/焊盘上。因此，晶体管Q2的漏极触点、晶体管Q1的源极触点以及MID端子组件20形成图2中的MID节点。
晶体管Q1的栅极触点和源极开尔文触点(G1、K1)分别使用接合导线132电耦接到引脚组件124、126。类似地，晶体管Q2的栅极触点和源极开尔文触点(G2、K2)分别使用接合导线132电耦接到引脚组件128、130。引脚组件124、126、128、130直接安装到基板114的顶表面，使得其彼此电隔离，并且与高功率V-节点、V+节点和MID节点电隔离。下文进一步提供与引脚组件124、126、128、130、V-端子组件118、相对的MID端子组件120和V+端子组件122的设计和形状有关的细节。值得注意地，这样的设计可以包括额外的引脚或引脚组件，其为由功率模块100提供的电子器件提供输入节点或输出节点。这些额外的引脚和引脚组件可以用于电流感测、温度感测、偏置等。
现在参考图31中的功率模块100的分解图。从图的底部开始，包括晶体管Q1、Q2的功率器件116使用器件附接材料140在安装位置138处附接到第一迹线134和第二迹线136。器件附接材料140可以是提供机械结构、高电流互连和高热导率的焊料、粘合剂、烧结金属等。
引脚组件118’、120’、124、126、128、130、V-端子组件118、MID端子组件120和V+端子组件122由单个引线框架144形成。在该实施方式中，引脚组件118’是V-端子组件118的延伸部，并且引脚组件120’是MID端子组件120的延伸部。下文将进一步提供与引脚组件118’、120’、124、126、128和130的形状和使用相关的更多细节。
功率器件116的顶部和基板114的连接到V-端子组件118、MID端子组件120和V+端子组件122的对应的底部部分的部分是使用引线框架附接材料142来连接。如上所述，引线框架附接材料142可以是提供机械结构、高电流互连和高热导率的焊料、粘合剂、烧结金属、激光焊接、超声波焊接等。引线框架144通常是用于高电流外部连接和内部互连的金属接触条带。任何触点均在单个片材上结合在一起，通常每个片材上有多个产品，并在形成和分割之前被处理成阵列。
接合导线132通常用于将功率器件116的控制触点连接到各个引脚组件124、126、128、130。接合导线132可以是能够支持相对较高的电流电互连的超声或热超声接合的大直径导线。替代地，引脚组件124、126、128、130可以直接接合到功率器件116、接合到位于基板118上的迹线等。由于引脚组件118’和120’与相应的V-端子组件118和MID端子组件120是一体的并且基本上是其延伸部，因此这些连接不需要接合导线。
壳体112可以使用转移或注入模制工艺来形成，以提供机械结构和高电压隔离。壳体112包封功率模块100的内部零件。用于壳体112的模制化合物可以是能够提供机械结构、高电压隔离、热膨胀系数(CTE)匹配和低湿度吸收的转移或压缩模制环氧树脂模制化合物(EMC)。
现在转到图27至图32(一般)、以及特别是图29和图30，V-端子组件118包括位于两个端子支腿118L之间的细长的第一杆118B。上述功率模块10与功率模块100之间的显著差异在于，V-端子组件118被重新配置为使得V-端子触点118C与V+端子组件122的V+端子触点122C位于同一侧。该配置可以提供略微更优化的母线(母线118B)，其与功率器件116(Q2)具有更多的重叠并且与上述功率模块10相比具有更小的电路内电感。在功率模块10中，V-端子触点18C均位于与MID端子组件20的MID端子触点20C的侧面相对的一侧。
具体地，相应的端子支腿118L被成形为使得其从第一杆118B朝向功率模块100的相对侧C和D向外延伸，穿过壳体112的一侧，朝向壳体112的顶部向上翻转，并且然后在壳体112的顶部的一部分之上向内翻转，以提供相应的和相对的V-端子触点118C。端子支腿118L中的每一个的远端部分在其中间部分之上向后弯曲。V-端子组件118的第一杆118B的底部部分直接附接到晶体管Q2(功率器件116)的源极触点。位于端子支腿118L的暴露的远端处的V-端子触点118C为V-端子组件118提供端子触点。
MID端子组件120包括细长的第二杆120B，其位于两个端子支腿120L之间。在所示的实施方式中，第二杆120B和两个端子支腿120L一起形成U形。设想了其他形状，诸如T形、V形和C形。端子支腿120L中的每一个成形为使得其从第二杆120B的端部朝向功率模块的B侧向外延伸，穿过壳体112的侧面，并且以介于75度与105度之间的角度朝向壳体112的顶部向上翻转。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。端子支腿120L的暴露的远端为MID端子组件120提供MID端子触点120C。
上述功率模块10与功率模块100之间的第二个显著差异是，MID端子触点120C没有像在功率模块10上那样(例如，图3)在壳体112的底表面之上向后折叠。与引脚组件120’、124、126一样，MID端子触点120C相对于壳体112所在的平面基本上是垂直的。端子支腿120L有效地形成L形，其中，端子支腿120L的竖直部分形成MID端子触点120C。端子支腿120L从第二杆120B延伸。MID端子组件120的第二杆120B的底部部分直接附接到晶体管Q1(功率器件116)的源极触点。
该实施方式中的MID端子组件120还包括多个(2个)一体形成的跳接器120J，该跳接器从第二杆120B朝向V-端子组件118的第一杆118B延伸。如上所述，跳接器20J的远端直接附接到位于基板114的顶表面上的第二迹线136。跳接器120J可以利用单个杆来替换。此外，跳接器120J的数量可以从一个实施方式到另一实施方式发生变化。例如，在上述功率模块10中提供了三个跳接器120J。在某些实施方式中，每个功率器件116将有一个跳接器120J，该跳接器耦接到MID端子组件120。
在该实施方式中，MID端子组件120的端子支腿和触点120L、120C允许使用传统的且更容易获得的侧焊接操作来焊接到较厚的外部母线。由于MID端子组件120承载功率模块100的AC输出，对于较高的电流应用，较粗的母线可能是优选的或需要的。
对于相对的V+端子组件122中的每一个，一端直接附接到位于基板114的顶部上的第一迹线134。每个相对的端子122从基板114朝向功率模块100的C侧和D侧向外延伸，穿过壳体112的相应侧，朝向壳体112的顶部向上翻转，并且然后在壳体112的顶部的一部分之上向内翻转。因此，V+端子组件122中的每一个的远端部分在其中间部分之上向后弯曲。相对的端子122的暴露的远端为V+端子组件122提供端子触点122C。
具体参考图29和图30，在壳体112的相对侧上提供嵌套的信号引脚组件118’、120’、124、126和128、130的组。引脚组件126和130是T形的，并且均包括引脚杆126B、130B和引脚支腿126L、130L，其从相应的引脚杆126、130的中心部分延伸。引脚支腿126L、130L在朝向功率模块100的底侧翻转大约90度之前从相应的引脚杆130B横向向外延伸。
引脚组件124和128一般是L形的，并且均包括引脚杆124B、128B和引脚支腿124L、128L，其从相应的引脚杆126、130的远端部分延伸。引脚支腿126L、130L从相应的引脚杆126B、130B横向向外延伸，朝向引脚组件126、130的引脚支腿126L、130L翻转，向外翻转大约90度，并且然后朝向功率模块100的底侧翻转大约90度。其他实施方式可以包括介于75度与105度之间、70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
基本上是额外的引脚支腿的引脚组件118’和120’是相应的V-端子组件118和MID端子组件120的端子支腿118L和120L的一体延伸部。引脚组件118’在朝向功率模块100的底侧翻转大约90度并最终与引脚组件130的引脚支腿130L并排延伸之前，从母线118B和/或端子支腿118L横向延伸。引脚组件120’在朝向功率模块100的底侧翻转75度与105度之间并最终与引脚组件126的引脚支腿126L并排延伸之前，从母线120B和/或端子支腿120L横向延伸。引脚组件130的引脚支腿130L的端部部分位于引脚组件118’的端部部分与引脚组件128的引脚支腿128L之间。其他实施方式可以包括介于70度与110度之间、80度与100度之间、85度与95度之间、以及87度与93度之间的角度。
通过使引脚组件118’直接从V-端子组件118延伸，引脚组件118'可以用于通过分析引脚组件118′与引脚组件130L之间的电压差来感测电流和过电流事件，该电压差对应于V-和低侧源极开尔文信号电压(K2)。类似地，通过使引脚组件120’直接从MID端子组件120延伸，引脚组件120’可以用于通过分析引脚组件120’与引脚组件126之间的电压差来感测电流和过电流事件，该电压差对应于V-和高侧源极开尔文信号电压(K1)。示意性地，引脚组件118’和引脚组件120’分别对应于图1B中的S2信号和S1信号。图1A和图1B基本上相同，其中，S1端子和S2端子对应于当前实施方式的引脚组件120’和118’。接合导线132将功率器件116电连接到引脚组件124、126、128、130的引脚杆124B、126B、128B、130B。
具体参考图27、图28和图32，功率模块100的内部工作通过转移模制、压缩模制、注入模制或类似工艺由保护性塑料或环氧树脂壳体112包裹。壳体112的几个显著特征在下文突出显示和讨论。如图28和图32所示，功率基板114的背侧金属暴露在功率模块100的下侧，以提供热焊盘156。热焊盘156用作热接触表面以从功率模块100去除热量。热焊盘156可以被烧结、焊接、环氧化或类似地附接到散热器或冷板(未示出)，以进一步帮助从功率模块100去除废热。
壳体112中的特征可以基于制造方法而变化。所示实施方式表示转移模制的结构特性。如图27所示，存在四个压紧引脚痕迹157，但取决于功率模块100的总体尺寸，可以有更多或更少的压紧引脚痕迹。在转移模制工艺期间，压紧引脚(未示出)直接向下压在功率基板上，以限制热焊盘156的暴露部分上的塑料渗出或掠过的量。这确保了热表面没有碎屑并且能够用于有效地去除热量。在壳体112的周边周围还存在顶出印记158。顶出印记158是由顶出引脚(未示出)形成的小凹部，该顶出引脚用于在功率模块100仍然热的时候将功率模块从模具(未示出)去除。这些特征的具体位置和相关联的几何形状将取决于具体的产品尺寸和实现方式而变化。
间隙和爬电可能是高压产品的重要方面。在处于不同电压电位下的导体之间，间隙是导体之间的空气中的最短的直接路径。爬电是导体之间沿表面的最短的直接路径。满足安全标准是一项挑战，并且通常与制造方法(工具、环氧流等)和产品尺寸(占用区域和功率密度)不一致。对于小型转移模制封装，特别是低轮廓和高电压的基于SiC的产品，难以达到合适的平衡。
在某些实施方式中，间隙距离是足够的并且在标准内。为了增加爬电距离，并相应地增加最大允许电压，可以使用爬电扩展器60，诸如图14A和图14B中所示的用于先前描述的功率模块10的爬电扩展器。爬电扩展器60是凹槽、波纹或其他表面增强件，其在处于不同电位下的导体之间延伸表面距离。
如上所述，功率模块中有两类电回路：功率回路和信号回路。功率回路是通过晶体管Q1、Q2的高电压、高电流路径，用于经由晶体管Q1、Q2的漏极(或集电极)和源极(或发射极)向负载输送功率，其中，负载通常连接到MID端子组件120。信号回路是通过晶体管Q1、Q2的栅极G1、G2(或基极)和源极S(或发射极)的低电压、低电流路径。栅极-源极(或基极-发射极)信号路径致动晶体管Q1、Q2，以有效地接通或关断晶体管Q1、Q2。如下详述，信号回路还可能需要晶体管Q1、Q2的源极开尔文连接K1、K2。
功率回路有效地在V+端子组件122与V-端子组件118之间延伸。V+端子组件122和V-端子组件118通常跨越DC电源而连接，诸如与大电容并联的电池。
相对的V+端子组件122直接附接到位于基板114上的第一迹线134的相对端。功率通过两个V+端子组件122的触点122C和支腿122C流入功率模块100中。因此，功率经由端子组件122流到位于基板114上的第一迹线134的相对端上，并流到晶体管Q1的漏极触点。晶体管Q1的漏极触点位于晶体管Q1的底部上，并且还直接附接到第二迹线136。晶体管Q1在两个V+端子组件22附接到第一迹线134并且晶体管Q1彼此相等地间隔开的点与两个V+端子组件122的附接点之间附接到第一迹线134。
然后，功率通过晶体管Q1从晶体管Q1的漏极向上流到晶体管Q1的源极。晶体管Q1的源极在凸起E处附接到MID端子组件120的第二杆120B的底侧。MID端子组件120的MID端子跳接器120J将MID端子组件120的第二杆120B连接到位于基板114上的第二迹线136。晶体管Q2的漏极直接附接到第二迹线136，并且彼此相等地间隔开。功率从晶体管Q2的漏极向上通过晶体管Q2流到晶体管Q2的源极。晶体管Q2的源极在凸起E处直接连接到V-端子组件118的第一杆118B的底侧。因此，功率沿第一杆118B经由相对的支腿118L流到V-端子组件118的触点118C。
具体参考图29和图30，多个凸起E可以设置在V-端子组件的第一杆118B和MID端子组件的第二杆120B中的每一个中。凸起E设置在功率器件116中的每一个之上，并且用于使第一杆118B和第二杆120B的部分朝向功率器件的顶部向下延伸。因此，第一杆118B和第二杆120B的剩余的未凸起部分允许基板114的顶部与第一杆118B和第二杆120B的底部之间有更多的空间。额外的空间通过减少使用于形成壳体112的模制化合物流入并填充该区域所需的压力的量来帮助制造壳体112。
第一杆118B和第二杆120B也具有与基板114上的压紧位置对应的凹陷区域。如先前实施方式中所述，在转移模制工艺中使用压紧引脚(未示出)，其中，压紧引脚一般直接压在基板114上，以在形成壳体112的同时将功率模块100的某些或所有部件保持在适当位置。
通过使用对称的V+端子组件122和对称的V-端子组件118，器件之间的电流共享是平衡的，并且可以使用较小的外部触点，这有助于引线框架面板化，并且通过缩短功率回路的总电流路径来大幅降低电感。如下文进一步描述的，V-端子组件118、MID端子组件120和V+端子组件122的触点118C、120C和122C可以使用激光焊接、焊料、超声波焊接、机械接合(夹具、弹簧等)、导电粘合剂或任何其他导电接合来电连接外部互连。
电流必须流经闭合电路。因此，封装本身的杂散电感并不是全回路电感的唯一贡献因素。应当考虑全回路的电感，包括电源的任何电容和跨越电源提供的电容器、外部总线和布线以及功率模块100本身。因此，不仅功率模块100的内部布局应该是低电感的，而且V-端子组件118、MID端子组件120、V+端子组件122的位置也应该允许低电感的层叠总线或类似的互连方法来将功率模块100连接到DC电源。
在该实施方式中，每个晶体管(Q1、Q2)位置的信号回路或栅极和源极连接也受益于低阻抗，以在切换期间最小化晶体管Q1、Q2的栅极上的电压应力。此外，功率回路和信号回路彼此独立，以能够通过较快、良好控制的动态实现较低的切换损耗。
该实施方式的内部信号回路类似于图11中所示的回路。晶体管Q1的信号回路流到G1引脚组件124上并穿过G1引脚组件，并且然后穿过接合导线132到晶体管Q1的栅极触点，在此处信号被提供给晶体管Q1。信号回路从晶体管Q1经由晶体管Q1的源极触点流动。信号回路从源极触点通过另一接合导线132直接流向和流经K1引脚组件126。
类似地，晶体管Q2的信号回路流到G2引脚组件128上并穿过G2引脚组件，并且然后穿过接合导线132到晶体管Q2的栅极触点，在此处信号被提供给晶体管Q2。信号回路从晶体管Q2经由晶体管Q2的源极触点流动。信号回路从源极触点通过另一接合导线132直接流向和流经K2引脚组件130。如图所示，这是真实的源极开尔文实现方式，其中，功率回路和信号回路是完全独立的。
为了最小化功率回路的长度，与信号触点(诸如引脚组件124、126、128、130)相比，一些或所有边缘功率触点(诸如V-端子组件118和MID端子组件120的边缘功率触点)可以从壳体112的边缘插入。由引脚组件124、126、128、130提供的信号触点需要更大的空间来更好地容纳来自器件的接合导线132；因此，其壳体部分从整个壳体112的边缘延伸出来。该轮廓特征允许对独立的功率和信号回路中的每一个进行电感优化。
如上所述，端子和引脚组件118-130由引线框架144形成，并组合了功能以提供高电流内部互连、接合导线位置和外部端子接触表面。引线框架144的部分或零件附接到晶体管Q1、Q2的顶侧源极焊盘以及附接到基板114。引线框架144可以以若干种方式(包括焊接、烧结、导电环氧树脂、激光焊接、超声波焊接等)附接到各种部件。表面增强特征(诸如孔、狭缝、削边边缘等)被称为‘焊料或环氧搭扣’，并且可以用于增强接合强度，如图18所示。
引线框架144上的直接附接到顶侧源极焊盘的条带可以具有一些区别特征。取决于被封装的器件的具体布局，其可能具有多种焊料搭扣实现方式。其还可以包括器件之间的波纹(未图示)，以用于热膨胀应力消除和增强模具流。引线框架144中的各种弯曲可以用作应力消除的其他方式。
引线框架144可以在蚀刻或冲压工艺中由金属片制成。图33A和图33B中提供了该情况的一个示例。触点和内部特征通过窄凸片结合到外部框架。为了简化面板或容纳盒(magazine)中的处理，大部分金属片开始是平坦的。仅形成内部弯曲。由于组件在制造生产期间需要多个加热工艺，因此增加了热膨胀狭缝以分解大的铜区域。这些限制了组件的膨胀和翘曲。
在引线框架144已经附接到功率器件116和基板114，导线接合并且然后模制之后，在结合凸片的位置处将其从外部框架修整掉。外部触点的弯曲通常通过程序步骤和选择性修整折叠和形成。
对于自动化批量生产，这些引线框架144通常被图案化为阵列。这些阵列在多个机器中处理，通常从容纳盒或机架上装载。位于顶部和底部边缘上的孔用于固定、定位、键控和处理。图34中示出了具有四个引线框架144的示例性引线框架阵列164。引线框架144和引线框架阵列164的具体特征将取决于产品配置、产品尺寸变化和制造设备类型而变化。
图35和图36是功率模块100的较宽变形的底部等距视图和顶部等距视图。如上所述，更宽变体支持包括用于低侧和高侧晶体管的更多功率器件116，这一般对应于功率模块100的更高功率处理能力。
上述功率模块10和功率模块100具有许多相同的元件以及若干个独特的元件。可以以任何组合来组合这些元件中的每一个。例如，凸起E和独特的引脚组件118’、120’、124、126、128、130可以合并在功率模块10中。
碳化硅(SiC)功率器件提供了高水平的性能益处，包括高电压阻断、低导通电阻、高电流、快速切换、低切换损耗、高结温度以及高热导率。最终，这些特性带来潜在功率密度的显著增加，即每个面积或体积处理的功率。
然而，实现该潜力需要在封装和系统层面处解决重大挑战。更高的电压、电流和切换速度表现为施加在更小和更受约束的区域上的显著更高的物理应力。为了充分利用SiC技术所提供的优势，解决了一个或多个以下挑战：
·提供封装内(内部布局)和封装外(互连)的公共电路拓扑；
·去除来自器件的传导和切换损耗的废热；
·提供高压电位之间的有效的电隔离；
·提供低功率回路电感，以用于高速切换期间的最小高压过冲；
·实现低信号回路电感，以用于最小栅极电压过冲和振荡；
·优化用于并联功率器件的内部布局，以实现动态且稳态的电流共享；
·提供低功率回路电阻，以用于高载流而不会过热；
·提供非常适合并联模块并以直接布置到电路拓扑中为特征的外部端子布置；以及
·提供功率器件的平衡布置。
封装部件的内部布局或物理布置对这些因素中的每一个都有显著影响。随着封装内部的器件的数量增加，实现最佳布局变得越来越困难。并联是SiC器件增加封装的电流能力的常用技术。随着更多的器件并联，热扩散、功率回路电感、信号回路电感和封装尺寸之间的权衡变得越来越难以平衡。形成半桥拓扑带来额外的布局挑战，因为诸如功率回路电感和开关位置之间的相等热转移的重要参数变得更具设计挑战性。
除了性能之外，为了吸引广泛范围的市场和应用，成本应当保持较低。一些有助于降低成本的技术包括：
·通过服务于同一组件的多个功能来限制单个部件的使用；
·通过设计来优化每个部件的功能和性能；
·限制二次或精加工操作的要求；
·使用以高产率著称的传统或成熟的制造方法；
·在可能时使用批量或连续加工，使用面板、条带、阵列、容纳盒等；以及
·基于子部件的制造方法来优化封装尺寸和形式，诸如确定在条带或面板上制造的零件的尺寸，以最大限度地利用原材料。
最终，内部可扩展性和外部模块性的组合产生了高度适应性的核心布局，其可以应用于广泛范围的系统需求。
本公开涉及但不限于以下内容：
·针对下一代SiC产品高度优化的半桥封装设计；
·可扩展的布局，其中，产品可以通过加长或加宽封装来实现，以允许更多的SiC区域(通过更大的器件或更多的并联器件)；
·外部端子位置的模块化方法，以便于并联多个封装或将其布置诚公共电路拓扑；
·超低电感、平衡的功率回路布局；
·低电感、平衡的信号回路布局；
·用于信号回路的真实开尔文实现方式；
·左旋或右旋信号引脚兼容性；
·通过最小化所使用的独特零件的数量实现的低成本；
·通过最小化功率基板的面积实现的低成本；
·通过引线框架阵列加工实现的低成本；
·利用被广泛采用的引线框架阵列加工和转移模制的高可制造性；
·位于封装的顶侧和底侧上的内部模制电压爬电扩展器；以及
·器件顶侧到引线框架的直接功率附接。
以上提供的概念解决了以上的一个、一些或全部，以提供独特且新颖的功率模块10、100。本领域技术人员将认识到对本公开的改进和修改。所有这样的改进和修改都被认为在本文中所公开的概念的范围内。

Claims (28)

1.一种功率模块，包括：
基板，具有带有第一迹线和第二迹线的顶表面；
第一多个竖直功率器件和第二多个竖直功率器件，电耦接以形成功率电路的一部分；
第一端子组件，包括第一细长杆、至少两个第一端子触点、以及至少两个第一端子支腿，所述至少两个第一端子支腿分别在所述第一细长杆和所述至少两个第一端子触点的不同点之间延伸；
第二端子组件，包括第二细长杆、至少两个第二端子触点、以及至少两个第二端子支腿，所述至少两个第二端子支腿分别在所述第二细长杆和所述至少两个第二端子触点的不同点之间延伸；以及
壳体，包括位于所述顶表面与底表面之间的四个侧，其中，所述壳体包封所述第一端子组件和所述第二端子组件的至少一部分，使得：
所述至少两个第一端子支腿中的第一端子支腿和第二端子支腿延伸出所述壳体的第一侧和第二侧，并且折叠成使得所述至少两个第一端子触点在所述壳体的所述底表面之上并且平行于所述底表面而延伸；并且
所述至少两个第二端子支腿中的每一个延伸出所述壳体的第三侧并翻转，其中，所述至少两个第二端子触点与所述壳体的所述底表面形成介于75度与105度之间的角度，其中，所述第三侧位于所述壳体的所述第一侧与第二侧之间。
2.根据权利要求1所述的功率模块，其中：
所述第一多个竖直功率器件直接电耦接和机械耦接在所述第一迹线与所述第一端子组件的所述第一细长杆的底部之间；并且
所述第二多个竖直功率器件直接电耦接和机械耦接在所述第二迹线与所述第二端子组件的所述第二细长杆的底部之间。
3.根据权利要求2所述的功率模块，其中：
多个第一凸起设置在所述第一细长杆中并且朝向所述基板偏置；
多个第二凸起设置在所述第二细长杆中并且朝向所述基板偏置；
所述第一多个竖直功率器件中的每一个直接电耦接和机械耦接在所述第一迹线与位于所述第一端子组件的所述第一细长杆中的所述多个第一凸起中的一个的底部之间；并且
所述第二多个竖直功率器件中的每一个直接电耦接和机械耦接在所述第二迹线与位于所述第二端子组件的所述第二细长杆中的所述多个第二凸起中的一个的底部之间。
4.根据权利要求3所述的功率模块，还包括：第三端子组件和第四端子组件，所述第三端子组件和所述第四端子组件电耦接和机械耦接到靠近所述基板的相对侧的所述第二迹线，其中：
所述第三端子组件包括延伸出所述壳体的所述第一侧的第三端子支腿以及在所述壳体的所述底表面之上并且平行于所述底表面而延伸的第三端子触点；并且
所述第四端子组件包括延伸出所述壳体的所述第二侧的第四端子支腿以及在所述壳体的所述底表面之上并且平行于所述底表面而延伸的第四端子触点。
5.根据权利要求1所述的功率模块，还包括：第三端子组件和第四端子组件，所述第三端子组件和所述第四端子组件电耦接和机械耦接到靠近所述基板的相对侧的所述第二迹线，其中：
所述第三端子组件包括延伸出所述壳体的所述第一侧的第三端子支腿以及在所述壳体的所述底表面之上并且平行于所述底表面而延伸的第三端子触点；并且
所述第四端子组件包括延伸出所述壳体的所述第二侧的第四端子支腿以及在所述壳体的所述底表面之上并且平行于所述底表面而延伸的第四端子触点。
6.根据权利要求1所述的功率模块，还包括：
第一引脚组件，包括第一引脚杆和至少一个第一引脚支腿，所述第一引脚支腿从所述第一引脚杆延伸并延伸出所述壳体的第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转，所述第四侧与所述壳体的所述第三侧相对；以及
第二引脚组件，包括第二引脚杆和至少一个第二引脚支腿，所述至少一个第二引脚支腿从所述第二引脚杆延伸并延伸出所述壳体的所第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转。
7.根据权利要求6所述的功率模块，其中，所述第一端子组件还包括第三引脚支腿，所述第三引脚支腿延伸出所述壳体的所述第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转。
8.根据权利要求7所述的功率模块，其中：
所述第一引脚杆位于所述第二引脚杆与所述第一端子组件的所述第一细长杆之间；并且
所述至少一个第二引脚支腿位于所述至少一个第一引脚支腿与所述第三引脚支腿之间。
9.根据权利要求1所述的功率模块，还包括：
第一引脚组件，包括第一引脚杆和至少一个第一引脚支腿，所述第一引脚支腿从所述第一引脚杆延伸并延伸出所述壳体的所述第三侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转；以及
第二引脚组件，包括第二引脚杆和至少一个第二引脚支腿，所述至少一个第二引脚支腿从所述第二引脚杆延伸并延伸出所述壳体的所述第三侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转，其中，所述至少一个第一引脚支腿和所述至少一个第二引脚支腿位于所述至少两个第二端子触点之间。
10.根据权利要求9所述的功率模块，其中，所述第二端子组件还包括第三引脚支腿，所述第三引脚支腿延伸出所述壳体的所述第三侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转。
11.根据权利要求10所述的功率模块，其中：
所述第一引脚杆位于所述第二引脚杆与所述第二端子组件的所述第二细长杆之间；并且
所述至少一个第二引脚支腿位于所述至少一个第一引脚支腿与所述第三引脚支腿之间。
12.根据权利要求1所述的功率模块，还包括：
第一引脚组件，包括第一引脚杆和至少一个第一引脚支腿，所述至少一个第一引脚支腿从所述第一引脚杆延伸并延伸出所述壳体的第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转，所述第四侧与所述壳体的所述第三侧相对；
第二引脚组件，包括第二引脚杆和至少一个第二引脚支腿，所述至少一个第二引脚支腿从所述第二引脚杆延伸并延伸出所述壳体的所述第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转；
第三引脚组件，包括第三引脚杆和至少一个第三引脚支腿，所述至少一个第三引脚支腿从所述第三引脚杆延伸并延伸出所述壳体的所述第三侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转；以及
第四引脚组件，包括第四引脚杆和至少一个第四引脚支腿，所述至少一个第四引脚支腿从所述第四引脚杆延伸并延伸出所述壳体的所述第三侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转，其中，所述至少一个第三引脚支腿和所述至少一个第四引脚支腿位于所述至少两个第二端子触点之间。
13.根据权利要求12所述的功率模块，其中：
所述第一端子组件还包括第五引脚支腿，所述第五引脚支腿延伸出所述壳体的所述第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转；并且
所述第二端子组件还包括第六引脚支腿，所述第六引脚支腿延伸出所述壳体的所述第三侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转。
14.根据权利要求1所述的功率模块，其中：
所述功率电路包括功率回路和至少一个信号回路；并且
所述功率回路穿过所述第一多个竖直功率器件和所述第二多个竖直功率器件。
15.根据权利要求14所述的功率模块，其中，所述功率回路独立于所述至少一个信号回路。
16.根据权利要求15所述的功率模块，其中，所述至少一个信号回路为所述第一多个竖直功率器件或所述第二多个竖直功率器件提供至少一个控制信号。
17.根据权利要求14所述的功率模块，其中，所述功率回路不穿过所述功率模块的任何接合导线。
18.根据权利要求1所述的功率模块，其中，所述第一多个竖直功率器件和所述第二多个竖直功率器件包括功率场效应晶体管，并且所述功率电路是半H桥电路。
19.根据权利要求1所述的功率模块，其中，所述第二端子组件还包括从所述第一细长杆延伸到所述第一迹线的多个跳接器，使得所述多个跳接器电连接和机械连接到所述第一迹线。
20.一种功率模块，包括：
基板，具有带有第一迹线和第二迹线的顶表面；
第一多个竖直功率器件和第二多个竖直功率器件，电耦接以形成功率电路的一部分；
第一端子组件，包括第一细长杆、至少两个第一端子触点、以及至少两个第一端子支腿，所述至少两个第一端子支腿分别在所述第一细长杆和所述至少两个第一端子触点的不同点之间延伸，其中，多个第一凸起设置在所述第一细长杆中并且朝向所述基板偏置；以及
第二端子组件，包括第二细长杆、至少两个第二端子触点、以及至少两个第二端子支腿，所述至少两个第二端子支腿分别在所述第二细长杆和所述至少两个第二端子触点的不同点之间延伸，其中，多个第二凸起设置在所述第二细长杆中并且朝向所述基板偏置；
其中，所述第一多个竖直功率器件中的每一个直接电耦接和机械耦接在所述第一迹线与位于所述第一端子组件的所述第一细长杆中的所述多个第一凸起中的一个的底部之间；并且
其中，所述第二多个竖直功率器件中的每一个直接电耦接和机械耦接在所述第二迹线与位于所述第二端子组件的所述第二细长杆中的所述多个第二凸起中的一个的底部之间。
21.根据权利要求20所述的功率模块，其中：
所述第一多个竖直功率器件直接电耦接和机械耦接在所述第一迹线与所述第一端子组件的所述第一细长杆的底部之间；并且
所述第二多个竖直功率器件直接电耦接和机械耦接在所述第二迹线与所述第二端子组件的所述第二细长杆的底部之间。
22.根据权利要求21所述的功率模块，还包括：第三端子组件和第四端子组件，所述第三端子组件和所述第四端子组件电耦接和机械耦接到靠近所述基板的相对侧的所述第二迹线，其中：
所述第三端子组件包括延伸出所述功率模块的壳体的第一侧的第三端子支腿以及在所述壳体的底表面之上并且平行于所述底表面而延伸的第三端子触点；并且
所述第四端子组件包括延伸出所述壳体的第二侧的第四端子支腿以及在所述壳体的顶表面之上并且平行于所述顶表面而延伸的第四端子触点。
23.根据权利要求20所述的功率模块，还包括：
第一引脚组件，包括第一引脚杆和至少一个第一引脚支腿，所述至少一个第一引脚支腿从所述第一引脚杆延伸并延伸出所述功率模块的壳体的第四侧，并且然后以与所述壳体的底表面成介于75度与105度之间的角度翻转，所述第四侧与所述壳体的第三侧相对；以及
第二引脚组件，包括第二引脚杆和至少一个第二引脚支腿，所述至少一个第二引脚支腿从所述第二引脚杆延伸并延伸出所述壳体的所述第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转。
24.根据权利要求23所述的功率模块，其中，所述第一端子组件还包括第三引脚支腿，所述第三引脚支腿延伸出所述壳体的所述第四侧，并且然后以与所述壳体的所述底表面成介于75度与105度之间的角度翻转。
25.根据权利要求24所述的功率模块，其中：
所述第一引脚杆位于所述第二引脚杆与所述第一端子组件的所述第一细长杆之间；并且
所述至少一个第二引脚支腿位于所述至少一个第一引脚支腿与所述第三引脚支腿之间。
26.根据权利要求20所述的功率模块，其中：
所述功率电路包括功率回路和至少一个信号回路；
所述功率回路穿过所述第一多个竖直功率器件和所述第二多个竖直功率器件；
所述功率回路独立于所述至少一个信号回路；并且
所述至少一个信号回路为所述第一多个竖直功率器件或所述第二多个竖直功率器件提供至少一个控制信号。
27.根据权利要求26所述的功率模块，其中，所述功率回路不穿过所述功率模块的任何接合导线。
28.根据权利要求20所述的功率模块，其中，所述基板、所述第一多个竖直功率器件和所述第二多个竖直功率器件包括碳化硅。
CN202280040695.9A 2021-04-23 2022-04-21 功率模块 Pending CN117981076A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/239,418 2021-04-23
US17/239,418 US11721617B2 (en) 2020-04-07 2021-04-23 Power module
PCT/US2022/025680 WO2022226142A1 (en) 2021-04-23 2022-04-21 Power module

Publications (1)

Publication Number Publication Date
CN117981076A true CN117981076A (zh) 2024-05-03

Family

ID=81648212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280040695.9A Pending CN117981076A (zh) 2021-04-23 2022-04-21 功率模块

Country Status (5)

Country Link
EP (1) EP4327360A1 (zh)
JP (1) JP2023549420A (zh)
KR (1) KR102643499B1 (zh)
CN (1) CN117981076A (zh)
WO (1) WO2022226142A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234442A (ja) 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法
JP5469932B2 (ja) * 2009-06-30 2014-04-16 株式会社 日立パワーデバイス パワーモジュール及びそれを用いた車両用インバータ
US9095054B1 (en) * 2012-10-12 2015-07-28 Arkansas Power Electronics International, Inc. High temperature equalized electrical parasitic power packaging method for many paralleled semiconductor power devices
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
US10212838B2 (en) 2017-01-13 2019-02-19 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US11735488B2 (en) * 2020-04-07 2023-08-22 Wolfspeed, Inc. Power module
US11721617B2 (en) * 2020-04-07 2023-08-08 Wolfspeed, Inc. Power module

Also Published As

Publication number Publication date
JP2023549420A (ja) 2023-11-24
KR20230079238A (ko) 2023-06-05
WO2022226142A1 (en) 2022-10-27
EP4327360A1 (en) 2024-02-28
KR102643499B1 (ko) 2024-03-07

Similar Documents

Publication Publication Date Title
JP7492602B2 (ja) 高電力用途のための電力モジュール
US11721617B2 (en) Power module
EP2202792B1 (en) Semiconductor device
US20060138633A1 (en) Semiconductor device
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
JP2004208411A (ja) ハーフブリッジ回路用半導体モジュール
TWI716075B (zh) 功率模組
WO2023065602A1 (zh) 功率模块及电机控制器
CN113903728A (zh) 功率半导体模块
EP2099121B1 (en) Power converter apparatus
US20230146272A1 (en) Semiconductor apparatus
CN117981076A (zh) 功率模块
JP2002238260A (ja) 半導体装置
JP2005051109A (ja) パワー半導体モジュール
US11923344B2 (en) Compact power module
CN218647917U (zh) 一种功率模块
US20240213124A1 (en) Power electronics package layouts, structures, and/or configurations for one or more power devices and processes implementing the same
US20230363097A1 (en) Dual inline power module
EP4057341A1 (en) Packaged half-bridge circuit
CN218647940U (zh) 一种功率模块
CN116525603A (zh) 一种三相全桥电路的功率封装模块
WO2023249849A1 (en) Power module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination