JP2023536983A - 表示装置のデジタルアナログ乗算駆動方法 - Google Patents
表示装置のデジタルアナログ乗算駆動方法 Download PDFInfo
- Publication number
- JP2023536983A JP2023536983A JP2023507810A JP2023507810A JP2023536983A JP 2023536983 A JP2023536983 A JP 2023536983A JP 2023507810 A JP2023507810 A JP 2023507810A JP 2023507810 A JP2023507810 A JP 2023507810A JP 2023536983 A JP2023536983 A JP 2023536983A
- Authority
- JP
- Japan
- Prior art keywords
- time section
- time
- frame
- digital
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000011017 operating method Methods 0.000 claims 2
- 235000019557 luminance Nutrition 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
- G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
本発明は、表示装置の動作方法を提供し、本方法は、フレームごとに各ピクセルを駆動するステップであって、表示装置の複数のピクセルは行および列のアレイに配置され、1フレームの期間はNd個の時間セクションを含み、各時間セクションにおいてBa個の異なる電圧レベルのうちの1つがピクセルに印加され、Baは3以上であり、各時間セクションの長さに印加された電圧レベルを乗算した結果の和は、指定された明るさ、グレースケール色、または輝度に対応する、ステップを含む。本発明の適切な用途の1つは、マイクロLEDディスプレイである。
Description
本発明は、概して、表示装置を駆動する方法に関する。
発光ダイオード(LED)ディスプレイのための技術は、近年ますます開発されている。それは、フラットパネルディスプレイ市場における大きい可能性を有する。LEDディスプレイは、TVおよびPC画面などの大型パネルだけでなく、タブレット、スマートフォン、ウェアラブルデバイスにも使用され得る。その高いPPI(ピクセル毎インチ)に基づいて、AR/VR(拡張現実/仮想現実)用途に使用される高い可能性も有する。将来的には、マイクロLEDディスプレイがLCD、およびさらにはOLEDディスプレイを置き換える可能性がある。
グレースケール色を表示するために、マイクロLEDディスプレイは、液晶ディスプレイ(LCD)および有機発光ダイオード(OLED)ディスプレイとは異なる特性のために、パルス幅変調(PWM)を使用することによって時間領域で駆動される。しかし、グレースケール色を指定するビット数および表示装置のライン数が多くなると、各ピクセルを駆動する時間が短くなり、処理を完了するには不十分となる。
利用可能データ駆動時間を増加させるための表示装置の動作方法が提供される。
第1の態様によれば、表示装置の動作方法が提供され、本方法は、フレームごとに各ピクセルを駆動するステップであって、表示装置の複数のピクセルは行および列のアレイに配置され、1フレームの期間はNd個の時間セクションを含み、各時間セクションにおいてBa個の異なる電圧レベルのうちの1つがピクセルに印加され、Baは3以上であり、各時間セクションの長さに印加された電圧レベルを乗算した結果の和は、指定された明るさ、グレースケール色、または輝度に対応する、ステップを含む。
可能な実装形態では、Baは2^Naであり、Na×Ndはピクセルデータの全ビット深度と同一である。
可能な実装形態では、M番目の最短時間セクションは、(M-1)番目の時間セクションのBa倍であり、Mは2~Ndの整数である。
可能な実装形態では、表示装置はマイクロLEDディスプレイである。
第2の態様によれば、表示装置が提供され、表示装置は、行および列のアレイに配置された複数のピクセルであって、1フレームの期間はNd個の時間セクションを含み、各時間セクションにおいてBa個の異なる電圧レベルのうちの1つが前記ピクセルに印加され、Baは3以上であり、各時間セクションの長さに前記印加された電圧レベルを乗算した結果の和は、指定された明るさ、グレースケール色、または輝度に対応する、複数のピクセルと、フレームごとに各ピクセルを駆動するように構成されたドライバとを含む。
可能な実装形態では、Baは2^Naであり、Na×Ndはピクセルデータの全ビット深度と同一である。
可能な実装形態では、M番目の最短時間セクションは、(M-1)番目の時間セクションのBa倍であり、Mは2~Ndの整数である。
可能な実装形態では、表示装置はマイクロLEDディスプレイである。
本発明の実施形態における、または先行技術における技術的解決策をより明確に説明するために、以下で、各実施形態または先行技術を説明するのに必要とされる添付の図面について簡単に記述する。以下の説明における添付図面は、単に本発明のいくつかの実施形態を示し、当業者は、創造的な努力なくこれらの添付図面から他の図面をさらに導出することができる。
以下に、本発明の実施形態における技術的解決策を、本発明の実施形態における添付図面を参照しながら、明確かつ完全に説明する。説明される実施形態は本発明の実施形態の全部ではなく一部にすぎない。創造的努力なしに本発明の実施形態に基づいて当業者によって得られる他のすべての実施形態は、本発明の保護範囲内にある。
図1は、PWM光制御の簡略図を示す。PWMは、発光ダイオード(LED)の駆動に広く用いられている。LEDが異なる蓄積エネルギーを有し、次いで異なるグレースケール色を達成するために異なる輝度を有するように、LEDはパルス幅に従って制御される。PWMは、ある期間におけるターンオン比、またはデューティサイクルを変調するものである。期間中のターンオン比が高いほど、LEDの蓄積エネルギーは高くなり、LEDの蓄積エネルギーは高くなるほど、LEDが提供する輝度は高くなり、逆もまた同様である。表示用途では、PWM期間はフレーム期間と同じに設定されることが多い。
ピクセルは、指定された色および指定された明るさ、グレースケール、または輝度を有する光を放出するための回路であってもよい。各ピクセルには、赤色、青色、緑色のLEDのセットが使用され得る。しかしながら、本発明の実施形態は、各LEDの明るさ、グレースケール、または輝度を制御することに焦点を合わせている。
図2は、2進アドレスグループ(BAG)方式による基本的なPWM波形の一例を示す。BAG方式は、デジタル駆動またはPWM方式に基づく。それは、表示装置上のピクセルを駆動するための2状態信号(1または0)のみを有する。元のグレースケールデータがnビットの2進データに変換された後、PWM期間がn個の時間セクションに分割される。各時間セクションの長さは同じではないが、小から大までの時間長の関係は1T、2T、4T、8T、...である。最後の時間セクションの長さは2^(n-1)*Tである。時間セクションの順序は、任意の順序で変更され得る。唯一の制約は、時間セクションの全長が(2^n-1)*Tでなければならないことである。図1に示される例では、n=4であり、時間セクションが小から大まで配置されている。LEDの全エネルギーまたは輝度は、波形の下の面積(「1」と記された灰色の面積)の和に比例する。LEDは、1つのPWM期間においてn回(図1ではnは4である)状態を変化させる(例えば、1T、2T、3T、4Tの先頭の状態を変化させる)ことによってのみ駆動されることができ、次いで、2^nステップ(図1では16ステップ)の異なるエネルギーまたは輝度を得ることができることが分かる。2^n個のステップは、グレースケールを表示するために使用されることができ、ピクセルデータのビット深度はnである。
上記の各時間セクションは1ビットデータに対応するため、この時間セクションは以下で「データセクション」とも呼ばれ、特に、以下のほとんどの例では、データは2進データであるため、この時間セクションは「2進セクション」とも呼ばれ、この時間セクションの長さは「2進長」と呼ばれる。
一般に、表示装置上には、ピクセルが、p行(p本のスキャンライン)q列(q本のデータライン)のアレイに配置される。アレイは、表示装置の全部または一部に対応し得る。ピクセルは、薄膜トランジスタ(TFT)またはシリコン基板を含むことができる。すべてのピクセルが1フレーム時間で駆動される必要がある。qの値は駆動時系列とは無関係であり、駆動時系列はq個の列ごとに繰り返されるため、qは任意の数とすることができ、理解しやすいように単に1と仮定され得る。
図3は、7本のスキャンライン(7個のピクセル)を駆動するための波形の一例を示しており、各ピクセルは3ビットで駆動される(以下では、ピクセルを駆動するための各波形は「駆動シーケンス」とも呼ばれる)。SF1(サブフィールド1)、SF2、SF4の最初の部分では、ハイ信号が、オンにされることを意味し、ロー信号が、オフにされることを意味し、すなわち状態変化が実行される。まず、各ラインはビット1(最下位ビット(LSB))で駆動される。時間期間1Tの後、同じラインがビット2で駆動される。時間期間2Tの後、同じラインがビット3(最上位ビット(MSB))で駆動される。時間期間4Tの後、この時間フレームは終了する。
この例では、明るさ、グレースケール色、または照度を指定するためのビット数はn=3であり、ビット1、ビット2、およびビット3の重みの和は2^n-1=7であるので、1フレーム時間は7個のサブフィールド(SF)に分割される。しかしながら、SF3、SF5、SF6およびSF7では、ピクセルを駆動するための処理が実行されず、すなわち、持続時間が効率的に使用されない。この方法では、ライン数がpであれば、データを駆動するためにp*(2^n-1)個のSFが必要とされる。
図4は、効率的な方法でピクセルを駆動する他の一例を示す。スキャンL1ライン上のピクセルは、ビット1に対してSF1、ビット2に対してSF2、およびビット3に対してSF4で駆動される。スキャンL2ラインの場合、1つのSFがスキャンL1ラインと比較してシフトされ、ピクセルは、ビット1に対してSF2、ビット2に対してSF3、およびビット3に対してSF5で駆動される。スキャンL3ラインの場合、1つのSFがスキャンL2ラインと比較してシフトされ、ピクセルは、ビット1に対してSF3、ビット2に対してSF4、およびビット3に対してSF6で駆動される。スキャンL4ライン~スキャンL7ラインについて、同様の動作が繰り返される。
この種の駆動方式は、「2進アドレスグループ(BAG)」駆動と呼ばれる。BAGの特徴は、ピクセルデータを駆動する小期間の数がp*nであり、nが10、12、または14のように大きくなるときにp*(2^n-1)よりもはるかに小さいことである。図4の例では、7*3=21個のデータ駆動期間のみが必要とされる一方、図3の例では、ターンオン信号を有するSFが同時に処理されることができないため、7*7=49個のデータ駆動期間が必要とされる。
1フレーム内のより効率的な駆動波形は、BAG方式に基づいて構築されることができる。行数pは15であり、ビット深度nは4であると仮定される。図5は、15ラインのすべてのピクセルについて16個のグレースケールまたは16個の線形ステップのピクセルを0から15まで駆動するための波形の他の一例を示す。
図5では、n=4であり、2^n-1が15であるので、1フレーム時間TFRAMEが15個のサブフィールド時間TSFに分割される。したがって、この例では、TFRAMEは15*TSFに等しい。次に、各SFは、状態変化のためにビットごとに4つの期間に分割される。この期間は、TDPで表される「利用可能データ駆動時間」と呼ばれ、TDPは駆動シーケンスを構築するための時間の単位である。したがって、この例では、TSFは4*TDPに等しい。BAG方式では、各ビットに対応する2進長は、主にSFを組み合わせることによって生成される。スキャンL1ラインの開始時間をSF1に配置されるように設定し、2進長の順序が1、2、4、および8である場合、状態変化のビット1、2、3、および4は、それぞれSF1、SF2、SF4、およびSF8に配置される。
上述されたように、1つのTFRAMEには15個のTSFがあり、1つのTSFには4個のTDPがある。したがって、1つのフレーム(または1つのTFRAME)には60個のTDPがある。60個のTDPは、1から60まで番号付けされ、各位置は、1フレーム内の絶対位置(AbsPos)と呼ばれる。図5において、スキャンL1ラインの場合、ビット1はAbsPos1にあり、ビット2はAbsPos6にあり、ビット3はAbsPos15にあり、ビット4はAbsPos32にある。スキャンL2ラインの場合、開始点は、このフレームにおいてAbsPos5にあるSF2の最初のTDPに配置される。スキャンL2ラインのビット1、2、3および4は、AubPos5、10、19および36に配置される。スキャンL3ラインからスキャンL15ラインの場合、ビット1、2、3、および4が同様に配置される。ビット1、2、3、および4の状態を保持する期間は、それぞれ1x、2x、4x、および8x(1、2、4、および8の倍数)であると期待される。しかしながら、実際の期間は、以下の表1に示されるように、5*TDP、9*TDP、17*TDP、および29*TDPである。例えば、スキャンL1ラインの場合、29*TDPは、現在のフレームのSF8のビット4と次のフレームのSF1のビット1との間の時間長に由来することに留意されたい。系列5、9、17および29は、2進関係1x、2x、4xおよび8xに適合しない。この解決策には誤差が存在する。したがって、直列2進セクションは理想的ではない。
図6は、理想的な2進セクションでピクセルを駆動するための波形の一例を示す。非理想的な2進セクションの上記の問題を解決するために、駆動波形が修正される。この例では、ビット深度nは4であり、ライン数は12である。第1に、SFは、4個の期間ではなく、5個の期間に分割される。それは、TSFが5*TDPに等しいことを意味する。1つのSFにおける期間の数は、サイクル数(CY)と定義される。したがって、CYは、ビット深度+1であるn+1に設定される。第2に、グレースケール単位(GSU)が決定される。GSUは、最小2進セクションに対応するTDPの数に対応する。この場合、1+2+4+8=15であるため、理想的な2進セクションのシーケンスを構築するために、2進セクションの全長は15の倍数になる。ライン数は12であり、GSUは4であるように選択される。GSUの時間長は4*TDPであるため、2進セクションの全長は4*15であり、これは60に等しい。したがって、TFRAME=60*TDPである。CY=5であるので、各TSFは5*TDPに等しく、1フレームには12個のSFがあり、それによって各SFは1つのラインの開始点であることができる。したがって、これは、n=4、ライン数=12の場合の理想的な2進セクションを有する解決策である。
その上、基本BAG方式(図5)と理想的な2進セクションを有するBAG方式(図6)との間には1つの違いがある。図5では、1つのSF内のすべてのTDPがピクセルを駆動するために使用されていることが観察できる。しかし、図6では、ピクセルを駆動するために使用されない1つのTDPがある。これは、あらゆるSFにおける第2のTDP位置である。ピクセルを駆動しないTDPは、各SFにおける「アイドル」期間である。それは、理想的な2進セクションを有するBAG方式を使用しようとするときのタイミングにおいて避けられない犠牲である。
1つのSFにおけるTDP位置は、以下で簡単に説明されるように、相対位置(RelPos)で定義される。各AbsPosについて、AbsPosとRelPosとの間の関係は、
AbsPos=(k-1)×CY+RelPos......(1)
であり、ここで、AbsPosはk番目のSFに属する。
AbsPos=(k-1)×CY+RelPos......(1)
であり、ここで、AbsPosはk番目のSFに属する。
表2は、図6の波形における各サブフィールドおよび各RelPosについてオンにされるライン番号を示す。いつ波形シーケンスが長くなり、ラインが顕著に増加するかを確認することは容易である。表3は、理想的な2進セクション(ビット深度=4、ライン数=12)を有するBAG方式による2進セクション長さを示す。
図6におけるピクセルを駆動するための波形は、p行の表示装置に対して明るさ関係が正しい理想的な2進セクションを示している。しかしながら、主な問題は、利用可能データ駆動時間TDPが短く、駆動動作全体を完了することが困難であることである。また、場合によっては、理想的な2進セクションは、最も最適化された方法で持続時間を使用することができない。
さらに説明するために、このBAG方式は次の数式で要約される:
SF×CY=GSU×DSW_sum......(2)
SF×CY=GSU×DSW_sum......(2)
DSW_sumは、すべてのデータセクション(2進セクション)の重みの和である「データセクション重み和」を意味する。例えば、n=4の場合、すべての2進セクションの重みの和は、1+2+4+8=15である。すべてのBAG解決策は、式(2)および以下の式(3)を満たす必要がある。
TFRAME=TDP×SF×CY......(3)
TFRAME=TDP×SF×CY......(3)
TDPは、フレームレートが決定されるとTFRAMEが固定されるので、各ラインのピクセルを駆動するための時間期間である。CYはビット深度nに依存する。駆動のためにTDPが増やされる必要がある場合、SFの数が減らされる必要がある。しかし、図6の例から分かるように、各ラインは1フレームに1回駆動される必要があるため、SFの数はライン数よりも少なくすることはできない。したがって、BAG解決策を見つける原理は、式(2)および以下の式(4)を満たす最小GSUを見つけることである。
SF≧ライン数......(4)
SF≧ライン数......(4)
多数のビットを用いて、ビット深度n=12、ライン数=630と仮定される。その場合、CYはn+1であるはずであり、これは13であり、DSW_sumは1+2+4+...+1024+2048=4095である。式(4)によれば、最小GSUは2であるはずであり、SFの数は2×4095/13=630となり、これはSF≧ライン数を満たす。
TDPは、式(2)および式(3)から以下のように導出されることができる:
CY=13、SF_number=630として、式(5)より、TDPは、(TFRAME/630/13)=(TFRAME/8190)として計算される。フレームレート=60Hzと仮定すると、TFRAME=1/60 sである。すると、TDPは2.035μsである。より悪い場合には、それはピクセルを駆動するには不十分である可能性がある。したがって、より長いTDPを提供し、各ピクセルのグレースケールを補正する方法を見つける必要がある。
ビット深度n=12の例では、2進法のあるフレーム内のあるピクセルのデータが「1000_0011_1010」であると仮定される。BAG方式では、このピクセルに対するデータの波形は、図7に示される通りである。
この種の基本BAG駆動波形は、純デジタル駆動とも呼ばれる。純デジタル駆動の特徴は、ピクセルを駆動するためのデータが、電圧領域におけるVCCおよびVSS、またはV1およびV0である「1」および「0」のみであることである。この種の純デジタル駆動は、各ピクセルを正しいグレースケールで駆動することができるが、前述されたように、利用可能データ駆動時間TDPが十分ではない場合があり、誤った表示色を引き起こす可能性がある。TDPを延長し、同時に各ピクセルを正しいグレースケールに保つ方法を見つける必要がある。
次に、「デジタルアナログ乗算」の駆動シーケンスについて説明する。この考えは、一種のデジタルアナログハイブリッド駆動方式である。ピクセルデータの全ビット深度は、デジタルビットとアナログビットの2つに分解され、デジタルビット数とアナログビット数の積が全ビット数である。
全ビット数n=12の例では、従来のBAG方式では、全グレースケールは2^12個のステップを有する。12ビットはすべてデジタルビットである。この考えによれば、1つの解決策は、アナログビットが2ビットに設定され、その後、デジタルビットが6ビットである12/2になることである。2と6との積は12である。したがって、この方式は、「デジタルアナログ乗算」駆動方式と呼ばれる。
本発明の一実施形態が、図8~図10を参照して説明される。図8は、全ビット深度n=12を有する1フレーム内のピクセルのデジタルアナログ乗算駆動シーケンスの一例を示す。1フレーム内の各ピクセルに対するこの駆動シーケンスは、12個の時間期間または12個の時間セクションを有する純デジタル駆動とは異なり、6個の時間期間または6個の時間セクションのみを有する。時間期間の数は、デジタルビット数に等しい。したがって、図8の駆動波形のデジタルビット数は6である。
図8の各時間セクションは、4つの可能な駆動電圧、すなわち、電圧ドメインにおける4つの異なるステップを有する。各時間セクションの駆動電圧は、アナログビットによって決定される。4つの可能な駆動電圧のこの場合、4は2^2であるので、図8のこの例におけるアナログビットは2である。デジタルビット数は6であり、アナログビット数は2であり、全ビット数は6×2=12である。
あるフレーム内のあるピクセルの全ビット深度n=12のデータは、図7のデータと同じ「1000_0011_1010」であると仮定される。デジタルアナログ乗算駆動を使用するためには、ピクセルデータが2進法から他の桁上げ記数法に変換される必要がある。
第1に、12/2=6であるので、アナログビットは2に設定され、デジタルビットは6に設定される。これは、各時間セクションに2^2=4個の可能な駆動電圧があり、1フレーム内の各ピクセルに対して合計6個の時間セクションがあることを意味する。時間セクション間の時間長の関係は4倍である。すなわち、LSB時間セクションの時間長が1Tである場合、時間セクションの時間長は、1T、4T、16T、64T、256T、および1024Tである。
第2に、データは、2進法から4進法に変換され、例えば、2進データ「1000_0011_1010」は、4進データ「20_0322」になる。ピクセルの得られた波形が図8に示される。V3、V2、V1、およびV0間の関係は、V3、V2、V1、およびV0によって駆動され、3x、2x、1x、および0(3、2、1、および0の倍数)である出力放射エネルギー比または出力輝度比である。
図9は、各時間セクションにおける電圧ステップに対応する輝度レベルを示す。
図10は、異なるグレースケールのピクセル波形のいくつかの例を示す。データ「2106」に対する第1の波形は図8の波形と同じであり、この方式が12ビットデータ:2、3、4、4094、および4095に対してどのように機能するか、すなわち、波形が2から4までのデータに対してどのように変化するか、および波形が4094から4095までのデータに対してどのように変化するかが分かる。この方式は、駆動のためのエネルギー比または輝度比が、V3がV1の3倍であり、V2がV1の2倍であることを満たす場合に正しく機能する。
以下では、本発明の3つの実施形態、および純デジタル駆動波形との比較について説明する。
本発明の第1の実施形態は、図8~図10を参照して上述されたのと同じ例を参照し、図7に示される純デジタル駆動波形と比較される。本実施形態では、ピクセルデータの全ビット深度nは12である。
図7は、全ビット深度n=12の1フレームにおけるピクセルの純デジタル駆動波形例を示す。それは、1フレームに12個の時間期間または12個の時間セクションを有する。ここでのデジタルビット数は12である。10進法のデータ「2106」は、2進法で「1000_0011_1010」である。したがって、1フレームには12個の時間セクションがある。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ2Tであり、第3の時間セクションは長さ4Tであり、...、最後の時間セクションは長さ2048Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはハイまたはV1であり、第2の時間セクションはローまたはV0であり、第3の時間セクションはローまたはV0であり、第4の時間セクションはローまたはV0であり、...、最後の時間セクションはローまたはV0である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+2T+4T+...+2048T=4095Tあるので、ここでのTDPは(TFRAME/4095)である。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ2Tであり、第3の時間セクションは長さ4Tであり、...、最後の時間セクションは長さ2048Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはハイまたはV1であり、第2の時間セクションはローまたはV0であり、第3の時間セクションはローまたはV0であり、第4の時間セクションはローまたはV0であり、...、最後の時間セクションはローまたはV0である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+2T+4T+...+2048T=4095Tあるので、ここでのTDPは(TFRAME/4095)である。
図7のこの波形は、ピクセルデータ「2106」を駆動することができる。
図9は、アナログビット数が2であり、デジタルビット数が6であるデジタルアナログ乗算方式の輝度レベル基準を示す。各時間セクションの時間長は、前の時間セクションの4倍の長さである。4つの電圧レベルV3、V2、V1、およびV0が存在する。V0で駆動すると、発光装置はオフになる。V2での駆動の輝度はV1での駆動の輝度の2倍であり、V3での駆動の輝度はV1での駆動の輝度の3倍の高さである。そして、1フレーム内の輝度レベル基準の全マップは、図10に示される通りである。
図10は、アナログビット数が2であり、デジタルビット数が6であるデジタルアナログ乗算方式のピクセル波形を示す。例えば、10進法のデータ「2106」は、2進法で「1000_0011_1010」である。データは、4進法に変換される必要があり、そのときデータは「20_0322」であり、その場合、波形は図10の最上部に示される通りである。他の波形も図10に示される。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ4Tであり、第3の時間セクションは長さ16Tであり、...、最後の時間セクションは長さ1024Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはV2であり、第2の時間セクションはV0であり、第3の時間セクションはV0であり、第4の時間セクションはV3であり、...、最後の時間セクションはV2である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+4T+16 T+...+1024T=4095Tあるので、ここでのTDPは(TFRAME/1365)である。本実施形態では、TDPは、純デジタル駆動方式の3倍の長さである。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ4Tであり、第3の時間セクションは長さ16Tであり、...、最後の時間セクションは長さ1024Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはV2であり、第2の時間セクションはV0であり、第3の時間セクションはV0であり、第4の時間セクションはV3であり、...、最後の時間セクションはV2である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+4T+16 T+...+1024T=4095Tあるので、ここでのTDPは(TFRAME/1365)である。本実施形態では、TDPは、純デジタル駆動方式の3倍の長さである。
次に、本発明の第2の実施形態が図11~図13を参照して説明される。本実施形態では、ピクセルデータの全ビット深度nは18である。
図11は、全ビット深度n=18の1フレームにおけるピクセルの純デジタル駆動波形例を示す。それは、1フレームに18個の時間期間または18個の時間セクションを有する。ここでのデジタルビット数は18である。10進法のデータ「63179」は、2進法で「0011_1101_1011_0010_11」である。したがって、1フレームには18個の時間セクションがある。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ2Tであり、第3の時間セクションは長さ4Tであり、最後の時間セクションは長さ131072Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはローまたはV0であり、第2の時間セクションはローまたはV0であり、第3の時間セクションはハイまたはV1であり、第4の時間セクションはローまたはV1であり、...、最後の時間セクションはハイまたはV1である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+2T+4T+...+131072T=262143Tあるので、ここでのTDPは(TFRAME/262143)である。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ2Tであり、第3の時間セクションは長さ4Tであり、最後の時間セクションは長さ131072Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはローまたはV0であり、第2の時間セクションはローまたはV0であり、第3の時間セクションはハイまたはV1であり、第4の時間セクションはローまたはV1であり、...、最後の時間セクションはハイまたはV1である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+2T+4T+...+131072T=262143Tあるので、ここでのTDPは(TFRAME/262143)である。
そこで、図11のこの波形は、ピクセルデータ「63179」を表示することができる。
図12は、アナログビット数が2であり、デジタルビット数が9であるデジタルアナログ乗算方式の輝度レベル基準を示す。各時間セクションの時間長は、前の時間セクションの時間長の4倍の長さである。4つの電圧レベルV3、V2、V1、およびV0が存在する。V0で駆動すると、発光装置はオフになる。V2での駆動の輝度はV1での駆動の輝度の2倍であり、V3での駆動の輝度はV1での駆動の輝度の3倍の高さである。そして、1フレーム内の輝度レベル基準の全マップは、図12に示される通りである。
図13は、アナログビット数が2であり、デジタルビット数が9であるデジタルアナログ乗算方式のデータ波形を示す。10進法のデータ「63179」は、2進法で「0011_1101_1011_0010_11」である。データは、4進法に変換される必要があり、そのときデータは「0331_2302_3」であり、その場合、波形は図13の最上部に示される通りである。他の波形も図13に示される。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ4Tであり、第3の時間セクションは長さ16Tであり、最後の時間セクションは長さ65536Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはV0であり、第2の時間セクションはV3であり、第3の時間セクションはV3であり、第4の時間セクションはV1であり、...、最後の時間セクションはV3である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+4T+16 T+...+65536T=87381Tあるので、ここでのTDPは(TFRAME/87381)である。本実施形態では、TDPは、純デジタル駆動方式の3倍の長さである。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ4Tであり、第3の時間セクションは長さ16Tであり、最後の時間セクションは長さ65536Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはV0であり、第2の時間セクションはV3であり、第3の時間セクションはV3であり、第4の時間セクションはV1であり、...、最後の時間セクションはV3である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+4T+16 T+...+65536T=87381Tあるので、ここでのTDPは(TFRAME/87381)である。本実施形態では、TDPは、純デジタル駆動方式の3倍の長さである。
次に、本発明の第3の実施形態が図14~図16を参照して説明される。本実施形態では、ピクセルデータの全ビット深度nは12である。
図14は、全ビット深度n=12の1フレームにおけるピクセルの純デジタル駆動波形例を示す。それは、1フレームに12個の時間期間または12個の時間セクションを有する。ここでのデジタルビット数は12である。10進法のデータ「2106」は、2進法で「1000_0011_1010」である。したがって、1フレームには12個の時間セクションがある。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ2Tであり、第3の時間セクションは長さ4Tであり、...、最後の時間セクションは長さ2048Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはハイまたはV1であり、第2の時間セクションはローまたはV0であり、第3の時間セクションはローまたはV0であり、第4の時間セクションはローまたはV0であり、...、最後の時間セクションはローまたはV0である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+2T+4T+...+2048T=4095Tあるので、ここでのTDPは(TFRAME/4095)である。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ2Tであり、第3の時間セクションは長さ4Tであり、...、最後の時間セクションは長さ2048Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはハイまたはV1であり、第2の時間セクションはローまたはV0であり、第3の時間セクションはローまたはV0であり、第4の時間セクションはローまたはV0であり、...、最後の時間セクションはローまたはV0である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+2T+4T+...+2048T=4095Tあるので、ここでのTDPは(TFRAME/4095)である。
図14のこの波形は、ピクセルデータ「2106」を表示することができる。
図15は、アナログビット数が3であり、デジタルビット数が4であるデジタルアナログ乗算方式の輝度レベル基準を示す。各時間セクションの時間長は、前の時間セクションの時間長の8倍の長さである。8つの電圧レベルV7、V6、V5、V4、V3、V2、V1、およびV0が存在する。V0で駆動すると、発光装置はオフになる。V2での駆動の輝度はV1での駆動の輝度の2倍であり、V3での駆動の輝度はV1での駆動の輝度の3倍の高さであり、V7での駆動の輝度はV1での駆動の輝度の7倍の高さである。そして、1フレーム内の輝度レベル基準の全マップは、図15に示される通りである。
図16は、アナログビット数が3であり、デジタルビット数が4であるデジタルアナログ乗算方式のデータ波形を示す。10進法のデータ「2106」は、2進法で「1000_0011_1010」である。データは、8進法に変換される必要があり、そのときデータは「4072」であり、その場合、波形は図16の最上部に示される通りである。他の波形も図16に示される。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ8Tであり、第3の時間セクションは長さ64Tであり、...、最後の時間セクションは長さ512Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはV4であり、第2の時間セクションはV0であり、第3の時間セクションはV7であり、最後の時間セクションはV2である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+8T+64T+...+512T=585Tあるので、ここでのTDPは(TFRAME/585)である。本実施形態では、TDPは、純デジタル駆動方式の7倍の長さである。
(1)時間領域では、第1の時間セクションの時間長は長さ1Tであり、第2の時間セクションは長さ8Tであり、第3の時間セクションは長さ64Tであり、...、最後の時間セクションは長さ512Tである。
(2)電圧領域では、第1の時間セクションの電圧レベルはV4であり、第2の時間セクションはV0であり、第3の時間セクションはV7であり、最後の時間セクションはV2である。
(3)利用可能データ駆動時間TDPを確認すると、1フレームに合計で1T+8T+64T+...+512T=585Tあるので、ここでのTDPは(TFRAME/585)である。本実施形態では、TDPは、純デジタル駆動方式の7倍の長さである。
他の実施形態では、時間セクションの順序は、任意の順序で変更され得る。
他の実施形態では、第2の時間セクションから最後の時間セクションまでに関して、各時間セクションは前の時間セクションのm倍の長さであってもよく、電圧レベルはm個のステップを有してもよく、mは3以上の整数である。さらに、時間セクションの順序は、任意の順序で変更され得る。
適用シナリオとして、本発明の実施形態は、主にマイクロLED表示装置を駆動するために使用されることができる。マイクロLEDディスプレイだけでなく、双安定発光デバイスを有する表示装置などの任意の他の表示装置もPWM制御によって駆動されることができる。製品の観点から、本発明の実施形態は、家電製品、自動車製品、および工業製品の任意の種類のディスプレイに使用されることができる。
行*列がp*qであるピクセルのアレイを有するマイクロLEDディスプレイの場合、本出願の実施形態のデジタルアナログ乗算駆動は、デジタルビットとアナログビットの両方によって構成される駆動シーケンスを提供する。デジタルビット数とアナログビット数との積は、ピクセルデータの全ビット深度に等しい。デジタルビットは、1フレーム内の時間セクションの数を決定する。時間セクションの数は、常にデジタルビット数以上である。アナログビット数は、アナログ電圧ステップと関係を有する。
本発明の実施形態によれば、表示装置のアレイ内のすべてのp*q個のピクセルが正しいグレースケール色を表示することができ、利用可能データ駆動時間が最適化された方法で配置される。
本発明の実施形態による効果および利点は以下の通りである:
本発明の実施形態の最も顕著な改善は、利用可能データ駆動時間TDPが増加されることである。TDPが大きいほど、各ピクセルを正しいデータまたは電圧で駆動することが容易になる。したがって、マイクロLEDの色性能が改善される。
純デジタル駆動方式として認識され得るBAG方式と比較して、上記の式(2)および(3)によれば、BAG方式のTDPの式は以下の通りである:
式(5)は、デジタルアナログ乗算駆動方式のTDPを計算するためにも使用されることができる。
全データビット深度が12であり、ライン数が960である場合、純粋なデジタルビットを用いたBAG方式の駆動シーケンスでは、12ビットすべてがデジタルビットである。その場合、データセクション重みの系列は1、2、4、8、...、2048であり、DSW_sumは4095である。CYは13であり、GSUは、式(5)から導出されるCY×SF_number=GSU×DSW_sumに従って4095*4/13=1260となるように最小SF数を得るために4であるように選択される。1260は、純粋なデジタルビットの解決策を用いたBAG方式における960以上の最小SF数である。したがって、フレームレートが60Hzである場合、以下の表4の左列に示されるように、式(5)のTDP=TFRAME/(CY×SF_number)に従って、TDPは1/60/13/1260=1.018μsである。
全データビット深度が12であり、ライン数が960である場合、デジタルアナログ乗算方式の駆動シーケンスでは、デジタルビット数は6であるように選択され、アナログビット数は2であるように選択される。その場合、データセクション重みの系列は1、4、16、64、...、1024であり、DSW_sumは1365である。CYは7であり、GSUは5であるように選択され、その結果、1365*5/7=975.975は、デジタルビットの数が6であり、アナログビットの数が2であるデジタルアナログ乗算方式の解決策を用いた駆動シーケンスにおいて960以上の最小SF数である。したがって、60Hzのフレームレートの場合、TDPは1/60/7/975=2.442μsである。これは、以下の表4の中央列に示されるように、純粋なデジタルビット方式のものの2.4倍の長さである。
全データビット深度が12であり、ライン数が960である場合、デジタルアナログ乗算方式の駆動シーケンスでは、デジタルビット数は4であるように選択され、アナログビット数は3であるように選択される。その場合、データセクション重みの系列は1、8、64、512であり、DSW_sumは585である。CYは5であり、GSUは9であるように選択され、その結果、585*9/5=1053である。1053は、デジタルビットの数が4であり、アナログビットの数が3であるデジタルアナログ乗算方式の解決策を用いた駆動シーケンスにおいて960以上の最小SF数である。したがって、60Hzのフレームレートの場合、TDPは1/60/5/1053=3.166μsである。これは、以下の表4の右列に示されるように、純粋なデジタルビット方式のものの3.1倍の長さである。
表4は、BAG方式およびデジタルアナログ乗算駆動方式を含む上記の場合の間の比較の要約であり、CYはダウンスケールされることができる。そして、駆動シーケンスにおいてより大きな利用可能データ駆動時間を取得する。異なるディスプレイ解像度に対して、異なる数のラインが存在する。TDPの改善率は、場合によって異なる。
図17および図18は、800から2600までのライン数を有する異なるディスプレイの概要を示す。x軸はディスプレイのライン数を表し、y軸は利用可能データ駆動時間TDPを表す。デジタルアナログ乗算駆動方式の解決策は、表示装置上の各ピクセルを駆動するためのより長いTDPを提供することができることを観察することができる。ライン数について、図17と図18の縦方向の差は、従来の駆動方式に対して、デジタルアナログ乗算方式によるTDP改善を示している。本発明の実施形態のタイミング改善は、ディスプレイのライン数に応じて、約80%~16%である。
本発明の実施形態は、マイクロLEDディスプレイだけでなく、PWM制御、デジタル駆動、またはアナログおよびデジタル複合駆動を用いた他の材料を有する表示装置にも適用されることができる。
以上開示されたものは、本発明の例示的な実施形態にすぎず、決して本発明の保護範囲を限定することは意図されない。当業者は、前述の実施形態および本発明の特許請求の範囲に従ってなされる均等な改変形態を実現するプロセスの全部または一部が本発明の保護範囲内に含まれるものであることを理解するであろう。
Claims (8)
- 表示装置の動作方法であって、
フレームごとに各ピクセルを駆動するステップであって、前記表示装置の複数のピクセルは行および列のアレイに配置され、1フレームの期間はNd個の時間セクションを含み、各時間セクションにおいてBa個の異なる電圧レベルのうちの1つが前記ピクセルに印加され、Baは3以上であり、各時間セクションの長さに前記印加された電圧レベルを乗算した結果の和は、指定された明るさ、グレースケール色、または輝度に対応する、ステップを含む、動作方法。 - Baは2^Naであり、Na×Ndはピクセルデータの全ビット深度と同一である、請求項1に記載の動作方法。
- M番目の最短時間セクションは、(M-1)番目の時間セクションのBa倍であり、Mは2~Ndの整数である、請求項1または2に記載の動作方法。
- 前記表示装置はマイクロLEDディスプレイである、請求項1から3のいずれか一項に記載の動作方法。
- 行および列のアレイに配置された複数のピクセルであって、1フレームの期間はNd個の時間セクションを含み、各時間セクションにおいてBa個の異なる電圧レベルのうちの1つが前記ピクセルに印加され、Baは3以上であり、各時間セクションの長さに前記印加された電圧レベルを乗算した結果の和は、指定された明るさ、グレースケール色、または輝度に対応する、複数のピクセルと、
フレームごとに各ピクセルを駆動するように構成されたドライバと
を備える、表示装置。 - Baは2^Naであり、Na×Ndはピクセルデータの前記全ビット深度と同一である、請求項5に記載の表示装置。
- M番目の最短時間セクションは、(M-1)番目の時間セクションのBa倍であり、Mは2~Ndの整数である、請求項5または6に記載の表示装置。
- 前記表示装置はマイクロLEDディスプレイである、請求項5から7のいずれか一項に記載の表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/107190 WO2022027350A1 (en) | 2020-08-05 | 2020-08-05 | Digital analog multiplication driving method for a display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023536983A true JP2023536983A (ja) | 2023-08-30 |
Family
ID=80118761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023507810A Pending JP2023536983A (ja) | 2020-08-05 | 2020-08-05 | 表示装置のデジタルアナログ乗算駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230186819A1 (ja) |
EP (1) | EP4182915A4 (ja) |
JP (1) | JP2023536983A (ja) |
KR (1) | KR20230042351A (ja) |
CN (1) | CN115461805A (ja) |
WO (1) | WO2022027350A1 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2639764B2 (ja) * | 1991-10-08 | 1997-08-13 | 株式会社半導体エネルギー研究所 | 電気光学装置の表示方法 |
US5953002A (en) * | 1994-08-23 | 1999-09-14 | Asahi Glass Company Ltd. | Driving method for a liquid crystal display device |
TW544650B (en) * | 2000-12-27 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Matrix-type display device and driving method thereof |
KR100600868B1 (ko) * | 2003-11-29 | 2006-07-14 | 삼성에스디아이 주식회사 | 액정표시장치의 구동방법 |
KR100688799B1 (ko) * | 2004-11-17 | 2007-03-02 | 삼성에스디아이 주식회사 | 발광 표시장치, 발광 표시장치의 구동 방법 및 화소회로의구동방법 |
JP4494298B2 (ja) * | 2005-06-24 | 2010-06-30 | シャープ株式会社 | 駆動回路 |
KR100789654B1 (ko) * | 2007-08-20 | 2008-01-02 | 주식회사 티엘아이 | 능동 디스플레이 장치에서의 믹싱형 픽셀 구동 방법 |
JP2010145664A (ja) * | 2008-12-17 | 2010-07-01 | Sony Corp | 自発光型表示装置、半導体装置、電子機器及び電源線駆動方法 |
JP2013050682A (ja) * | 2011-08-31 | 2013-03-14 | Sony Corp | 駆動回路、表示装置、および表示装置の駆動方法 |
KR101866779B1 (ko) * | 2014-04-02 | 2018-06-18 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
CN106910449B (zh) * | 2017-03-09 | 2020-07-31 | 南京迈智芯微光电科技有限公司 | 一种基于融合扫描策略的硅基显示器 |
CN106652963B (zh) * | 2017-03-09 | 2020-01-17 | 南京迈智芯微光电科技有限公司 | 一种数模融合驱动的硅基显示器 |
CN107993609A (zh) * | 2018-03-16 | 2018-05-04 | 成都晶砂科技有限公司 | 模拟和数字混合驱动显示单元显示的方法、系统及驱动电路 |
WO2019185935A1 (en) * | 2018-03-29 | 2019-10-03 | Barco N.V. | Driver for led display |
-
2020
- 2020-08-05 KR KR1020237006474A patent/KR20230042351A/ko not_active Application Discontinuation
- 2020-08-05 WO PCT/CN2020/107190 patent/WO2022027350A1/en unknown
- 2020-08-05 JP JP2023507810A patent/JP2023536983A/ja active Pending
- 2020-08-05 EP EP20947986.4A patent/EP4182915A4/en active Pending
- 2020-08-05 CN CN202080100177.2A patent/CN115461805A/zh active Pending
-
2023
- 2023-02-03 US US18/164,266 patent/US20230186819A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20230186819A1 (en) | 2023-06-15 |
WO2022027350A1 (en) | 2022-02-10 |
CN115461805A (zh) | 2022-12-09 |
KR20230042351A (ko) | 2023-03-28 |
EP4182915A1 (en) | 2023-05-24 |
EP4182915A4 (en) | 2023-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107735832B (zh) | 显示面板的发光控制装置和方法 | |
US9905159B2 (en) | Digital driving of active matrix displays | |
CN100476930C (zh) | 有机发光显示器及其驱动方法 | |
CN106910449B (zh) | 一种基于融合扫描策略的硅基显示器 | |
WO2002052534A1 (fr) | Affichage a matrice et son procede de pilotage | |
EP2624247A1 (en) | Liquid crystal display device, and device and method for driving liquid crystal display elements | |
KR20010111264A (ko) | 전기광학장치를 위한 램프 발생기를 갖는 신호 구동기 | |
US11094251B2 (en) | Coding for avoiding motion artifacts | |
JPH11231835A (ja) | 表示装置 | |
US20060066645A1 (en) | Method and apparatus for providing a pulse width modulation sequence in a liquid crystal display | |
KR20050068838A (ko) | 평판 표시장치 및 그의 구동방법 | |
US20090128459A1 (en) | Image Processing Systems | |
WO2019185947A1 (en) | Increased pwm depth in digital driving of active matrix displays | |
WO2022222178A1 (zh) | 驱动方法、驱动电路及显示装置 | |
KR101237950B1 (ko) | 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치 | |
JP2023536983A (ja) | 表示装置のデジタルアナログ乗算駆動方法 | |
JP2023536928A (ja) | 表示デバイスのブランクサブフィールド駆動方法 | |
CN114694564B (zh) | 用于有源矩阵显示器的驱动方法 | |
JP2003280606A (ja) | 電気光学素子の駆動方法、駆動装置及び電子機器 | |
KR20020033826A (ko) | 전자 발광 디스플레이의 주소 지정 | |
CN117649823A (zh) | 显示装置 | |
KR100590105B1 (ko) | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 | |
KR101102972B1 (ko) | 펄스 폭 변조를 이용한 디스플레이 드라이버의 구동 방법 | |
KR100804537B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
KR20220094671A (ko) | 감마부 및 이를 포함하는 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240422 |