JP2023535680A

JP2023535680A - コードブロック処理方法、ノード及び媒体

Info

Publication number: JP2023535680A
Application number: JP2023502972A
Authority: JP
Inventors: ▲偉▼▲強▼ 程; ▲ハン▼ 李
Original assignee: China Mobile Communications Ltd Research Institute
Current assignee: China Mobile Communications Ltd Research Institute
Priority date: 2020-07-14
Filing date: 2021-07-13
Publication date: 2023-08-21
Also published as: CN113938247A; EP4184824A1; WO2022012530A1; US20230275691A1

Abstract

本開示は、コードブロック処理方法、ノード及び媒体を開示し、市域伝送網又はイーサネット又はフレキシブルイーサネットにおいて、誤り訂正不能な前方誤り訂正コードワード中の６４Ｂ／６６Ｂコードブロックを決定することと、前方誤り訂正コードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換することを含む。【選択図】図３

Description

（関連出願の相互参照）
本願は、２０２０年７月１４日に中国で提出された中国特許出願ＮＯ．２０２０１０６７４２４７．７の優先権を主張し、その全ての内容が援用によりここに取り込まれる。
（技術分野）
本開示は、無線通信の技術分野に係り、特にコードブロック処理方法、ノード及び媒体に係る。

関連技術の不足は、関連技術における市域伝送網ＭＴＮ（ＭｅｔｒｏＴｒａｎｓｐｏｒｔＮｅｔｗｏｒｋ）のエラーマーキングメカニズムにおいて、エラーマーク拡散の問題があることである。

本開示は、エラーマーク拡散問題を解決するためのコードブロック処理方法、ノード及び媒体を提供する。

コードブロック処理方法であって、ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード（ＦＥＣｃｏｄｅｗｏｒｄ）中の６４Ｂ／６６Ｂコードブロックを決定することと、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロック（ＥｒｒｏｒＣｏｎｔｒｏｌＢｌｏｃｋ／Ｅ／）に置換するか、無効なコードブロックをエラー制御コードブロックに置換することを含む。

実施において、前記６４Ｂ／６６Ｂコードブロックは、ＩＥＥＥ８０２．３規格で定義されている６４Ｂ／６６Ｂコードブロックである。

実施において、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＭＴＮのセクション層（Ｓｅｃｔｉｏｎｌａｙｅｒ）又はパス層又は適応層又は物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、イーサネットの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＦｌｅｘＥの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。

実施において、前記無効なコードブロックは、ＦＥＣを有する物理層ＰＨＹにおいて、送信側でＦＥＣ符号化が行われる前に、４つの６４Ｂ／６６Ｂコードブロックを１つの２５６Ｂ／２５７Ｂコードブロックにトランスコードし、ＦＥＣ復号後に受信器側の６４Ｂ／６６Ｂコードブロックにトランスコードし、ＦＥＣコードワード中のエラーがＦＥＣ復号により訂正できない場合に、無効とマークされるコードブロックである。

実施において、前記エラー制御コードブロックは、ＩＥＥＥ８０２．３で定義されたエラー制御コードブロックｅｒｒｏｒｃｏｎｔｒｏｌｂｌｏｃｋ／Ｅ／を指し、前記無効なコードブロックは、同期ヘッダが０ｂ００又は０ｂ１１の６４Ｂ／６６Ｂコードブロックを指す。

ＭＴＮノードであって、メモリからプログラムを読み取ることにより、ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定するプロセスと、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換するプロセスを実行するプロセッサと、プロセッサの制御下でデータを送受信するためのトランシーバとを含む。

実施において、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＭＴＮのセクション層又はパス層又は適応層又は物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、イーサネットの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＦｌｅｘＥの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。

ＭＴＮノードであって、ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定するための決定モジュールと、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換するための置換モジュールを含む。

実施において、置換モジュールは、更に、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することに用いられ、ＭＴＮのセクション層又はパス層又は適応層又は物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することであり、又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、イーサネットの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することであり、又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＦｌｅｘＥの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。

コンピュータ可読記憶媒体であって、上記コードブロック処理方法を実行するコンピュータプログラムが記憶されている。
発明の効果

本開示の実施例による技術案では、無効なコードブロックをエラー制御コードブロックに置換する。技術案では、無効なコードブロックを識別した後、それをエラー制御コードブロックに置換する。エラー制御コードブロックが、無効なコードブロックとは異なり、安全に転送することができ、他のソースのストリームと同じ伝送チャンネルに統合されることができるため、これらのストリームが、同一のコードブロックに属するｃａｌｅｎｄａｒｓｌｏｔにマッピングされる可能性があり、エラーが発生したソースからのストリームにより、他のエラーのないソースのストリームを汚染することがない。

ここで説明する図面は、本開示のさらなる理解を提供するために使用され、本開示の一部を構成する。本開示の例示的な実施例及びその説明は、本開示を解釈するために使用され、本開示に対する不当な限定を構成しない。

図１は、本開示の実施例における転送動作を説明する仮定ネットワーク構成の概略図である。図２は、本開示の実施例における符号化の概略図である。図３は、本開示の実施例におけるコードブロック処理方法の実施フローの概略図である。図４は、本開示の実施例におけるエラー制御コードブロックのフォーマットの概略図である。図５は、本開示の実施例におけるコードブロック処理アーキテクチャの概略図である。図６は、本開示の実施例における６４Ｂ／６６Ｂ無効コードブロックの構造の概略図である。図７は、本開示の実施例における６４Ｂ／６６Ｂエラー制御コードブロックのフォーマットの概略図である。図８は、本開示の実施例における制御コードブロックタイプの位置の概略図である。図９は、本開示の実施例におけるＭＴＮノードの構造の概略図である。

発明者は、発明の過程において、以下のことを発見した。

まず、ＭＴＮ（市域伝送網）におけるエラーマーキングについて以下のように紹介する。

イーサネットにおける６６Ｂ符号化の設計は、非常に頑丈であり、物理層を介して直接実行される際に、優れたエラーデータ受信平均時間ＭＴＴＦＰＡ（ｍｅａｎｔｉｍｅｔｏｆａｌｓｅｐａｃｋｅｔａｃｃｅｐｔａｎｃｅ）を提供する。この物理層は、１０～１２のビット誤り率ＢＥＲ（ＢｉｔＥｒｒｏｒＲａｔｅ）又はそれ以上を提供し、十分にランダムなエラー分布を有する。次のメカニズムがある。
１）スクランブルにおけるエラー倍増。
２）６６Ｂ符号化における有効同期ヘッダ値間の２ビットハミング距離（ＨａｍｍｉｎｇＤｉｓｔａｎｃｅ）及び有効制御ブロックタイプ間の４ビットＨａｍｍｉｎｇ距離は、データパケットの開始位置と終了位置を知る高度な信頼性を提供する。
３）媒体アクセス制御ＭＡＣ（ＭｅｄｉｕｍＡｃｃｅｓｓＣｏｎｔｒｏｌ）フレームチェックシーケンスＦＣＳ（ＦｒａｍｅＣｈｅｃｋＳｅｑｕｅｎｃｅ）。
４）接続の基本的なＢＥＲが十分なパフォーマンスを提供するためにコーディングを確実に実行できる程度以下に低下した場合に、ｈｉ＿ｂｅｒ（高ビット誤り率）ステートマシンが切れる可能性がある。

これらのすべてのメカニズムは、１つの誤ったパケットをより高いレイヤーに渡すことが決して（宇宙時代に１度だけ）起こらないことを基本的に保証する。

前方誤り訂正ＦＥＣ（ＦｏｒｗａｒｄＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎ）を有するイーサネットインタフェースでは、物理層リンクの基本的なパフォーマンスがはるかに悪く、６６Ｂ符号化だけでは、満足できるロバスト性を提供することが難しい。例えば、５０ＧＢＡＳＥ-ＬＲインタフェースのＦＥＣ前のコード誤り率は、２．４×１０^－４以上である。そのため、次のようにして、異なる方法で誤りに対するロバスト性を提供する必要がある。

まず、符号化時には、４つの６６Ｂコードブロックを１つのグループとして１つの２５７Ｂコードブロックにトランスコードする。このトランスコードプロセスでは、同期ヘッダ冗長（２ビットのｈａｍｍｉｎｇ距離）と制御ブロックタイプ冗長（４ビットのｈａｍｍｉｎｇ距離）が破棄され、それによるロバスト性の低下を補うために、所望のＦＥＣが設計される。また、使用されるＦＥＣアルゴリズムは、ＦＥＣのコードワードが誤り訂正不能であるかどうかを敏感に知る（ＦＥＣコードワードが誤り訂正可能であるかどうかを感知できない可能性は１ｅ－６未満である）。同時に、完全または部分的に誤り訂正不能なＦＥＣコードワードが発生すると、これら６６Ｂコードワードがマークされ、その後の処理において誤り訂正不能な状況の発生を感知し、マークされたコードワードが存在するメッセージ全体を正確に破棄することができるようになる。上記のエラーマーキングの方法は、簡単であり、６６Ｂコードブロックの同期ヘッダを「０ｘ１１」と識別し、すなわち非合法なコードブロックと識別することである。

ＭＴＮにおけるエラー拡散問題について以下に紹介する。

図１は、転送動作を説明する仮定ネットワーク構成（ＨｙｐｏｔｈｅｔｉｃａｌＮｅｔｗｏｒｋＣｏｎｆｉｇｕｒａｔｉｏｎｔｏＩｌｌｕｓｔｒａｔｅＦｏｒｗａｒｄｉｎｇＢｅｈａｖｉｏｕｒ）の概略図であり、図１に示すように、ノードＥがノードＡ、Ｂ、Ｃ、ＤからのＭＴＮクライアント信号を受信する。ノードＡ、Ｂ、Ｄからのデータは、すべて正常であり、ノードＣからのデータには、誤り訂正不能なＦＥＣコードワードがある。ノードＥは、ノードＡ、Ｂ、Ｃ、Ｄからのクライアント信号を受信し、ＥからＦへのインタフェース上の隣接カレンダスロット（Ｃａｎｌｅｎｄｅｒｓｌｏｔ）にマッピングし、ノードＦに転送する。

ＥからＦへのリンクは、２５７Ｂカレンダスロット組織ストリームへのトランスコードに関連するＦＥＣエンコーダを有する。図２は、符号化の概略図であり、４つのソースのすべてのストリームは、図２に示す同一の２５７Ｂコードブロックに結合される可能性がある。

４つの６６Ｂコードブロックのいずれかが無効な同期ヘッダを有する限り、２５７Ｂトランスコーダは、２５７Ｂコードブロックの最初の５ビットを０１１１１に設定する。これは、無効なパターンである（最初のゼロは、少なくとも１つの制御ブロックを有することを示すが、その後は、すべての４つの位置がデータブロックであることを示す）。

ノードＦの受信側では、２５７Ｂトランスコーダは、この無効なパターンを識別し、２５７Ｂコードブロックのトランスコードと復号によって生成された４つの６６Ｂコードブロックすべての同期ヘッダを無効と識別する。その結果、ノードＣからのストリームは、エラーとしてマークされる（これは正しい）だけでなく、ノードＡ、Ｂ、Ｄからのストリームも、エラーマーキングが行われる（これは誤ったマーキングである）。

明らかに、このようなエラー拡散は、多くの問題を引き起こすことがある。例えば、本来の正しいチャネル内のコードストリームは、正しくないチャネル内のコードストリームと一緒に符号化されるため、エラーが発生し、無断のパケットロスになる。

以下、本開示の具体的な実施形態について図面を用いて説明する。

図３は、コードブロック処理方法の実施フローの概略図であり、図示のように、以下のステップを含むことができる。
ステップ３０１において、ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定する。
ステップ３０２において、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換する。

具体的には、すべてのＭＴＮパスの正しいエラーマーキングを確保するために、ＭＴＮパス特徴情報ＣＩ（ｃｈａｒａｃｔｅｒｉｓｔｉｃｉｎｆｏｒｍａｔｉｏｎ）では、訂正していないエラーを有するＦＥＣコードワードのすべてのブロックをエラー制御コードブロック（／Ｅ／）に置換する（ＴｏｅｎｓｕｒｅｐｒｏｐｅｒｅｒｒｏｒｍａｒｋｉｎｇｏｆａｌｌＭＴＮｐａｔｈｓ，ａｌｌｂｌｏｃｋｓｏｆａＦＥＣｃｏｄｅｗｏｒｄｗｉｔｈｕｎｃｏｒｒｅｃｔｅｄｅｒｒｏｒｓｉｎａＭＴＮｐａｔｈＣＩａｒｅｒｅｐｌａｃｅｄｗｉｔｈｅｒｒｏｒｃｏｎｔｒｏｌｂｌｏｃｋｓ（／Ｅ／））。

実施において、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＭＴＮのセクション層又はパス層又は適応層又は物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、イーサネットの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。又は、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、フレキシブルイーサネットＦｌｅｘＥ（ＦｌｅｘＥｔｈｅｒｎｅｔ）の物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである。

前記無効なコードブロックは、ＦＥＣを有する物理層ＰＨＹ（Ｐｈｙｓｉｃａｌｌａｙｅｒ）において、送信側でＦＥＣ符号化が行われる前に、４つの６４Ｂ／６６Ｂコードブロックを１つの２５６Ｂ／２５７Ｂコードブロックにトランスコードし、ＦＥＣ復号後に受信器側の６４Ｂ／６６Ｂコードブロックにトランスコードし、ＦＥＣコードワード中のエラーがＦＥＣ復号により訂正できない場合に、無効とマークされるコードブロックである。

具体的には、ＦＥＣを有するＰＨＹの場合、送信側でＦＥＣ符号化が行われる前に、４つの６４Ｂ／６６Ｂコードブロックを１つの２５６Ｂ／２５７Ｂコードブロックにトランスコードし、ＦＥＣ復号後に受信器側の６４Ｂ／６６Ｂコードブロックにトランスコードする。ＦＥＣコードワード中のエラーがＦＥＣ復号により訂正できない場合、６４Ｂ／６６Ｂコードブロックの一部又は全部は、無効な同期ヘッダ０ｂ００又は０ｂ１１とマークされる。

その後の６４Ｂ／６６Ｂから２５６Ｂ／２５７Ｂへのトランスコードプロセスでは、１つの同期ヘッダが０ｂ００又は０ｂ１１の無効なブロック、又はブロックタイプが無効であると、他の３つの有効な６４Ｂ／６６Ｂコードブロックが無効になる。

電気電子技術者学会ＩＥＥＥ（ＩｎｓｔｉｔｕｔｅｏｆＥｌｅｃｔｒｉｃａｌａｎｄＥｌｅｃｔｒｏｎｉｃｓＥｎｇｉｎｅｅｒｓ）規格を例にとると、ＦＥＣを有する［ＩＥＥＥ８０２．３］物理層では、送信側でＦＥＣ符号化が行われる前に、４つの６４Ｂ／６６Ｂコードブロックが１つの２５６Ｂ／２５７Ｂコードブロックにトランスコードされ、ＦＥＣ復号後、受信側で６４Ｂ／６６Ｂコードブロックにトランスコードされる。ＦＥＣデコーダがＦＥＣコードワード中のエラーを訂正できない場合、６４Ｂ／６６Ｂコードブロックの一部又は全部は、無効な同期ヘッダ（０ｂ００又は０ｂ１１）とマークされる。［ＩＥＥＥ８０２．３］で指定されたエラーマーキングは、ＰＨＹに関連付けられた単一のＭＡＣが存在すると仮定した場合に、未修正のＦＥＣコードワード中の各パケットのうちの少なくとも１つが無効な同期ヘッダを有することを保証するように設計されている。（Ｆｏｒ［ＩＥＥＥ８０２．３］ＰＨＹｓｗｉｔｈＦＥＣ，ｆｏｕｒ６４Ｂ／６６Ｂｂｌｏｃｋｓａｒｅｔｒａｎｓｃｏｄｅｄｉｎｔｏｏｎｅ２５６Ｂ／２５７ＢｂｌｏｃｋｂｅｆｏｒｅＦＥＣｅｎｃｏｄｉｎｇａｔｔｈｅｔｒａｎｓｍｉｔｓｉｄｅａｎｄｔｒａｎｓｃｏｄｅｄｂａｃｋｉｎｔｏ６４Ｂ／６６ＢｂｌｏｃｋｓａｔｔｈｅｒｅｃｅｉｖｅｒｓｉｄｅａｆｔｅｒＦＥＣｄｅｃｏｄｉｎｇ．ＷｈｅｎｔｈｅＦＥＣｄｅｃｏｄｅｒｆａｉｌｓｔｏｃｏｒｒｅｃｔｅｒｒｏｒｓｉｎａＦＥＣｃｏｄｅｗｏｒｄ，ｓｏｍｅｏｒａｌｌｏｆｔｈｅ６４Ｂ／６６Ｂｂｌｏｃｋｓｗｉｌｌｂｅｍａｒｋｅｄｗｉｔｈｉｎｖａｌｉｄｓｙｎｃｈｅａｄｅｒｓ（０ｂ００ｏｒ０ｂ１１）．Ｔｈｅｅｒｒｏｒｍａｒｋｉｎｇｓｐｅｃｉｆｉｅｄｉｎ［ＩＥＥＥ８０２．３］ｉｓｄｅｓｉｇｎｅｄｔｏｅｎｓｕｒｅｔｈａｔｅｖｅｒｙｐａｃｋｅｔｉｎａｎｕｎｃｏｒｒｅｃｔｅｄＦＥＣｃｏｄｅｗｏｒｄｈａｓａｔｌｅａｓｔｏｎｅｂｌｏｃｋｗｉｔｈａｎｉｎｖａｌｉｄｓｙｎｃｈｅａｄｅｒ，ｕｎｄｅｒｔｈｅａｓｓｕｍｐｔｉｏｎｔｈａｔｔｈｅｒｅｉｓａｓｉｎｇｌｅＭＡＣａｓｓｏｃｉａｔｅｄｗｉｔｈｔｈｅＰＨＹ．）

６４Ｂ／６６Ｂと２５６Ｂ／２５７Ｂの間のフォーマット変換において、無効なブロックが他のＭＴＮパス中の有効なブロックを汚染することを防止するために、ＭＴＮパス中の無効なブロックをエラー制御コードブロックに置換する。

具体的には、ＭＴＮセクション層は、複数のパスをサポートするために、弾性カレンダースロット構造を使用してＰＨＹを導き、各パスが個別のＭＡＣである。［ＩＥＥＥ８０２．３］に規定されたエラーマーキングは、この応用のために設計されたものではないので、ＦＥＣコードワードに影響されるパケットごとに、誤り訂正されていないブロックを少なくとも１つマーキングすることがない可能性がある。また、ＭＴＮは、パスレイヤの切り替えをサポートする。マークされたブロック（例えば、破損した同期ヘッダを有する）を別のインタフェースに切り替え、このブロックに対してコード変換を行うと、他のパスが汚染される可能性がある。（ＭＴＮＳｕｓｅｓｔｈｅＦｌｅｘＥｃａｌｅｎｄａｒｓｌｏｔｓｔｒｕｃｔｕｒｅｔｏｃｈａｎｎｅｌｉｚｅｔｈｅＰＨＹ（ｓ）ｔｏｓｕｐｐｏｒｔｍｕｌｔｉｐｌｅｐａｔｈｓ，ｅａｃｈｏｆｗｈｉｃｈｉｓａｓｅｐａｒａｔｅＭＡＣ．Ｓｉｎｃｅｔｈｅｅｒｒｏｒｍａｒｋｉｎｇｓｐｅｃｉｆｉｅｄｉｎ［ＩＥＥＥ８０２．３］ｉｓｎｏｔｄｅｓｉｇｎｅｄｆｏｒｔｈｉｓａｐｐｌｉｃａｔｉｏｎ，ｉｔｍａｙｎｏｔｍａｒｋａｔｌｅａｓｔｏｎｅｂｌｏｃｋｉｎｅｖｅｒｙｐａｃｋｅｔｔｈａｔｉｓａｆｆｅｃｔｅｄｂｙａＦＥＣｃｏｄｅｗｏｒｄｗｉｔｈｕｎｃｏｒｒｅｃｔｅｄｅｒｒｏｒｓ．Ｆｕｒｔｈｅｒ，ＭＴＮｓｕｐｐｏｒｔｓｓｗｉｔｃｈｉｎｇｏｆｔｈｅｐａｔｈｌａｙｅｒ．Ｓｗｉｔｃｈｉｎｇａｂｌｏｃｋｔｈａｔｈａｓｂｅｅｎｍａｒｋｅｄ（ｉ．ｅ．，ｗｉｔｈａｃｏｒｒｕｐｔｅｄｓｙｎｃｈｅａｄｅｒ）ｔｏａｎｏｔｈｅｒｉｎｔｅｒｆａｃｅａｎｄｔｈｅｎｓｕｂｓｅｑｕｅｎｔｌｙｔｒａｎｓｃｏｄｉｎｇｔｈａｔｂｌｏｃｋｃａｎｌｅａｄｔｏｃｏｎｔａｍｉｎａｔｉｏｎｏｆｏｔｈｅｒｐａｔｈｓ．）

前記制御コードブロックの同期ヘッダは、バイナリの１０であり、制御コードブロックタイプは、その次のｂｙｔｅである。

具体的には、図４は、エラー制御コードブロックのフォーマットの概略図であり、エラー制御コードブロックは、例えば図４に示すようなものである。

エラーマーキングとエラー拡散に関する上記問題を解決するには、受信側でＰＨＹごとに無効なコードブロック（同期ヘッダが「００」又は「１１」）を識別する機能を追加し、無効なコードブロックが発見された場合は、それを「エラー制御コードブロック」に置換する。

「エラー制御コードブロック」は、無効なコードブロックと異なり、安全に転送され、他のソースのストリームと同じ伝送チャンネルに統合される。これらのストリームは、同一の２５７Ｂコードブロックに属するｃａｌｅｎｄａｒｓｌｏｔにマッピングされる可能性があり、エラーが発生したソースからのストリームが他のエラーのないソースのストリームを汚染することない。

実施において、少なくとも２つの代替態様がある。
態様１、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードワードブロックのすべてをエラー制御コードブロックに置換することは、ＦＥＣ復号時に、ＦＥＣデコーダが誤り訂正できないＦＥＣコードワードをエラー制御コードブロックに置換することである。
態様２、無効なコードブロックをエラー制御コードブロックに置換することは、ＦＥＣ復号後、ＦＥＣ復号中に生成された無効なコードブロックをエラー制御コードブロックに置換することである。

具体的には、図５は、コードブロック処理アーキテクチャの概略図であり、図５に示すように、アーキテクチャは図に示す機構を採用することができる。受信方向では、与えられたセクション層の各ＰＨＹの情報は、まずデスクランブリングされ、各ＰＨＹで信号適応を行う際にＦＥＣ復号される。ＦＥＣ復号により誤り訂正できないＦＥＣコードワードについて、ＦＥＣデコーダは、コードワード中の６４Ｂ／６６Ｂコードブロックの一部又は全部の同期ヘッダを０ｂ００又は０ｂ１１、すなわち無効なコードブロックとマークする。技術案では、ＦＥＣデコーダが誤り訂正できないＦＥＣコードワードについて、最終的に「エラー制御コードブロック」を用いてコードワード中の６４Ｂ／６６Ｂコードブロックの一部又は全部を置換する。

図６は、６４Ｂ／６６Ｂ無効コードブロックの構造の概略図であり、６４Ｂ／６６Ｂ無効コードブロック（６６ｂｉｔの最初の２ｂｉｔは、同期ヘッダであり、その値は、バイナリ００又は１１である）は、図６に示すようになる。

図７は、６４Ｂ／６６Ｂエラー制御コードブロックのフォーマットの概略図であり、６４Ｂ／６６Ｂエラー制御コードブロックのフォーマットは、図７に示すようになる。

次に、ＭＴＮ誤り識別について具体的に説明する。

態様１：まずＦＥＣにより正常に復号し、復号過程で発生した同期ヘッダが無効なコードブロックに対して、後続の処理でそれをエラー制御コードブロックに置換する。

ＦＥＣを有するＰＨＹの場合、送信側でＦＥＣ符号化が行われる前に、４つの６４Ｂ／６６Ｂコードブロックを１つの２５６Ｂ／２５７Ｂコードブロックにトランスコードし、ＦＥＣ復号後に受信器側の６４Ｂ／６６Ｂコードブロックにトランスコードする。ＦＥＣ復号によりＦＥＣコードワード中のエラーを訂正できない場合、ＦＥＣデコーダは、ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックの一部又は全部を無効な同期ヘッダ０ｂ００又は０ｂ１１、すなわち無効なコードブロックとマークする。

その後の６４Ｂ／６６Ｂから２５６Ｂ／２５７Ｂへのトランスコードプロセスでは、１つの同期ヘッダが０ｂ００又は０ｂ１１の無効なブロック、又は制御コードブロックのうち、タイプが間違ったコードブロックにより、他の３つの有効な６４Ｂ／６６Ｂコードブロックが無効になる。複数のＭＴＮパスクライアント信号がＭＴＮネットワーク上で多重化されると、１つのパス中の無効なコードブロック、又は制御コードブロックのうちのタイプが間違ったコードブロックは、他のＭＴＮパスの有効なブロックを汚染する可能性がある。

この問題を解決するためには、次のようにすることができる。
第１に、無効なコードブロックを検査し、すなわち、各コードブロックの同期ヘッダが０ｂ００又は０ｂ１１であるかどうかを検査する。
第２に、制御コードブロックのタイプを検査する。制御コードブロックの同期ヘッダがバイナリ「１０」であり、その制御コードブロックタイプがその次のｂｙｔｅであり、図８は、制御コードブロックタイプの位置の概略図である。制御コードブロックタイプは、次の１６進数でなければならず、そうでなければ、制御コードブロックが間違っているブロックである。有効な制御コードブロックタイプは、「０ｘ００、０ｘ２Ｄ、０ｘ３３、０ｘ６６、０ｘ５５、ａｎｄ０ｘ１Ｅ、０ｘ７８、０ｘ４Ｂ、０ｘ８７、０ｘ９９、０ｘＡＡ、０ｘＢ４、０ｘＣＣ、０ｘＤ２、０ｘＥ１、０ｘＦＦ」である。
検出された無効なコードブロック又は制御コードブロックタイプが間違っているコードブロックを、エラー制御コードブロックに置換する。

態様２：ＦＥＣ復号を行う時、ＦＥＣデコーダにより誤り訂正できないＦＥＣコードワードを発見すると、「エラー制御コードブロック」を用いてコードワード中の６４Ｂ／６６Ｂコードブロックのすべてを置換する。

同じ発明の構想に基づいて、本開示の実施例は、ＭＴＮノード、コンピュータ可読記憶媒体を更に提供する。これらの機器は、問題を解決する原理がコードブロック処理方法に似るため、これらの機器の実施について、方法の実施を参照することができ、重複点について繰り返して記載しない。

本開示の実施例による技術手段を実施する際に、以下の方式で実施することができる。

図９は、ＭＴＮノードの構造の概略図である。図示のように、ノードは、メモリ９２０からプログラムを読み取ることにより、ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定するプロセスと、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換するプロセスを実行するプロセッサ９００と、プロセッサ９００の制御下でデータを送受信するためのトランシーバ９１０とを含む。

ここで、図９において、バスアーキテクチャは、任意数の相互接続するバスとブリッジを含み、具体的に、プロセッサ９００をはじめとする１つ又は複数のプロセッサとメモリ９２０をはじめとするメモリの各種類の回路が接続したものである。バスアーキテクチャは、周辺イクイップメント、レギュレーター、電力管理回路などの各種類のほかの回路を接続したものであってもよい。これらは、いずれも本分野の公知事項であり、本文においてさらなる記載をしない。バスインタフェースにより、インタフェースが提供される。トランシーバ９１０は、複数の部品であってもよく、即ち送信機と受信機を含み、伝送媒体でほかの各種類の装置と通信するユニットとして提供される。プロセッサ９００は、バスアーキテクチャと通常の処理を管理する。メモリ９２０は、プロセッサ９００による作業時に使用されるデータを記憶できる。

本開示の実施例は、更にＭＴＮノードを提供し、ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定するための決定モジュールと、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換するための置換モジュールを含む。

記載の便利さを図り、以上記載した装置の各部分は、機能上、各種類のモジュール又はユニットに分けてそれぞれ記載する。もちろん、本開示を実施する際に、各モジュール又はユニットの機能を同一又は複数のソフトウェア又はハードウェアで実現するようにしてもよい。

本開示の実施例は、更にコンピュータ可読記憶媒体を提供する。前記コンピュータ可読記憶媒体には、上記コードブロック処理方法を実行するコンピュータプログラムが記憶されている。

具体的な実施は、コードブロック処理方法の実施を参照する。

本開示の実施例が、方法、システム又はコンピュータプログラムプロダクトとして提供できることは、当業者には明らかである。したがって、本開示は、完全にハードウェアの実施例、完全にソフトウェアの実施例、又はソフトウェアとハードウェアを組み合わせた実施例の形態を採用できる。更に、本開示は、コンピュータ使用可能プログラムコードを含む１つ又は複数のコンピュータ使用可能記憶媒体（磁気ディスクメモリ、光学メモリなどを含むが、それらに限られない）で実施されるコンピュータプログラムプロダクトの形態を採用できる。

本開示は、本開示の実施例による方法、機器（システム）、及びコンピュータプログラムプロダクトのフローチャート及び／又はブロック図を参照して説明される。フローチャート及び／又はブロック図の各フロー及び／又はブロック、並びにフローチャート及び／又はブロック図におけるフロー及び／又はブロックの組み合わせが、コンピュータプログラム命令によって実現されることは、理解するべきである。これらのコンピュータプログラム命令は、汎用コンピュータ、専用コンピュータ、組み込みプロセッサ、又は他のプログラム可能なデータ処理機器のプロセッサに提供されてマシンを生成し、コンピュータ又は他のプログラム可能なデータ処理機器のプロセッサによって実行される命令が、フローチャートの１つのフロー若しくは複数のフロー及び／又はブロック図の１つのブロック若しくは複数のブロックにおいて指定される機能を実現するための手段を生成するようにしてもよい。

これらのコンピュータプログラム命令は、コンピュータ又は他のプログラム可能なデータ処理機器に特定の方法で機能するように指示することができるコンピュータ可読メモリに記憶されてもよく、その結果、コンピュータ可読メモリに記憶された命令は、フローチャートの１つ若しくは複数の流れ、及び／又はブロック図の１つ若しくは複数のブロックにおいて指定された機能を実現する命令手段を含む製品を生成する。

これらのコンピュータプログラム命令は、コンピュータ又は他のプログラム可能な端末機器上で一連の動作ステップを実行してコンピュータが実現する処理を生成し、それにより、コンピュータ又は他のプログラム可能な機器上で実行される命令が、フローチャートの１つのフロー若しくは複数のフロー及び／又はブロック図の１つのブロック若しくは複数のブロックにおいて指定される機能を実現するためのステップを提供するように、コンピュータ又は他のプログラム可能なデータ処理機器上にロードされてもよい。

明らかに、当業者は、本開示の趣旨や範囲を逸脱することなく本開示に対して様々な変更や変形を行うことができる。このように、本開示のこれらの修正や変形が本開示の特許請求の範囲及びその同等技術の範囲内に含まれるのであれば、本開示は、こららの変更や変形を含むことを意図とする。

図３は、コードブロック処理方法の実施フローの概略図であり、図示のように、以下のステップを含むことができる。
ステップ３０１において、ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード（誤り訂正されていないエラーを持つＦＥＣコードワードまたは誤り訂正されていないＦＥＣコードワードと呼ばれる）中の６４Ｂ／６６Ｂコードブロックを決定する。
ステップ３０２において、前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換する。

Claims

コードブロック処理方法であって、
市域伝送網ＭＴＮ又はイーサネット又はフレキシブルイーサネットＦｌｅｘＥにおいて、誤り訂正不能な前方誤り訂正ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定することと、
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換することを含む。
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＭＴＮのセクション層又はパス層又は適応層又は物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することであり、又は、
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、イーサネットの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することであり、又は、
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＦｌｅｘＥの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである、請求項１に記載のコードブロック処理方法。
前記無効なコードブロックは、ＦＥＣを有する物理層ＰＨＹにおいて、送信側でＦＥＣ符号化が行われる前に、４つの６４Ｂ／６６Ｂコードブロックを１つの２５６Ｂ／２５７Ｂコードブロックにトランスコードし、ＦＥＣ復号後に受信器側の６４Ｂ／６６Ｂコードブロックにトランスコードし、ＦＥＣコードワード中のエラーがＦＥＣ復号により訂正できない場合に、無効とマークされるコードブロックである、請求項１に記載のコードブロック処理方法。
前記エラー制御コードブロックは、ＩＥＥＥ８０２．３で定義されたエラー制御コードブロックｅｒｒｏｒｃｏｎｔｒｏｌｂｌｏｃｋ／Ｅ／を指し、前記無効なコードブロックは、同期ヘッダが０ｂ００又は０ｂ１１の６４Ｂ／６６Ｂコードブロックを指す、請求項１に記載のコードブロック処理方法。
ＭＴＮノードであって、
メモリからプログラムを読み取ることにより、
ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定するプロセスと、
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換するプロセスを実行するプロセッサと、
プロセッサの制御下でデータを送受信するためのトランシーバとを含む。
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＭＴＮのセクション層又はパス層又は適応層又は物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することであり、又は、
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、イーサネットの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することであり、又は、
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することは、ＦｌｅｘＥの物理層において、ＦＥＣ復号時に誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換することである、請求項５に記載のＭＴＮノード。
前記無効なコードブロックは、ＦＥＣを有する物理層ＰＨＹにおいて、送信側でＦＥＣ符号化が行われる前に、４つの６４Ｂ／６６Ｂコードブロックを１つの２５６Ｂ／２５７Ｂコードブロックにトランスコードし、ＦＥＣ復号後に受信器側の６４Ｂ／６６Ｂコードブロックにトランスコードし、ＦＥＣコードワード中のエラーがＦＥＣ復号により訂正できない場合に、無効とマークされるコードブロックである、請求項５に記載のＭＴＮノード。
前記エラー制御コードブロックは、ＩＥＥＥ８０２．３で定義されたエラー制御コードブロックｅｒｒｏｒｃｏｎｔｒｏｌｂｌｏｃｋ／Ｅ／を指し、前記無効なコードブロックは、同期ヘッダが０ｂ００又は０ｂ１１の６４Ｂ／６６Ｂコードブロックを指す、請求項５に記載のＭＴＮノード。
ＭＴＮノードであって、
ＭＴＮ又はイーサネット又はＦｌｅｘＥにおいて、誤り訂正不能なＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックを決定するための決定モジュールと、
前記ＦＥＣコードワード中の６４Ｂ／６６Ｂコードブロックのすべてをエラー制御コードブロックに置換するか、無効なコードブロックをエラー制御コードブロックに置換するための置換モジュールを含む。
請求項１～４のいずれか一項に記載の方法を実行するコンピュータプログラムが記憶されているコンピュータ可読記憶媒体。