CN113938247A - 一种码块处理方法、节点及介质 - Google Patents

一种码块处理方法、节点及介质 Download PDF

Info

Publication number
CN113938247A
CN113938247A CN202010674247.7A CN202010674247A CN113938247A CN 113938247 A CN113938247 A CN 113938247A CN 202010674247 A CN202010674247 A CN 202010674247A CN 113938247 A CN113938247 A CN 113938247A
Authority
CN
China
Prior art keywords
fec
code blocks
code
blocks
error control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010674247.7A
Other languages
English (en)
Inventor
程伟强
李晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Mobile Communications Group Co Ltd
China Mobile Communications Ltd Research Institute
Original Assignee
China Mobile Communications Group Co Ltd
China Mobile Communications Ltd Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Mobile Communications Group Co Ltd, China Mobile Communications Ltd Research Institute filed Critical China Mobile Communications Group Co Ltd
Priority to CN202010674247.7A priority Critical patent/CN113938247A/zh
Priority to JP2023502972A priority patent/JP2023535680A/ja
Priority to EP21842167.5A priority patent/EP4184824A1/en
Priority to US18/016,105 priority patent/US20230275691A1/en
Priority to PCT/CN2021/106006 priority patent/WO2022012530A1/zh
Publication of CN113938247A publication Critical patent/CN113938247A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Abstract

本发明公开了一种码块处理方法、节点及介质，包括：在城域传送网或以太网或灵活以太网中确定无法纠错的前向纠错代码字中的64B/66B码块；用错误控制码块替换所述前向纠错代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块。采用本发明，不会造成来自发生错误的源的流量会污染其他无错误的源的流量。

Description

一种码块处理方法、节点及介质
技术领域
本发明涉及无线通信技术领域，特别涉及一种码块处理方法、节点及介质。
背景技术
现有技术的不足在于，在现有的MTN(城域传送网，Metro Transport Network)的错误标记机制中，存在错误标记扩散的问题。
发明内容
本发明提供了一种码块处理方法、节点及介质，用以解决错误标记扩散问题。
本发明提供以下技术方案：
一种码块处理方法，包括：
在MTN或以太网或FlexE中确定无法纠错的FEC代码字(FEC codeword)中的64B/66B码块；
用错误控制码块(Error Control Block/E/)替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块。
实施中，所述的64B/66B码块可以是IEEE 802.3标准中定义的64B/66B码块。
实施中，用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时，替换无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
实施中，所述无效码块是在带有FEC的PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
实施中，所述错误控制码块是指IEEE802.3中定义的错误控制码块error controlblock/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
一种MTN节点，包括：
处理器，用于读取存储器中的程序，执行下列过程：
在MTN或以太网或FlexE中确定无法纠错的FEC代码字中的64B/66B码块；
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块；
收发机，用于在处理器的控制下接收和发送数据。
实施中，用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时，替换无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
实施中，所述无效码块是在带有FEC的PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
实施中，所述错误控制码块是指IEEE802.3中定义的错误控制码块error controlblock/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
一种MTN节点，包括：
确定模块，用于在MTN或以太网或FlexE中确定无法纠错的FEC代码字中的64B/66B码块；
替换模块，用于用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块。
实施中，替换模块进一步用于用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时，替换无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
实施中，所述无效码块是在带有FEC的PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
实施中，所述错误控制码块是指IEEE802.3中定义的错误控制码块errorcontrolblock/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
一种计算机可读存储介质，所述计算机可读存储介质存储有执行上述码块处理方法的计算机程序。
本发明有益效果如下：
本发明实施例提供的技术方案中，用错误控制块替换其中的无效码块，方案中，在识别到无效码块后，则用错误控制块将其替换掉；由于错误控制块与无效码块不同，可以安全地转发，并与其他源头的流量整合至同一个传输通道，这些流量可能映射到属于同一码块的calendar slot中，因而不会造成来自发生错误的源的流量会污染其他无错误的源的流量。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例中说明转发行为的假设网络配置示意图；
图2为本发明实施例中编码示意图；
图3为本发明实施例中码块处理方法实施流程示意图；
图4为本发明实施例中错误控制块格式示意图；
图5为本发明实施例中码块处理架构示意图；
图6为本发明实施例中64B/66B无效码块结构示意图；
图7为本发明实施例中64B/66B错误控制码块格式示意图；
图8为本发明实施例中控制码块类型位置示意图；
图9为本发明实施例中MTN节点结构示意图。
具体实施方式
发明人在发明过程中注意到：
首先对MTN(城域传送网)中的错误标记介绍如下：
以太网66B编码设计非常健壮，在直接通过物理层运行时提供出色的MTTFPA(错误数据接收平均时间，mean time to false packet acceptance)，该物理层提供10-12的BER(误比特率，BitError Rate)或更高，并且具有足够随机的错误分布。这些机制包括：
1)扰码器中的错误倍增；
2)66B编码有效同步标头值之间的2位汉明距离(Hamming Distance)，以及有效控制块类型之间的4位Hamming距离，提供了高度的知道数据包开始和结束位置的可信度；
3)MAC(媒质接入控制，Medium Access Control)FCS(FCS Frame Check Sequence帧校验序列)；
4)hi_ber(高误比特率)状态机还会断开链接，如果链接的基础BER降级到可以信任编码以提供令人满意的性能的点以下。
所有这些机制基本上保证永远不会(在宇宙时代只有一次)出现将一个错误包传递到更高的层。
在有FEC(前向纠错，Forward Error Correction)的以太网接口上，物理层链路的基础性能要差得多，仅靠66B编码难以提供令人满意的鲁棒性。例如，50GBASE-LR接口的FEC纠前误码率为2.4×10-4或更好。因此，需采用不同的方法提供错误鲁棒性，方式如下：
首先，在编码时，四个66B块为一组被转码到一个257B块。此转码过程中，同步标头冗余(2位Hamming距离)和控制块类型冗余(4位Hamming距离)被丢弃了，设计期望FEC来弥补因此而导致的鲁棒性降低。另外，所使用的FEC算法有很高的敏感性感知FEC的代码字是否是不可纠错的(不能感知FEC代码字是否可纠错的可能性小于1e-6)，同时，当全部或部分不可纠错的FEC代码字发生时，这些66B码字会被标记，以便后续处理能感知到不可纠错的情况发生从而准确的将被标记的码字所在的报文整个丢掉。上述错误标记的方法很简单，就是将66B码块的同步头标识为“0x11”即不合法的码块。
下面对MTN中的错误扩散问题介绍如下：
图1为说明转发行为的假设网络配置(Hypothetical Network ConfigurationtoIllustrate Forwarding Behaviour)示意图，如图所示，节点E接收来自节点A、B、C和D的MTN客户信号。来自节点A、B和D的数据一切正常，而来自节点C的数据遇到无法纠错的FEC代码字。节点E将接收来自节点A、B、C和D的客户信号，并将它们映射到从E到F的接口上的相邻canlender slot(日历时隙)中，转发到节点F。
从E到F的链接具有FEC编码器，该编码器涉及257B日历槽组织流的转码。图2为编码示意图，所有四个源的流量可能合并在图2所示的同一257B块中。
只要四个66B块中的任何一个具有无效的同步标头，则257B转码器会将257B块的前五位设置为01111，这是一个无效的模式(第一个零表示至少有一个控制块，但随后指示所有四个位置都是数据块)。
在节点F中的接收端，257B转码器将识别此无效模式，并将由257B块的转解码生成的所有四个66B模块的同步标头标识为无效。结果导致，不仅来自节点C的流量标记为错误(这是正确的)，而且来自节点A、B和D的流量也进行了错误标记(这是误标记)。
显然，这种错误扩散会导致很多问题，例如，原本正确通道中的码流，因为和不正确通道中的码流一起编码，而导致其也发生了错误，从而造成无故丢包。
下面结合附图对本发明的具体实施方式进行说明。
图3为码块处理方法实施流程示意图，如图所示，可以包括：
步骤301、在MTN或以太网或FlexE中确定无法纠错的FEC代码字中的64B/66B码块；
步骤302、用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块。
具体的，为了确保所有MTN路径的正确错误标记，在MTN路径CI(特征信息，characteristic information)中具有未纠正错误的FEC码字的所有块都替换为错误控制块(/E/)(To ensure proper error marking of all MTN paths,all blocks of a FECcodeword with uncorrected errors in a MTN path CI are replaced with errorcontrol blocks(/E/))。
实施中，所述的64B/66B码块可以是IEEE802.3标准中定义的64B/66B码块。
实施中，用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时，替换无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE(灵活以太网，FlexEthernet)的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
所述无效码块是在带有FEC的PHY(物理层，Physical layer)，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
具体的，对于带有FEC的PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块。当FEC解码无法更正FEC代码字中的错误时，部分或全部64B/66B块将标记为无效的同步标头0b00或0b11。
在后续的64B/66B到256b/257b转码过程中，一个同步标头为0b00或0b11的无效块，或者块类型无效将导致其他3个有效的64B/66B块无效。
以IEEE(电气和电子工程师学会，Institute of Electrical and ElectronicsEngineers)标准为例，对于带有FEC的[IEEE 802.3]物理层，在发送端FEC编码之前，四个64B/66B块被转码成一个256B/257B块，在FEC解码后，在接收端被转码回64B/66B块。当FEC解码器无法纠正FEC码字中的错误时，部分或全部64B/66B块将被标记为无效的同步标头(0b00或0b11)。在[IEEE 802.3]中指定的错误标记被设计成在假设存在与PHY相关联的单个MAC的情况下，确保未修正的FEC码字中的每个分组至少有一个块具有无效的同步标头。(For[IEEE 802.3]PHYs with FEC,four 64B/66B blocks are transcoded intoone256B/257B block before FEC encoding at the transmit side and transcodedback into 64B/66B blocks at the receiver side after FEC decoding.When the FECdecoder fails to correct errors in a FEC code word,some or all of the 64B/66Bblocks will be marked with invalid sync headers(0b00 or 0b11).The errormarking specified in[IEEE 802.3]is designed to ensure that every packet in anuncorrected FEC code word has at least one block with an invalid sync header,under the assumption that there is a single MAC associated with the PHY.)
为了防止无效块在64B/66B和256b/257b之间的格式转换过程中污染其他MTN路径中的有效块，应用错误控制块替换MTN路径中的无效块。
具体的，MTN段层使用弹性的日历槽结构来引导PHY以支持多个路径，每个路径都是一个单独的MAC。由于[IEEE 802.3]中规定的错误标记不是针对该应用而设计的，因此它可能不会在每个受FEC码字影响的包中至少标记一个未纠正错误的块。此外，MTN支持路径层的切换。将已标记的块(例如，带有损坏的同步头)切换到另一个接口，然后再对该块进行代码转换，可能会导致其他路径的污染。(MTNS uses the FlexE calendar slotstructure to channelize the PHY(s)to support multiple paths,each of which isa separate MAC.Since the error marking specified in[IEEE 802.3]is notdesigned for this application,it may not mark at least one block in everypacket that is affected by a FEC codeword with uncorrected errors.Further,MTNsupports switching of the path layer.Switching a block that has been marked(i.e.,with a corrupted sync header)to anotherinterface and then subsequentlytranscoding that block can lead to contamination of other paths.)
实施中，所述错误控制码块是指IEEE802.3中定义的错误控制码块error controlblock/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
所述控制码块的同步标头为二进制的10，控制码块类型为其后的一个byte。
具体的，图4为错误控制块格式示意图，错误控制块可以如图4所示。
要解决上述有关错误标记和错误扩散的问题，可以在接收方，给每个PHY增加一个功能，即识别无效码块(同步头为“00”或“11”)，若发现无效码块，则用“错误控制块”将其替换掉。
与无效码块不同，“错误控制块”可以安全地转发，并与其他源头的流量整合至同一个传输通道，这些流量可能映射到属于同一257B块的calendar slot中，而不会造成来自发生错误的源的流量会污染其他无错误的源的流量。
实施中，至少可以有两种替换方式：
方式一、用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在进行FEC解码时，将错误控制块替换FEC解码器无法纠错的FEC代码字。
方式二、用错误控制块替换其中的无效码块，是在FEC解码后，将错误控制块替换FEC解码过程中产生的无效码块。
具体的，图5为码块处理架构示意图，如图所示，在架构上可以采用如图所示的机制。在接收方向，对于已经给定的段层的每个PHY的信息需要先经过解扰码，在每个PHY进行信号适配时，进行FEC解码，对于FEC解码无法纠错的FEC代码字，FEC解码器会将代码字中的部分或全部64B/66B块的同步标头标记为0b00或0b11，即无效码块。在方案中，对于FEC解码器无法纠错的FEC代码字，最终将采用“错误控制块”将代码字中的部分或全部64B/66B块替换掉。
图6为64B/66B无效码块结构示意图，64B/66B无效码块(66bit的前两bit为同步标头，其值为二进制00或11)如图6所示。
图7为64B/66B错误控制码块格式示意图，64B/66B错误控制码块格式如图7所示。
下面对MTN误码识别进行具体说明。
方式一：先按照FEC正常解码，对于解码过程产生的同步标头为无效的码块，在后续的处理中将其用错误控制码块替换。
对于带有FEC的PHY，在FEC在传输端编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块。当FEC解码无法纠错FEC代码字中的错误时，FEC解码器会将FEC代码字中的部分或全部64B/66B块将标记为无效的同步标头0b00或0b11，即无效码块。
在后续的64B/66B到256b/257b转码过程中，一个同步标头为0b00或0b11的无效块，或者控制码块中类型错误的码块将导致其他3个有效的64B/66B块无效。当多个MTN路径客户信号在MTN网络上进行多路复用时，一个路径中的无效码块或者控制码块中类型错误的码块可能会污染其他MTN路径有效块。
为了解决这个问题，可以如下：
第一，检查出无效码块，即检查每个码块的同步标头是否为0b00或0b11；
第二，检查控制码块的类型，控制码块的同步标头为二进制“10”，其控制码块类型为其后的一个byte，图8为控制码块类型位置示意图。控制码块类型必须为下面的16进制数字，否则为控制码块错误的块。有效的控制码块类型为“0x00，0x2D，0x33，0x66，0x55，and0x1E，0x78，0x4B，0x87，0x99，0xAA，0xB4，0xCC，0xD2，0xE1，0xFF”。
将检出的无效码块或控制码块类型错误的码块，用错误控制块进行替换。
方式二：在进行FEC解码时，若发现FEC解码器无法纠错的FEC代码字，将采用“错误控制块”将代码字中的全部64B/66B块替换掉。
基于同一发明构思，本发明实施例中还提供了一种MTN节点、计算机可读存储介质，由于这些设备解决问题的原理与码块处理方法相似，因此这些设备的实施可以参见方法的实施，重复之处不再赘述。
在实施本发明实施例提供的技术方案时，可以按如下方式实施。
图9为MTN节点结构示意图，如图所示，节点中包括：
处理器900，用于读取存储器920中的程序，执行下列过程：
在MTN或以太网或FlexE中确定无法纠错的FEC代码字中的64B/66B码块；
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块；
收发机910，用于在处理器900的控制下接收和发送数据。
实施中，用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时，替换无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
实施中，所述无效码块是在带有FEC的PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
实施中，所述错误控制码块是指IEEE802.3中定义的错误控制码块error controlblock/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
其中，在图9中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器900代表的一个或多个处理器和存储器920代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机910可以是多个元件，即包括发送机和接收机，提供用于在传输介质上与各种其他装置通信的单元。处理器900负责管理总线架构和通常的处理，存储器920可以存储处理器900在执行操作时所使用的数据。
本发明实施例中还提供了一种MTN节点，包括：
确定模块，用于在MTN或以太网或FlexE中确定无法纠错的FEC代码字中的64B/66B码块；
替换模块，用于用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块。
实施中，替换模块进一步用于用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时，替换无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
实施中，所述无效码块是在带有FEC的PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
实施中，所述错误控制码块是指IEEE802.3中定义的错误控制码块errorcontrolblock/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
为了描述的方便，以上所述装置的各部分以功能分为各种模块或单元分别描述。当然，在实施本发明时可以把各模块或单元的功能在同一个或多个软件或硬件中实现。
本发明实施例中还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有执行上述码块处理方法的计算机程序。
具体实施中可以参见码块处理方法的实施。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种码块处理方法，其特征在于，包括：
在城域传送网MTN或以太网或灵活以太网FlexE中确定无法纠错的前向纠错FEC代码字中的64B/66B码块；
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块。
2.如权利要求1所述的方法，其特征在于，用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
3.如权利要求1所述的方法，其特征在于，所述无效码块是在带有FEC的物理层PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
4.如权利要求1所述的方法，其特征在于，所述错误控制码块是指IEEE802.3中定义的错误控制码块error control block/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
5.一种MTN节点，其特征在于，包括：
处理器，用于读取存储器中的程序，执行下列过程：
在MTN或以太网或FlexE中确定无法纠错的FEC代码字中的64B/66B码块；
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块；
收发机，用于在处理器的控制下接收和发送数据。
6.如权利要求5所述的节点，其特征在于，用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在MTN的段层或者路径层或者适配层或者物理层，将错误控制块替换FEC解码时，替换无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在以太网的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块；或，
用错误控制码块替换所述FEC代码字中的所有64B/66B码块，是在FlexE的物理层，将错误控制块替换FEC解码时，无法纠错的FEC代码字中的所有64B/66B码块。
7.如权利要求5所述的节点，其特征在于，所述无效码块是在带有FEC的PHY，发送端FEC编码之前，将四个64B/66B模块转码到一个256b/257b块中，并在FEC解码后转传回接收器侧的64B/66B块中，FEC解码无法更正FEC代码字中的错误时，标记为无效的码块。
8.如权利要求5所述的节点，其特征在于，所述错误控制码块是指IEEE802.3中定义的错误控制码块error control block/E/；所述无效码块是指同步头为0b00或0b11的64B/66B码块。
9.一种MTN节点，其特征在于，包括：
确定模块，用于在MTN或以太网或FlexE中确定无法纠错的FEC代码字中的64B/66B码块；
替换模块，用于用错误控制码块替换所述FEC代码字中的所有64B/66B码块，或用错误控制块替换其中的无效码块。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有执行权利要求1至4任一所述方法的计算机程序。
CN202010674247.7A 2020-07-14 2020-07-14 一种码块处理方法、节点及介质 Pending CN113938247A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010674247.7A CN113938247A (zh) 2020-07-14 2020-07-14 一种码块处理方法、节点及介质
JP2023502972A JP2023535680A (ja) 2020-07-14 2021-07-13 コードブロック処理方法、ノード及び媒体
EP21842167.5A EP4184824A1 (en) 2020-07-14 2021-07-13 Code block processing method, node, and medium
US18/016,105 US20230275691A1 (en) 2020-07-14 2021-07-13 Block processing method, node, and medium
PCT/CN2021/106006 WO2022012530A1 (zh) 2020-07-14 2021-07-13 码块处理方法、节点及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010674247.7A CN113938247A (zh) 2020-07-14 2020-07-14 一种码块处理方法、节点及介质

Publications (1)

Publication Number Publication Date
CN113938247A true CN113938247A (zh) 2022-01-14

Family

ID=79274049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010674247.7A Pending CN113938247A (zh) 2020-07-14 2020-07-14 一种码块处理方法、节点及介质

Country Status (5)

Country Link
US (1) US20230275691A1 (zh)
EP (1) EP4184824A1 (zh)
JP (1) JP2023535680A (zh)
CN (1) CN113938247A (zh)
WO (1) WO2022012530A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024032191A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种故障码块处理方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016144953A1 (en) * 2015-03-10 2016-09-15 Intel Corporation Monitoring errors during idle time in ethernet pcs
CN109951896A (zh) * 2017-12-20 2019-06-28 华为技术有限公司 一种灵活以太网FlexE中传输数据的方法、装置和系统
CN110519004A (zh) * 2018-05-21 2019-11-29 华为技术有限公司 一种编码方法及相关设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2387302B (en) * 2002-04-05 2005-11-30 Phyworks Ltd Error correcting decoder
CN101488827B (zh) * 2008-01-14 2015-07-08 华为技术有限公司 实现数据报错的方法和装置
CN101867440A (zh) * 2009-04-15 2010-10-20 中兴通讯股份有限公司 码块分割预处理方法
CN102624493B (zh) * 2012-04-20 2015-07-01 京信通信系统（中国）有限公司 接收机解码方法及装置
CN109873683B (zh) * 2017-12-01 2023-06-06 华为技术有限公司 数据编译码方法和装置、olt、onu和pon系统
CN110650002B (zh) * 2018-06-26 2021-01-29 华为技术有限公司 一种FlexE组中PHY的调整方法、相关设备及存储介质
US11082367B2 (en) * 2019-05-10 2021-08-03 Ciena Corporation FlexE frame format using 256b/257b block encoding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016144953A1 (en) * 2015-03-10 2016-09-15 Intel Corporation Monitoring errors during idle time in ethernet pcs
CN109951896A (zh) * 2017-12-20 2019-06-28 华为技术有限公司 一种灵活以太网FlexE中传输数据的方法、装置和系统
CN110519004A (zh) * 2018-05-21 2019-11-29 华为技术有限公司 一种编码方法及相关设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024032191A1 (zh) * 2022-08-08 2024-02-15 华为技术有限公司 一种故障码块处理方法及装置

Also Published As

Publication number Publication date
WO2022012530A1 (zh) 2022-01-20
US20230275691A1 (en) 2023-08-31
JP2023535680A (ja) 2023-08-21
EP4184824A1 (en) 2023-05-24

Similar Documents

Publication Publication Date Title
CN103201976B (zh) 用于聚合分组传输中的分组级擦除保护编码的方法和装置
US7296211B2 (en) System and method for transferring data on a data link
CN101563874B (zh) 支持对因特网协议网络上的音频以及视频数据进行前向纠错的方法
JP3634800B2 (ja) パリティチェック結合を用いたハイブリッド自動再送要求を実施するシステム及び方法
US8276047B2 (en) Continuously interleaved error correction
CA3071630C (en) Forward error correction with outer multi-level code and inner contrast code
US20150019921A1 (en) Method of encoding data
WO2011139122A2 (en) Apparatus and method for channel coding in a communication system
WO2001061909A1 (en) Method and apparatus for correcting data using a redundant path
CN105515733A (zh) 一种反馈方法及装置
US8024558B2 (en) Method and system for providing synchronous running encoding and encryption
EP1410592A1 (en) Method and system for encoding data for transmission over a serial link
JP2011512100A (ja) 複数の独立情報メッセージを統合して符号化する方法およびシステム
EP1628402A1 (en) Correction of error propagation caused by scrambling with subsequent forward error correction
WO2006054660A1 (ja) ディジタル信号伝送装置
CN1240187C (zh) 用于恢复接收帧的特定位的方法和设备
US6678854B1 (en) Methods and systems for providing a second data signal on a frame of bits including a first data signal and an error-correcting code
WO2022012530A1 (zh) 码块处理方法、节点及介质
US20050047433A1 (en) Physical coding sublayer transcoding
CN1144429C (zh) 分组校验数据传输法
US20080082896A1 (en) Burst error correction with offset for correction vector based on fire code
US10965493B2 (en) On-vehicle communication system, on-vehicle device and communication control method
CN112491499A (zh) 数据发送方法及装置、存储介质、电子装置
CN112311497A (zh) 一种通信方法和通信设备
JP3178511B2 (ja) 誤り訂正符号化装置および復号化装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination