WO2006054660A1 - ディジタル信号伝送装置 - Google Patents

ディジタル信号伝送装置 Download PDF

Info

Publication number
WO2006054660A1
WO2006054660A1 PCT/JP2005/021153 JP2005021153W WO2006054660A1 WO 2006054660 A1 WO2006054660 A1 WO 2006054660A1 JP 2005021153 W JP2005021153 W JP 2005021153W WO 2006054660 A1 WO2006054660 A1 WO 2006054660A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit
bits
rate matching
digital signal
signal transmission
Prior art date
Application number
PCT/JP2005/021153
Other languages
English (en)
French (fr)
Inventor
Takashi Iwai
Daisuke Yamada
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP05806905A priority Critical patent/EP1804453A1/en
Priority to US11/719,666 priority patent/US8218682B2/en
Publication of WO2006054660A1 publication Critical patent/WO2006054660A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy

Definitions

  • the present invention relates to a digital signal transmission apparatus used in a digital radio communication system, and more particularly to a digital signal transmission apparatus that performs multi-level modulation that modulates transmission data of 3 bits or more into one symbol.
  • FIG. 1 is a block diagram showing a configuration example of a conventional digital signal transmission apparatus that performs multi-level modulation that modulates transmission data of 3 bits or more into one symbol.
  • the conventional digital signal transmission apparatus 10 shown in FIG. 1 includes an encoder 11 to which transmission information data is input also from an external force, a rate matching unit 12 that receives the output of the encoder 11, and a multi-value that receives the output of the rate matching unit 12. And a modulation unit 13.
  • Encoder 11 performs, for example, error correction code such as convolutional coding or turbo coding on information data to be transmitted, and provides the result to rate matching unit 12.
  • error correction code such as convolutional coding or turbo coding
  • the rate match unit 12 performs multi-level modulation by performing rate match processing on the transmission data after the error correction code is added to make the number of bits equal to a predetermined number of bits per radio frame on the physical channel.
  • the rate match processing when the number of bits of transmission data after error correction coding is smaller than the predetermined number of bits per radio frame on the physical channel, the bit string of transmission data after error correction coding is added. Performs repetition processing that inserts bits repeatedly at regular intervals. On the other hand, if the number is high, a puncture process is performed to extract bits from the bit string of the transmission data after error correction coding at a fixed period.
  • the multi-level modulation unit 13 converts the error correction code data after the rate matching process into a multi-level modulation signal in which a plurality of bits are modulated into one symbol.
  • the modulation method is 16QAM (Quadrature Amplitude Modulation)
  • Fig. 2 shows the signal point layout on the IQ plane in 16QAM.
  • 16QAM As shown in Fig. 2, every 4 bits are placed on the IQ plane.
  • the first and second bits are larger than the third and fourth bits.
  • the first and second bits have high error tolerance
  • the third and fourth bits have low error resistance. This means that if a bit with high error tolerance is called an upper bit and a bit with low error tolerance is called a lower bit, error correction on the receiving side becomes difficult due to the influence of the lower bits, and reception performance deteriorates. I mean.
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-186023
  • Patent Document 2 Japanese Patent Laid-Open No. 2004-23691
  • Patent Document 3 Japanese Patent Laid-Open No. 2003-309535
  • An object of the present invention is to provide a digital signal transmission apparatus capable of preventing the occurrence of error resilience due to bit positions without increasing redundancy or retransmitting. It is.
  • a digital signal transmission apparatus includes rate matching means for performing rate matching processing for converting a transmission data sequence after encoding into a transmission data sequence having a predetermined number of bits, and the rate matching processing.
  • Bit replacement means for switching the bit arrangement order of the transmission data sequence subjected to the rate match processing using the position information of the bit repeatedly inserted or repeatedly punctured, and the transmission data after the bit replacement of 3 bits or more.
  • a multi-level modulation means for performing multi-level modulation in units of multiple bits is adopted.
  • a digital signal transmission apparatus includes a bit position error tolerance calculation means for calculating error tolerance due to a bit position in multi-level modulation, and a transmission data sequence after code encoding using the error tolerance due to the bit position.
  • Rate matching means for performing rate matching processing for converting the data into a transmission data sequence having a predetermined number of bits
  • multi-level modulation means for performing multi-level modulation on the transmission data subjected to the rate matching processing in units of multiple bits of 3 bits or more.
  • redundancy can be achieved by switching the bit arrangement order of rate-matched transmission data sequences or by performing rate matching processing using error resilience due to bit positions in multilevel modulation. It is possible to prevent the occurrence of error resilience due to the bit position without increasing or retransmitting, thereby improving the reception performance.
  • FIG. 1 is a block diagram showing a configuration example of a conventional digital signal transmission device
  • FIG. 3 is a block diagram showing the configuration of the digital signal transmission apparatus according to Embodiment 1 of the present invention.
  • FIG. 4 is a diagram for explaining the operation on the transmission side when the rate matching unit shown in FIG. 3 performs repetition processing.
  • FIG. 5 is a diagram for explaining the operation on the receiving side when the rate matching unit shown in FIG. 3 performs repetition processing.
  • FIG. 6 is a diagram for explaining the operation on the transmission side when the rate matching unit shown in FIG. 3 performs puncture processing.
  • FIG. 7 is a diagram for explaining the operation on the receiving side when the rate matching unit shown in FIG. 3 performs puncture processing.
  • FIG. 8 is a block diagram showing a configuration of a digital signal transmission apparatus according to Embodiment 2 of the present invention.
  • FIG. 3 is a block diagram showing the configuration of the digital signal transmission apparatus according to Embodiment 1 of the present invention.
  • the digital signal transmission apparatus 100 according to Embodiment 1 shown in FIG. 3 includes an encoder 101 to which transmission information data is input from the outside, a rate matching unit 102 that receives the output of the encoder 101, and an output of the rate matching unit 102 A bit replacement unit 103 for receiving the signal, and a multi-level modulation unit 104 for receiving the output of the bit replacement unit 103.
  • Encoder 101 performs, for example, convolutional coding and turbo correction on the information data to be transmitted, and gives it to rate matching section 102.
  • the rate matching unit 102 transmits the error correction encoded transmission data so that the number of bits of the error correction encoded transmission data is equal to a predetermined number of bits per radio frame on the physical channel. Rate matching processing is performed by repeatedly inserting bits into the bit sequence at a fixed cycle (revision processing) or extracting bits from the bit sequence of transmission data that has been subjected to error correction coding at a fixed cycle (puncture processing). The transmitted data is provided to the bit replacement unit 103.
  • the rate matching unit 102 provides the bit replacement unit 103 with rate matching information 105 that is the position information of the bit repeatedly inserted or extracted (punctured) in the rate matching process.
  • Bit replacement section 103 uses rate match information 105, and when the rate match processing is repetition processing, bit position indicated by rate match information 105 is an error due to one symbol where multi-level modulation is performed.
  • the data sequence after the rate matching process is replaced with the data sequence after the rate matching process so that the low-order bit has low tolerance and is output to the multi-level modulation section 104.
  • the bit replacement unit 103 uses the rate match information 105, and if the rate match process is a puncture process, the bit position indicated by the rate match information 105 and the bit before the sign The process of changing the bit arrangement order is applied to the data sequence after rate matching so that the other bits with the same code become higher bits with high error tolerance in one symbol that is multi-level modulated. And output to the multi-level modulation section 104.
  • Multi-level modulation section 104 converts transmission data that has been subjected to error correction coding output from bit replacement section 103 into a multi-level modulation signal in which a plurality of bits are modulated into one symbol. For example, if the modulation method is 16QAM, 4 bits are modulated into 1 symbol. This modulation example is described below.
  • FIG. 4 A data transmission operation in the digital signal transmission apparatus configured as described above will be described with reference to FIG. 4, FIG. 5, FIG. 6, and FIG. 4 and 5 show operations on the transmitting side and the receiving side when the rate matching process is a repetition process. 6 and 7 show operations on the transmission side and the reception side when the rate matching process is a puncture process.
  • a transmission / reception operation when the rate matching process is a repetition process is performed as follows.
  • the data before (A) rate match processing (revitation processing) is "abcdef”
  • (B) after rate matching processing (revitation processing) bid and "d” are repeated. Since it is inserted, the data after rate matching processing (revitation processing) is “abcddef”.
  • bits “bc” and “ef” that are not subject to repetition processing are multi-level modulated by the multi-level modulation section 104. One symbol is placed at the position of the low-order bit with low error tolerance.
  • bits "aa” and “dd” subject to repetition processing are arranged in lower bits with low error tolerance in one symbol subjected to multi-level modulation by multi-level modulation section 104. To do. As a result, the data after bit replacement is “bcaaefdd”. In the multi-level modulation section 104, the front 4 bits 'bcaa' and the rear 4 bits 'efdd' are each modulated by 16QAM.
  • the data “al, a3, bl, b3, cl, c2, c3, (11”, 4 bits that can be generated in “11,” after the rate matching processing (puncture processing) & 1, a3, bl, b3,. "cl, c2, c3, dl” ' ⁇ is one symbol subject to multilevel modulation.
  • 4-bit' al, a3, bl, b3 is the original data that has undergone puncture processing.
  • the sign key data “b, b3” of the force bid 'b', which is the sign key data related to “b”, is placed at the position of the low-order bit with low error tolerance, so it is necessary to avoid it There is.
  • bit replacement processing the punctured bit and the bit before the sign key are the same.
  • one symbol that performs multi-level modulation on the other code bits, which are the same, has high error tolerance and is arranged in the higher bits.
  • the data “al, a3, bl, b3, cl, c2, c3, dl ′ after rate match processing (puncture processing) is used to form the 4 bits that are the targets of multilevel modulation.
  • error tolerance is low in one symbol that multi-value-modulates a bit repeatedly inserted in a data sequence after rate matching!
  • the error tolerance is high in one symbol that is placed at the position and multi-level-modulates the other code bits that have the same bit before the sign and the bit that has been repeatedly punctured in the data sequence after rate matching. Therefore, since it is arranged at the position of the higher bit, it is possible to prevent the occurrence of error tolerance due to the bit position without retransmitting without increasing the redundancy, and to improve the reception performance.
  • FIG. 8 is a block diagram showing the configuration of the digital signal transmission apparatus according to Embodiment 2 of the present invention.
  • components that are the same as or similar to the components shown in FIG. 3 (Embodiment 1) are assigned the same reference numerals.
  • the description will focus on the parts related to the second embodiment.
  • bit replacing section 103 shown in FIG. 3 is deleted, and rate matching section 601 is provided instead of rate matching section 102.
  • a bit position error tolerance calculation unit 602 is added.
  • Bit position error tolerance calculation section 602 calculates error resistance due to bit positions in multi-level modulation, and provides bit position error tolerance information, which is information indicating the calculation result, to rate matching section 601.
  • the rate matching unit 601 uses repetition processing for inserting repeated bits in consideration of the level of error resilience due to bit positions in multi-level modulation using bit position error resilience information, or a puncture that extracts repeated bits. Process.
  • the rate matching unit 601 performs rate matching processing so that bits to be repeatedly inserted are arranged in lower bits with low error tolerance. Also, in the case of puncture processing, rate matching processing is performed so that repeated punctured bits and other code bits having the same bit before the code key have high error tolerance and are placed in higher bits.
  • the rate matching process is performed in consideration of the level of error tolerance in multi-level modulation, redundancy is reduced as in the first embodiment. It is possible to prevent the occurrence of error resilience due to the bit position that is not retransmitted and to improve the reception performance.
  • the present invention is suitable for use in a digital signal transmission apparatus of a digital radio communication system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

　冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止するディジタル信号伝送装置。このディジタル信号伝送装置では、ビット入替部（１０３）は、レートマッチ情報（１０５）を用いて、レートマッチ部（１０２）にて挿入したビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにビット位置を入れ替える。また、ビット入替部（１０３）は、レートマッチ情報（１０５）を用いて、レートマッチ部（１０２）にてパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高いビットの位置に配置されるようにビット位置を入れ替える。

Description

明 細 書
ディジタル信号伝送装置
技術分野
[0001] 本発明は、ディジタル無線通信システムで用いられるディジタル信号伝送装置に関 し、特に 3ビット以上の送信データを 1シンボルに変調する多値変調を行うディジタル 信号伝送装置に関する。
背景技術
[0002] 図 1は、 3ビット以上の送信データを 1シンボルに変調する多値変調を行う従来のデ イジタル信号伝送装置の構成例を示すブロック図である。図 1に示す従来のディジタ ル信号伝送装置 10は、外部力も送信情報データが入力する符号器 11と、符号器 11 の出力を受けるレートマッチ部 12と、レートマッチ部 12の出力を受ける多値変調部 1 3とを備えている。
[0003] 符号器 11は、送信する情報データに対し、例えば、畳み込み符号化やターボ符号 化などの誤り訂正符号ィ匕を施してレートマッチ部 12に与える。
[0004] レートマッチ部 12は、誤り訂正符号ィ匕後の送信データについて、そのビット数を物 理チャネル上の 1無線フレーム当たりの所定のビット数と等しくするレートマッチ処理 を施して多値変調部 13に与える。即ち、レートマッチ処理では、誤り訂正符号化後の 送信データのビット数が物理チャネル上の 1無線フレーム当たりの所定のビット数より も少ないときは、誤り訂正符号ィ匕後の送信データのビット列に一定周期でビットを繰り 返し挿入するレピテイシヨン (Repitition)処理を施す。逆に多いときは、誤り訂正符号 化後の送信データのビット列から一定周期でビットを抜き取るパンクチヤ（Puncture) 処理を施す。
[0005] 多値変調部 13は、レートマッチ処理後の誤り訂正符号ィ匕データを、複数ビットを 1 シンボルに変調した多値変調信号に変換する。例えば、変調方式が 16QAM (Quad rature Amplitude Modulation)の場合には、図 2に示すように、 4ビットを 1シンボルに 変調する。図 2は、 16QAMにおける IQ平面での信号点配置図である。 16QAMで は、図 2に示すように 4ビット毎に IQ平面上に配置される。 [0006] ところが、図 2の各ビットの符号間距離を見ると、第 1、第 2ビットの方が第 3、第 4ビッ トに比べて大きいことがわかる。つまり、第 1、第 2ビットは誤り耐性が高ぐ第 3、第 4ビ ットは誤り耐性が低いことになる。このことは、誤り耐性が高いビットを上位ビット、誤り 耐性が低いビットを下位ビットと称すれば、受信側では、下位ビットの影響で誤り訂正 が困難となり、受信性能が劣化してしまうことを意味している。
[0007] このように、レートマッチ処理後のデータ系列をそのままを多値変調する図 1に示す 構成のディジタル送信装置では、図 2に例示するように、ビット位置によって誤り耐性 (誤りやすさ、符号間距離)が異なるので、受信性能が劣化してしまうという問題があ つた o
[0008] このビット位置によって誤り耐性が異なる問題に対処する方法としては、誤り耐性の 低い下位ビットに対してのみ誤り訂正符号ィ匕を行うことで、誤り率特性の劣化を防ぎ ながら伝送効率を向上させる方法がある（例えば特許文献 1)。また、ビット位置による 誤り耐性の高低に基づき、高い符号ィ匕率の符号ィ匕データは、誤り耐性の高い上位ビ ットにマッピングし、低い符号化率の符号化データは、誤り耐性の低い下位ビットにマ ッビングして、多値変調を行う方法がある（例えば特許文献 2)。また、再送毎に上位 ビットと下位ビットを入れ替え、パケット合成後のビット位置による誤り耐性を均一化し 、誤り率特性を向上させる方法がある（例えば特許文献 3)。
特許文献 1：特開 2001— 186023号公報
特許文献 2：特開 2004— 23691号公報
特許文献 3：特開 2003 - 309535号公報
発明の開示
発明が解決しょうとする課題
[0009] し力しながら、従来の解決方法では、受信性能を向上させるためには誤り訂正の冗 長性を上げる必要があり、情報伝送効率が低下してしまうという問題がある。また、再 送毎にビット位置を入れ替える方法は、 1回の送信では効果がないので、複数回再 送しな 、と効果が得られな ヽと 、う問題がある。
[0010] 本発明の目的は、冗長性を上げることなぐまた再送することなぐビット位置による 誤り耐性の高低発生を防止することができるディジタル信号伝送装置を提供すること である。
課題を解決するための手段
[0011] 本発明に係るディジタル信号伝送装置は、符号ィ匕後の送信データ系列を所定ビッ ト数の送信データ系列に変換するレートマッチ処理を行うレートマッチ手段と、前記レ 一トマツチ処理にぉ 、て繰り返し挿入したビットあるいは繰り返しパンクチヤしたビット の位置情報を用いて前記レートマッチ処理した送信データ系列のビット配置順序の 入れ替えを行うビット入替手段と、前記ビット入替後の送信データを 3ビット以上の複 数ビット単位で多値変調を行う多値変調手段とを具備する構成を採る。
[0012] 本発明に係るディジタル信号伝送装置は、多値変調におけるビット位置による誤り 耐性を算出するビット位置誤り耐性算出手段と、前記ビット位置による誤り耐性を用 いて符号ィ匕後の送信データ系列を所定ビット数の送信データ系列に変換するレート マッチ処理を行うレートマッチ手段と、前記レートマッチ処理した送信データを 3ビット 以上の複数ビット単位で多値変調を行う多値変調手段とを具備する構成を採る。 発明の効果
[0013] 本発明によれば、レートマッチ処理した送信データ系列のビット配置順序の入れ替 えを行う、あるいは、多値変調におけるビット位置による誤り耐性を用いてレートマツ チ処理を行うことにより、冗長性を上げることなぐまた再送することなぐビット位置に よる誤り耐性の高低発生を防止することができ、受信性能を向上させることができる。 図面の簡単な説明
[0014] [図 1]従来のディジタル信号伝送装置の構成例を示すブロック図
[図 2]多値変調におけるビット位置と誤り耐性との関係を説明する図
[図 3]本発明の実施の形態 1に係るディジタル信号伝送装置の構成を示すブロック図 [図 4]図 3に示すレートマッチ部がレピテイシヨン処理を行う場合の送信側での動作を 説明する図
[図 5]図 3に示すレートマッチ部がレピテイシヨン処理を行う場合の受信側での動作を 説明する図
[図 6]図 3に示すレートマッチ部がパンクチヤ処理を行う場合の送信側での動作を説 明する図 [図 7]図 3に示すレートマッチ部がパンクチヤ処理を行う場合の受信側での動作を説 明する図
[図 8]本発明の実施の形態 2に係るディジタル信号伝送装置の構成を示すブロック図 発明を実施するための最良の形態
[0015] 以下、本発明の実施の形態について図面を参照して詳細に説明する。
[0016] (実施の形態 1)
図 3は、本発明の実施の形態 1に係るディジタル信号伝送装置の構成を示すブロッ ク図である。図 3に示す実施の形態 1に係るディジタル信号伝送装置 100は、外部か ら送信情報データが入力する符号器 101と、符号器 101の出力を受けるレートマッチ 部 102と、レートマッチ部 102の出力を受けるビット入替部 103と、ビット入替部 103 の出力を受ける多値変調部 104とを備えている。
[0017] 符号器 101は、送信する情報データに対し、例えば、畳み込み符号化やターボ符 号ィ匕などの誤り訂正符号ィ匕を施してレートマッチ部 102に与える。
[0018] レートマッチ部 102は、誤り訂正符号化された送信データのビット数が物理チヤネ ル上の無線フレーム当たりの所定のビット数に等しくなるように、誤り訂正符号ィ匕され た送信データのビット列に一定周期でビットを繰り返し挿入する（レビテイシヨン処理） 、あるいは、誤り訂正符号化された送信データのビット列から一定周期でビットを抜き 取る（パンクチヤ処理）というレートマッチ処理を行い、そのレートマッチ処理した送信 データをビット入替部 103に与える。
[0019] このとき、レートマッチ部 102は、レートマッチ処理にて繰り返し挿入したビットあるい は抜き取った (パンクチヤした)ビットの位置情報であるレートマッチ情報 105をビット 入替部 103に与える。
[0020] ビット入替部 103は、レートマッチ情報 105を用いて、レートマッチ処理がレピテイシ ヨン処理である場合は、レートマッチ情報 105が示すビット位置が多値変調する 1シン ボルにぉ 、て誤り耐性の低 、下位ビットになるように、レートマッチ処理後のデータ系 列にお!、てビット配置順序を入れ替える処理を行 、、多値変調部 104に出力する。
[0021] また、ビット入替部 103は、レートマッチ情報 105を用いて、レートマッチ処理がパン クチャ処理である場合は、レートマッチ情報 105が示すビット位置と符号ィ匕前のビット が同じである他の符号ィ匕ビットが多値変調する 1シンボルにおいて誤り耐性の高い上 位ビットになるように、レートマッチ処理後のデータ系列にぉ 、てビット配置順序を入 れ替える処理を行い、多値変調部 104に出力する。
[0022] 多値変調部 104は、ビット入替部 103が出力する誤り訂正符号化された送信デー タを、複数ビットを 1シンボルに変調した多値変調信号に変換する。例えば、変調方 式が 16QAMの場合には、 4ビットを 1シンボルに変調する。以下、この変調例で説 明する。
[0023] 図 4、図 5、図 6及び図 7を参照して、以上のように構成されたディジタル信号伝送装 置でのデータ伝送動作について説明する。なお、図 4と図 5は、レートマッチ処理がレ ピテイシヨン処理である場合の送信側、受信側の動作を示している。また、図 6と図 7 は、レートマッチ処理がパンクチヤ処理である場合の送信側、受信側の動作を示して いる。
[0024] (1)レートマッチ処理がレピテイシヨン処理である場合の送受信動作は、次のように して行われる。図 4において、送信側では、（A)レートマッチ処理（レビテイシヨン処理 )前のデータが" abcdef"である場合、（B)レートマッチ処理（レビテイシヨン処理）後で は、ビッド ，"d"が繰り返し挿入されるので、レートマッチ処理（レビテイシヨン処理） 後のデータは" aabcddef"となる。
[0025] このレートマッチ処理（レビテイシヨン処理）後のデータ" aabcddef "では、前 4ビッド' aabc"のうち "aa"は上位ビット、 "be"は下位ビットである。後 4ビット" ddef "のうち" dd "は上位ビット、 "ef"は下位ビットである。このデータ" aabcddef"の形式では、レピテ イシヨン処理の対象でないビット" bc""ef"が多値変調部 104にて多値変調する 1シン ボルにぉ 、て誤り耐性の低 、下位ビットの位置に配置されてしまう。
[0026] そこで、（C)ビット入替処理では、レピテイシヨン処理の対象となったビット" aa""dd" を多値変調部 104にて多値変調する 1シンボルにおいて誤り耐性の低い下位ビット に配置する。その結果、ビット入替後のデータは、 "bcaaefdd"となる。多値変調部 1 04では、前 4ビッド 'bcaa"、後 4ビット" efdd"をそれぞれ 16QAM方式で変調するこ とになる。
[0027] 図 5において、受信側では、（A)軟判定による受信データ「b' c ' a' a' e' f ' d' d'」が 得られる。（B)この受信データ「b' c' a' a' e' f ' d' d'」に対して送信側とは逆の手順で 再入替を行い、「a'a'b'c'd'd'e'f'」とデータの配置を元に戻す。 （C)その後、この 元に戻したデータ ra'a'b'c'd'd'e'f'jにつ!/、て、繰り返されたデータ「a， a，」「d， d， 」を合成して 1つのデータ「a"」「d"」を得るレートデマッチ処理を行い、復号化対象デ ータ「a"b'c'd"e'f'」を得る。
[0028] このように、レートマッチ処理としてレピテイシヨン処理を行う場合、繰り返し挿入した ビットを誤り耐性が低 、下位ビットに配置して送信しても、受信側ではレートデマッチ 処理 (データの合成)で SZNが改善されるので、誤り耐性を高くすることができる。つ まり、ビット位置による誤り耐性の高低発生が防止される。このため、レートデマッチ後 のデータを誤り訂正復号して得られた受信情報データの誤り率特性が向上する。
[0029] (2)レートマッチ処理がパンクチヤ処理である場合の送受信動作は、次のようにして 行われる。図 6において、送信側では、（A)送信情報 "a""b""C""d"を誤り訂正符号 化する。ここでは、（B)レートマッチ処理 (パンクチヤ処理)前のデータは、 "a"を誤り 訂正符号化した" al、 a2、 a3"と、 "b"を誤り訂正符号ィヒした" bl、 b2、 b3"と、 "c"を 誤り訂正符号ィ匕した" cl、 c2、 c3"と、 "d"を誤り訂正符号ィ匕した" dl、 ·、 ·"とからなる とする。
[0030] (C)レートマッチ処理 (パンクチヤ処理）では、誤り訂正符号化データ" al、 a2、 a3" 力 ビッド 'a2"が引き抜かれ (パンクチヤされ)、誤り訂正符号ィ匕データ" bl、 b2、 b3" 力 ビッド 'b2"が引き抜かれる（パンクチヤされる）とし、誤り訂正符号ィ匕データ" cl、 c 2、 c3" "dl、 ·、 ·"にってはパンクチヤ処理は行われないとする。レートマッチ処理（ ノ ンクチャ処理）後のデータは" al、 a3、 bl、 b3、 cl、 c2、 c3、 dl''，，となる。
[0031] このレートマッチ処理（パンクチヤ処理）後のデータ" al、 a3、 bl、 b3、 cl、 c2、 c3、 (11''，，にぉける4ビット"&1、 a3、 bl、 b3，，"cl、 c2、 c3、 dl"' ·は多値変調の対象と なる 1シンボルである。この場合、 4ビッド 'al、 a3、 bl、 b3"は、パンクチヤ処理が行 われた元データ" a""b"に関わる符号ィ匕データである力 元ビッド 'b"の符号ィ匕データ ビッド 'bl、 b3"が誤り耐性の低い下位ビットの位置に配置されるので、それを回避す る必要がある。
[0032] そこで、（D)ビット入替処理では、パンクチヤ処理したビットと符号ィ匕前のビットが同 じである他の符号ィ匕ビットを多値変調する 1シンボルにお 、て誤り耐性が高 、上位ビ ットに配置されるようにする。即ち、ビット入替処理では、多値変調の対象となる 4ビッ トを形成する処理として、レートマッチ処理 (パンクチヤ処理）後のデータ" al、 a3、 bl 、 b3、 cl、 c2、 c3、 dl ' · "から、パンクチヤ処理したビット" a2"と符号化前のビットが 同じである他の符号ィ匕ビット" al、 a3"を誤り耐性が高い上位ビットに配置して" al、 a 3、 cl、 c2"を形成する。また、パンクチヤ処理したビッド 'b2"と符号ィ匕前のビットが同 じである他の符号化ビッド 'bl、 b3"を誤り耐性が高い上位ビットに配置して" bl、 b3 、 c3、 dl"を形成する。
[0033] 図 7において、受信側では、（A)軟判定による受信データ「al '、 a3 '、 cl '、 c2'、 b 1，、 b3，、 c3，、 dl，」力得られる。（B)この受信データ「al，、 a3，、 cl，、 c2，、 bl，、 b 3，、 c3，、 dl，」に対して送信側とは逆の手順での再入替を行い「al，、 a3，、bl，、b3 '、 cl '、 c2'、 c3 '、 dl '」とデータの配置を元に戻す。（C)その後、この元に戻したデ 一タ「&1 '、 a3，、 bl，、 b3，、 cl，、 c2，、 c3，、 dl，」について、パンクチヤしたビット位 置に復号の際に影響しな 、値 (例えば" 0")を挿入 (デパンクチヤ)するレートデマツ チ処理を行い、復号化対象データ「al，、 0、 a3，、 bl，、 0、 b3，、 cl，、 c2，、 c3，、 dl '」を得る。 (D)これによつて、復号化対象データ「al '、 0、 a3 '」から受信情報「a'」が 復元され、復号化対象データ「bl '、 0、 b3 '」から受信情報「 」が復元される。
[0034] つまり、レートマッチ処理としてパンクチヤ処理を行う場合、パンクチヤによって復号 に用いるデータが減少する場合にも、他の符号ィ匕データを誤り耐性が高い上位ビット に配置して送信するので、受信性能の劣化を防止することができる。
[0035] このように、実施の形態 1によれば、レートマッチ後のデータ系列の中で繰り返し揷 入されたビットを多値変調する 1シンボルにお 、て誤り耐性の低!、下位ビットの位置 に配置し、またレートマッチ後のデータ系列の中で繰り返しパンクチヤしたビットと符 号ィ匕前のビットが同じである他の符号ィ匕ビットを多値変調する 1シンボルにおいて誤 り耐性が高 、上位ビットの位置に配置するようにしたので、冗長性を上げることなぐ 再送することなぐビット位置による誤り耐性の高低発生を防止することができ、受信 性能を向上させることができる。
[0036] (実施の形態 2) 図 8は、本発明の実施の形態 2に係るディジタル信号伝送装置の構成を示すブロッ ク図である。なお、図 8では、図 3 (実施の形態 1)に示した構成要素と同一ないしは同 等である構成要素には同一の符号が付されている。ここでは、本実施の形態 2に関 わる部分を中心に説明する。
[0037] 図 8に示すように、本実施の形態 2に係るディジタル信号伝送装置 600では、図 3に 示したビット入替部 103が削除され、レートマッチ部 102に代えてレートマッチ部 601 が設けられ、またビット位置誤り耐性算出部 602が追加されている。
[0038] ビット位置誤り耐性算出部 602は、多値変調におけるビット位置による誤り耐性を算 出し、算出結果を示す情報であるビット位置誤り耐性情報をレートマッチ部 601に与 える。
[0039] レートマッチ部 601は、ビット位置誤り耐性情報を用いて多値変調におけるビット位 置による誤り耐性の高低を意識して繰り返しビットを挿入するレピテイシヨン処理、ある いは、繰り返しビットを引き抜くパンクチヤ処理を行う。
[0040] つまり、レートマッチ部 601は、レピテイシヨン処理の場合は、繰り返し挿入するビット が誤り耐性が低い下位ビットに配置されるようにレートマッチ処理を行う。また、パンク チヤ処理の場合は、繰り返しパンクチヤしたビットと符号ィ匕前のビットが同じである他 の符号ィ匕ビットが誤り耐性が高 、上位ビットに配置されるようにレートマッチ処理を行
[0041] このように、本実施の形態 2によれば、多値変調における誤り耐性の高低を意識し て、レートマッチ処理を行うようにしたので、実施の形態 1と同様に、冗長性を上げるこ となぐ再送することなぐビット位置による誤り耐性の高低発生を防止することができ 、受信性能を向上させることができる。
[0042] 本明細書は、 2004年 11月 22日出願の特願 2004— 337482に基づく。この内容 はすべてここに含めておく。
産業上の利用可能性
[0043] 本発明は、ディジタル無線通信システムのディジタル信号伝送装置に用いるに好 適である。

Claims

請求の範囲
[1] 符号ィ匕後の送信データ系列を所定ビット数の送信データ系列に変換するレートマ ツチ処理を行うレートマッチ手段と、
前記レートマッチ処理において繰り返し挿入したビットあるいは繰り返しパンクチヤし たビットの位置情報を用いて前記レートマッチ処理した送信データ系列のビット配置 順序の入れ替えを行うビット入替手段と、
前記ビット入替後の送信データを 3ビット以上の複数ビット単位で多値変調を行う多 値変調手段と、を具備するディジタル信号伝送装置。
[2] 前記ビット入替手段は、前記レートマッチ処理で挿入したビットが、多値変調する 1 シンボルにお 、て誤り耐性の低 、ビットの位置に配置されるようにする、請求項 1記 載のディジタル信号伝送装置。
[3] 前記ビット入替手段は、前記レートマッチ処理でパンクチヤしたビットと符号ィ匕前の ビットが同じである他の符号ィ匕ビットが、多値変調する 1シンボルにお 、て誤り耐性の 高 、ビットの位置に配置されるようにする、請求項 1記載のディジタル信号伝送装置。
[4] 多値変調におけるビット位置による誤り耐性を算出するビット位置誤り耐性算出手 段と、
前記ビット位置による誤り耐性を用いて符号ィ匕後の送信データ系列を所定ビット数 の送信データ系列に変換するレートマッチ処理を行うレートマッチ手段と、
前記レートマッチ処理した送信データを 3ビット以上の複数ビット単位で多値変調を 行う多値変調手段と、を具備するディジタル信号伝送装置。
[5] 前記レートマッチ手段は、ビットを挿入する場合は、その挿入ビットが、多値変調す る 1シンボルにお 、て誤り耐性の低 、ビットの位置に配置されるようにする、請求項 4 記載のディジタル信号伝送装置。
[6] 前記レートマッチ手段は、ビットをパンクチヤする場合は、そのパンクチヤしたビットと 符号ィ匕前のビットが同じである他の符号ィ匕ビットが、多値変調する 1シンボルにお ヽ て誤り耐性の高 ヽビットの位置に配置されるようにする、請求項 4記載のディジタル信 号伝送装置。
PCT/JP2005/021153 2004-11-22 2005-11-17 ディジタル信号伝送装置 WO2006054660A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05806905A EP1804453A1 (en) 2004-11-22 2005-11-17 Digital signal transmitting apparatus
US11/719,666 US8218682B2 (en) 2004-11-22 2005-11-17 Digital signal transmitting apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-337482 2004-11-22
JP2004337482A JP4469261B2 (ja) 2004-11-22 2004-11-22 ディジタル信号伝送装置

Publications (1)

Publication Number Publication Date
WO2006054660A1 true WO2006054660A1 (ja) 2006-05-26

Family

ID=36407198

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/021153 WO2006054660A1 (ja) 2004-11-22 2005-11-17 ディジタル信号伝送装置

Country Status (6)

Country Link
US (1) US8218682B2 (ja)
EP (1) EP1804453A1 (ja)
JP (1) JP4469261B2 (ja)
KR (1) KR100904810B1 (ja)
CN (1) CN101065941A (ja)
WO (1) WO2006054660A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096550A1 (ja) * 2007-02-09 2008-08-14 Panasonic Corporation 無線通信装置およびレピティション方法
CN101079678B (zh) * 2007-06-29 2012-11-21 重庆重邮信科通信技术有限公司 一种计算并标识打孔/重复比特位置的速率匹配方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841285B1 (ko) * 2006-09-18 2008-06-25 주식회사 펜래버레토리 표면상에 절대 위치 표시 패턴을 갖는 제조물 및 그 절대위치 표시 패턴의 형성 방법
JP5087939B2 (ja) * 2007-02-02 2012-12-05 富士通株式会社 無線通信装置、送信方法
CN101635607B (zh) * 2007-12-21 2012-10-31 联发科技股份有限公司 软性决定值的解速率匹配方法、移动装置、无线通信装置及其方法
US7855995B1 (en) * 2008-02-11 2010-12-21 Urbain A. von der Embse QLM maximum likelihood demodulation
CN101626360B (zh) * 2009-07-31 2011-11-09 清华大学 数字信号传输方法及系统
KR102277278B1 (ko) * 2013-01-11 2021-07-13 선 페이턴트 트러스트 데이터 처리방법, 프리코딩 방법, 통신장치
US9119144B2 (en) * 2013-02-25 2015-08-25 Qualcomm Incorporated Method and apparatus for generation of balanced weight preamble sequences
CN110752891B (zh) * 2018-07-24 2022-04-29 中兴通讯股份有限公司 极化码译码方法及装置、存储介质、电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201132A (ja) * 1998-11-06 2000-07-18 Matsushita Electric Ind Co Ltd 送受信装置
JP2003209588A (ja) * 2001-11-16 2003-07-25 Matsushita Electric Ind Co Ltd データ送信方法ならびにそのためのデータ送信装置およびデータ受信装置
JP2003259441A (ja) * 2002-02-26 2003-09-12 Nec Corp Ｃｄｍａにおけるレートマッチング方法およびｃｄｍａ端末
JP2004023691A (ja) * 2002-06-20 2004-01-22 Hitachi Kokusai Electric Inc 誤り訂正符号化／復号化方法及び送信装置及び受信装置
JP2004531166A (ja) * 2001-06-20 2004-10-07 シーメンス　アクチエンゲゼルシヤフト Ａｒｑ方式によるデータ伝送方法およびデータ伝送装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936251B1 (en) * 1998-01-08 2011-05-03 Kyocera Corporation Alerting device and radio communication device having the alerting device
FR2799320B1 (fr) * 1999-10-04 2002-05-17 Mitsubishi Electric France Procede d'equilibrage de debit entre des canaux de transport de donnees, dispositif, station de base et station mobile correspondants
JP2001186023A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp 通信装置および通信方法
US6973611B2 (en) 2001-04-17 2005-12-06 Texas Instruments Incorporated Interleaved coder and method
DE10121755A1 (de) 2001-05-04 2002-11-07 Siemens Ag Verfahren zur Umsetzung von Eingangsbits auf Modulationssymbole
KR100918765B1 (ko) * 2001-10-20 2009-09-24 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 부호화 및 레이트매칭장치 및 방법
JP3679775B2 (ja) 2002-04-12 2005-08-03 松下電器産業株式会社 マルチキャリア送信装置、マルチキャリア受信装置及びマルチキャリア送信方法
US7400687B2 (en) 2002-04-12 2008-07-15 Matsushita Electric Industrial Co., Ltd Multicarrier communication apparatus and multicarrier communication method
US20040254966A1 (en) * 2003-05-16 2004-12-16 Daewoo Educational Foundation Bit manipulation operation circuit and method in programmable processor
US7397861B2 (en) * 2004-11-16 2008-07-08 Nokia Corpration Mapping strategy for OFDM-based systems using H-ARQ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201132A (ja) * 1998-11-06 2000-07-18 Matsushita Electric Ind Co Ltd 送受信装置
JP2004531166A (ja) * 2001-06-20 2004-10-07 シーメンス　アクチエンゲゼルシヤフト Ａｒｑ方式によるデータ伝送方法およびデータ伝送装置
JP2003209588A (ja) * 2001-11-16 2003-07-25 Matsushita Electric Ind Co Ltd データ送信方法ならびにそのためのデータ送信装置およびデータ受信装置
JP2003259441A (ja) * 2002-02-26 2003-09-12 Nec Corp Ｃｄｍａにおけるレートマッチング方法およびｃｄｍａ端末
JP2004023691A (ja) * 2002-06-20 2004-01-22 Hitachi Kokusai Electric Inc 誤り訂正符号化／復号化方法及び送信装置及び受信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096550A1 (ja) * 2007-02-09 2008-08-14 Panasonic Corporation 無線通信装置およびレピティション方法
CN101079678B (zh) * 2007-06-29 2012-11-21 重庆重邮信科通信技术有限公司 一种计算并标识打孔/重复比特位置的速率匹配方法

Also Published As

Publication number Publication date
JP2006148676A (ja) 2006-06-08
KR20070084151A (ko) 2007-08-24
JP4469261B2 (ja) 2010-05-26
US20090175377A1 (en) 2009-07-09
EP1804453A1 (en) 2007-07-04
US8218682B2 (en) 2012-07-10
CN101065941A (zh) 2007-10-31
KR100904810B1 (ko) 2009-06-25

Similar Documents

Publication Publication Date Title
WO2006054660A1 (ja) ディジタル信号伝送装置
US7636397B2 (en) Method and apparatus for transmitting and receiving convolutionally coded data for use with combined binary phase shift keying (BPSK) modulation and pulse position modulation (PPM)
US7817753B2 (en) Reception quality estimating apparatus, wireless communication system, and reception quality estimating method
US7971129B2 (en) Code generator and decoder for communications systems operating using hybrid codes to allow for multiple efficient users of the communications systems
US8046668B2 (en) Method and apparatus for code block segmentation in a mobile communication system
KR101313782B1 (ko) 무선 통신 시스템에서 데이터 블록을 송신 및 수신하기 위한 방법 및 장치
US8898550B2 (en) Encoding of data for transmission
JPH11191758A (ja) 情報データ多重化伝送システムとその多重化装置及び分離装置
JP2001036417A (ja) 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体
JPWO2013001706A1 (ja) 無線送受信装置、通信システム及びそれらに用いるチャネルコーディング処理方法
US6279132B1 (en) Concatenated error control method and system for a processing satellite uplink
US20060239376A1 (en) Methods and apparatus for providing linear erasure codes
CN109245853B (zh) 一种基于极化码的免同步通信方法
CN107431559B (zh) 一种利用多元极化码进行数据传输的方法、装置
WO2009075507A1 (en) Method of error control
EP0981863B1 (en) Method and apparatus for enhanced performance in a system employing convolutional decoding
CN115225202A (zh) 一种级联编码及译码方法
JP2007306212A (ja) 送信装置、受信装置、通信システム、及び通信方法
WO2017157105A1 (zh) 一种调制方法和装置
US7624327B2 (en) Fast decoder and method for front end of convolutionally encoded information stream
CN112840581B (zh) 信道编码器及用于编码信息字的方法
JP2004015171A (ja) Ｔｆｃｉ復号回路および復号方法
RU2239941C2 (ru) Способ передачи дискретной информации
RU2276837C1 (ru) Способ передачи информации с использованием адаптивного помехоустойчивого кодирования
JP2006345475A (ja) ネットワークのデータ伝送用エラー検出・訂正アーキテクチャ及び方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005806905

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077010631

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580039324.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11719666

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005806905

Country of ref document: EP