JP2023516867A - 逆選択性エッチング停止層 - Google Patents

逆選択性エッチング停止層 Download PDF

Info

Publication number
JP2023516867A
JP2023516867A JP2022542971A JP2022542971A JP2023516867A JP 2023516867 A JP2023516867 A JP 2023516867A JP 2022542971 A JP2022542971 A JP 2022542971A JP 2022542971 A JP2022542971 A JP 2022542971A JP 2023516867 A JP2023516867 A JP 2023516867A
Authority
JP
Japan
Prior art keywords
etch stop
stop layer
metal material
metallic material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022542971A
Other languages
English (en)
Inventor
ケヴィン カシェフィ
アレクサンダー ヤンセン
メユール ナイク
ハー レン
ル チェン
フェン チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023516867A publication Critical patent/JP2023516867A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

逆選択性エッチング停止層を形成する方法および装置が開示される。本開示のいくつかの実施形態では、非選択的（たとえば、ブランケット）エッチング停止層を利用する方法よりも抵抗が低くなる相互接続部を提供する。本開示のいくつかの実施形態では、逆選択性エッチング停止層を減法エッチング方式の範囲内で利用する。本開示のいくつかの実施形態では、金属材料の表面をパッシベーションすることによってエッチング停止層を選択的に堆積させる。

Description

本開示の実施形態は一般に、逆選択性エッチング停止層の堆積および集積化の方法に関する。詳細には、本開示の実施形態は、逆選択性エッチング停止層を使用する減法エッチングに関する。
三次元特徴は、半導体製品の不可欠な部分である。トレンチ、ビア、およびホールにより、導電性パターンを積層化および接続することが可能になる。これらの特徴は、周囲の他の材料よりもエッチングプロセスに対する耐性がある特定の材料に依拠する、エッチングプロセスによって形成されることが多い。これらの耐性がある材料は、エッチング停止層と呼ばれるが、それは、エッチングプロセスがこの層で「停止」するからである。
減法エッチングプロセスは、材料パターンを形成する方法であり、ブランケット層の材料が堆積され、その後選択的に除去されて最終パターンが形成される。減法エッチングプロセスは、必要とされる場所に最終パターンが堆積される付加的プロセスとは異なる。減法エッチングプロセスでは、最終パターンの形成中にエッチプロセスで下層の材料を損傷しないようにするのに、エッチング停止層に依拠する。
導電性パターンをなす複数の層間の接続部を形成している間に、ビア内の金属材料が１つの層から隣接層に向けて延びることがしばしばある。製造の際に、隣接層は、この充填されたビアとつながることが絶対に不可欠である。上述のエッチングプロセスは、複数の層間のパターンが適切につながることを確実にする上で特に有用である。
しかし、エッチング停止材料は導電性が高くない。したがって、エッチング停止層が相互接続部の製造を支援するために使用される場合には、エッチング停止層が２つの金属材料間の接続部の抵抗を増加させるので、デバイス性能に悪影響が及ぶおそれがある。
したがって、エッチング停止層を誘電体材料に選択的に堆積させ、金属材料上には堆積がほとんどないか全くないことが必要とされている。
本開示の１つまたは複数の実施形態は、複数の特徴が中に形成されている第１の誘電体材料と、その特徴の内部の第１の金属材料とを含む基板表面にエッチング停止層を選択的に堆積させるステップを含む方法を対象としている。エッチング停止層は、第１の金属材料の表面を覆う第１の誘電体材料の表面に堆積される。第２の金属材料を第１の金属材料の表面およびエッチング停止層の上に堆積させる。第２の金属材料をエッチングしてエッチング停止層の一部分を露出させる。
本開示の追加の実施形態は、複数の特徴が中に形成されている第１の誘電体材料と、その特徴の内部の第１の金属材料とを含む基板を阻止化合物に曝して、第１の金属材料のパッシベーション表面を形成するステップを含む方法を対象としている。第１の金属材料のパッシベーション表面を覆う第１の誘電体材料の上に、エッチング停止層を選択的に堆積させる。阻止化合物を第１の金属材料の表面から除去する。第１の金属材料の表面およびエッチング停止層の上に、第２の金属材料を堆積させる。フォトリソグラフィによって第２の金属材料をエッチングしてエッチング停止層を露出させ、特徴のうちの少なくとも２つの内部の第１の金属材料同士間に導電経路を形成する。エッチング停止層の露出部分を除去する。
本開示のさらなる実施形態は、中心移送ステーションを備える処理システムを対象としており、中心移送ステーションは、それに連結されたチャンバ同士間で１つまたは複数の基板を移動させるように構成されたロボットを中に有する。第１の処理チャンバが中心移送ステーションに連結されており、また、エッチング停止層を基板上に選択的に堆積させるように構成されている。第２の処理チャンバが中心移送ステーションに連結されており、また、金属材料を堆積させるように構成されている。第３の処理チャンバが中心移送ステーションに連結されており、また、金属材料をエッチングするように構成されている。制御システムが、中心移送ステーションならびに第１、第２および第３の処理チャンバに結合されている。制御システムは、第１、第２および第３の処理チャンバの間で基板を移動させるための第１の構成と、１つまたは複数のプロセスガスを第１の処理チャンバに供給してエッチング停止層を選択的に堆積させるための第２の構成と、１つまたは複数のプロセスガスを第２の処理チャンバに供給して金属材料を堆積させるための第３の構成と、１つまたは複数のプロセスガスを第３の処理チャンバに供給して金属材料をエッチングするための第４の構成とを含む。
本開示の上述の特徴が詳細に理解できるように、上で簡潔に要約した本開示のより具体的な説明は、添付の図面にそのいくつかが示されている実施形態を参照することによって得られるであろう。しかし、本開示が、その他の同様に効果的な実施形態を認めることができるので、添付の図面は、本開示の典型的な実施形態を示すのみであり、したがって、本開示の範囲を限定するものとみなされるべきでないことに留意されたい。
本開示の１つまたは複数の実施形態による処理中の例示的な基板の断面図である。 本開示の１つまたは複数の実施形態による処理中の例示的な基板の上面図である。 本開示の１つまたは複数の実施形態による例示的な処理方法のフローチャートである。 本開示の１つまたは複数の実施形態による基板を処理するための処理システムを示す図である。
本開示のいくつかの例示的な実施形態について説明する前に、本開示は、以下の説明で示される構造またはプロセスステップの細部に限定されないことを理解されたい。本開示は、他の実施形態も可能であり、様々な方法で実践されること、または実行されることも可能である。
本明細書および添付の特許請求の範囲では、「基板」という用語は、プロセスが作用する表面または表面の一部分を意味する。当業者にはまた、基板を指すものは、文脈から別に明示されない限り、基板の一部分のみを指すことができることも理解されよう。加えて、基板への堆積を指すものは、裸の基板と、その上に１つまたは複数の膜または特徴が堆積または形成された基板との両方を意味することができる。
本明細書で「基板」とは、製造プロセス中に膜処理が行われる基板の上に形成された、任意の基板表面または材料表面を指す。たとえば、その上で処理を実施できる基板表面は、用途に応じて、シリコン、酸化ケイ素、ストレイドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素ドープされた酸化ケイ素、非晶質シリコン、ドープされたシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイア、ならびに金属、金属窒化物、金属合金、および他の導電材料のような他の任意の材料などの材料を含む。基板には、限定なしで、半導体ウェハが含まれる。基板は、基板表面を研磨、エッチング、還元、酸化、水酸化、アニール、ＵＶ硬化、ｅビーム硬化、および／または焼成するための前処理プロセスを受けることができる。基板自体の表面で直接行う膜処理に加えて、本開示では、開示される膜処理段階のいずれも、以下でより詳細に開示するように、基板上に形成された下地層の上で実施することもでき、「基板表面」という用語は、文脈が示すように、そのような下地層を含むものである。したがって、たとえば、膜／層または部分膜／層が基板表面に堆積された場合には、新たに堆積された膜／層の露出面が基板表面になる。
本開示の１つまたは複数の実施形態は、逆選択性エッチング停止層の堆積および集積化のための方法を対象としている。本開示のいくつかの実施形態では、有利なことに、抵抗が低い金属相互接続部を提供する。本開示のいくつかの実施形態では、界面電子散乱が少ない金属相互接続部を提供する。本開示のいくつかの実施形態では、減法エッチング方式に対する抵抗の利点を提供する。
図１～図５を参照すると、本開示の方法５００による処理中の例示的な基板１００が示されている。参照のために、Ａの標示付き図（たとえば、図１Ａ）は、基板１００の線Ａ－Ａ’に沿った側面図である。Ｂの標示付き図（たとえば、図１Ｂ）は、基板１００の上面図である。
図１Ａおよび図１Ｂを参照すると、基板１００は、第１の誘電体材料１１０および第１の金属材料１２０を含む。基板の表面１０５には、複数の特徴が形成されている。第１の金属材料１２０は特徴の内側にある。図示の、いくつかの実施形態において、特徴はビアである。図示されていない、いくつかの実施形態において、特徴はトレンチである。
図示の、いくつかの実施形態において、第１の金属材料１２０の表面１２５は、第１の誘電体材料の表面１１５と実質的に同一平面上にある。いくつかの実施形態において、第１の金属材料１２０は、特徴を完全には充填しない。言い換えると、いくつかの実施形態において、第１の金属材料１２０は、第１の誘電体材料１１０の表面に対して凹んでいる。
第１の誘電体材料１１０は、任意の適切な誘電体材料とすることができる。いくつかの実施形態において、第１の誘電体材料１１０は低ｋ誘電体材料である。いくつかの実施形態において、第１の誘電体材料１１０は、酸化ケイ素、窒化ケイ素、炭化ケイ素、またはこれらの組み合わせを含む。いくつかの実施形態において、第１の誘電体材料１１０は、本質的に酸化ケイ素からなる。いくつかの実施形態において、第１の誘電体材料１１０は、本質的に低ｋ誘電体材料からなる。この関連で、ある記載材料「から本質的になる」材料とは、水素を除いて、原子ベースで９８％以上、９９％以上、９９．５％以上、または９９．９％以上を構成するものである。
第１の金属材料１２０は、任意の適切な導電性材料とすることができる。いくつかの実施形態において、第１の金属材料１２０は、銅、コバルト、タングステン、ルテニウム、またはモリブデンのうちの１つ以上を含む。いくつかの実施形態において、第１の金属材料１２０は、本質的に銅からなる。
操作５１０で、エッチング停止層２１０を基板表面１０５に選択的に堆積させる。エッチング停止層２１０は、第１の金属材料１２０の表面を覆う第１の誘電体材料１１０の表面に選択的に堆積される。エッチング停止層２１０は、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）または酸化アルミニウム（Ａｌ2Ｏ3）をこれらだけに限定されないが含む、任意の適切なエッチング停止とすることができる。
本明細書および添付の特許請求の範囲では、用語の「第２の表面に優先して第１の表面に選択的に堆積させる」などは、第１の分量の膜または層が第１の表面に堆積され、第２の分量の膜または層が第２の表面に堆積され、第２の膜の分量は第１の膜の分量よりも少なく、または場合によって第２の表面には膜が堆積されないことを意味している。
この関連で使用される用語の「に優先して（ｏｖｅｒ）」は、１つの表面を別の表面の上部に物理的に配向することを含意するのではなく、むしろ、一方の表面との化学反応の熱力学的または動力学的特性についての、他方の表面に対する関係を含意する。たとえば、コバルト膜を誘電体表面に優先して銅表面に選択的に堆積させることは、コバルト膜が銅表面に堆積し、誘電体表面にはコバルト膜があまりまたは全く堆積しないことを意味するか、または、銅表面にコバルト膜を形成することが、誘電体表面にコバルト膜を形成することに対して熱力学的または動力学的に有利であることを意味している。
いくつかの実施形態において、「選択的に」とは、対象材料が、非選択表面での形成速度の約２倍、３倍、４倍、５倍、７倍、１０倍、１５倍または２０倍以上の速度でターゲット面に生じることを意味する。言い換えると、非選択表面に対するターゲット材料面の選択性は、約２：１、３：１、４：１、５：１、７：１、１０：１、１５：１、２０：１、５０：１、１００：１、２００：１、または５００：１に等しいかそれ以上である。いくつかの実施形態において、エッチング停止層は、５以上の選択性で堆積される。
本開示のいくつかの実施形態を「逆選択性」堆積プロセスとして説明し、または堆積膜を「逆選択性」膜として説明する。最初の選択性プロセスでは、金属材料を誘電体材料の上に堆積させた。しかし、時間が経つにつれて逆もまた観察されてきた。したがって、この関連で、「逆選択性」プロセスでは、金属表面よりも誘電体表面に多くの材料を堆積させる。
いくつかの実施形態において、操作５１０でエッチング停止層２１０を選択的に堆積させるステップは、基板を阻止化合物に曝して第１の金属材料のパッシベーション表面を形成することを含む。エッチング停止層２１０は、第１の金属材料１２０のパッシベーション表面を覆う第１の誘電体材料１１０の上に堆積される。
いくつかの実施形態において、阻止化合物は、リン酸、アルキルシラン、ハロゲン化シラン、チオールまたは不飽和炭化水素のうちの１つ以上を含む。いくつかの実施形態において、阻止化合物は３－ヘキシンを含むか、または本質的に３－ヘキシンからなる。
いくつかの実施形態において、阻止化合物が使用される場合、方法５００はさらに、第１の金属材料１２０のパッシベーション表面から阻止化合物を除去するステップを含む。いくつかの実施形態において、阻止化合物は、物理的プロセス（たとえば、熱分解、エッチングまたは表面スパッタリング）によって除去することができる。いくつかの実施形態において、阻止化合物は、化学的プロセス（たとえば、Ｈ2、Ｏ2、ＮＨ3またはフッ素ベースの反応物を利用するプラズマ処理または熱処理）によって除去される。
操作５２０で、第２の金属材料３１０を第１の金属材料１２０の表面およびエッチング停止層２１０の上に堆積させる。いくつかの実施形態において、第２の金属材料３１０は基板表面１０５を覆う。いくつかの実施形態において、第１の金属材料１２０が第１の誘電体材料１１０の下方に凹んでいる場合、第２の金属材料３１０は複数の特徴を充填する。
いくつかの実施形態において、第１の金属材料と第２の金属材料は別々の材料である。いくつかの実施形態において、第１の金属材料と第２の金属材料は同じ材料である。いくつかの実施形態において、第２の金属材料３１０は、銅、コバルト、タングステン、ルテニウム、またはモリブデンのうちの１つ以上を含む。いくつかの実施形態において、第２の金属材料３１０は本質的に銅からなる。
操作５３０で、第２の金属材料３１０をエッチングしてエッチング停止層２１０の一部分を露出させる。いくつかの実施形態において、第２の金属材料３１０をエッチングすると、特徴のうちの少なくとも２つの内部の第１の金属材料１２０同士の間で導電経路が形をなす。いくつかの実施形態において、第２の金属材料をエッチングすることは、フォトリソグラフィプロセスを含む。いくつかの実施形態において、任意選択操作５４０で、エッチング停止層２１０の露出部分を除去する。
図６を参照すると、本開示の追加の実施形態は、本明細書に記載の方法を実行するための処理システム９００を対象としている。図６は、本開示の１つまたは複数の実施形態による基板を処理するのに使用できるシステム９００を示す。システム９００は、クラスターツールと呼ぶことができる。システム９００は、ロボット９１２がその中にある中心移送ステーション９１０を含む。ロボット９１２は単一ブレードロボットとして図示されているが、当業者には、ロボット９１２の他の構成が本開示の範囲内にあることが理解されよう。ロボット９１２は、中心移送ステーション９１０に連結された複数のチャンバ間で１つまたは複数の基板を移動させるように構成される。
少なくとも１つの予洗浄／バッファチャンバ９２０が、中心移送ステーション９１０に連結される。予洗浄／バッファチャンバ９２０は、ヒータ、ラジカル源またはプラズマ源のうちの１つ以上を含むことができる。予洗浄／バッファチャンバ９２０は、個々の半導体基板の保持領域として、または処理用のウェハのカセットの保持領域として使用することができる。予洗浄／バッファチャンバ９２０は、予洗浄プロセスを実施することができ、または処理のために基板を予熱することができ、または単にプロセスシーケンスのためのステージング領域とすることができる。いくつかの実施形態には、中心移送ステーション９１０に連結された２つの予洗浄／バッファチャンバ９２０がある。
図６に示す実施形態において、予洗浄チャンバ９２０は、ファクトリインターフェース９０５と中心移送ステーション９１０の間の通過チャンバとして機能することができる。ファクトリインターフェース９０５は、基板をカセットから予洗浄／バッファチャンバ９２０へ移動させるための１つまたは複数のロボット９０６を含むことができる。その場合、ロボット９１２は、基板を予洗浄／バッファチャンバ９２０からシステム９００内の他のチャンバへ移動させることができる。
第１の処理チャンバ９３０は、中心移送ステーション９１０に連結することができる。第１の処理チャンバ９３０は、選択的堆積チャンバとして構成することができ、また、反応性ガスの１つまたは複数の流れを第１の処理チャンバ９３０に供給するために、１つまたは複数の反応性ガス源と流体連結していることが可能である。基板は、ロボット９１２によって、分離バルブ９１４を通して処理チャンバ９３０との間で移動させることができる。
処理チャンバ９４０はまた、中心移送ステーション９１０に連結することもできる。いくつかの実施形態において、処理チャンバ９４０は堆積チャンバを備えており、また、反応性ガス流を処理チャンバ９４０に供給して等方性エッチングプロセスを実施するために、１つまたは複数の反応性ガス源と流体連結している。基板は、ロボット９１２によって、分離バルブ９１４を通して処理チャンバ９４０との間で移動させることができる。
いくつかの実施形態において、処理チャンバ９６０は、中心移送ステーション９１０に連結され、エッチングチャンバとして機能するように構成される。処理チャンバ９６０は、１つまたは複数の異なるエピタキシャル成長プロセスを実施するように構成することができる。
いくつかの実施形態において、処理チャンバ９３０、９４０、および９６０のそれぞれは、処理方法の別々の部分を実施するように構成される。たとえば、処理チャンバ９３０は、エッチング停止層の選択的堆積プロセスを実施するように構成することができ、処理チャンバ９４０は、第２の金属材料の堆積プロセスを実施するように構成することができ、処理チャンバ９６０は、第２の金属材料をパターニングするエッチングプロセスを実施するように構成することができる。当業者には、ツール上の個々の処理チャンバの数および配置は変えることができ、図６に示された実施形態は、１つの可能な構成を表しているにすぎないことが理解されよう。
いくつかの実施形態において、処理システム９００は、１つまたは複数の計測学ステーションを含む。たとえば、計測学ステーションは、予洗浄／バッファチャンバ９２０の内部、中心移送ステーション９１０の内部、または個々の処理チャンバのいずれかの内部に配置することができる。計測学ステーションは、基板を酸化環境に曝さずに凹部の距離を測定することが可能になる、システム９００内の任意の位置とすることができる。
少なくとも１つのコントローラ９５０が、中心移送ステーション９１０、予洗浄／バッファチャンバ９２０、処理チャンバ９３０、９４０、９４５または９６０のうちの１つ以上に結合される。いくつかの実施形態において、個々のチャンバまたはステーションに接続された複数のコントローラ９５０があり、一次制御プロセッサが、システム９００を制御するための別個のプロセッサのそれぞれに結合されている。コントローラ９５０は、産業環境において使用できる、様々なチャンバおよびサブプロセッサを制御するための、任意の形の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサなどのうちの１つとすることができる。
少なくとも１つのコントローラ９５０は、プロセッサ９５２と、プロセッサ９５２に結合されたメモリ９５４と、プロセッサ９５２に結合された入出力デバイス９５６と、様々な電子構成要素間の通信のサポート回路９５８とを有することができる。メモリ９５４は、一時的メモリ（たとえば、ランダムアクセスメモリ）および非一時的メモリ（たとえば、ストレージ）のうちの１つ以上を含むことができる。
プロセッサのメモリ９５４、またはコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、フロッピーディスクドライブ、ハードディスク、または他の任意の形のデジタルストレージなどの、ローカルまたはリモートの容易に入手できるメモリのうちの１つ以上とすることができる。メモリ９５４は、システム９００のパラメータおよび構成要素を制御するためにプロセッサ９５２によって操作可能な命令セットを保持することができる。サポート回路９５８は、従来のようにプロセッサをサポートするために、プロセッサ９５２に結合される。回路は、たとえば、キャッシュ、電源、クロック回路、入力／出力回路、サブシステムなどを含み得る。
プロセスは一般に、プロセッサによって実行されるとプロセスチャンバが本開示のプロセスを実施するソフトウェアルーチンとして、メモリに記憶することができる。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから遠隔にある、第２のプロセッサ（図示せず）によって記憶および／または実行することもできる。本開示の方法の一部または全部もまた、ハードウェアで実施することができる。そのため、プロセスは、ソフトウェアとして実装し、コンピュータシステムを使用して、たとえば、特定用途向け集積回路または他のタイプのハードウェア実施態様のような、またはソフトウェアとハードウェアの組み合わせのような、ハードウェアで実行することができる。ソフトウェアルーチンは、プロセッサによって実行されると汎用コンピュータを、プロセスが実施されるようにチャンバ動作を制御する特定目的コンピュータ（コントローラ）に変える。
いくつかの実施形態において、コントローラ９５０は、個々のプロセスまたはサブプロセスを実行して本方法を実施するための、１つまたは複数の構成を有する。コントローラ９５０は、中間構成要素を動作させて本方法の機能を実施するように中間構成要素に接続すること、および構成することができる。たとえば、コントローラ９５０は、ガスバルブ、アクチュエータ、モータ、スリットバルブ、真空制御などのうちの１つ以上を制御するようにこれらに接続すること、および構成することができる。
いくつかの実施形態のコントローラ９５０は、複数の処理チャンバの間で基板をロボットによって移動させるための構成、基板をシステムからロードおよび／もしくはアンロードするための構成、エッチング停止層を選択的に堆積させるための構成、第２の金属材料を堆積させるための構成、第２の金属材料をエッチングするための構成、ならびに／またはエッチング停止層を除去するための構成、から選択される１つまたは複数の構成を有する。
本明細書全体を通して「１つの実施形態」、「特定の実施形態」、「１つまたは複数の実施形態」、または「一実施形態」について言及することは、その実施形態に関して説明された特別な特徴、構造、材料、または特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。それゆえに、本明細書全体を通して様々な場所で「１つまたは複数の実施形態では」、「特定の実施形態では」、「１つの実施形態では」、または「一実施形態では」などの文言が出てきても、すべてが本開示の同一の実施形態について言及しているとは限らない。さらに、特定の特徴、構造、材料、または特性は、１つまたは複数の実施形態において任意の適切な方法で組み合わせることができる。
本明細書では本開示を特定の実施形態に関して説明したが、当業者には、説明した実施形態が本開示の原理および適用例を例示するものにすぎないことが理解されよう。当業者には、本開示の趣旨および範囲から逸脱することなく様々な修正および変形を本開示の方法および装置に加えることが可能であることが明らかであろう。すなわち、本開示は、添付の特許請求項およびその等価物の範囲内にある修正形態および変形形態を含み得る。

Claims (20)

  1. 複数の特徴が中に形成されている第１の誘電体材料と、前記特徴の内部の第１の金属材料とを含む基板表面にエッチング停止層を選択的に堆積させるステップであって、前記エッチング停止層が、前記第１の金属材料の表面を覆う前記第１の誘電体材料の表面に堆積される、ステップと、
    第２の金属材料を前記第１の金属材料の前記表面および前記エッチング停止層の上に堆積させるステップと、
    前記第２の金属材料をエッチングして前記エッチング停止層の一部分を露出させるステップと
    を含む、方法。
  2. 前記第１の誘電体材料が本質的に低ｋ誘電体からなる、請求項１に記載の方法。
  3. 前記第１の金属材料が本質的に銅からなる、請求項１に記載の方法。
  4. 前記エッチング停止層が５以上の選択性で堆積される、請求項１に記載の方法。
  5. 前記第１の金属材料と前記第２の金属材料が同じ材料である、請求項１に記載の方法。
  6. 少なくとも１つの特徴がビアである、請求項１に記載の方法。
  7. 前記第１の金属材料の前記表面が、第１の誘電体材料の前記表面と同一平面上にある、請求項１に記載の方法。
  8. 前記第１の金属材料が前記特徴を完全には充填しない、請求項１に記載の方法。
  9. 前記第２の金属材料が前記特徴を充填し、前記基板の上面に堆積される、請求項８に記載の方法。
  10. 前記エッチング停止層を選択的に堆積させるステップが、
    前記基板を阻止化合物に曝して前記第１の金属材料のパッシベーション表面を形成すること、および
    前記エッチング停止層を、前記第１の金属材料の前記パッシベーション表面を覆う前記第１の誘電体材料の上に堆積させること
    を含む、請求項１に記載の方法。
  11. 前記阻止化合物が、リン酸、アルキルシラン、ハロゲン化シラン、チオールまたは不飽和炭化水素のうちの１つ以上を含む、請求項１０に記載の方法。
  12. 前記第２の金属材料を堆積させる前に、前記第１の金属材料の前記パッシベーション表面から前記阻止化合物を除去するステップをさらに含む、請求項１０に記載の方法。
  13. 前記阻止化合物が、Ｈ2を含むプラズマに前記基板を曝すことによって除去される、請求項１２に記載の方法。
  14. 前記エッチング停止層が窒化タンタル（ＴａＮ）を含む、請求項１に記載の方法。
  15. 前記第２の金属材料をエッチングすると、前記特徴のうちの少なくとも２つの内部の前記第１の金属材料同士間に導電経路が形をなす、請求項１に記載の方法。
  16. 前記第２の金属材料をエッチングするステップがフォトリソグラフィプロセスを含む、請求項１に記載の方法。
  17. 前記エッチング停止層の露出部分を除去するステップをさらに含む、請求項１に記載の方法。
  18. 前記第１の金属材料と前記第２の金属材料の間の抵抗が、非選択的（ブランケット）エッチング停止層によって形成された類似のデバイスの抵抗よりも小さい、請求項１に記載の方法。
  19. 複数の特徴が中に形成されている第１の誘電体材料と、前記特徴の内部の第１の金属材料とを含む基板を阻止化合物に曝して、前記第１の金属材料のパッシベーション表面を形成するステップと、
    前記第１の金属材料の前記パッシベーション表面を覆う前記第１の誘電体材料の上に、エッチング停止層を選択的に堆積させるステップと、
    前記阻止化合物を前記第１の金属材料の表面から除去するステップと、
    前記第１の金属材料の前記表面および前記エッチング停止層の上に、第２の金属材料を堆積させるステップと、
    フォトリソグラフィによって前記第２の金属材料をエッチングして前記エッチング停止層を露出させ、前記特徴のうちの少なくとも２つの内部の前記第１の金属材料同士間に導電経路を形成するステップと、
    前記エッチング停止層の露出部分を除去するステップと
    を含む、方法。
  20. 中心移送ステーションに連結されたチャンバ同士間で１つまたは複数の基板を移動させるように構成されたロボットを中に有する、前記中心移送ステーションと、
    前記中心移送ステーションに連結されており、また、エッチング停止層を前記基板上に選択的に堆積させるように構成されている、第１の処理チャンバと、
    前記中心移送ステーションに連結されており、また、金属材料を堆積させるように構成されている、第２の処理チャンバと、
    前記中心移送ステーションに連結されており、また、金属材料をエッチングするように構成されている、第３の処理チャンバと、
    前記中心移送ステーションならびに前記第１、第２および第３の処理チャンバに結合されている制御システムとを備える処理システムであって、前記制御システムが、前記第１、第２および第３の処理チャンバの間で前記基板を移動させるための第１の構成と、１つまたは複数のプロセスガスを前記第１の処理チャンバに供給して前記エッチング停止層を選択的に堆積させるための第２の構成と、１つまたは複数のプロセスガスを前記第２の処理チャンバに供給して前記金属材料を堆積させるための第３の構成と、１つまたは複数のプロセスガスを前記第３の処理チャンバに供給して金属材料をエッチングするための第４の構成とを含む、処理システム。
JP2022542971A 2020-12-03 2021-12-03 逆選択性エッチング停止層 Pending JP2023516867A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/110,818 US11955382B2 (en) 2020-12-03 2020-12-03 Reverse selective etch stop layer
US17/110,818 2020-12-03
PCT/US2021/061807 WO2022120166A1 (en) 2020-12-03 2021-12-03 Reverse selective etch stop layer

Publications (1)

Publication Number Publication Date
JP2023516867A true JP2023516867A (ja) 2023-04-21

Family

ID=81848155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022542971A Pending JP2023516867A (ja) 2020-12-03 2021-12-03 逆選択性エッチング停止層

Country Status (6)

Country Link
US (1) US11955382B2 (ja)
JP (1) JP2023516867A (ja)
KR (1) KR20220114631A (ja)
CN (1) CN115039216A (ja)
TW (1) TWI821805B (ja)
WO (1) WO2022120166A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024122172A1 (ja) * 2022-12-09 2024-06-13 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167907A (ja) * 1997-08-22 1999-03-09 Nec Corp 半導体装置およびその製造方法
US20170110397A1 (en) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US9793156B1 (en) * 2016-09-12 2017-10-17 International Business Machines Corporation Self-aligned low resistance metallic interconnect structures
JP2018137435A (ja) * 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP2020507923A (ja) * 2017-01-31 2020-03-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング応用のための選択的堆積スキーム
WO2020227274A1 (en) * 2019-05-05 2020-11-12 Applied Materials, Inc. Selective deposition on non-metallic surfaces

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540302B2 (ja) 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6785159B2 (en) 2002-08-29 2004-08-31 Micron Technology, Inc. Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same
US7700474B2 (en) 2006-04-07 2010-04-20 Tokyo Electron Limited Barrier deposition using ionized physical vapor deposition (iPVD)
US7545045B2 (en) * 2005-03-24 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy via for reducing proximity effect and method of using the same
US20070249156A1 (en) * 2006-04-20 2007-10-25 Griselda Bonilla Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
US7830010B2 (en) 2008-04-03 2010-11-09 International Business Machines Corporation Surface treatment for selective metal cap applications
KR100936490B1 (ko) 2009-05-08 2010-01-13 주식회사 유피케미칼 금속 산화막, 금속 질화막 및 순수 금속 박막 증착용 유기 금속 전구체 화합물과 그 제조방법 및, 그 화합물을 이용한 박막 증착 방법
US8125049B2 (en) * 2009-11-16 2012-02-28 International Business Machines Corporation MIM capacitor structure in FEOL and related method
US8232148B2 (en) 2010-03-04 2012-07-31 International Business Machines Corporation Structure and method to make replacement metal gate and contact metal
US8357609B2 (en) 2010-05-04 2013-01-22 Globalfoundries Inc. Dual damascene-like subtractive metal etch scheme
US9105623B2 (en) 2012-05-25 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US9362385B2 (en) 2013-12-18 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Method for tuning threshold voltage of semiconductor device with metal gate structure
KR102218547B1 (ko) 2014-06-26 2021-02-22 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US9818690B2 (en) * 2015-10-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnection structure and method
US9859154B2 (en) 2016-03-11 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnect structure of semiconductor device
US10867805B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
CN110660660A (zh) 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体装置的制造方法
US11244898B2 (en) * 2018-06-29 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit interconnect structures with air gaps
US11335598B2 (en) * 2018-06-29 2022-05-17 Intel Corporation Grating replication using helmets and topographically-selective deposition
US11398406B2 (en) * 2018-09-28 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective deposition of metal barrier in damascene processes
US11502001B2 (en) * 2018-10-31 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned vias
US10629484B1 (en) * 2018-11-01 2020-04-21 Applied Materials, Inc. Method of forming self-aligned via
US20200251340A1 (en) 2019-02-04 2020-08-06 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
US10985312B2 (en) * 2019-06-13 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating magneto-resistive random-access memory (MRAM) devices with self-aligned top electrode via and structures formed thereby
US11621224B2 (en) * 2019-09-26 2023-04-04 Taiwan Semiconductor Manufacturing Co. Ltd. Contact features and methods of fabricating the same in semiconductor devices
US11437317B2 (en) * 2020-02-10 2022-09-06 International Business Machines Corporation Single-mask alternating line deposition
US11309241B2 (en) * 2020-06-23 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Protection liner on interconnect wire to enlarge processing window for overlying interconnect via
KR20230028788A (ko) * 2020-06-23 2023-03-02 램 리써치 코포레이션 억제제로서 그래핀을 사용한 선택적인 증착
US20230138988A1 (en) * 2021-10-29 2023-05-04 International Business Machines Corporation Dual damascene fully-aligned via interconnects with dual etch layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167907A (ja) * 1997-08-22 1999-03-09 Nec Corp 半導体装置およびその製造方法
US20170110397A1 (en) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US9793156B1 (en) * 2016-09-12 2017-10-17 International Business Machines Corporation Self-aligned low resistance metallic interconnect structures
JP2020507923A (ja) * 2017-01-31 2020-03-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニング応用のための選択的堆積スキーム
JP2018137435A (ja) * 2017-02-14 2018-08-30 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
WO2020227274A1 (en) * 2019-05-05 2020-11-12 Applied Materials, Inc. Selective deposition on non-metallic surfaces

Also Published As

Publication number Publication date
US20220181204A1 (en) 2022-06-09
KR20220114631A (ko) 2022-08-17
US11955382B2 (en) 2024-04-09
TW202238840A (zh) 2022-10-01
CN115039216A (zh) 2022-09-09
WO2022120166A1 (en) 2022-06-09
TWI821805B (zh) 2023-11-11

Similar Documents

Publication Publication Date Title
JP7326475B2 (ja) 非金属表面への選択的堆積
TWI786217B (zh) 增強選擇性沉積製程
CN111357083A (zh) 自限制生长
WO2019036158A1 (en) METHOD OF FORMING A BARRIER LAYER FOR INTERCONNECTION HOLE APPLICATIONS
US10395916B2 (en) In-situ pre-clean for selectivity improvement for selective deposition
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
JP2023516867A (ja) 逆選択性エッチング停止層
WO2021081379A1 (en) Method of forming interconnect for semiconductor device
US20230132200A1 (en) Selective blocking of metal surfaces using bifunctional self-assembled monolayers
TW202407841A (zh) 作為由下而上間隙填充中之底部襯墊之pvd金屬之梯度氧化及蝕刻
JP2023516866A (ja) トレンチ構造内の選択的タングステン堆積
TWI840569B (zh) 低k介電質之自形成阻障層
US11424158B2 (en) Metal liner passivation and adhesion enhancement by zinc doping
JP7175385B2 (ja) シリコン含有層を形成する方法
TWI853200B (zh) 溝槽結構內的選擇性鎢沉積
US20230136499A1 (en) Selective Passivation Of Damaged Nitride
US20240290655A1 (en) Selective via-fill with conformal sidewall coverage
US20230197508A1 (en) Self-assembled monolayer for selective deposition
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程
WO2023196384A1 (en) Field suppressed metal gapfill
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240723