JP2023516398A - フォトニックデバイスの製作方法 - Google Patents

Abstract

スイッチ又は移相器等の電気光学デバイス、及び電気光学デバイスを構築する方法。電極層を基板層上に堆積させ、導波路構造体を上記電極層上に堆積させ、第１のクラッド層を上記導波路構造体上に堆積させ、上記第１のクラッド層を平坦化してウェハに接着する。上記基板層を除去し、上記電極層をエッチングして、上記電極層を、第２の電極から分離された第１の電極へと分割する。第２のクラッド層を、エッチングされた上記電極層上に堆積させる。上記第１及び第２の電極は高い比誘電率を有する材料で構成されてよく、又はこれらは、高い電子移動度を有する材料で構成されてよい。上記デバイスは、電気光学層が２つのストリップ状導波路の間に配置された、サンドイッチ状導波路アーキテクチャを呈することができる。【選択図】図１１

Description

優先権の主張
本出願は、２０２０年３月３日出願の米国仮特許出願第６２／９８４，７５９号、発明の名称「フォトニックデバイスの製作方法（ＦＡＢＲＩＣＡＴＩＯＮ ＭＥＴＨＯＤ ＦＯＲ ＰＨＯＴＯＮＩＣ ＤＥＶＩＣＥ）」に対する優先権を主張するものであり、上記仮特許出願は、その全体が完全に本明細書中に記載されているかのように、参照によってその全体が本出願に援用される。

本明細書中の実施形態は全体として、移相器及びスイッチといった電気光学デバイスの製作に関する。

電気光学（ｅｌｅｃｔｒｏ‐ｏｐｔｉｃ：ＥＯ）変調器及びスイッチは、光学分野で使用されてきた。一部のＥＯ変調器は、自由キャリア電界屈折、自由キャリア電界吸収、ポッケルス効果、又はＤＣカー効果を利用して、動作中に光の特性を変調する、例えばＥＯ変調器又はスイッチを通って伝播する光の位相を変化させる。一例として、光学位相変調器を集積光学系、導波路構造体、及び集積オプトエレクトロニクスで使用できる。

ＥＯ変調器及びスイッチの分野でなされた進歩にもかかわらず、当該技術分野では、ＥＯ変調器及びスイッチの製作及びアーキテクチャに関連する、改善された方法及びシステムに対する需要が存在する。

本明細書に記載のいくつかの実施形態は、フォトニックデバイス、並びに電気光学スイッチ及び移相器といったフォトニックデバイスの製作のための方法に関する。

いくつかの実施形態では、デバイスは、第１のクラッド層、第１の電極、第２の電極、第１の材料からなる導波路構造体、及び第２のクラッド層を含む。上記導波路構造体は、上記第１の電極及び上記第２の電極に結合される。いくつかの実施形態では、上記第１の電極及び上記第２の電極は、ケイ素より高い電子移動度を有する第２の材料で構成される。

いくつかの実施形態では、デバイスは、第１のクラッド層、第１の電極、第２の電極、第２のクラッド層、及び導波路構造体を含む。上記導波路構造体は、第１の材料で構成された電気光学層、第２の材料で構成された第１のストリップ状導波路部分、及び第３の材料で構成された第２のストリップ状導波路部分を含んでよい。上記電気光学層は、上記第１のストリップ状導波路部分と上記第２のストリップ状導波路部分との間に配置されていてよい。上記電気光学層は、上記第１の電極及び上記第２の電極に結合されていてよい。

いくつかの実施形態では、デバイスを製作する方法が説明される。

例えばいくつかの実施形態では、シード層を基板層上に堆積させ、電気光学層を上記シード層上に堆積させ、第１のクラッド層を上記電気光学層上に堆積させる。いくつかの実施形態では、積層した上記基板層、上記シード層、上記電気光学層、及び／又は上記第１のクラッド層からなる、予備製作済みの第１のウェハを、更なる製作ステップのための始点として受け入れることができる。

いくつかの実施形態では、上記第１のクラッド層を平坦化して、第２のウェハに接着する。上記基板層を除去し、上記シード層をエッチングして、上記シード層を、第２の電極から分離された第１の電極へと分割する。第２のクラッド層を、エッチング済みの上記シード層上に堆積させる。いくつかの実施形態では、上記第２のクラッド層をエッチングして、上記第１の電極の第１の部分、及び上記第２の電極の第２の部分を露出させる。第１のリードを、露出させた上記第１の部分を通るように上記第１の電極上に堆積させ、第２のリードを、露出させた上記第２の部分を通るように上記第２の電極上に堆積させる。

いくつかの実施形態では、シード層を基板層上に堆積させ、電気光学層を上記シード層上に堆積させ、電極層を上記電気光学層上に堆積させる。いくつかの実施形態では、積層した上記基板層、上記シード層、上記電気光学層、及び／又は上記電極層からなる、予備製作済みの第１のウェハを、更なる製作ステップのための始点として受け入れることができる。

いくつかの実施形態では、上記電極層をエッチングして上記電気光学層の一部分を露出させ、上記電極層を、第２の電極から分離された第１の電極へと分割する。第１のクラッド層を、上記電気光学層の露出させた上記部分、並びに上記第１及び第２の電極上に堆積させる。上記第１のクラッド層を平坦化して、第２のウェハに接着する。上記基板層及び上記シード層を除去し、上記基板層及び上記シード層の除去後、上記電気光学層をエッチングして、第１のスラブ層と第２のスラブ層との間に配置された、第１の厚さを有する隆起導波路を製造し、ここで上記第１のスラブ層及び上記第２のスラブ層は、上記第１の厚さより小さな第２の厚さを有する。第２のクラッド層を上記第１及び第２のスラブ層、並びに上記隆起導波路構造体の上に堆積させる。

いくつかの実施形態では、シード層を基板層上に堆積させ、電気光学層を上記シード層上に堆積させ、第１のクラッド層を上記電気光学層上に堆積させる。いくつかの実施形態では、積層した上記基板層、上記シード層、上記電気光学層、及び／又は上記第１のクラッド層からなる、予備製作済みの第１のウェハを、更なる製作ステップのための始点として受け入れることができる。

いくつかの実施形態では、上記第１のクラッド層を平坦化して、ウェハに接着する。上記基板層及び上記シード層を除去し、上記基板層及び上記シード層の除去後、上記電気光学層をエッチングして、第１のスラブ層と第２のスラブ層との間に配置された、第１の厚さを有する隆起導波路を製造し、ここで上記第１及び第２のスラブ層は、上記第１の厚さより小さな第２の厚さを有する。第１及び第２の電極をそれぞれ、上記隆起導波路構造体の左側及び右側に堆積させる。そして第２のクラッド層を、上記第１及び第２の電極、並びに上記隆起導波路構造体の上に堆積させる。

以上の「発明の概要」は、本文書で説明される主題の一部の概観を提供することを意図したものである。従って上述の特徴は単なる例であり、本明細書で説明される主題の範囲又は精神を狭めるものとは決して解釈してはならないものであることが理解されるだろう。本明細書で説明される主題の他の特徴、態様、及び利点は、以下の「発明を実施するための形態」、図面、及び特許請求の範囲から明らかになるだろう。

説明される様々な実施形態をよりよく理解するために、以下の「発明を実施するための形態」を以下の図面と併せて参照されたい。以下の図面では、複数の図全体を通して、同様の参照番号は対応する部品を指す。

図１は、いくつかの実施形態による光学スイッチを示す、簡略化された概略図である。 図２は、いくつかの実施形態による、導波路隆起部の反対側に配置されたＨｉｇｈ‐κ電極が組み込まれた導波路構造体の断面を示す、簡略化された概略図である。 図３は、いくつかの実施形態による、貫通したリードを有する導波路隆起部の反対側に配置されたＨｉｇｈ‐κ電極が組み込まれた導波路構造体の断面を示す、簡略化された概略図である。 図４は、いくつかの実施形態による、導波路隆起部と同じ側に配置されたＨｉｇｈ‐κ電極が組み込まれた導波路構造体の断面を示す、簡略化された概略図である。 図５は、いくつかの実施形態による、Ｈｉｇｈ‐κ電極が組み込まれたサンドイッチ構造を呈する導波路構造体の断面を示す、簡略化された概略図である。 図６は、いくつかの実施形態による、Ｈｉｇｈ‐κ材料が組み込まれた垂直な導波路構造体の断面を示す、簡略化された概略図である。 図７は、いくつかの実施形態による、電極が導波路構造体と同一直線上となっている導波路構造体の断面を示す、簡略化された概略図である。 図８は、いくつかの実施形態による、電極が隆起したプロファイルを示す導波路構造体の断面を示す、簡略化された概略図である。 図９は、いくつかの実施形態による導波路構造体の上面図を示す、簡略化された概略図である。 図１０は、いくつかの実施形態による、ハイブリッド量子コンピューティングデバイスと対話するユーザの図である。 図１１は、いくつかの実施形態による、誘導電場の方向を示す導波路構造体の断面図を示す、簡略化された概略図である。 図１２Ａ～Ｇは、いくつかの実施形態による、電極の反対側に位置決めされた隆起導波路を有する電気光学デバイスを構築するための製作方法を示す概略図である。 図１３Ａ～Ｅは、いくつかの実施形態による、導波路を貫通したリードを有する電極と反対側に位置決めされた隆起導波路を有する電気光学デバイスを構築するための製作方法を示す概略図である。 図１４Ａ～Ｅは、いくつかの実施形態による、電極と同じ側に位置決めされた隆起導波路を有する電気光学デバイスを構築するための製作方法を示す概略図である。 図１５Ａ～Ｅは、いくつかの実施形態による、サンドイッチ構造を呈するフォトニックデバイスを構築するための製作方法を示す概略図である。 図１６は、いくつかの実施形態による、積層された複数の層からなる予備製作されたウェハの概略図である。

本明細書に記載の特徴は様々な修正及び代替形態を受け入れることができるが、その具体的実施形態を例として図面に示し、また本明細書中で詳細に説明する。しかしながら、図面及びその詳細な説明は、開示されている特定の形態への限定を意図したものではなく、反対に、添付の特許請求の範囲によって定義される主題の精神及び範囲内にある全ての修正、均等物、及び代替物を包含することが意図されている。

これより、複数の実施形態を詳細に参照する。これらの実施形態の例は添付の図面に図示されている。以下の詳細な説明では、ここで説明される様々な実施形態の完全な理解を提供するために、多数の具体的詳細が記載される。しかしながら、ここで説明される様々な実施形態が、これらの具体的詳細を伴わずに実践される場合もあることは、当業者には明らかであろう。他の例では、公知の方法、手順、構成要素、回路、及びネットワークについては、実施形態の態様を不必要に不明瞭にしないために、詳細には説明されない。

また、一部の例において、様々な要素の説明のために「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」等の用語が本明細書中で使用されるものの、これらの要素はこれらの用語によって限定されるべきではないことが理解されるだろう。これらの用語は、ある要素を別の要素から区別するためだけに使用される。例えば、ここで説明される様々な実施形態の範囲から逸脱することなく、第１の電極層を第２の電極層と呼ぶこともでき、また同様に第２の電極層を第１の電極層と呼ぶこともできる。第１の電極層及び第２の電極層はいずれも電極層であるが、同一の電極層ではない。

以上の記述は、説明を目的として、具体的実施形態を参照して記述されている。しかしながら、上述の例示的な議論は、網羅的であること、又は特許請求の範囲をここで開示されている形態に正確に限定することを意図したものではない。上述の教示を考慮して多数の修正及び変形が可能である。これらの実施形態は、特許請求の範囲の根底にある原理、及びその実際の応用を最もよく説明することによって、当業者がこれらの実施形態を、企図される特定の用途に適した様々な修正を伴って最もよく使用できるようにするために、選択されたものである。

本発明の実施形態は光学系に関する。より詳細には、本発明の実施形態は、動作中の電力消費を削減するために、光変調器及びスイッチに高比誘電率材料（すなわちｈｉｇｈ‐κ材料）を利用する。なお、本明細書中で使用される場合、「高比誘電率材料（ｈｉｇｈ ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ ｍａｔｅｒｉａｌ）」は、光変調器又はスイッチの動作する構成部品内の他の材料に比べて、また特に導波路の構築に使用される材料に比べて、高い誘電率を有する材料を指すことを意図している。単なる例として、本発明の実施形態は、アクティブ光学デバイスを含む集積光学系の文脈で提供されるが、本発明はこの例に限定されず、多様な光学系及び光電子系に幅広く適用可能である。

いくつかの実施形態によると、本明細書に記載のアクティブフォトニックデバイスは、半導体において自由キャリアによって誘起される屈折率の変動、及び／又はＤＣカー効果といった電気光学的効果を利用して、光信号の変調及び／又は切り替えを実装する。よって本発明の実施形態は、透過光がＯＮ若しくはＯＦＦに変調されるか又は透過率の部分的な変化によって光が変調される変調器と、透過光が第１の出力（例えば導波路）若しくは第２の出力（例えば導波路）において出力される光学スイッチ、又は３つ以上の出力及び２つ以上の入力を有する光学スイッチとの両方に適用可能である。よって本発明の実施形態は、本明細書に記載の方法、デバイス、及び技法を利用したＭ（入力）×Ｎ（出力）系を含む様々な設計に適用可能である。いくつかの実施形態はまた、スイッチ又は変調器内で使用できる電気光学移相器デバイスにも関し、これは本明細書中では位相調整セクションとも呼ばれる。

図１は、本発明のある実施形態による光学スイッチを示す、簡略化された概略図である。図１を参照すると、スイッチ１００は２つの入力：入力１及び入力２と、２つの出力：出力１及び出力２とを含む。一例として、スイッチ１００の入力及び出力は、シングルモード又はマルチモード光ビームをサポートするように動作可能な光導波路として実装できる。一例として、スイッチ１００は、５０／５０ビームスプリッタ１０５、１０７の組と一体化されたマッハ・ツェンダー干渉計として実装できる。図１に示されているように、入力１及び入力２は、方向性結合器とも呼ばれる第１の５０／５０ビームスプリッタ１０５に光学的に結合され、これは、入力１又は入力２から受光し、５０／５０ビームスプリッタでのエバネッセント結合によって、入力１からの入力光の５０％を導波路１１０へ、入力１からの入力光の５０％を導波路１１２へと向ける。それと同時に、第１の５０／５０ビームスプリッタ１０５は、入力２からの入力光の５０％を導波路１１０へ、入力２からの入力光の５０％を導波路１１２へと向ける。入力１からの入力光のみを考慮すると、入力光は導波路１１０と導波路１１２との間で均等に分割される。

マッハ・ツェンダー干渉計１２０は位相調整セクション１２２を含む。位相調整セクション１２２の屈折率を制御可能に変化させることができるように、電圧Ｖ_０を位相調整セクション１２２の導波路に印加できる。導波路１１０、１１２内の光は、第１の５０／５０ビームスプリッタ１０５を通って伝播した後も依然として、明確に定義された位相関係を有する（例えばこれらは同相、位相が１８０°ずれた状態等であってよい）ため、位相調整セクション１２２における位相調整は、導波路１３０内を伝播する光と導波路１３２内を伝播する光との間に所定の位相差を導入できる。当業者には明らかなように、導波路１３０内を伝播する光と導波路１３２内を伝播する光との間の位相関係は、出力１に存在する出力光（例えば光ビームが同相である）、又は出力２に存在する出力光（例えば光ビームの位相がずれている）をもたらすことができ、これにより、位相調整セクション１２２に印加された電圧Ｖ_０の関数として光が出力１又は出力２に向けられるため、切り替え機能が提供される。図１には単一のアクティブアームが図示されているが、マッハ・ツェンダー干渉計の両方のアームが位相調整セクションを含むことができることが理解されるだろう。

図１に示されているように、電気光学スイッチ技術は、全光学スイッチ技術と比較して、スイッチのアクティブ領域にわたる電気バイアス（例えば図１のＶ_０）の印加を利用して光学的な変化を生成する。この電圧バイアスの印加によって生じる電場及び／又は電流は、アクティブ領域の１つ以上の光学的特性、例えば屈折率又は吸光度の変化をもたらす。

図１にはマッハ・ツェンダー干渉計の実装が図示されているが、本発明の実施形態はこの特定のスイッチアーキテクチャに限定されず、リング共振器設計、マッハ・ツェンダー変調器、一般化されたマッハ・ツェンダー変調器等を含む他の位相調整デバイスが、本発明の範囲に含まれる。当業者は多数の変形、修正、及び代替例を認識するだろう。

いくつかの実施形態では、本明細書に記載の光移相器デバイスを、図１０に示されているハイブリッド量子コンピューティングシステム等の量子コンピューティングシステム内で利用できる。あるいはこれらの光移相器デバイスを、他のタイプの光学システムで使用してもよい。例えば様々な実施形態において、他の計算、通信、及び／又は技術システムが、フォトニック移相器を利用して、システム又はネットワーク内で光信号（例えば単一光子又は連続波（ｃｏｎｔｉｎｕｏｕｓ ｗａｖｅ：ＣＷ）光信号）の方向を定めてよく、また本明細書に記載の移相器アーキテクチャをこれらのシステム内で使用してよい。

図２～８フォトニック移相器の断面図
図２～８は、様々な実施形態によるフォトニック移相器の様々なアーキテクチャを示す、簡略化された断面図である。なお、図２～８に示されているアーキテクチャは概略図であり、縮尺は必ずしも正確ではない。図２～８に示されているアーキテクチャは、複数の重要な設計上の特徴について異なっているものの、これらはいくつかの特徴を共有してもいる。例えば以下で更に詳述するように、図２～８はそれぞれ２つの電気的接点を呈し、各電気的接点は、電極（２４０、３４０、４４０、５４０、６４０、７４０、８４０、及び２４２、３４２、４４２、５４２、６４２、７４２、８４２）に接続されたリード（２３０、３３０、４３０、５３０、６３０、７３０、８３０、及び２３２、３３２、４３２、５３２、６３２、７３２、８３２）を含む。なお、本明細書中で使用される場合、用語「電極（ｅｌｅｃｔｒｏｄｅ）」は、（例えば、導波路構造体にわたる電圧降下を変化させてフォトニックスイッチを作動させるために）導波路構造体に直接結合された、デバイス構成部品を指す。更に用語「リード（ｌｅａｄ）」は、電極をデバイスの他の構成部品に結合するバックエンド構造体を指す（例えばリードは、電極を制御可能な電圧源に結合してよい）が、リードは導波路構造体から分離されており、導波路構造体に直接結合されていない。いくつかの実施形態では、リードは金属（例えば銅、金等）、あるいは半導体材料で構成されていてよい。

電極は、導波路の光モードの位置に近接して延在するよう構成され、フォトニック移相器は、２つの電極（例えばいくつかの実施形態では誘電体電極）にわたって制御可能な電圧差を導入することによって、導波路を通過するフォトニックモードの累積位相を変更するよう構成される。例えば電極は、リードを介して、上記制御可能な電圧差を付与する電圧源に結合されていてよい。

いくつかの実施形態では、電極は比誘電率が高いＨｉｇｈ‐κ誘電体材料で構成されていてよく、これにより電極は、導波路及び／又はスラブ層の材料より高い比誘電率を有する。本明細書中で使用される場合、κは比誘電率を表すために使用され、これは相対誘電率の実数成分：

を指し、ここでε_ｒは複素数値の相対誘電率であり、εは材料の絶対誘電率であり、ε_０は真空の誘電率である。明確にするために、ε_ｒの虚数成分は材料の導電率に関連するのに対し、実数成分κは材料の誘電分極率に関連することに留意されたい。

材料の比誘電率は、直流（ＤＣ）電圧の存在下では交流（ＡＣ）電圧に対して異なる値を有する場合があり、ＡＣ電圧での材料の比誘電率は周波数の関数κ（ω）となり得る。従っていくつかの実施形態では、電極、スラブ層、及び／又は隆起導波路の材料を選択する際に、フォトニック移相器の動作周波数における材料の比誘電率を考慮する場合がある。

電極は、第１の電極と第２の電極とを隔てる方向（例えば図２～５、７～８のｘ方向、又は図６のｙ方向）に沿って、スラブ層の第１の材料より高い比誘電率を有する材料で構成されていてよい。例えば異方性媒体では、誘電率テンソルεは、電場Ｅを電気変位Ｄに関連付ける以下の行列によって表現できる。

ここで、成分ε_ｘｘ、ε_ｘｙ等は、誘電率テンソルの個々の成分を示す。いくつかの実施形態では、第１及び第２の電極の材料は、これらの電極を隔てる方向に沿った誘電率テンソルの対角成分が、スラブ層及び／又は隆起部分の材料の誘電率テンソルの対応する対角成分より大きくなるように、選択できる。

表１は、多様な材料に関するχ^（３）、屈折率、及び比誘電率の値を示す。表１に示されているように、ＳＴＯは、１０Ｋ未満の温度に関して極めて高い比誘電率を有するため、ＳＴＯは電極に使用するための望ましい材料となり得るが、いくつかの実施形態では、ＢＴＯをスラブ層及び／又は導波路の隆起部分に使用してよい。

図示されているように、図２～８それぞれに示されているアーキテクチャは、第１及び第２のクラッド層を備えたフォトニックデバイスを示す。例えば、２１０、３１０、４１０、５１０、６１０、７１０、８１０で示されている領域は、導波路の一方の側部の第１のクラッド層を表し、２１２、３１２、４１２、５１２、６１２、７１２、８１２で示されている領域は、導波路の他方の側部の第２のクラッド層を表す。なお、用語「第１の」及び「第２の」は、２つのクラッド層を単に区別することを意図したものであり、例えば用語「第１のクラッド層（ｆｉｒｓｔ ｃｌａｄｄｉｎｇ ｌａｙｅｒ）」は、導波路のいずれかの側部のクラッド層を指すことができる。いくつかの実施形態では、第１及び第２のクラッド層の屈折率は、導波路構造体の屈折率より低くてよい。

図２～８は更に、第１の電極（２４０、３４０、４４０、５４０、６４０、７４０、８４０）に結合された第１のリード（２３０、３３０、４３０、５３０、６３０、７３０、８３０）を含む第１の電気的接点と、第２の電極（２４２、３４２、４４２、５４２、６４２、７４２、８４２）に結合された第２のリード（２３２、３３２、４３２、５３２、６３２、７３２、８４２）を含む第２の電気的接点とを示す。第１及び第２のリードは、金属等の導電性材料で構成されていてよく、あるいはこれらは半導体材料で構成されていてよい。様々な実施形態でにおいて、第１の電極及び第２の電極は、ガリウムヒ素（ＧａＡｓ）、アルミニウムガリウムヒ素（Ａｌ_ｘＧ_１－ｘＡｓ）／ＧａＡｓヘテロ構造、インジウムガリウムヒ素（ＩｎＧａＡｓ）／ＧａＡｓヘテロ構造、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、酸化インジウム（ＩｎＯ）、ドープ済みケイ素、チタン酸ストロンチウム（ＳＴＯ）、ドープ済みＳＴＯ、チタン酸バリウム（ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、酸化ハフニウム、リチウムニオバイト、酸化ジルコニウム、酸化チタン、酸化グラフェン、酸化タンタル、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、ニオブ酸バリウムストロンチウム（ＳＢＮ）、酸化アルミニウム、酸化アルミニウム、これらのドープ済み変形形態若しくは固溶体、又は２次元電子ガスのうちの１つ以上で構成される。第１及び第２の電極がドープ済みＳＴＯで構成される実施形態については、ＳＴＯには様々な実施形態に応じて、ニオブがドープされるか、ランタンがドープされるか、又は空孔がドープされるかのいずれであってよい。

図２～８は、第１の材料からなるスラブ層（２２０、３２０、４２０、５２０、６５１、７５４、８５１）を含む導波路構造体を示し、上記スラブ層は、第１の電気的接点の第１の電極、及び第２の電気的接点の第２の電極に結合されている。いくつかの実施形態では、導波路構造体は更に、第１の材料（又は異なる材料）で構成されてスラブ層に結合される、隆起部分（２５１、３５１、４５１、５５１）を含み、上記隆起部分は第１の電気的接点と第２の電気的接点との間に配置される。様々な実施形態において、第１の材料は、チタン酸ストロンチウム（ＳＴＯ）、チタン酸バリウム（ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、酸化ハフニウム、リチウムニオバイト、酸化ジルコニウム、酸化チタン、酸化グラフェン、酸化タンタル、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、ニオブ酸バリウムストロンチウム（ＳＢＮ）、酸化アルミニウム、酸化アルミニウム、又はこれらのドープ済み変形形態若しくは固溶体のうちの１つである。いくつかの実施形態では、第１の材料は、第１及び第２のクラッド層の屈折率より高い屈折率を有する透明材料であってよい。

いくつかの実施形態では、第１及び第２の電極を構成する第２の材料は、スラブ層及び／又は導波路構造体を構成する第１の材料に基づいて選択できる。例えば第２の材料は、第２の材料が第１の材料の比誘電率より高い比誘電率を有するように選択できる。一例として、第１の材料がＢＴＯである場合、第２の材料は、フォトニックデバイスが動作するよう設計されている極低温（例えば４Ｋ）においてＢＴＯより高い比誘電率を有するＳＴＯとなるように選択できる。有利なことに、電極の高い比誘電率により、導波路から電極への所与の許容可能なレベルの損失について、この電極を、金属製電極と比較して導波路に近接させて配置できる。例えば金属製電極の高い導電率により、導波路から同程度に離間した電極の吸収と比較して、導波路からの光子吸収（即ち損失）の程度が大きくなる。従って、所与の損失許容量について、電極を金属製電極に比べて導波路に近接させて配置できる。電極の高い比誘電率は、誘電体材料の高い分極率に対応し、これは、導波路構造体の電場を調整するための、エネルギ効率の高い制御機構をもたらす。

いくつかの実施形態では、電極及び導波路構造体に使用される材料は、これらの有効比誘電率に基づいて選択できる。例えば材料の比誘電率（又は異方性材料に関しては誘電テンソル）は材料固有の特性であるが、構造体の有効比誘電率は、その比誘電率に比例するだけでなく、該構造体の形状及び寸法にも依存する。これらの実施形態では、第１及び第２の電極に使用される材料は、第１及び第２の電極の有効比誘電率が導波路構造体の有効比誘電率より高くなるように選択できる。

いくつかの実施形態では、図１０に示されているクライオスタット１１１３等の極低温デバイスは、第１の電気的接点、第２の電気的接点、及び導波路構造体を、例えば７７ケルビン以下の極低温に維持するよう構成されていてよい。

いくつかの実施形態では、第１の電気的接点及び第２の電気的接点は、導波路構造体内に、１つ以上の方向に沿った、例えばｘ方向に沿った電場を生成するよう構成され、導波路構造体は、電気光学係数（例えばポッケルス係数χ^（２）、又はカー係数χ^（３））が、上記電場の方向に沿って位置合わせされた非ゼロ値を有することを特徴とし得る。例えば図１０に示されているように、リードを、制御可能な（例えばプログラム可能な）電圧差を付加する電圧源に結合することによって、導波路構造体内に電場を生成してよい。更に、又はあるいは、導波路構造体がサポートするガイドモードは、ｘ方向に位置合わせされた偏光方向を有してよい。

いくつかの実施形態では、第１の電極及び第２の電極は、スラブ層と同一平面上の、スラブ層の第１の側面に隣接して配置された、第２の層として構成される。例えば第１及び第２の電極を、第１及び第２の誘電体層がスラブ層に直接結合されるように、（例えばエピタキシ、又は有機金属の化学蒸着、電子ビームエピタキシ、物理蒸着、ゾル‐ゲルといった他の方法を用いて）成長スラブ層の第１の側面上に成長させることができる。あるいはいくつかの実施形態では、スラブ層と第１及び第２の誘電体層とが間接的に結合されるように、スラブ層と第１及び第２の誘電体層との間に介在層を配置してよい。いくつかの実施形態では、介在層は酸化物材料で構成されていてよい。

第１の電極及び第２の電極は、例えばギャップ領域２４３又は３４３であるギャップ領域によって隔てられていてよい。いくつかの実施形態では、ギャップ領域はエッチングされていてよく、またクラッド材料で埋められていてよい。いくつかの実施形態では、第１及び第２の電極はいずれも、スラブ層を覆う単一の第２の層として成長させることができ、それに続いてある領域をエッチングして、第１の電極と第２の電極とを隔てることができる。その後、このエッチングされた領域をクラッド材料で埋めることができる。あるいはエッチングされた領域を、空のままとすることができる（即ち空気又は真空で埋めることができる）。

いくつかの実施形態では、第１の電極及び第２の電極は、第１の電極と第２の電極とを隔てる方向において、第１の材料の比誘電率より高い比誘電率を有する。第１の電極及び第２の電極の比誘電率は、１ｍＫより高い、７７ｋ未満の、１５０Ｋ未満の、及び／又は別の温度範囲内の第１の温度において、導波路構造体の比誘電率より高くてよい。いくつかの実施形態では、第１の材料は、第１及び第２のクラッド層の屈折率より高い屈折率を有する透明材料である。いくつかの実施形態では、第１及び第２の電極の比誘電率と第１の材料の比誘電率との間の比は、２以上である。

透明電極
材料の導電率は、そのキャリア移動度（例えば電子移動度又は正孔移動度）と、キャリア濃度（例えばその自由電子密度又は正孔密度）との両方に比例する。フォトニック移相器デバイスの電極の導電率は、上昇させることが望ましい場合がある。というのは、これによって、より高い周波数において、及び／又は電極の加熱を低減した状態で、該デバイスの制御を向上させることができるためである。しかしながら、電極の自由電子密度が高いことは望ましくない場合がある。というのは、自由電子密度が高い電極は、電極の自由電子によって吸収されることになる（例えばそれによって導波路構造体から電極へと逃げる）導波路構造体内の光子に、大きな吸収性リザーバを提供する可能性があるためである。換言すれば、電極のために選択される材料の自由電子密度を上昇させることによって電極の導電率を上昇させることは、デバイスのフォトニック損失率を上昇させる恐れがあるため、望ましくない場合がある。

これらの懸念及び他の懸念に対処するために、いくつかの実施形態では、電極を、高いキャリア濃度ではなく高いキャリア移動度によって高い導電率を有するように選択された、第２の材料で構成してよい。有利には、この高キャリア移動度材料は、それに比例して、高い光子吸収を導入することなく高い導電率を生成できる。高キャリア移動度材料は、キャリア濃度が比較的低い（例えば同様の導電率及び低いキャリア移動度を有する材料と比較して低い）ことによって、導波路内の光モードに対する透過性を維持しながら、望ましい導電特性を呈することができる。古典的なドルーデ理論では、自由キャリアの吸収が、ドープレベルに比例し、光移動度に反比例すると予測されている。従って高い移動度を有する材料は、抵抗及び自由キャリア吸収の両方の低下を呈する可能性がある。

例えばいくつかの実施形態では、第１の電極及び第２の電極は第２の材料で構成され、上記第２の材料は高いキャリア移動度（例えば高い電子移動度又は高い正孔移動度）を有する。一例として、上記第２の材料は、その電子移動度がケイ素より高くなるように選択できる。いくつかの実施形態では、上記第２の材料は、デバイスの動作周波数より大きなバンドギャップを有するように選択できる。

いくつかの実施形態では、第２の材料は、ガリウムヒ素（ＧａＡｓ）、アルミニウムガリウムヒ素（Ａｌ_ｘＧ_１－ｘＡｓ）／ＧａＡｓヘテロ構造、インジウムガリウムヒ素（ＩｎＧａＡｓ）／ＧａＡｓヘテロ構造、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、酸化インジウム（ＩｎＯ）、ドープ済みケイ素、２次元電子ガス、又はドープ済み酸化ストロンチウム（ＳＴＯ）のうちの１つからなる。第２の材料がドープ済みＳＴＯからなる実施形態については、上記ドープ済みＳＴＯには、可能な選択肢の中でもとりわけ、ニオブがドープされるか、ランタンがドープされるか、又は空孔がドープされるかのいずれであってよい。例えば、バルクＧａＡｓの電子移動度は８５００ｃｍ^２／Ｖｓであり、これはケイ素の電子移動度の６倍高い。ＩｎＧａＡｓ／ＧａＡｓのヘテロ構造は、４ケルビンにおいて４１０００ｃｍ^２／Ｖｓの移動度に達することができ、またＡｌ_ｘＧ_１－ｘＡｓ／ＧａＡｓヘテロ構造は、最高１８０，０００ｃｍ^２／Ｖｓの移動度に達することができる。比較として、Ｓｉの移動度は１５００ｃｍ^２／Ｖｓである。ドープ済みＳＴＯはまた、キャリア濃度に応じて１０，０００ｃｍ^２／Ｖｓ～５３，０００ｃｍ^２／Ｖｓという高い電子移動度を呈することができる。

第２の材料がドープ済み材料である実施形態について、ドープ濃度は、得られるドープ済み材料の吸収特性に基づいて選択できる。例えばドープ済み材料の吸収は、複数のドープ濃度それぞれについて、電子フォトニックデバイスの１つ以上の動作周波数において分析でき、上記１つ以上の動作周波数において低い吸収を呈するドープ濃度を選択できる。

以下のいくつかの段落は、図２～８に示されているアーキテクチャ間で異なっている様々な設計上の特徴を説明する。

図２は、導波路構造体の隆起部分（２５１）がスラブ層の底部に配置されて第１のクラッド層（２１０）内へと延伸するアーキテクチャを示す。図２に示されているように、隆起部分とスラブ層との組み合わせは、スラブ層のみ（２２０）の第２の厚さ（２６０）より大きな第１の厚さ（２６２）を有し、第１の厚さの、第２の厚さを超えた部分は、スラブ層の下側においてクラッド層（２１０）内へと延伸する。図２に示されているように、第１の電極（２４０）及び第２の電極（２４２）は、上記下側とは反対側のスラブ層の上側において、スラブ層（２２０）に結合される。更に、第１の電気的接点（２３０）及び第２の電気的接点（２３２）が、スラブ層（２２０）の上側に配置される。なお、用語「上（ｔｏｐ）」及び「下（ｂｏｔｔｏｍ）」は、分かりやすいように、図面に示されている見方に関して使用されているものであり、必ずしも、デバイス全体に対する何らかの特定の方向を指すものではない。

図３は、導波路構造体の隆起部分（３５１）がスラブ層の上側に配置されて第１のクラッド層（３１２）内へと延伸し、第１の電極及び第２の電極が、上記上側とは反対側のスラブ層の下側においてスラブ層に結合される、アーキテクチャを示す。図示されているように、隆起部分とスラブ層との組み合わせは、スラブ層（３２０）のみの第２の厚さ（３６０）より大きな第１の厚さ（３６２）を有し、第１の厚さの、第２の厚さを超えた部分は、スラブ層（３２０）の上側において第１のクラッド層（３１２）内へと延伸する。図３に示されているように、第１の電極（３４０）及び第２の電極（３４２）は、上記上側とは反対側のスラブ層の下側において、スラブ層（３２０）に結合される。更に、第１の電気的接点（３３０）は、スラブ層の上側からスラブ層の下側へとスラブ層（３２０）を貫通することによって、第１の電極（３４０）に結合され、第２の電気的接点（３３２）は、スラブ層の上側からスラブ層の下側へとスラブ層（３２０）を貫通することによって、第２の電極（３４２）に結合される。

図４は、スラブ層と導波路構造体の隆起部分（４５１）との組み合わせが、スラブ層（４２０）の第２の厚さ（４６０）より大きな第１の厚さ（４６２）を有し、第１の厚さの、第２の厚さを超えた部分が、スラブ層の上側において第１のクラッド層（４１２）内へと延伸する、アーキテクチャを示す。図４に示されているように、第１の電極（４４０）及び第２の電極（４４２）は、スラブ層の上側において、第１の材料（４２０）に結合される。更に、第１の電極（４４０）及び第２の電極（４４２）は、導波路構造体（４５１）の隆起部分に当接する。

図５は、導波路構造体が第１のストリップ状導波路部分（５５４）及び第２のストリップ状導波路部分（５５６）を含み、第１及び第２の導波路が第２の材料で構成され、スラブ層（５２０）が第１の導波路部分（５５４）と第２の導波路部分（５５６）との間に配置される、アーキテクチャを示す。第１の電極（５４０）及び第２の電極（５４２）は電気光学層（５２０）上に配置され、第１のリード（５３０）は第１の電極に結合され、第２のリード（５３２）は第２の電極に結合される。図５に示されているデバイスアーキテクチャは、いくつかの実施形態によると、図１５を参照して説明される方法によって製作できる。

いくつかの実施形態では、第１のストリップ状導波路部分は窒化ケイ素（Ｓｉ_３Ｎ_４）で構成され、第２のストリップ状導波路部分はケイ素で構成される。他の実施形態では、第１及び第２のストリップ状導波路部分はいすれも窒化ケイ素（Ｓｉ_３Ｎ_４）で構成される。あるいは、第１及び第２の導波路部分はそれぞれ別個に、Ｓｉ_３Ｎ_４、二酸化ケイ素（ＳｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、又は別の材料で構成されてよい。

図５に示されているように、第１の電極及び第２の電極は、第１のストリップ状導波路に当接し、第１の電極及び第２の電極は第１の厚さ（５６２）を有する。いくつかの実施形態では、第１の電極及び第２の電極は、電気光学層と同一平面であり、電気光学層の第１の側面に隣接して配置された、第２の層を備える。

いくつかの実施形態では、第１及び第２のストリップ状導波路部分は、電気光学層内に光モードの最大強度部分を集中させるよう構成される。換言すれば、スラブ層（５２０）の一方の側面上に第１のストリップ状導波路部分（５５４）のみを有し、もう片方の側面上にクラッド層を有する（即ち第２のストリップ状導波路部分５５６を有しない）、又はスラブ層（５２０）の一方の側面上に第２のストリップ状導波路部分（５５６）のみを有し、もう片方の側面上にクラッド層を有する（即ち第１のストリップ状導波路部分５５４を有しない）と、垂直方向にオフセットされた、及び／又は集中度が低い光モードがもたらされる場合がある。いくつかの実施形態では、第１のストリップ状導波路部分はスラブ層に当接し、第２のストリップ状導波路部分はわずかな距離（例えば数ナノメートル等の距離）だけスラブ層から隔てられる。あるいは（図５には示されていないが）、第１及び第２のストリップ状導波路部分はいずれもスラブ層に当接してよい。

図６は、第１の電極（６４２）がスラブ層の上側においてスラブ層（６５１）に結合され、第２の電極（６４０）が、上記上側とは反対側のスラブ層の下側においてスラブ層（６５１）に結合される、垂直な導波路アーキテクチャを示す。換言すれば、第１及び第２の電極は、導波路構造体内の誘導電場がｙ方向に沿って配向されるように、導波路構造体の上側及び下側に結合される。

図７は、第１の電極（７４０）及び第２の電極（７４２）がそれぞれ、導波路構造体（７５４）内で一直線上に配置される、導波路アーキテクチャを示す。換言すれば、第１及び第２の電極のそれぞれと導波路構造体とは、単一の幅を有する単一の層内に配置される。

図８は、第１の電極（８４０）及び第２の電極（８４２）が導波路構造体（８５１）と、隆起したプロファイルを共有し、上記隆起したプロファイルが第１のクラッド層（８１２）内へと延伸する、導波路アーキテクチャを示す。例えば第１の電極（８４０）は、第１の電極の残りの部分の厚さ（８６０）より大きな厚さ（８６２）を有する隆起部分（８４４）を含んでよく、第２の電極（８４２）は、第２の電極の残りの部分の厚さ（８６０）より大きな厚さ（８６２）を有する隆起部分（８４６）を含んでよい。更に、第１及び第２の電極の隆起部分は、導波路構造体（８５１）と同じ厚さを呈してよい。

図９ フォトニック移相器の上面図
図９は、いくつかの実施形態によるフォトニック移相器のアーキテクチャの上面図である。図示されているように、上記移相器は、第１のリード（９３０）及び第２のリード（９３２）、第１の電極（９４０）及び第２の電極（９４２）、スラブ（例えば導波路）層（９２０）、並びに導波路構造体の隆起部分（９５１）を含んでよい。

図１０ ハイブリッド量子コンピューティングシステム
図１０は、いくつかの実施形態による、クライオスタットを備えた電気光学スイッチの、ハイブリッド量子コンピューティングシステムへの組み込みを示す、簡略化された概略図である。低温、例えば液体ヘリウムの温度での動作のために、本発明の実施形態は、本明細書に記載の電気光学スイッチを、冷却システムを含む装置に組み込む。そのようにして、本発明の実施形態は、例えば図８に示されているような、ハイブリッドコンピューティングシステム内で使用できる光移相器を提供する。ハイブリッドコンピューティングシステム１１０１は、ハイブリッド量子コンピューティング（ＱＣ）サブシステム１１０５と通信可能に結合された、ユーザインタフェースデバイス１１０３を含む。ユーザインタフェースデバイス１１０３は、いずれのタイプのユーザインタフェースデバイス、例えばディスプレイ、キーボード、マウス、タッチスクリーン等を含む端末とすることができる。更に、ユーザインタフェースデバイス自体を、パーソナルコンピュータ（ＰＣ）、ラップトップ、タブレットコンピュータ等のコンピュータとすることができる。いくつかの実施形態では、ユーザインタフェースデバイス１１０３は、ユーザがハイブリッドＱＣサブシステム１１０５と対話できるようにするインタフェースを提供する。例えばユーザインタフェースデバイス１１０３は、テキストエディタ、インタラクティブ開発環境（ｉｎｔｅｒａｃｔｉｖｅ ｄｅｖｅｌｏｐｍｅｎｔ ｅｎｖｉｒｏｎｍｅｎｔ：ＩＤＥ）、コマンドプロンプト、グラフィカルユーザインタフェース等のソフトウェアを実行でき、これにより、ユーザはＱＣサブシステムをプログラムするか又はＱＣサブシステムと他の様式で対話することによって、１つ以上の量子アルゴリズムを実行できる。他の実施形態では、ＱＣサブシステム１１０５は事前にプログラムされていてよく、ユーザインタフェースデバイス１１０３は、ユーザが量子計算を開始でき、進捗を監視でき、結果をハイブリッドＱＣサブシステム１１０５から受け取ることができる、単なるインタフェースであってよい。ハイブリッドＱＣサブシステム１１０５は更に、１つ以上の量子コンピューティングチップ１１０９に結合された、古典的なコンピューティングシステム１１０７を含む。いくつかの例では、古典的なコンピューティングシステム１１０７及び量子コンピューティングチップ１１０９は、他の電子構成部品１１１１、例えばパルスポンプレーザ、マイクロ波発振器、電源、ネットワーク構成ハードウェア等に結合できる。

極低温動作を利用するいくつかの実施形態では、量子コンピューティングシステム１１０９を、例えばクライオスタット１１１３であるクライオスタット内に格納できる。いくつかの実施形態では、量子コンピューティングチップ１１０９は、１つ以上の構成チップ、例えばハイブリッド電子チップ１１１５及び集積フォトニクスチップ１１１７を含むことができる。信号は、いずれの個数の経路で、例えば光相互接続１１１９を介して、及び他の電子的相互接続１１２１を介して、オンチップ及びオフチップでルーティングできる。

図１１ フォトニック移相器の誘導電場
図１１は、いくつかの実施形態による、図２に示されている導波路構造体の断面を示す、簡略化された概略図であり、誘導電場の方向が矢印で示されている。図示されているように、小さな矢印は、デバイスの電極を通り、全体として正のｘ方向を向いた、誘導電場の方向を示す。電場は図示されているように、電極の上下両方において凸状に湾曲している。更に、正のｘ方向を向いた大きな矢印（１１５０）は、スラブ層及び導波路を通過できる光モードの偏光の方向を示す。

図１２～１５ 電気光学デバイスの製作方法
近年の技術の進歩によって、複雑な分子ビームエピタキシ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）技術を用いて平面Ｓｉ基板上に強誘電体薄膜を良好に成長させることができることが実証されており、これにより、半導体加工技術を用いて、電気光学デバイスに様々な複雑な酸化物をモノリシックに統合できる。ＢａＴｉＯ_３又はＢＴＯは、その高いポッケルス係数、高いバンド幅、及び低い誘電損失を理由として、次世代電気光学スイッチのための最適な材料と考えられている。いくつかの実施形態では、ＳｒＴｉＯ_３をバッファとして用いて、ブランケットＢＴＯ薄膜をシリコン基板上にエピタキシャル成長させることができる。続いて、二酸化ケイ素（ＳｉＯ_２）接着層をＢＴＯ薄膜に重ねることができる。別のシリコンウェハでは、シリコン導波路を形成し、これを平坦な上面を有する二酸化ケイ素クラッド層で取り囲み、この平坦な上面は、例えばシリコン導波路上に二酸化ケイ素をブランケット堆積させた後に化学機械研磨によって得ることができる。ブランケットＢＴＯフィルムが上に形成された第１のウェハを、ウェハ間接着によって第２のウェハに接着することにより、ブランケットＢＴＯフィルムを、第２のウェハ上の二酸化ケイ素クラッドの平坦な上面に転写する。続いてこの第１のウェハを（例えば研削及び／又は化学機械研磨によって）除去し、電極又は接点をＢＴＯフィルムに形成して、複数の接点にわたる電場の印加を可能とする。このプロセスは、ある基板から別の基板へのＢＴＯフィルムの転写を伴うため、非効率的かつ高コストであり、基礎となるデバイスのアーキテクチャを限定する。図１２～１５は、様々な実施形態による、様々な電気光学デバイスのアーキテクチャの製作プロセスのための改善された方法を示す。

図１２Ａ～Ｇは、いくつかの実施形態による、電極とは反対側に位置決めされた隆起導波路を有する電気光学デバイスを構築するための製作方法を示す概略図である。

図１２Ａは、デバイスを構築するための最初の複数のステップを示し、これらには、シード層（１２０４）を基板層（１２０２）上に堆積させるステップ、及び電気光学層（１２０６）をシード層（１２０４）上に堆積させるステップが含まれる。これらの連続的な層はエピタキシ的に堆積させてもよく、又はこれらは別の技法を用いて堆積させてもよい。いくつかの実施形態では、第１の層スタックを含む第１のウェハを受け取ることができ、上記第１の層スタックは、図示されている基板層（１２０２）、シード層（１２０４）、及び電気光学層（１２０６）を含む。換言すれば、図１２Ａに図示されているものに相当する予備製作済みのウェハを、製造元から受け取ることができる。あるいは、シード層（１２０４）、基板層（１２０２）、及び／又は電気光学層（１２０６）のうちの１つ以上を含む、部分的に完成したウェハを受け取ることもでき、残りの層を堆積させてウェハを完成させることができる。

いくつかの実施形態では、基板層はシリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ‐ｏｎ‐ｉｎｓｕｌａｔｏｒ：ＳＯＩ）ウェハであり、基板層の第１の部分は、シード層に接触した、ＳＯＩウェハの最も上のケイ素層である。ＳＯＩウェハは、半導体（例えばケイ素又はＳｉ）ベース、上記半導体ベース基板上の酸化物層（例えば二酸化ケイ素又はＳｉＯ_２）、及び上記酸化物層の上の半導体層（例えばケイ素）を含んでよい。ケイ素層ベース基板上の二酸化ケイ素層の上にケイ素層を有する、ケイ素ベースＳＯＩ基板を、ＳＯＩ基板の一例として本明細書で使用するが、ＳＯＩ基板は他のタイプの半導体（例えばゲルマニウム又はガリウムヒ素）をベースとすることもできる。ＳＯＩ基板上のケイ素層及びＳｉＯ_２層の厚さは、様々な実施形態に従って変更できる。いくつかの実施形態では、ＳＯＩ基板上のケイ素層の厚さは、１５０ｎｍ以下であり、ＳｉＯ_２層の厚さは０．５～４μｍとすることができ、ケイ素ベースの厚さは１００μｍ～２ｍｍとすることができる。

いくつかの実施形態では、シード層は、チタン酸ストロンチウム（ＳＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化グラフェン、酸化タンタル、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、ニオブ酸バリウムストロンチウム（ＳＢＮ）、酸化マグネシウム（ＭｇＯ）、ゲルマニウム（Ｇｅ）等のうちの１つで構成される。いくつかの実施形態では、シード層は３０ｎｍより薄くてよく、基板層に取り付けるための相互作用層として機能できる。これらの実施形態では、シード層及び相互作用層は最終的に、後続の製作ステップにおいて除去できる。あるいはいくつかの実施形態では、シード層はより厚い（例えば厚さ４ｎｍ～３００ｎｍの）ものであってよく、以下で更に詳述するように、後でエッチングすることによって、シード層を第２の電極から分離された第１の電極へと分割できる。

いくつかの実施形態では、電気光学層は、チタン酸バリウム（ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、リチウムニオバイト、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、酸化アルミニウム、亜硝酸アルミニウム、又はニオブ酸バリウムストロンチウム（ＳＢＮ）のうちの１つで構成される。いくつかの実施形態では、第１のクラッド層は、二酸化ケイ素又は別の材料で構成されていてよい。

いくつかの実施形態では、シード層を基板層上に堆積させるステップは、清浄なケイ素表面（例えばＳｉ（００１）２×１再構成面）を有するＳＯＩ基板を得るステップ、及び従来の技法を用いて上記ケイ素表面を不活性化するステップを含む。ケイ素表面の不活性化後、ＳｒＴｉＯ_３バッファ層をケイ素層上にエピタキシャル成長させることができる。薄膜（約３ｎｍ～３０ｎｍ）のエピタキシャル成長させたＳｒＴｉＯ_３層を、最初にバッファ層として成長させることによって、それに続いて堆積させられるＢａＴｉＯ_３層のエピタキシャル成長を促進できる。いくつかの実施形態では、ＳｒＴｉＯ_３の最初の数ＭＬ（１～３ＭＬ）を、例えば１０^-8～１．５×１０^-6Ｔｏｒｒの酸素圧下で、比較的低温（例えば１００～３００℃）で成長させることによって、ケイ素表面の酸化を回避できる。この数ＭＬのＳｒＴｉＯ_３はほとんどが非晶質であるため、超高真空条件（例えば５×１０^-9Ｔｏｒｒ未満の圧力）下で、比較的高温（例えば５００～７５０℃）でのアニーリングプロセスを実施することによって、ケイ素表面上に成長させたＳｒＴｉＯ_３を結晶化させてよい。その後、所望の厚さのＳｒＴｉＯ_３バッファ層が得られるまで、更なるＳｒＴｉＯ_３を、比較的高温（例えば５００～６００℃）で成長させることができ、又は比較的低温（例えば３００～５００℃）で成長させて、それに続いて比較的高温（例えば５５０～７５０℃）でアニーリングしてもよい。

図１２ｂは、電気光学層をエッチングして隆起導波路構造体（１２２４）を構築する方法を示す。電気光学層のエッチングに続いて、第１のクラッド層（１２０８）を電気光学層（１２０６）上に堆積させる。例えば第１のクラッド層の堆積前に、隆起構造体を、均一な電気光学層から形成してよい。いくつかの実施形態では、隆起導波路構造体は、厚さが例えば２００～３５０ｎｍの電気光学層を得るステップ、隆起導波路構造体が配置されることになる電気光学層上のエリアをマスキングするステップ、及び異方性エッチング（例えばＲＩＥ）プロセスを用いてＳＯＩ基板上の電気光学層をエッチングすることにより、電気光学層のマスキングされていない部分を例えば１５０ｎｍ未満まで薄くするステップによって形成できる。続いて第１のクラッド層を、隆起導波路構造体上と、電気光学層の薄くされなかった部分の上とに堆積させる。

図１２Ｃは、第１のクラッド層（１２１０）を平坦化するステップを示す。例えば、図１２Ａに示されている第１のクラッド層の上面は十分に平坦でない場合があり、第１のクラッド層を平坦化して、第１のクラッド層の厚さのばらつきを低減できる。

図１２Ｄは、平坦化された第１のクラッド層（１２１０）をウェハ（１２１２）に接着するステップを示す。いくつかの実施形態では、第１のクラッド層の上面をウェハに接着してよい。いくつかの実施形態では、ウェハ（１２１２）は光学インターポーザを含むか、又はウェハはデバイスの別のタイプの回路構成部品であってよい。一般にウェハは、隆起導波路に近接して構成されることになる様々なタイプの構成部品のいずれを含んでよい。

図１２Ｅは、ここでデバイスの上面として示されているものから基板層（１２０２）を除去するステップを示す。基板層の除去によってシード層を露出させることができる。

図１２Ｆは、シード層をエッチングすることによって、シード層を第２の電極（１２１６）から分離された第１の電極（１２１４）へと分割するステップを示す。シード層をエッチングするステップを実施することによって、電気光学層の一部分を露出させることができる。上記方法を継続して、エッチングされたシード層上と、電気光学層の露出した部分の上とに、第２のクラッド層（１２１８）を堆積させることができる。

図１２Ｇは、第２のクラッド層をエッチングして第１の電極の第１の部分を露出させるステップ、第２のクラッド層をエッチングして第２の電極の第２の部分を露出させるステップ、第１のリード（１２２０）を、露出した第１の部分を通るように第１の電極（１２１４）上に堆積させるステップ、及び第２のリード（１２２２）を、露出した第２の部分を通るように第２の電極（１２１６）上に堆積させるステップを示す。第１及び第２のリードは、金属（例えば銅、金等）等の導電性材料で構成されていてよく、あるいはこれらは、半導体で構成されていてよい。最終的なデバイスは、例えば図２に示されているデバイスと構造的に同様のものであってよい。

図１３Ａ～Ｅは、いくつかの実施形態による、導波路のスラブ層を貫通したリードを有する電極とは反対側に位置決めされた隆起導波路を有する電気光学デバイスを構築するための製作方法を示す概略図である。図１３Ａ～Ｅに示されている方法のステップを用いて、例えば図３に示されているデバイスと同様のデバイスを構築できる。

図１３Ａは、デバイスを製作するための最初の複数のステップを示し、これらには、シード層（１３０４）を基板層（１３０２）上に堆積させるステップ、電気光学層（１３０６）をシード層（１３０４）上に堆積させるステップ、及び電極層（１３０８）を電気光学層（１３０６）上に堆積させるステップが含まれる。これらの連続的な層はエピタキシ的に堆積させてもよく、又はこれらは別の技法を用いて堆積させてもよい。あるいは、図１３Ａに図示されているもの等の完成品のウェハを、製造元から受け取ることができる。あるいは、シード層（１３０４）、基板層（１３０２）、及び／又は電気光学層（１３０６）のうちの１つ以上を含む、部分的に完成したウェハを受け取ることもでき、残りの層を堆積させてウェハを完成させることができる。

いくつかの実施形態では、シード層は、チタン酸ストロンチウム（ＳＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化グラフェン、酸化タンタル、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、ニオブ酸バリウムストロンチウム（ＳＢＮ）、酸化マグネシウム（ＭｇＯ）、ゲルマニウム等のうちの１つで構成される。

いくつかの実施形態では、電気光学層は、チタン酸バリウム（ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、リチウムニオバイト、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、酸化アルミニウム、亜硝酸アルミニウム、又はニオブ酸バリウムストロンチウム（ＳＢＮ）のうちの１つで構成される。

図１３Ｂは、電極層（１３０８）をエッチングして電気光学層の一部分を露出させ、電極層を第２の電極（１３１２）から分離された第１の電極（１３１０）へと分割するステップを示す。エッチングの実施後、第１のクラッド層（１３１４）を、電気光学層の露出した部分の上と、第１及び第２の電極の上とに堆積させる。

図１３Ｃは、第１のクラッド層を平坦化するステップ、及び平坦化された第１のクラッド層（１３１４）をウェハ（１３１６）に接着するステップを示す。例えば第１のクラッド層を平坦化することによって、その厚さの均一性を向上させ、ウェハへの接着を改善できる。平坦化された第１のクラッド層が、ウェハへの接着のためにデバイスの底部となるように、ウェハへの接着前にデバイスを上下逆にしてよい。いくつかの実施形態では、ウェハ（１３１６）は光学インターポーザを含むか、又はウェハはデバイスの別のタイプの回路構成部品であってよい。一般にウェハは、電極に近接して構成されることになる様々なタイプの構成部品のいずれを含んでよい。

図１３Ｄは、基板層（１３０２）及びシード層（１３０４）を除去するステップ、並びに基板層及びシード層の除去後に電気光学層（１３０６）をエッチングして、第１の厚さ（１３２６）より小さな第２の厚さ（１３２８）を有する第１のスラブ層（１３２０）と第２のスラブ層（１３２２）との間に配置された、第１の厚さ（１３２６）を有する隆起導波路（１３１８）を作成するステップを示す。いくつかの実施形態では、隆起導波路付近の領域の電気光学係数を更に改善するために、基板層（１３０２）及びシード層（１３０４）を除去するだけでなく、電気光学層１３０６の一部分も除去することによって、（例えばＳＴＯ種及びＢＴＯ電気光学層の場合に）シード層付近の領域で成長したいずれのｃ軸電気光学材料を除去する。隆起導波路のエッチング後、第２のクラッド層（１３２４）を、第１及び第２のスラブ層上と、隆起導波路構造体上とに堆積させてよい。

図１３Ｅは、第２のクラッド層（１３２４）及び第１のスラブ層を通るようにエッチングすることによって、第１の電極の第１の部分を露出させるステップ、第２のクラッド層及び第２のスラブ層を通るようにエッチングすることによって、第２の電極の第２の部分を露出させるステップ、第１のリード（１３３０）を、露出した第１の部分を通るように第１の電極（１３１０）上に堆積させるステップ、及び第２のリード（１３３２）を、露出した第２の部分を通るように第２の電極（１３１２）上に堆積させるステップを示す。第１及び第２のリードは、金属等の導電性材料で構成されていてよく、あるいはこれらは、半導体で構成されていてよい。

図１４Ａ～Ｅは、いくつかの実施形態による、電極と同じ側に位置決めされた隆起導波路を有する電気光学デバイスを構築するための製作方法を示す概略図である。図１４Ａ～Ｅに示されている方法のステップを用いて、例えば図４に示されているデバイスと同様のデバイスを構築できる。

図１４Ａは、デバイスを製作するための最初の複数のステップを示し、これらには、シード層（１４０４）を基板層（１４０２）上に堆積させるステップ、電気光学層（１４０６）をシード層（１４０４）上に堆積させるステップ、及び第１のクラッド層（１４０８）を電気光学層（１４０６）上に堆積させるステップが含まれる。これらの連続的な層はエピタキシ的に堆積させてもよく、又はこれらは別の技法を用いて堆積させてもよい。あるいは、図１４Ａに図示されているもの等の完成品のウェハを、製造元から受け取ることができる。あるいは、シード層（１４０４）、基板層（１４０２）、電気光学層（１４０６）、及び／又は第１のクラッド層（１４０８）のうちの１つ以上を含む、部分的に完成したウェハを受け取ることもでき、残りの層を堆積させてウェハを完成させることができる。

いくつかの実施形態では、電気光学層は、チタン酸バリウム（ＢＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、リチウムニオバイト、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、酸化アルミニウム、亜硝酸アルミニウム、又はニオブ酸バリウムストロンチウム（ＳＢＮ）のうちの１つで構成される。

図１４Ｂは、第１のクラッド層（１４０８）を平坦化して、第１のクラッド層の厚さの均一性を向上させるステップ、及び平坦化された第１のクラッド層（１４０８）をウェハ（１４１０）に接着するステップを示す。平坦化された第１のクラッド層が、ウェハへの接着のためにデバイスの底部となるように、ウェハへの接着前にデバイスを上下逆にしてよい。いくつかの実施形態では、ウェハ（１４１０）は光学インターポーザを含むか、又はウェハはデバイスの別のタイプの回路構成部品であってよい。一般にウェハは、シード層に近接して構成されることになる様々なタイプの構成部品のいずれを含んでよい。

図１４Ｃは、基板層（１４０２）及びシード層（１４０４）を除去するステップ、並びに基板層及びシード層の除去後に電気光学層をエッチングして、第１のスラブ層（１４１４）と第２のスラブ層（１４１６）との間に配置された、第１の厚さ（１４１８）を有する隆起導波路（１４１２）を作成するステップを示し、ここで第１及び第２のスラブ層は第１の厚さ（１４１８）より小さな第２の厚さ（１４２０）を有する。いくつかの実施形態では、隆起導波路付近の領域の電気光学係数を更に改善するために、基板層（１４０２）及びシード層（１４０４）を除去するだけでなく、電気光学層１４０６の一部分も除去することによって、（例えばＳＴＯ種及びＢＴＯ電気光学層の場合に）シード層付近の領域で成長したいずれのｃ軸電気光学材料を除去する。

図１４Ｄは、第１の電極（１４２２）及び第２の電極（１４２４）をそれぞれ、隆起導波路構造体（１４１２）の左側面及び右側面上に堆積させるステップ、並びに第２のクラッド層（１４２６）を、第１及び第２の電極上と、隆起導波路構造体上とに堆積させるステップを示す。いくつかの実施形態では、第１及び第２の電極は、チタン酸ストロンチウム（ＳＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化グラフェン、酸化タンタル、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、又はニオブ酸バリウムストロンチウム（ＳＢＮ）のうちの１つで構成される。

図１４Ｅは、第２のクラッド層を通るようにエッチングすることによって、第１の電極の第１の部分を露出させるステップ、第２のクラッド層を通るようにエッチングすることによって、第２の電極の第２の部分を露出させるステップ、第１のリード（１４２８）を、露出した第１の部分を通るように第１の電極（１４２２）上に堆積させるステップ、及び第２のリード（１４３０）を、露出した第２の部分を通るように第２の電極（１４２４）上に堆積させるステップを示す。第１及び第２のリードは、金属等の導電性材料で構成されていてよく、あるいはこれらは、半導体で構成されていてよい。

図１５Ａ～Ｅは、いくつかの実施形態による、サンドイッチ型アーキテクチャを呈するフォトニックデバイスを製作する方法を示す。図１５Ａ～Ｅに示されている方法のステップを用いて、例えば図５に示されているデバイスと同様のデバイスを構築できる。

図１５Ａは、第１の基板層（１５０６）上に配置された電極層（１５０４）、及び電極層（１５０４）上に配置された電気光学層（１５０２）からなる、第１のウェハ（１５００）の断面図を示す。あるいはいくつかの実施形態では、電気光学層（１５０２）はシード層（図示せず）上に配置される。いくつかの実施形態では、第１のウェハはウェハ製造元によって事前に製作されていてよく、これを、図１５Ｃ～Ｅに記載されているような更なる製作ステップのために受け取ることができる。あるいは第１のウェハを組織内で製作してもよい。例えば電極層及び電気光学層は、エピタキシャル堆積又は本開示全体を通して様々に説明されている他の多様な堆積技法を利用して、第１の基板上に順次堆積させることができる。

図１５Ｂは、第２のクラッド層（１５１０）の下側に堆積された第２の基板層（１５１２）、及び第２のクラッド層内かつ第２のクラッド層の上面付近に堆積された第２のストリップ状導波路構造体（１５０８）からなる、第２のウェハ（１５０１）の断面図を示す。いくつかの実施形態では、第２のウェハ（１５０１）はウェハ製造元によって事前に製作されていてよく、これを、図１５Ｃ～Ｅに記載されているような更なる製作ステップのために受け取ることができる。あるいは必要に応じて、第２のウェハを組織内で製作してもよい。

いくつかの実施形態では、第１のウェハ（１５００）を裏返し、第１のウェハの電気光学層（１５０２）の露出面を、第２のウェハの第２のクラッド層（１５１０）の露出面に接着する。従って第１及び第２のウェハは一体に接着される。

図１５Ｃは、いくつかの実施形態において、第１のウェハを第２のウェハに接着した後に、第１のクラッド層（１５０６）を除去して電極層（１５０４）をエッチングすることにより、電極層を第２の電極（１５１６）から分離された第１の電極（１５１４）へと分割する方法を示す。他の実施形態では、電極層（１５０４）は比較的薄いシード層として機能し、最終的に除去される。シード層の表面付近の領域の電気光学係数を更に改善するために、基板層（１５０６）及び電極／シード層（１５０４）に加えて電気光学層（１５０２）の一部分を除去してよい。これらの実施形態では、このようなシード層の除去後、又は何らかの部分除去ステップ後に、上述のようにして新たな電極層を堆積させてエッチングしてよい。

図１５Ｄは、第１の電極（１５１４）と第２の電極（１５１６）との間に第１のストリップ状導波路構造体（１５２０）を堆積させる方法を示す。いくつかの実施形態では、堆積プロセスに続いて平坦化ステップを実施し、例えばリソグラフパターン形成又は化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）によって、電極の上方の領域から余剰材料を除去する。いくつかの実施形態では、ストリップ状導波路構造体（１５２０）及び／又は（１５０８）に使用される材料は、図５を参照して上述した通りであり、例えば窒化ケイ素であってよい。続いて第１のクラッド層（１５１８）を、第１及び第２の電極上と、第１のストリップ状導波路構造体上とに堆積させる。

最後に図１５Ｅは、第１のクラッド層（１５１８）をエッチングして第１の電極（１５１４）の一部分及び第２の電極（１５１６）の一部分を露出させる方法を示す。続いて、第１のリード（１５２２）を第１の電極の露出した部分上に堆積させ、第２のリード（１５２４）を第２の電極の露出した部分上に堆積させる。図１５Ｅは、リードを第１及び第２の電極の上面上に堆積させる実施形態を示す。しかしながら他の実施形態では、第１及び第２の電極の露出した部分自体をエッチングしてよく、これにより第１及び第２のリードを、第１及び第２の電極の断面内、又は潜在的には電気光学層（１５０２）の上面上においてある程度の距離以内に堆積させる。

図１６は、様々な実施形態による、本明細書に記載の様々なデバイスの製作プロセスの一部として受け入れることができる、層スタックを含む第１のウェハの断面図を示す。図示されているように、第１の絶縁基板層（１５０２）は（任意に）シード層（１５０４）の下に配置されていてよく、シード層（１５０４）は電気光学層（１５０６）の下に配置され、電気光学層（１５０６）は（任意に電極層（１５０８）の下に配置され、電極層（１５０８）は（任意に）第２の絶縁基板層（１５１０）の下に配置される。なお、シード層、電極層、及び第２の基板層は必要に応じて任意に存在してもしなくてもよいため、第１のウェハは、採用される特定の製作方法に応じて様々なタイプとなり得る。

いくつかの実施形態では、続いてシード層（１５０４）をエッチングして、第２の電極から分離された第１の電極を形成してよい。あるいはいくつかの実施形態では、シード層は単に電気光学層と第１の基板層との間に相互作用層を提供する役割を果たし、シード層は製作プロセス中に最終的に除去される。これらの実施形態では、電極層（１５０８）をエッチングして第１及び第２の電極を形成してよい。

本明細書で説明されている様々な実施形態の記述において使用されている用語法は、特定の実施形態を説明することのみを目的とし、限定を意図したものではない。本明細書で説明されている様々な実施形態及び添付の特許請求の範囲の記述で使用されている場合、単数形「ある（ａ、ａｎ）」及び「上記／前記（ｔｈｅ）」は、文脈がそうでないことを明確に示していない限り、複数形も含むことが意図されている。また本明細書中で使用される場合、用語「及び／又は（ａｎｄ／ｏｒ）」は、関連付けて列挙されている事項のうちの１つ以上のあらゆる可能な組み合わせを指し、またこれを包含することが理解されるだろう。更に本明細書中で使用される場合、用語「含む（ｉｎｃｌｕｄｅ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「備える（ｃｏｍｐｒｉｓｅ）」、及び／又は「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、言及されている特徴、整数、ステップ、操作、要素、及び／又は構成要素の存在を特定するものの、１つ以上の他の特徴、整数、ステップ、操作、要素、構成要素、及び／又はこれらの群の存在又は追加を排除するものではないことが理解されるだろう。

本明細書中で使用される場合、用語「…である場合（ｉｆ）」は任意に、文脈に応じて「…であるとき」、又は「…すると（ｕｐｏｎ）」、又は「…と判断されたことに応じて（ｉｎ ｒｅｓｐｏｎｓｅ ｔｏ ｄｅｔｅｒｍｉｎｉｎｇ）」、又は「…が検出されたことに応じて（ｉｎ ｒｅｓｐｏｎｓｅ ｔｏ ｄｅｔｅｃｔｉｎｇ）」、又は「…という判断に従って（ｉｎ ａｃｃｏｒｄａｎｃｅ ｗｉｔｈ ａ ｄｅｔｅｒｍｉｎａｔｉｏｎ ｔｈａｔ）」を意味するものと解釈される。

説明を目的とする以上の記述は、具体的実施形態を参照して記載されている。しかしながら上述の例示的説明は、包括的なものであること、又は特許請求の範囲を本明細書で開示されている形態に正確に限定することを意図したものではない。上述の教示に鑑みて、多数の修正及び変形が可能である。これらの実施形態は、特許請求の範囲及びその実際の応用の基礎となる原理を最も良好に説明することによって、当業者がこれらの実施形態を、企図される特定の使用に適した様々な修正と共に最も良好に使用できるようにするために、選択された。

また本明細書に記載の例及び実施形態は例示のみを目的としていること、並びにそれに照らして、様々な修正又は変化が当業者に提案されることになり、またこれらは本出願及び添付の特許請求の範囲の精神及び範囲内に含まれることになることも、理解されるだろう。

Claims (20)

1. デバイスを構築する方法であって、前記方法は：
   第１の層スタックからなる第１のウェハを受け入れるステップであって、前記第１の層スタックは：
   基板層；
   前記基板層の上に配置されたシード層；及び
   前記シード層の上に配置された電気光学層
   からなる、ステップ；
   第２のウェハを受け入れるステップ；
   前記第１の層スタックを前記第２のウェハに接着するステップ；
   前記基板層を除去するステップ；
   前記シード層をエッチングして、前記シード層内に、第２の電極から分離された第１の電極を形成するステップ；並びに
   第２のクラッド層を前記第１の電極及び前記第２の電極の上に堆積させるステップ
   を含む、方法。
2. 前記第１の層スタックは更に、前記電気光学層の上に配置された第１のクラッド層を備え、
   前記第１の層スタックを前記第２のウェハに接着する前記ステップは、前記第１のクラッド層の表面を前記第２のウェハに接着するステップを含む、請求項１に記載の方法。
3. 前記第１のクラッド層の前記表面を前記第２のウェハに接着する前記ステップの前に、前記第１のクラッド層を平坦化するステップ
   を更に含む、請求項２に記載の方法。
4. 前記方法は更に：
   前記第２のクラッド層をエッチングして、前記第１の電極の第１の部分を露出させるステップ；
   前記第２のクラッド層をエッチングして、前記第２の電極の第２の部分を露出させるステップ；
   露出した前記第１の部分を通して、第１のリードを前記第１の電極の上に堆積させるステップ；及び
   露出した前記第２の部分を通して、第２のリードを前記第２の電極の上に堆積させるステップ
   を含む、請求項１に記載の方法。
5. 前記電気光学層は隆起導波路構造体を備える、請求項１に記載の方法。
6. 前記基板層は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハからなり、
   前記ＳＯＩウェハのケイ素層は前記シード層に接触する、請求項５に記載の方法。
7. 前記第２のウェハは光学インターポーザを備える、請求項１に記載の方法。
8. シード層は：
   チタン酸ストロンチウム；
   チタン酸バリウムストロンチウム；
   酸化ハフニウム；
   酸化ジルコニウム；
   酸化チタン；
   酸化グラフェン；
   酸化タンタル；
   チタン酸ジルコン酸鉛；
   チタン酸ジルコン酸ランタン鉛；
   酸化マグネシウム；
   ゲルマニウム；又は
   ニオブ酸バリウムストロンチウム
   のうちの１つで構成され、
   前記電気光学層は：
   チタン酸バリウム；
   チタン酸バリウムストロンチウム；
   リチウムニオバイト；
   チタン酸ジルコン酸鉛；
   チタン酸ジルコン酸ランタン鉛；
   酸化アルミニウム；
   亜硝酸アルミニウム；又は
   ニオブ酸バリウムストロンチウム
   のうちの１つで構成される、請求項１に記載の方法。
9. デバイスを構築する方法であって、前記方法は：
   第１の層スタックからなる第１のウェハを受け入れるステップであって、前記第１の層スタックは：
   基板層の上に配置されたシード層；
   前記シード層の上に配置された電気光学層；及び
   前記電気光学層の上に配置された電極層
   からなる、ステップ；
   前記電極層をエッチングして、前記電気光学層の一部分を露出させ、前記電極層を、第２の電極から分離された第１の電極へと分割するステップ；
   第１のクラッド層を、前記電気光学層の露出した前記部分の上と、前記第１及び第２の電極上とに堆積させるステップ；
   前記第１のクラッド層の表面を第２のウェハに接着するステップ；
   前記基板層及び前記シード層を除去するステップ；
   前記基板層及び前記シード層を除去した後、前記電気光学層をエッチングして、第１の厚さより小さな第２の厚さを有する第１のスラブ層と第２のスラブ層との間に配置された、前記第１の厚さを有する隆起導波路を作成するステップ；並びに
   第２のクラッド層を、前記第１及び第２のスラブ層の上と、前記隆起導波路構造体の上とに堆積させるステップ
   を含む、方法。
10. 前記方法は更に：
    前記第１のクラッド層を前記第２のウェハに接着する前記ステップの前に、前記第１のクラッド層を平坦化するステップ
    を含む、請求項９に記載の方法。
11. 前記方法は更に：
    前記第２のクラッド層及び前記第１のスラブ層を通るようにエッチングして、前記第１の電極の第１の部分を露出させるステップ；
    前記第２のクラッド層及び前記第２のスラブ層を通るようにエッチングして、前記第２の電極の第２の部分を露出させるステップ；
    露出した前記第１の部分を通して、第１のリードを前記第１の電極の上に堆積させるステップ；並びに
    露出した前記第２の部分を通して、第２のリードを前記第２の電極の上に堆積させるステップ
    を含む、請求項９に記載の方法。
12. 前記基板層は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハからなり、
    前記ＳＯＩウェハのケイ素層は前記シード層に接触する、請求項９に記載の方法。
13. 前記第２のウェハは光学インターポーザを備える、請求項９に記載の方法。
14. シード層は：
    チタン酸ストロンチウム；
    チタン酸バリウムストロンチウム；
    酸化ハフニウム；
    酸化ジルコニウム；
    酸化チタン；
    酸化グラフェン；
    酸化タンタル；
    チタン酸ジルコン酸鉛；
    チタン酸ジルコン酸ランタン鉛；
    酸化マグネシウム；
    ゲルマニウム；又は
    ニオブ酸バリウムストロンチウム
    のうちの１つで構成され、
    前記電気光学層は：
    チタン酸バリウム；
    チタン酸バリウムストロンチウム；
    リチウムニオバイト；
    チタン酸ジルコン酸鉛；
    チタン酸ジルコン酸ランタン鉛；
    酸化アルミニウム；
    亜硝酸アルミニウム；又は
    ニオブ酸バリウムストロンチウム
    のうちの１つで構成される、請求項９に記載の方法。
15. デバイスを構築する方法であって、前記方法は：
    第１の層スタックからなる第１のウェハを受け入れるステップであって、前記第１の層スタックは：
    基板層の上に配置されたシード層；
    前記シード層の上に配置された電気光学層；及び
    前記電気光学層の上に配置された第１のクラッド層
    からなる、ステップ；
    前記第１のクラッド層を第２のウェハに接着するステップ；
    前記基板層及び前記シード層を除去するステップ；
    前記基板層及び前記シード層を除去した後、前記電気光学層をエッチングして、第１のスラブ層と第２のスラブ層との間に配置された、第１の厚さを有する隆起導波路を作成するステップであって、前記第１及び第２のスラブ層は、前記第１の厚さより小さな第２の厚さを有する、ステップ；
    第１及び第２の電極をそれぞれ前記隆起導波路構造体の左側及び右側に堆積させるステップ；並びに
    第２のクラッド層を、前記第１及び第２の電極の上と、前記隆起導波路構造体の上とに堆積させるステップ
    を含む、方法。
16. 前記方法は更に：
    前記第１のクラッド層を前記第２のウェハに接着する前記ステップの前に、前記第１のクラッド層を平坦化するステップ
    を含む、請求項１５に記載の方法。
17. 前記方法は更に：
    前記第２のクラッド層を通るようにエッチングして、前記第１の電極の第１の部分を露出させるステップ；
    前記第２のクラッド層を通るようにエッチングして、前記第２の電極の第２の部分を露出させるステップ；
    露出した前記第１の部分を通して、第１のリードを前記第１の電極の上に堆積させるステップ；並びに
    露出した前記第２の部分を通して、第２のリードを前記第２の電極の上に堆積させるステップ
    を含む、請求項１５に記載の方法。
18. 前記基板層は、シリコン・オン・インシュレータ（ＳＯＩ）ウェハからなり、前記方法は更に：
    前記シード層に接触する前記ＳＯＩウェハの最上部のケイ素層を酸化させるステップ
    を含む、請求項１５に記載の方法。
19. 前記第２のウェハは光学インターポーザを備える、請求項１５に記載の方法。
20. シード層は：
    チタン酸ストロンチウム；
    チタン酸バリウムストロンチウム；
    酸化ハフニウム；
    酸化ジルコニウム；
    酸化チタン；
    酸化グラフェン；
    酸化タンタル；
    チタン酸ジルコン酸鉛；
    チタン酸ジルコン酸ランタン鉛；
    酸化マグネシウム；
    ゲルマニウム；又は
    ニオブ酸バリウムストロンチウム
    のうちの１つで構成され、
    前記電気光学層は：
    チタン酸バリウム；
    チタン酸バリウムストロンチウム；
    リチウムニオバイト；
    チタン酸ジルコン酸鉛；
    チタン酸ジルコン酸ランタン鉛；
    酸化アルミニウム；
    亜硝酸アルミニウム；又は
    ニオブ酸バリウムストロンチウム
    のうちの１つで構成される、請求項１６に記載の方法。

Images