JP2023506425A - 半導体辺縁処理装置及び方法 - Google Patents

半導体辺縁処理装置及び方法 Download PDF

Info

Publication number
JP2023506425A
JP2023506425A JP2022534865A JP2022534865A JP2023506425A JP 2023506425 A JP2023506425 A JP 2023506425A JP 2022534865 A JP2022534865 A JP 2022534865A JP 2022534865 A JP2022534865 A JP 2022534865A JP 2023506425 A JP2023506425 A JP 2023506425A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor processing
support area
space
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022534865A
Other languages
English (en)
Other versions
JP7333118B2 (ja
Inventor
子瑛 温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaying Research Co Ltd
Original Assignee
Huaying Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaying Research Co Ltd filed Critical Huaying Research Co Ltd
Publication of JP2023506425A publication Critical patent/JP2023506425A/ja
Application granted granted Critical
Publication of JP7333118B2 publication Critical patent/JP7333118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Micromachines (AREA)

Abstract

本発明は半導体ウエハー辺縁表面処理装置を提供し、該装置は、ウエハーを支持する第一支持区域を具備している下部キャビティと、第二支持区域を具備している上部キャビティと、第一支持区域、第二支持区域及びそれらの辺縁区域に形成される第一通路とを含む。上部キャビティと下部キャビティを結合させるとき、ウエハーは第一支持区域と第二支持区域との間に搭載される。第一通路により第一空間が構成され、一種または多種の化学的流体が第一空間内で流動することによりウエハーの辺縁区域を腐食させる。上部キャビティは凸部を含み、凸部がウエハーの辺縁に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳する。本発明は半導体ウエハーの辺縁を処理することができる。

Description

本発明は、半導体ウエハーまたは類似の部品の表面を処理する技術分野に属し、特に半導体辺縁処理装置及び方法に関するものである。
半導体の製造過程において、半導体ウエハーに対していろいろな工程を実施することにより半導体の要求を満たすことができる。半導体ウエハーの製造工程において、ウエハーの辺縁が、均等であり、平坦であり、損傷がなく、滑らかであることが求められる。ウエハーの辺縁が均等であり、ウエハーの辺縁を正確に腐食させることが求められるので、半導体ウエハーの製造工程を改良する必要がある。
図１ａは半導体ウエハー１００の構造を示す平面図である。半導体ウエハー１００はアンダーレイヤー１０１とアンダーレイヤー１０１の上表面に積層される薄膜層１０２を含む。図１ｂは図１ａのＡ－Ａ断面を示す断面図である。図１ａ中の測定点１～８は半導体ウエハーの所定の数値を測定する位置である。図１ｂに示すとおり、腐食幅（Corrosion width）はアンダーレイヤー１０１の半径と薄膜層１０２の半径の差異を指す。測定点１～８に位置している各腐食幅はほぼ同じである。腐食幅の最大値と最小値の差異値が小さければ小さいほど、腐食の均等性がよりよいことを意味する。例えば、辺縁の幅を０．７ｍｍに設計するとき、腐食の最大幅と腐食の最小幅の差異が０．１ｍｍ以下になることが求められ、それを満たさなければ、辺縁の幅が不均等になるおそれがある。腐食の最大幅と腐食の最小幅の差異が０．１ｍｍを上回ると、後の加工に影響を与えるおそれがある。それにより、集積回路チップの性能に影響を与え、チップの製造良品率が低下するおそれがある。
半導体ウエハーのウエット処理方法は、原理が簡単であり、工程の変通性がよく、コストが多くかからない利点を有している。従来の半導体ウエハー表面の辺縁を処理するウエット腐食方法は、半導体ウエハーの辺縁区域をポリッシングする方法、半導体ウエハーを回転させる方法、機械的摩擦手段と化学的腐食方法によりアンダーレイヤー上の一層の薄膜層を除去する方法等を含む。ポリッシング方法を採用するとき、残された薄膜層とダーレイヤーが破損されるおそれがあるので、ポリッシング方法を通常、精度の要求が低い半導体ウエハーの製造に用いする。半導体ウエハーの辺縁が破損されることにより加工中のウエハーが移動し、それによりウエハーが廃棄されるおそれがある。常用の方法は真空で半導体ウエハーを吸着させる方法が更にある。真空吸着方法において真空吸着部でウエハーを吸着させる。真空吸着部でウエハーを吸着させるとき、除去の必要がない薄膜の所定の部分を真空吸着部で覆い、除去の必要がある薄膜の所定の部分を真空吸着部の外部に露出させる。つぎに、真空吸着部とウエハーを化学的腐食液体に一緒に浸すことにより、真空吸着部の外部に露出している薄膜の所定の部分を除去する。しかしながら、真空吸着方法を採用するとき、薄膜層を滑らかに除去できず、腐食の幅が不均等になるおそれがある。常用の方法は薄膜接着方法が更にある。薄膜接着方法において、高純度防腐性のＰＴＦＥ、ＰＥ等のプラスチップで除去の必要がある薄膜の所定の部分を保護する。つぎに、それらを化学的腐食気体に送入するか或いは化学的腐食液体に浸すことにより露出している部分を腐食させる。薄膜接着方法を採用するとき、カットされた薄膜の中心とウエハーのアンダーの中心を容易に重畳させることができない。それにより腐食の幅が不均等になるおそれがある。薄膜接着方法は、ステップが多く、多い装置、例えば薄膜接着装置、ウエット腐食装置、洗浄装置及び薄膜除去装置を使用する必要がある。それらを解決するため噴霧方法が提案された。噴霧方法は、所定のノズルで腐食用液体を回転中のウエハーの辺縁区域に精確に噴射することにより、腐食を正確に、均等に、平坦に、損傷なしに実施することができる。噴霧方法により腐食の効果を向上させることができるが、装置の設計及び部品に対する要求が非常に高いことにより装置のコストが多くかかり、かつ工程に対する要求が非常に高いことにより工程のコストも多くかかる。
したがって、前記問題を解決できる半導体ウエハーの辺縁を処理する装置を提供する必要がある。
本発明の目的は、新型の半導体処理装置、半導体処理システム及び半導体辺縁処理方法を提供することにより、従来の技術の問題を解決し、半導体ウエハーの辺縁を適当に処理することにある。
本発明の実施例に係る半導体処理装置は第一通路を具備し、第一通路により第一空間が形成され、一種または多種の化学的流体が第一空間内で流動することによりウエハーの辺縁区域を腐食させる。前記半導体処理装置は凸部を更に含み、凸部がウエハーの辺縁に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳する。
本発明の実施例に係る半導体処理システムはウエハー辺縁処理装置と材料貯蔵装置を含む。
本発明の実施例に係る半導体辺縁処理方法は、ウエハーの辺縁区域に第一通路を形成し、第一通路により一種または多種の化学的流体を供給する空間を形成し、凸部をウエハーの辺縁に当接させることによりウエハーの中心軸と第二支持区域の中心軸を重畳させることを含む。
本発明の実施例を半導体ウエハーの加工に用いることにより半導体ウエハーの表面を均等に正確に腐食させることができる。
従来の技術と比較してみると、本発明の実施例によりいろいろな発明の効果を獲得することができる。本発明の半導体辺縁処理方法において、凸部（をウエハーの辺縁に当接させること）によりウエハーの辺縁を腐食させる精確性と均等性を向上させることができる。また、腐食に用いられる適当な化学的流体を選択し、かつ化学的流体の流速及びウエハーの辺縁と化学的流体が接触する時間を制御することにより、ウエハーのアンダーレイヤーの平坦な表面を獲得し、ウエハーの後の加工を確保し、かつ処理に関するコストを低減することができる。本発明の半導体辺縁処理方法により、ウエハーの辺縁の所定の部位を処理し、ウエハーの辺縁区域を正確に制御することができる。
本発明は、下記実施例を含むが、下記実施例にのみ限定されない。
本発明の実施例に係る半導体処理装置は、第一支持区域を具備している下部キャビティと、第二支持区域を具備している上部キャビティと、第一支持区域または第二支持区域の辺縁区域で構成される第一通路とを含む。上部キャビティと下部キャビティを結合させるとき、ウエハーは第一支持区域と第二支持区域との間に搭載される。第一通路により第一空間が構成され、一種または多種の化学的流体が第一空間内で流動することによりウエハーの辺縁区域を腐食させる。上部キャビティは凸部を含み、凸部がウエハーの辺縁に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、前記凸部は第二支持区域に隣接しかつ下部キャビティに向く方向に延伸し、ウエハーの中心軸はウエハーの上表面に垂直であり、第二支持区域の中心軸は上部キャビティの下表面に垂直であり、ウエハーの上表面は第二支持区域の下表面に平行である。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、前記凸部はウエハーの辺縁区域を包囲する閉ループを含み、凸部がウエハーの辺縁区域に均等に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、前記凸部は複数の突出部を含み、複数の突出部はウエハーの周囲に環状に配列されかつウエハーの辺縁区域に均等に当接する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、前記凸部は前記第二支持区域の中心軸と所定の角度を形成するように傾斜に配置される内表面を含み、前記内表面はウエハーの辺縁区域に均等に当接する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、前記凸部は前記第二支持区域の中心軸と対向するコーナー（corner）を含み、前記コーナーはウエハーの辺縁区域に均等に当接する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、第一槽は下部キャビティの辺縁区域に位置し、前記第一槽により一種または多種の化学的流体が流動する第一槽空間が形成され、上部キャビティと下部キャビティとの間には通路が形成され、前記通路が第一空間と第一槽空間を連結することにより一種または多種の化学的流体は前記通路により第一空間から第一槽空間に流動する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、第二槽は上部キャビティの辺縁区域に形成されかつ第一槽の上方に位置する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、第一槽と第二槽との間には弾性部品が取り付けられ、前記弾性部品により一種または多種の化学的流体が第一空間から第一槽空間に流動することを阻止する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、前記弾性部品はＯ型リングである。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、第二支持区域の辺縁区域には第一通路が形成され、第一通路により一種または多種の化学的流体が流動する第一空間が形成され、一種または多種の化学的流体は上部キャビティの第一貫通孔により第一空間と半導体処理装置の外部との間で流動する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、第一支持区域の辺縁区域には第二通路が形成され、一種または多種の化学的流体は第二通路が形成した第二空間において流動することによりウエハーの辺縁区域を腐食させる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、下部キャビティに第二貫通孔が形成されることにより一種または多種の化学的流体は第二空間と半導体処理装置の外部との間で流動する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置において、第一通路は第一支持区域の辺縁区域で構成され、下部キャビティは第一貫通孔を含み、一種または多種の化学的流体は下部キャビティの第一貫通孔により第一空間と半導体処理装置の外部との間で流動する。
本発明の実施例に係る半導体処理システムは半導体処理装置と前記半導体処理装置に連結される材料貯蔵装置を含む。前記半導体処理装置は、ウエハーを支持する第一支持区域が形成されている下部キャビティと、第二支持区域を具備している上部キャビティと、第一支持区域または第二支持区域の辺縁区域に形成される第一通路とを含む。上部キャビティと下部キャビティを結合させるとき、ウエハーは第一支持区域と第二支持区域との間に搭載される。第一支持区域または第二支持区域の辺縁区域には第一通路が形成され、一種または多種の化学的流体は第一通路が形成した第一空間において流動することよりウエハーの辺縁区域を腐食させる。上部キャビティは凸部を含み、凸部がウエハーの辺縁に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳する。前記材料貯蔵装置は一種または多種の化学的流体を貯蔵するとともに一種または多種の化学的流体を半導体処理装置と材料貯蔵装置との間で流動させる。
本発明の実施例に係る半導体辺縁処理方法は、ウエハーを半導体処理装置の下部キャビティの第一支持区域上に搭載するステップと、半導体処理装置の上部キャビティと下部キャビティを結合させることによりウエハーを第一支持区域と第二支持区域との間に固定させるステップと、第一支持区域または第二支持区域の辺縁区域に第一通路を形成し、かつ第一通路により第一空間を形成するステップと、凸部をウエハーの辺縁区域に当接させることによりウエハーの中心軸と第二支持区域の中心軸を重畳させるステップと、一種または多種の化学的流体を第一空間に注入することによりウエハーの辺縁区域を腐食させるステップと、を含む。
本発明の下記実施例と図面を詳細に読むことにより、本発明の特徴、形態及び発明の効果を詳細に理解することができる。本発明が１つまたは複数の特徴または元素の組合せを含むという場合、１つまたは複数の特徴または元素の組合せが本発明の実施例に明確または隠蔽的に記載されるか或いは本発明の実施例に記載されなくても、本発明が１つまたは複数の特徴または元素の組合せを含むことは事実である。本発明の願書を総体として読む必要がある。本発明の実施例において分離可能な特徴または要素をそれぞれ説明するが、特別な説明がない限り、本発明の実施例はそれらの組合せで構成される。
注意されたいことは、前記発明の概要を説明する目的は本発明の実施例の概要を説明することにより本発明の事項を基礎的に理解することにある。前記実施例は本発明の例示にしか過ぎないものであり、前記実施例により本発明の範囲または要旨を限定する意図はない。本発明の下記具体的な実施例及び図面により本発明の実施例に係る特徴、形態及び発明の効果を容易に理解することができる。すなわち、本発明の図面と実施例により本発明の原理を詳細に説明する。
以下、図面により本発明を詳細に説明する。本発明を容易に理解してもらうため、同様の符号で同様の構造を示す。
半導体ウエハーの構造を示す底面図である。 図１ａのＡ－Ａ断面を示す断面図である。 本発明の実施例に係る半導体処理装置２００を示す断面図である。 図２ａのＡ部分を示す拡大図である。 図２ｂのＢ部分を示す拡大図である。 図２ｃのＣ部分を示す拡大図である。 図２ａの半導体処理装置２００の上部キャビティ２２０を示す底面図である。 図２ａの半導体処理装置２００の下部キャビティ２１０を示す平面図である。 本発明の実施例に係る半導体処理装置３００を示す断面図である。 図３ａのＤ部分を示す拡大図である。 突出部３４２が付いている図３ａのＤ部分を示す拡大図である。 図３ａの半導体処理装置３００の上部キャビティ３２０を示す底面図である。 図３ａの半導体処理装置３００の下部キャビティ３１０を示す平面図である。 本発明の実施例に係る半導体処理装置４００を示す断面図である。 図４ａのＥ部分を示す拡大図である。 図４ｂのＦ部分を示す拡大図である。 図４ａの半導体処理装置４００の上部キャビティ４２０を示す平面図である。 図４ａの半導体処理装置４００の下部キャビティ４１０を示す平面図である。 本発明の実施例に係る半導体処理システム５００が半導体処理装置と材料貯蔵装置を含むことを示す図である。 本発明の実施例に係る半導体処理装置で半導体ウエハーの辺縁区域を処理する例示的方法を示す図である。
以下、本発明の図面により本発明の好適な実施例を詳細に説明する。下記実施例は、本発明の一部の実施例にしか過ぎないものであり、本発明のすべての実施例を示すものでない。本発明の実施例は下記実施例だけでなく、いろいろな形態の実施例を更に含むことができる。すなわち、本発明は下記実施例にのみ限定されない。本発明の事項を詳細に理解するため下記実施例を提供する。当業者は下記実施例により本発明をより詳細に把握することができる。特別な説明がない限り、第一、第二等の用語で事項の順番を暗示する意図はない。ある部品が他の部品の上部にあると説明したが、（観察の方向が異なることにより）ある部品が他の部品の下部にある場合があり（特別な説明がある場合を除き）、逆の場合も同様である。また、ある部品が左側にあると説明したが、（観察の方向が異なることにより）その部品が右側にある場合があり、逆の場合も同様である。特別な説明がない限り、同一の符号は同一の部品を表す。
図１ａ～図１ｂは半導体ウエハー１００の構造を示す図である。図１ａは半導体ウエハー１００の構造を示す底面図であり、図１ｂは図１ａのＡ－Ａ断面を示す断面図である。図１ａ～図１ｂに示すとおり、半導体ウエハー１００はアンダーレイヤー（underlayer）１０１とアンダーレイヤー１０１の上表面に積層される薄膜層１０２を含み、アンダーレイヤー１０１の一部は薄膜層１０２に覆われることができる。他の実施例において、アンダーレイヤー１０１全体は薄膜層１０２に覆われることができる。他の実施例において、アンダーレイヤー１０１の表面の両側は薄膜層１０２にそれぞれ覆われることができる。
本実施例において、半導体ウエハーを処理することによりアンダーレイヤー１０１上の薄膜層１０２を除去する。図１ａ～図１ｂに示すとおり、薄膜層１０２の半径はアンダーレイヤー１０１の半径より小さく、腐食幅（Corrosion width）は薄膜層１０２の半径とアンダーレイヤー１０１の半径の差異を指す。図１ａ中の測定点１～８は半導体ウエハーの所定の数値を測定する位置である。測定点１～８に位置している各腐食幅はほぼ同じであり、腐食幅の最大値と最小値の差異値が小さければ小さいほど、腐食の均等性がよりよいことを意味する。例えば、辺縁の幅を０．７ｍｍに設計するとき、腐食の最大幅と腐食の最小幅の差異が０．１ｍｍ以下であることを求める。本発明の実施例において、アンダーレイヤー１０１の表面の両側を覆う薄膜層１０２の一部または全部が除去される。アンダーレイヤー１０１の各側部の腐食幅は同じであるか或いは異なる。
図２ａ～図２ｆを参照すると、それらは本発明の実施例に係る半導体処理装置２００の構造を示す図である。図２ａは半導体処理装置２００を示す断面図であり、図２ｂは図２ａのＡ部分を示す拡大図であり、図２ｃは図２ｂ（貫通孔を省略）のＢ部分を示す拡大図であり、図２ｄは図２ｃのＣ部分を示す拡大図であり、図２ｅは図２ａの半導体処理装置２００の上部キャビティ２２０を示す底面図であり、図２ｆは図２ａの半導体処理装置２００の下部キャビティ２１０を示す平面図である。
図１と図２に示すとおり、本発明の実施例において、半導体処理装置２００は第一支持区域２１２が形成されている下部キャビティ２１０を含む。図２ａに示すとおり、第一支持区域２１２はウエハー１００と対向する上表面を具備する。ウエハー１００を第一支持区域２１２の上表面上に搭載することができる。本発明の実施例において、半導体処理装置２００は第二支持区域２２２が形成されている上部キャビティ２２０を含む。図２ａに示すとおり、第二支持区域２２２はウエハー１００と対向する下表面を具備する。上部キャビティ２２０と下部キャビティ２１０を結合させるとき、ウエハー１００は第一支持区域２１２と第二支持区域２２２との間に搭載される。上部キャビティ２２０は下部キャビティ２１０を原点として２つの位置の間で移動することができる。上部キャビティ２２０が第一位置に位置しているとき、ウエハー１００を第一支持区域２１２に搭載するか或いは第一支持区域２１２から取り外すことができる。図２ａに示すとおり、上部キャビティ２２０が第二位置に位置しているとき、上部キャビティ２２０と下部キャビティ２１０は結合され、ウエハー１００は第一支持区域２１２の上表面と第二支持区域２２２の下表面との間に搭載されることによりウエハー１００を処理することができる。
本発明の１つの実施例または複数の実施例の組合せにおいて、図２ａ～図２ｃを参照すると、半導体処理装置２００は第一支持区域２１２または第二支持区域２２２の辺縁区域で構成される第一通路２３０を含む。第一通路２３０により第一空間２３２が構成され、一種または多種の化学的流体を第一空間２３２に注入することによりウエハー１００の辺縁区域を腐食させることができる。図２ａ～図２ｃを参照すると、第一通路２３０は上部キャビティ２２０の第二支持区域２２２の辺縁区域で構成される。第一通路２３０は上部キャビティ２２０の下表面上に形成され、第一通路２３０の一側の開口はウエハー１００と対向する。本実施例において、第一通路２３０により第一空間２３２が構成され、一種または多種の化学的流体を第一空間２３２に注入することによりウエハー１００の辺縁区域を腐食させることができる。図２ａ～図２ｃを参照すると、第一空間２３２は第一通路２３０とウエハー１００の内表面で構成される。本実施例において、第一通路２３０は環状に形成されかつウエハー１００の辺縁区域を包囲するように形成される。ウエハー１００の辺縁区域全体は第一空間２３２内に収納される。他の実施例において、第一通路２３０を夾角が３６０°以下である円弧形に形成し、ウエハー１００の辺縁区域は第一空間２３２の所定の区域に収納されることができる。一種または多種の化学的流体が第一空間２３２の円弧部位において流動することによりウエハー１００の辺縁区域を腐食させることができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、図２ａ～図２ｃを参照すると、上部キャビティ２２０はウエハー１００の辺縁に当接する凸部２４０を含む。凸部２４０はウエハー１００の辺縁と直接接触するとともに当接することができる。図２ａを参照すると、ウエハー１００の中心軸Ｘ－Ｘはウエハー１００の上表面に垂直であり、第二支持区域２２２の中心軸Ｘ’－Ｘ’は第二支持区域２２２の下表面に垂直であり、凸部２４０によりウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’は重畳する。上部キャビティ２２０が第一位置に位置しているとき、ウエハー１００は第一支持区域２１２上に搭載される。ウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’が重畳しなくてもよい。上部キャビティ２２０が第一位置から第二位置に移動するとき、凸部２４０はウエハー１００の辺縁と接触してからウエハー１００の辺縁に当接することにより第一支持区域２１２の上表面上のウエハー１００を移動させる。上部キャビティ２２０が第二位置に位置しているとき、ウエハー１００は第一支持区域２１２の上表面上に固定され、ウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’は平行に配列されるか或いはウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’は重畳することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、凸部２４０は第二支持区域２２２に隣接しかつ下部キャビティ２１０に向く方向に延伸している。図２ａと図２ｂを参照すると、凸部２４０は第二支持区域２２２に連結される。上部キャビティ２２０が第二位置に位置しているとき、凸部２４０は下部キャビティ２１０まで延伸する。図２ａと図２ｂを参照すると、本実施例において、凸部２４０は第一通路２３０のそばに位置している。図２ａを参照すると、ウエハー１００の中心軸Ｘ－Ｘはウエハー１００の上表面に垂直であり、第二支持区域２２２の中心軸Ｘ’－Ｘ’は第二支持区域２２２の下表面に垂直であり、ウエハー１００の上表面は第二支持区域２２２の下表面に平行である。本発明の実施例において、上部キャビティ２２０が第二位置に位置しているとき、ウエハー１００の上表面の一部は第二支持区域２２２の下表面と重畳し、ウエハー１００の中心軸Ｘ－Ｘは第二支持区域２２２の中心軸Ｘ’－Ｘ’と重畳する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、凸部２４０はウエハー１００を包囲する閉ループ（closed loop）であることができる。図２ａを参照すると、凸部２４０は閉ループを含む。前記閉ループはウエハー１００の辺縁区域を包囲する。凸部２４０がウエハー１００の辺縁区域に当接することによりウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’は重畳することができる。他の実施例において、閉ループは夾角が３６０°以下である円弧形であり、閉ループの所定の部位はウエハー１００の辺縁区域に当接することができる。凸部２４０が形成されることによりウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’は平行に配列されるか或いは重畳することができる。他の実施例において、凸部２４０は開ループ（open loop）であることもできる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、凸部２４０は第二支持区域２２２の中心軸Ｘ’－Ｘ’と対向する内角を含む。図２ｃを参照すると、凸部２４０は内表面２４２を含み、内表面２４２と第一参考方向ＹーＹとの間の夾角はαである。第一参考方向ＹーＹは第二支持区域２２２の下表面と平行である。夾角αの範囲は２０°～９０°である。図２ｂと図２ｃに示すとおり、内角は凸部２４０の内表面２４２と第一通路２３０の内表面により形成されかつ第二支持区域２２２の中心軸Ｘ’－Ｘ’と対向する。本発明の実施例において、内角はウエハー１００の辺縁区域に当接する。図２ｂに示すとおり、上部キャビティ２２０が第一位置から第二位置に移動するとき、凸部２４０の内角はウエハー１００の辺縁と接触してからウエハー１００の辺縁に当接することによりウエハー１００を移動させる。上部キャビティ２２０が第二位置に位置しているとき、ウエハー１００は第一支持区域２１２の上表面上に固定され、ウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’は平行に配列されるか或いはウエハー１００の中心軸Ｘ－Ｘと第二支持区域２２２の中心軸Ｘ’－Ｘ’は重畳する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、第一槽２５０は下部キャビティ２１０の辺縁区域２１４で構成され、一種または多種の化学的流体は第一槽２５０により形成される第一槽空間２５２内において流動することができる。図２ａ、図２ｂ及び図２ｆを参照すると、第一槽２５０は、下部キャビティ２１０の辺縁区域２１４で構成され、かつ下部キャビティ２１０の第一支持区域２１２に接近している。第一槽２５０により第一槽空間２５２が形成されているので、一種または多種の化学的流体は第一通路２３０の第一空間２３２から第一槽空間２５２に流動することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、通路２６０は上部キャビティ２２０と下部キャビティ２１０との間に位置する。図２ｂと図２ｆを参照すると、下部キャビティ２１０は第一支持区域２１２と第一槽２５０との間に位置している第一上表面２６２を具備する。通路２６０は下部キャビティ２１０の第一上表面２６２と凸部２４０の内表面２４２との間に位置する。通路２６０が第一空間２３２と第一槽空間２５２を連結することにより、一種または多種の化学的流体は通路２６０により第一空間２３２から第一槽空間２５２に流動することができる。本発明の実施例において、凸部２４０で通路２６０を詰めることにより、一種または多種の化学的流体が第一空間２３２から第一槽空間２５２に流動することを阻止することができる。他の実施例において、第一支持区域２１２で通路２６０を詰めることにより、一種または多種の化学的流体が第一空間２３２から第一槽空間２５２に流動することを阻止することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、図２ａ～図２ｃに示すとおり、第一通路２３０は第二支持区域２２２の辺縁区域に位置している。上部キャビティ２２０は第一貫通孔２７０を含み、一種または多種の化学的流体は第一貫通孔２７０により第一空間２３２と半導体処理装置２００の外部との間で流動することができる。第一貫通孔２７０は、半導体処理装置２００の外部から上部キャビティ２２０を貫通した後、第一空間２３２と連通状態に連結される。本発明の実施例において、一種または多種の化学的流体は第一貫通孔２７０により第一空間２３２と半導体処理装置２００の外部との間で流動することができる。他の実施例において、上部キャビティ２２０は２つまたは複数の第一貫通孔２７０を含むことができる（例えば図２ａと図２ｅの第一貫通孔２７２を含むことができる）。その場合、少なくとも１つの第一貫通孔（例えば第一貫通孔２７０）を入口として使用し、他の第一貫通孔（例えば第一貫通孔２７２）を出口として使用し、第一空間２３２は第一貫通孔２７０と第一貫通孔２７２により外部と連通状態に連結されることができる。本実施例において、一種または多種の化学的流体は、第一貫通孔２７０により半導体処理装置２００の外部から第一通路２３０の第一空間２３２に流動し、かつ第一貫通孔２７２により第一空間２３２から半導体処理装置２００の外部に流動することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、第二通路２８０は第一支持区域２１２の辺縁区域で構成され、一種または多種の化学的流体を第二通路２８０の第二空間２８２に注入することによりウエハー１００の辺縁区域を腐食させることができる。図２ａ～図２ｃを参照すると、第二通路２８０は下部キャビティ２１０の第一支持区域２１２の辺縁区域で構成される。図２ａ～図２ｃを参照すると、第二通路２８０は下部キャビティ２１０の上表面上に形成され、第二通路２８０の一側の開口はウエハー１００と対向する。本実施例において、第二通路２８０により第二空間２８２が構成され、一種または多種の化学的流体を第二空間２８２に注入することによりウエハー１００の辺縁区域を腐食させることができる。図２ａ～図２ｃを参照すると、第二空間２８２は第二通路２８０の内表面とウエハー１００で構成されることができる。本発明の実施例において、第二通路２８０は環状に形成されかつウエハー１００の辺縁区域を包囲するように形成される。他の実施例において、第二通路２８０を夾角が３６０°以下である円弧形に形成し、ウエハー１００の辺縁区域は第二空間２８２の所定の区域に露出させることができる。その場合、一種または多種の化学的流体が第二空間２８２の円弧部位において流動することによりウエハー１００の辺縁区域を腐食させることができる。本発明の実施例において、第二通路２８０の形状を第一通路２３０の形状と同様に設計することができる。第二通路２８０は第一上表面２６２に接近しかつ第一支持区域２１２と第一槽２５０との間に位置している。通路２６０は下部キャビティ２１０の第一上表面２６２と上部キャビティ２２０の内表面２４２との間に位置している。通路２６０を形成する場合、一種または多種の化学的流体は通路２６０により第二空間２８２から第一槽空間２５２に流動することができる。本発明の実施例において、凸部２４０で通路２６０を詰めることにより、一種または多種の化学的流体が第二空間２８２から第一槽空間２５２に流動することを阻止することができる。他の実施例において、第一支持区域２１２で通路２６０を詰めることにより、一種または多種の化学的流体が第二空間２８２から第一槽空間２５２に流動することを阻止することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置２００において、下部キャビティ２１０に第二貫通孔２９０が形成されることにより、一種または多種の化学的流体は第二空間２８２と半導体処理装置２００の外部との間で流動することができる。図２ａと図２ｂを参照すると、第二貫通孔２９０は、半導体処理装置２００の外部から下部キャビティ２１０を貫通した後、第二通路２８０の第二空間２８２と連通状態に連結される。本発明の実施例において、一種または多種の化学的流体は第二貫通孔２９０により第二空間２８２と半導体処理装置２００の外部との間で流動することができる。他の実施例において、一種または多種の化学的流体は、第二貫通孔２９０により半導体処理装置２００の外部から第二通路２８０の第二空間２８２に流動し、かつ通路２６０により第二通路２８０の第二空間２８２から第一槽２５０の第一槽空間２５２に流動することができる。他の実施例において、下部キャビティ２１０は２つまたは複数の第二貫通孔２９０を含むことができる（例えば図２ａの第二貫通孔２９２を含むことができる）。その場合、少なくとも１つの第二貫通孔（例えば第二貫通孔２９０）を入口として使用し、他の第一貫通孔（例えば第二貫通孔２９２）を出口として使用し、第二空間２８２は第二貫通孔２９０と第二貫通孔２９２により外部と連通状態に連結されることができる。本実施例において、一種または多種の化学的流体は、第二貫通孔２９０により半導体処理装置２００の外部から第二通路２８０の第二空間２８２に流動し、かつ第二貫通孔２９２により第二空間２８２から半導体処理装置２００の外部に流動することができる。他の実施例において、一種または多種の化学的流体は、第二貫通孔２９０と第二貫通孔２９２により半導体処理装置２００の外部から第二通路２８０の第二空間２８２に流動し、かつ通路２６０により第二通路２８０の第二空間２８２から第一槽２５０の第一槽空間２５２に流動することができる。
図３ａ～図３ｅを参照すると、それらは本発明の実施例に係る半導体処理装置３００の構造を示す図である。図３ａは本発明の実施例に係る半導体処理装置３００を示す断面図であり、図３ｂは図３ａのＤ部分を示す拡大図であり、図３ｃは凸部３４２が付いている図３ａのＤ部分を示す拡大図であり、図３ｄは図３ａの半導体処理装置３００の上部キャビティ３２０を示す底面図であり、図３ｅは図３ａの半導体処理装置３００の下部キャビティ３１０を示す平面図である。
図３ａ～図３ｅを参照すると、本発明の実施例に係る半導体処理装置３００は第一支持区域３１２が形成されている下部キャビティ３１０を含む。下部キャビティ３１０と第一支持区域３１２の構造は図２ａ～図２ｆに示されている下部キャビティ２１０と第一支持区域２１２の構造を参照することができる。半導体処理装置３００は第二支持区域３２２が形成されている上部キャビティ３２０を含む。上部キャビティ３２０と第二支持区域３２２の構造は図２ａ～図２ｆに示されている上部キャビティ２２０と第二支持区域２２２の構造を参照することができる。上部キャビティ３２０と下部キャビティ３１０を結合させるとき、ウエハー１００は第一支持区域３１２と第二支持区域３２２との間に固定される。半導体処理装置３００は第一支持区域３１２または第二支持区域３２２の辺縁区域で構成される第一通路３３０を含む。第一通路３３０の構造は図２ａ～図２ｆに示されている第一通路２３０の構造を参照することができる。第一通路３３０は上部キャビティ３２０の第二支持区域３２２の辺縁区域で構成され、第一通路３３０により第一空間３３２が構成され、一種または多種の化学的流体を第一空間３３２に注入することによりウエハー１００の辺縁区域を腐食させることができる。第一空間３３２の構造は図２ａ～図２ｆに示されている第一空間２３２の構造を参照することができる。本発明の実施例において、第一通路３３０の第一空間３３２は、第一通路３３０の内表面、下部キャビティ３１０及びウエハー１００で構成されることができる。ウエハー１００の辺縁区域全体または一部の辺縁区域が第一通路３３０の第一空間３３２内に露出しているので、一種または多種の化学的流体でそれを腐食させることができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置３００において、図３ａ～図３ｄに示すとおり、上部キャビティ３２０は凸部３４０を含み、凸部３４０がウエハー１００の辺縁に当接することによりウエハー１００の中心軸Ｘ－Ｘと第二支持区域３２２の中心軸Ｘ’－Ｘ’は重畳する。凸部３４０の構造は図２ａ～図２ｅに示されている凸部２４０の構造を参照することができる。本発明の実施例において、凸部３４０はウエハー１００の周囲に均等に配列されかつウエハー１００の辺縁区域に当接する複数の突出部３４２を含む。突出部３４２は凸部３４０から第一通路３３０の第一空間３３２内に延伸している。図３ｃと図３ｄに示すとおり、凸部３４０は４個の突出部（例えば突出部３４２ａ～３４２ｄ）を含むことができる。各突出部３４２は内表面３４４を含み、内表面３４４と参考方向ＹーＹとの間の夾角はβである。夾角βの範囲は２０°～９０°である。内表面３４４はウエハー１００の辺縁に向いている。参考方向ＹーＹはウエハー１００の上表面に平行であるか或いは第二支持区域３２２の中心軸Ｘ’－Ｘ’に垂直である。例えば、図３ｃにおいて、突出部３４２ａは内表面３４４ａを含み、内表面３４４ａと参考方向ＹーＹとの間の夾角はβである。内表面３４４ａがウエハー１００の辺縁に当接することによりウエハー１００の中心軸Ｘ－Ｘと第二支持区域３２２の中心軸Ｘ’－Ｘ’は重畳する。凸部３４０は複数の突出部３４２を含むことができる。例えば、本発明の実施例において凸部３４０は６個の突出部３４２を含むことができる。他の実施例において、凸部３４０は８個の突出部３４２または１２個の突出部３４２を含むこともできる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置３００において、図３ａと図３ｃを参照すると、第一槽３５０は下部キャビティ３１０の辺縁区域３１４に形成され、一種または多種の化学的流体は第一槽３５０により形成される第一槽空間３５２内において流動することができる。第一槽３５０、下部キャビティ３１０の辺縁区域３１４及び第一槽３５０の第一槽空間３５２は、図２ａ～図２ｆに示されている第一槽２５０、下部キャビティ２１０の辺縁区域２１４及び第一槽２５０の第一槽空間２５２を参照することができる。本発明の実施例において、上部キャビティ３２０と下部キャビティ３１０との間には通路３６０が形成され、通路３６０が第一空間３３２と第一槽空間３５２を連結することにより、一種または多種の化学的流体は通路３６０により第一空間３３２から第一槽空間３５２に流動することができる。通路３６０の構造は図２ａ～図２ｆに示されている通路２６０の構造を参照することができる。本発明の実施例において、通路３６０は凸部３４０と下部キャビティ３１０の第一上表面３６２との間に位置する。図３ａ～図３ｃと図３ｅに示すとおり、第一上表面３６２は第一支持区域３１２に接近しかつ第一支持区域３１２と第一槽３５０との間に位置している。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置３００において、図３ａ、図３ｂ及び図３ｄに示すとおり、上部キャビティ３２０は第一貫通孔３７０を含み、一種または多種の化学的流体は第一貫通孔３７０により第一空間３３２と半導体処理装置３００の外部との間で流動することができる。第一貫通孔３７０の構造は図２ａ～図２ｅに示されている第一貫通孔２７０の構造を参照することができる。本発明の実施例において、上部キャビティ３２０は第一貫通孔３７０と類似している１つまたは複数の第一貫通孔（例えば図３ａと図３ｄの第一貫通孔３７２）を更に含むことができる。１つまたは複数の第一貫通孔の配列は図２ａと図２ｅに示されている１つまたは複数の第一貫通孔の配列を参照することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置３００において、図３ａ、図３ｂ及び図３ｅを参照すると、下部キャビティ３１０は第二貫通孔３８０を含む。図３ａと図３ｂに示すとおり、第二通路３８０が形成されることにより一種または多種の化学的流体は第一空間３３２と半導体処理装置３００の外部との間で流動することができる。第二貫通孔３８０は、半導体処理装置３００の外部から下部キャビティ３１０を貫通した後、第一空間３３２と連通状態に連結される。本発明の実施例において、一種または多種の化学的流体は、第二貫通孔３８０により半導体処理装置３００の外部から第一空間３３２に流動し、かつ通路３６０により第一空間３３２から第一槽３５０の第一槽空間３５２に流動することができる。本発明の実施例において、一種または多種の化学的流体は、第一貫通孔３７０により半導体処理装置３００の外部から第一通路３３０第一空間３３２に流動し、通路３６０により第一空間３３２から第一槽空間３５２に流動し、かつ第二貫通孔３８０により半導体処理装置３００の外部に流動することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置３００において、第二槽３９０は、上部キャビティ３２０の辺縁区域３２４で構成され、かつ第一槽３５０の上方に位置する。図３ａ～図３ｄを参照すると、第二槽３９０は、上部キャビティ３２０の辺縁区域３２４で構成され、かつ凸部３４０に接近している。一種または多種の化学的流体は第二槽３９０により形成される第二槽空間内において流動することができる。第二槽３９０の開口は下部キャビティ３１０に向いている。第二槽３９０が第一槽３５０の上方に位置することにより第一槽３５０の第一槽空間３５２と第二槽３９０の第二槽空間は連通状態に連結されることができる。第二槽３９０の構造を第一槽３５０の構造と同様に設計することができる。図３ｄと図３ｅに示すとおり、第一槽３５０と第二槽３９０は環状に形成されている。第一槽３５０と第二槽３９０を夾角が３６０°以下である円弧形に設計することもできる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置３００において、図３ａ～図３ｃに示すとおり、第一槽３５０と第二槽３９０との間に弾性部品３９２を取り付けることができる。本発明の実施例において、弾性部品３９２を第一槽空間３５２または第二槽空間内に取り付けることができる。本発明の実施例において、弾性部品３９２を第一槽空間３５２と第二槽空間内に取り付けることもできる。本発明の実施例において、弾性部品３９２により一種または多種の化学的流体が第一空間３３２から第一槽空間３５２に流動することを阻止することができる。図３ａ～図３ｃに示すとおり、弾性部品３９２の幅は第一槽３５０と第二槽３９０の幅より大きい。第一槽３５０の内表面と／または第二槽３９０の内表面が弾性部品３９２に当接することにより、一種または多種の化学的流体が第一空間３３２から第一槽空間３５２に流動することを阻止することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置３００において、弾性部品３９２はＯ型リングであることができる。
図４ａ～図４ｅを参照すると、それらは本発明の実施例に係る半導体処理装置４００の構造を示す図である。図４ａは本発明の実施例に係る半導体処理装置４００を示す断面図であり、図４ｂは図４ａのＥ部分を示す拡大図であり、図４ｃは図４ｂのＦ部分を示す拡大図であり、図４ｄは図４ａの半導体処理装置４００の上部キャビティ４２０を示す平面図であり、図４ｅは図４ａの半導体処理装置４００の下部キャビティ４１０を示す平面図である。
本発明の実施例において、図４ａ～図４ｅを参照すると、本発明の実施例に係る半導体処理装置４００は第一支持区域４１２が形成されている下部キャビティ４１０を含む。下部キャビティ４１０と第一支持区域４１２の構造は図２ａ～図２ｆに示されている下部キャビティ２１０と第一支持区域２１２の構造を参照することができる。半導体処理装置４００は第二支持区域４２２が形成されている上部キャビティ４２０を含む。上部キャビティ４２０と第二支持区域４２２の構造は図２ａ～図２ｆに示されている上部キャビティ２２０と第二支持区域２２２の構造を参照することができる。半導体処理装置４００は第一支持区域４１２の辺縁区域で構成される第一通路４３０を含む。第一通路４３０の構造は図２ａ～図２ｆに示されている第一通路２３０の構造を参照することができる。図４ａ～図４ｃ及び図４ｅを参照すると、第一通路４３０は下部キャビティ４１０の第一支持区域４１２の辺縁区域に形成され、一種または多種の化学的流体を第一通路４３０により形成された第一空間４３２に注入することによりウエハー１００の辺縁区域を腐食させることができる。第一通路４３０の第一空間４３２も第一通路４３０の内表面とウエハー１００で形成されることができる。ウエハー１００の辺縁区域全体または一部の辺縁区域が第一通路４３０の第一空間４３２内に収納されているので、一種または多種の化学的流体でそれを腐食させることができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置４００において、図３ａ～図３ｄに示すとおり、上部キャビティ４２０は凸部４４０を含み、凸部４４０がウエハー１００の辺縁に当接することによりウエハー１００の中心軸Ｘ－Ｘと第二支持区域４２２の中心軸Ｘ’－Ｘ’は重畳する。凸部４４０の構造は図２ａ～図２ｅに示されている凸部２４０の構造を参照することができる。本発明の実施例において、凸部４４０は、下部キャビティ４１０と対向し、かつ第二支持区域４２２の下表面４２４の付近に位置している。本発明の実施例において、凸部４４０はウエハー１００の周囲に均等に配列されかつウエハー１００の辺縁区域に当接する複数の突出部を含む。突出部の構造は図３ａ～図３ｄに示されている突出部３４２の構造を参照することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置４００において、凸部４４０は第二支持区域４２２の中心軸Ｘ’－Ｘ’に相対して傾斜に形成される内表面４４２を含み、内表面４４２はウエハー１００の辺縁区域に当接する。図４ａ～図４ｄを参照すると、内表面４４２はウエハー１００と対向するとともにウエハー１００の辺縁区域に当接する。内表面４４２は参考軸Ｚ－Ｚに相対して傾斜に形成され、内表面４４２と参考軸Ｚ－Ｚとの間の夾角はγである。夾角γの範囲は２０°～９０°である。参考軸Ｚ－Ｚは第二支持区域４２２の中心軸Ｘ’－Ｘ’に平行である。本発明の実施例において、凸部４４０の内表面４４２がウエハー１００の辺縁区域と接触するとともにウエハー１００の辺縁区域に当接することにより、ウエハー１００の中心軸Ｘ－Ｘと第二支持区域４２２の中心軸Ｘ’－Ｘ’は重畳する。本発明の実施例において、凸部４４０の内表面４４２がウエハー１００に当接することによりウエハー１００を移動させ、ウエハー１００の中心軸Ｘ－Ｘと第二支持区域４２２の中心軸Ｘ’－Ｘ’を重畳させることができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置４００において、図４ａ、図４ｂ及び図４ｅを参照すると、第一槽４５０は下部キャビティ４１０の辺縁区域４１４で構成され、一種または多種の化学的流体は第一槽４５０により形成される第一槽空間４５２内において流動することができる。第一槽４５０、下部キャビティ４１０の辺縁区域４１４及び第一槽４５０の第一槽空間４５２は、図２ａ～図２ｆに示されている第一槽２５０、下部キャビティ２１０の辺縁区域２１４及び第一槽２５０の第一槽空間２５２を参照することができる。本発明の実施例において、通路４６０は上部キャビティ４２０と下部キャビティ４１０との間に位置している。通路４６０が第一空間４３２と第一槽空間４５２を連結することにより、一種または多種の化学的流体は通路４６０により第一空間４３２から第一槽空間４５２に流動することができる。通路４６０の構造は図２ａ～図２ｆに示されている通路２６０の構造を参照することができる。本発明の実施例において、図４ｃに示すとおり、通路４６０はウエハー１００と下部キャビティ４１０の第一上表面４６２との間に位置する。図４ｃと図４ｅに示すとおり、第一上表面４６２は第一通路４３０と第一槽４５０との間に位置する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置４００において、図４ａ～図４ｃ及び図４ｅを参照すると、下部キャビティ４１０は第一貫通孔４７０を含み、一種または多種の化学的流体は第一貫通孔４７０により第一空間４３２と半導体処理装置４００の外部との間で流動することができる。第一貫通孔４７０の構造は図２ａ～図２ｅに示されている第一貫通孔２７０の構造を参照することができる。本発明の実施例において、下部キャビティ４１０は第一貫通孔４７０と類似している１つまたは複数の第一貫通孔（例えば図４ａと図４ｅの第一貫通孔４７２）を更に含むことができる。１つまたは複数の第一貫通孔の配列は図２ａと図２ｅに示されている１つまたは複数の第一貫通孔の配列を参照することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置４００において、図４ａ、図４ｂ及び図４ｅを参照すると、第二通路４８０は第一支持区域４１２の辺縁区域に位置し、一種または多種の化学的流体を第二通路４８０の第二空間４８２に注入することによりウエハー１００の辺縁区域を腐食させることができる。第二通路４８０の構造は図２ｂ、図２ｃ及び図２ｆに示されている第二通路２８０の構造を参照することができる。本発明の実施例において、第一通路４３０と第二通路４８０は通路４８４により連結されるので、一種または多種の化学的流体は第一通路４３０の第一空間４３２と第二通路４８０の第二空間４８２との間で流動することができる。図４ｂと図４ｃを参照すると、第一通路４３０と第二通路４８０を連結する通路４８４はウエハー１００と下部キャビティ４１０の第一支持区域４１２で形成される。一種または多種の化学的流体は通路４８４により第一空間４３２と第二空間４８２との間で流動することができる。本発明の実施例において、一種または多種の化学的流体は、第二空間４８２から通路４８４、第一空間４３２及び通路４６０を通過した後、第一槽空間４５２内に流入する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理装置４００において、図４ａ、図４ｂ及び図４ｅを参照すると、下部キャビティ４１０に第二貫通孔４９０が形成されることにより、一種または多種の化学的流体は第二空間４８２と半導体処理装置４００の外部との間で流動することができる。第二貫通孔４９０の構造は図２ａ～図２ｃに示されている第二貫通孔２９０の構造を参照することができる。本発明の実施例において、下部キャビティ４１０は第二貫通孔４９０と類似している１つまたは複数の第二貫通孔（例えば図４ａと図４ｅの第二貫通孔４９２）を更に含むことができる。１つまたは複数の第二貫通孔の配列は図２ａに示されている１つまたは複数の第二貫通孔の配列を参照することができる。
図５は本発明の実施例に係る半導体処理システム５００を示す図であり、その半導体処理システム５００は半導体処理装置５１０と材料貯蔵装置５２０を含む。半導体処理装置５１０は、図２ａ～図２ｆ、図３ａ～図３ｅ及び図４ａ～図４ｅにそれぞれ示されている半導体処理装置２００、半導体処理装置３００及び半導体処理装置４００のうちいずれか１つの装置を参照することができる。半導体処理装置５１０は、ウエハーを支持する第一支持区域が形成されている下部キャビティと、第二支持区域が形成されている上部キャビティとを含む。上部キャビティと下部キャビティが結合されることによりウエハーは第一支持区域と第二支持区域との間に固定される。第一通路は第一支持区域または第二支持区域の辺縁区域に位置し、一種または多種の化学的流体を第一空間に注入することによりウエハーの辺縁区域を腐食させることができる。本発明の実施例において、上部キャビティは凸部を含み、その凸部がウエハーの辺縁に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳する。材料貯蔵装置５２０は半導体処理装置５１０に連結される。材料貯蔵装置５２０は一種または多種の化学的流体を貯蔵するとともに一種または多種の化学的流体を半導体処理装置５１０と材料貯蔵装置５２０との間で流動させることができる。本発明の実施例において、一種または多種の化学的流体として、Ｈ３ＰＯ４、ＨＦ、ＨＣｌ、ＨＮＯ３、Ｈ２Ｏ２またはそれらの組合せを用いることができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理システム５００において、凸部は第二支持区域に隣接しかつ下部キャビティに向く方向に延伸している。ウエハーの中心軸はウエハーの上表面に垂直であり、第二支持区域の中心軸は上部キャビティの下表面に垂直であり、ウエハーの上表面は第二支持区域の下表面に平行である。本発明の実施例において、凸部はウエハーを包囲する閉ループを含み、凸部はウエハーの辺縁区域に均等に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理システム５００において、凸部は第二支持区域に隣接しかつ下部キャビティに向く方向に延伸している。ウエハーの中心軸はウエハーの上表面に垂直であり、第二支持区域の中心軸は上部キャビティの下表面に垂直であり、ウエハーの上表面は第二支持区域の下表面に平行である。本発明の実施例において、凸部はウエハーの周囲に環状に配列されている複数の突出部を含み、複数の突出部はウエハーの辺縁区域に均等に当接する。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理システム５００において、下部キャビティの辺縁区域には第一槽が形成され、一種または多種の化学的流体は第一槽により形成される第一槽空間内において流動することができる。本発明の実施例において、上部キャビティと下部キャビティとの間には通路が形成され、通路が第一空間と第一槽空間を連結することにより、一種または多種の化学的流体は通路により第一空間から第一槽空間に流動することができる。本発明の実施例において、上部キャビティの辺縁区域には第二槽が形成され、その第二槽は第一槽の上方に位置する。本発明の実施例において、第一槽と第二槽との間に弾性部品を取り付け、その弾性部品により一種または多種の化学的流体が第一空間から第一槽空間に流動することを阻止することができる。
本発明の１つの実施例または複数の実施例の組合せに係る半導体処理システム５００において、その半導体処理システム５００は制御装置５３０を含む。制御装置５３０は半導体処理装置５１０及び材料貯蔵装置５２０と通信をするとともにそれらを制御する。例えば、制御装置５３０は、上部キャビティが、ウエハーを搭載するか或いは取り外す第一位置と、上部キャビティと下部キャビティを結合させてウエハーを処理する第二位置との間で移動することを制御することができる。制御装置５３０は一種または多種の化学的流体の流動速度と流動方向を制御することもできる。制御装置５３０は、一種または多種の化学的流体の流動速度、流動方向、状態及び半導体処理装置５１０の故障を検出することができる。本発明の実施例において、制御装置は、ＰＬＣ、制御ユニット、センサー、記憶装置（例えばメモリー、ハードディスクドライブ（hard disk drive）、ＳＳＤ等）を含むことができる。
図６は本発明の実施例に係る半導体処理装置で半導体ウエハー１００の辺縁区域を処理する例示的方法６００を示す図である。前記方法は、図２ａ～図２ｆ、図３ａ～図３ｅ、図４ａ～図４ｅ及び図５にそれぞれ示されている半導体処理装置２００、半導体処理装置３００、半導体処理装置４００または半導体処理装置５００のうちいずれか１つの装置を用いることができる。
本発明の実施例に係る半導体ウエハーの辺縁区域を処理する方法において、図６のステップ６０２において、半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）は送入されたウエハーを下部キャビティの第一支持区域上に搭載する。ステップ６０４において、半導体処理装置は上部キャビティと下部キャビティを結合させることによりウエハーを上部キャビティの第一支持区域と第二支持区域との間に固定させる。ステップ６０６において、第一支持区域または第二支持区域の辺縁区域に第一通路を形成し、かつ第一通路により第一空間を形成する。ステップ６０８において、半導体処理装置は凸部をウエハーの辺縁区域に当接させることによりウエハーの中心軸と第二支持区域の中心軸を重畳させる。ステップ６１０において、半導体処理装置は一種または多種の化学的流体を第一空間に注入することによりウエハーの辺縁区域を腐食させる。
本発明の１つの実施例または複数の実施例の組合せに係る方法６００のステップ６０２において、ウエハーはウエハー輸送装置により半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）の下部キャビティの第一支持区域上に送入される。第一支持区域の上表面はウエハーと対向する。ウエハー輸送装置はウエハーを第一支持区域の上表面上に送入し、それによりウエハーの下表面の一部は第一支持区域の上表面を覆う。本発明の実施例において、半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）の上部キャビティが第一位置に位置しているとき、ウエハーを第一支持区域に搭載するか或いは第一支持区域から取り外すことができる。すなわちウエハーはウエハー輸送装置から第一支持区域の上表面上に送入されることができる。
本発明の１つの実施例または複数の実施例の組合せに係る方法６００のステップ６０４において、半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）は上部キャビティと下部キャビティを結合させることによりウエハーを上部キャビティの第一支持区域と第二支持区域との間に固定させる。上部キャビティが第二位置に位置しているとき、上部キャビティと下部キャビティが結合されることによりウエハーは第一支持区域と第二支持区域との間に固定されるので、ウエハーの辺縁区域を処理することができる。上部キャビティはウエハーの下表面と対向する第二支持区域を含む。上部キャビティと下部キャビティを結合させることによりウエハーを第一支持区域と第二支持区域との間に固定させる。その場合、ウエハーを第一支持区域の下表面と第二支持区域の上表面との間に固定させることができる。
本発明の１つの実施例または複数の実施例の組合せに係る方法６００のステップ６０６において、第一支持区域または第二支持区域の辺縁区域に第一通路を形成する。第一通路を上部キャビティの下表面上に形成することもできる。第一通路の開口はウエハーと対向する。本発明の実施例において、第一通路により第一空間が形成され、第一空間によりウエハーの辺縁区域を処理することができる。例えば、一種または多種の化学的流体を第一空間に注入することによりウエハーの辺縁区域を腐食させる。本発明の実施例において、第一通路を閉ループに設計することができる。本発明の実施例において、第一通路を円形に設計することもできる。半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）またはウエハー輸送装置はウエハーの辺縁区域の全部または一部を第一空間に送入して処理することができる。本発明の実施例において、第一通路を夾角が３６０°以下である円弧形に形成することができる。半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）またはウエハー輸送装置はウエハーの辺縁区域の一部を第一空間に送入して処理する。
本発明の１つの実施例または複数の実施例の組合せに係る方法６００のステップ６０８において使用する半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）の上部キャビティまたは下部キャビティには凸部が形成されている。半導体処理装置は凸部をウエハーの辺縁区域に当接させることができる。上部キャビティが第一位置から第二位置に移動するとき、凸部はウエハーの辺縁と接触する。その後、凸部がウエハー１００の辺縁に当接することにより下部キャビティの第一支持区域の上表面上のウエハーを移動させる。上部キャビティと下部キャビティが結合されるとき、ウエハーは第一支持区域の上表面上に固定され、ウエハーの中心軸Ｘ－Ｘと第二支持区域の中心軸Ｘ’－Ｘ’は平行に配列される。ウエハーの中心軸Ｘ－Ｘと第二支持区域の中心軸Ｘ’－Ｘ’との間の距離は０ｍｍ～０．１ｍｍである。本発明の実施例において、凸部は第二支持区域に隣接しかつ下部キャビティに向く方向に延伸している。本発明の実施例において、凸部は第一通路のそばに位置している。
本発明の実施例において、凸部は第二支持区域の中心軸Ｘ’－Ｘ’と対向する内角を含む。内角は凸部の内表面と第一通路の内表面により形成されかつ第二支持区域の中心軸Ｘ’－Ｘ’と対向する。本発明の実施例において、内角はウエハーの辺縁区域に当接する。上部キャビティが第一位置から第二位置に移動するとき、凸部の内角はウエハーの辺縁と接触してからウエハーの辺縁に当接することによりウエハーを移動させる。他の実施例において、凸部の内表面はウエハーの辺縁と接触してからウエハーの辺縁に当接することによりウエハーを移動させる。
本発明の１つの実施例または複数の実施例の組合せに係る方法６００のステップ６１０において、半導体処理装置２００（半導体処理装置３００、半導体処理装置４００または半導体処理装置５００）は一種または多種の化学的流体を第一空間に注入することによりウエハーの辺縁区域を腐食させる。一種または多種の化学的流体は、第一空間においてウエハーの辺縁を回る方向に流動することにより、第一空間内に露出しているウエハーの辺縁区域を腐食させる。本発明の実施例において、半導体処理装置は第一空間と半導体処理装置の外部を連通状態に連結する貫通孔を含む。一種または多種の化学的流体は貫通孔により第一空間内に流入することができる。本発明の実施例において、一種または多種の化学的流体は貫通孔により第一空間から半導体処理装置の外部に流動することができる。他の実施例において、半導体処理装置は２つの貫通孔を含み、２つの貫通孔はそれぞれ第一空間及び半導体処理装置の外部と連通状態に連結されることができる。２つの貫通孔は所定の距離離れており、一種または多種の化学的流体は、１つの貫通孔により第一空間に流入し、他の貫通孔により第一空間から半導体処理装置の外部に流出することができる。
本発明の実施例はコンピュータプログラム製品を含み、そのコンピュータプログラム製品は非一時的コンピュータ読み取り可能な媒体（Non transient computer readable media）に記憶されている指令を含むことができる。前記指令を通用型処理装置または専用型処理装置のプログラミングに用いることにより所定の操作を実施することができる。コンピュータ読み取り可能な媒体は電子装置（例えばコンピュータ）に用いられるいろいろな事項（例えばソフトウェア、アプリケーション）を記憶するか或いは受発信することができるあらゆる媒体を含む。コンピュータ読み取り可能な媒体は、磁気記憶媒体（例えばソフトディスク）、光学記憶媒体（例えばＣＤ－ＲＯＭ）、磁気光学記憶媒体、読出し専用メモリー（ＲＯＭ、Read Only Memory）、ランダムアクセスメモリー（ＲＡＭ、Random Access Memory）、消去可能プログラム可能な記憶媒体（例えばＥＰＲＯＭ、ＥＥＰＲＯＭ）、フラッシュメモリーまたは電子指令を記憶できる他の媒体を含むことができるが、本発明はそれらにのみ限定されるものでない。コンピュータ読み取り可能な媒体を非一時的コンピュータ読み取り可能な媒体ともいうことができる。
以上、本発明の具体的な実施例を説明してきたが、前記実施例は、本発明を説明するものであり、本発明を限定しないものでない。前記具体的な実施例は本発明の例示にしか過ぎないものであるため、本発明は前記実施例にのみ限定されない。本発明の範囲は本願の特許請求の範囲及び特許請求の範囲のエキバレントにより定められる。
この明細書において、「１つの実施形態（実施例）」または「実施形態（実施例）」とは前記実施例に係る特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれていることを指す。この明細書のいろいろな個所に「１つの実施例において」という用語がそれぞれ記載されている場合、それらは同一の実施例のみを指すものでなく、他の実施例を排除する唯一の実施例または所定の実施例のみを指すものでもない。本発明中の「多数」、「複数」という用語は２個または２個以上の事項を指す。本発明中の「と／或いは」という用語は「と」または「或いは」という関係を指す。本発明中の「第一」、「第二」、「第三」、「第四」等は異なっている複数の事項を区分するものであり、それらにより各事項の順番を限定する意図はない。本発明中の各用語は、所定の事項を説明するものであり、それらを限定するものでない。
注意されたいことは、本発明の実施例において前記機能／ステップを図面の順番に実施しなくてもよい。例えば、前記機能／ステップは２つの図面において同時実施されるか或いは逆の順番に実施されることができる。
以上、本発明の実施例に係る方法の操作を所定の順番に説明してきたが、２つの操作の間に他の操作を添加することもできる。前記操作を調節することにより操作の実施時間を変更し、前記操作をシステムの所定の部分に配置することができる。前記システムは係っていない複数のプログラムを同時実施することができる。
この技術分野の技術者が本発明のいろいろな変更例と他の実施例の事項を実施するとき、その技術者がこの技術分野の一般の知識と一部の基礎データを把握していると仮定する。注意されたいことは、本発明は、説明してきた本発明の前記実施例にのみ限定されず、本発明の要旨を逸脱しない範囲内の他の実施例を更に含むことができる。以上、前記実施例と所定の図面により所定の実施例に係る素子、機能を説明してきたが、本願の特許請求の範囲に含まれている他の素子、機能があっても本発明に含まれることは当然である。本願の特許請求の範囲は、明確に記載される前記素子、事項だけでなく、それらと異なっている他の素子、事項及びそれらの組合せを更に含むことができる。この明細書において所定の用語を使用してきたが、それらは、本発明を説明するものであり、本発明を限定するものでない。

Claims (19)

  1. 第一支持区域を具備している下部キャビティと、第二支持区域を具備している上部キャビティと、第一支持区域または第二支持区域の辺縁区域で構成される第一通路とを含み、
    上部キャビティと下部キャビティを結合させるとき、ウエハーは第一支持区域と第二支持区域との間に搭載され、
    第一通路により第一空間が構成され、一種または多種の化学的流体が第一空間内で流動することによりウエハーの辺縁区域を腐食させ、
    上部キャビティは凸部を含み、凸部がウエハーの辺縁に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳することを特徴とする半導体処理装置。
  2. 前記上部キャビティの凸部は第二支持区域に隣接しかつ下部キャビティに向く方向に延伸し、ウエハーの中心軸はウエハーの上表面に垂直であり、第二支持区域の中心軸は上部キャビティの下表面に垂直であり、ウエハーの上表面は第二支持区域の下表面に平行であることを特徴とする請求項１に記載の半導体処理装置。
  3. 前記凸部はウエハーの外周を包囲する環状に形成される湾曲部分を含み、前記凸部がウエハーの辺縁区域に均等に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳することを特徴とする請求項１に記載の半導体処理装置。
  4. 前記凸部は複数の突出部を含み、複数の突出部はウエハーの周囲に環状に配列されかつウエハーの辺縁区域に均等に当接することを特徴とする請求項１に記載の半導体処理装置。
  5. 前記凸部は前記第二支持区域の中心軸と所定の角度を形成するように傾斜に配置される内表面を含み、前記内表面はウエハーの辺縁区域に均等に当接することを特徴とする請求項２に記載の半導体処理装置。
  6. 前記凸部は前記第二支持区域の中心軸と対向する内角を含み、前記内角はウエハーの辺縁区域に均等に当接することを特徴とする請求項２に記載の半導体処理装置。
  7. 第一槽は下部キャビティの辺縁区域に位置し、前記第一槽により一種または多種の化学的流体が流動する第一槽空間が形成され、上部キャビティと下部キャビティとの間には通路が形成され、前記通路が第一空間と第一槽空間を連結することにより一種または多種の化学的流体は前記通路により第一空間から第一槽空間に流動することを特徴とする請求項１に記載の半導体処理装置。
  8. 第二槽は上部キャビティの辺縁区域に形成されかつ第一槽の上方に位置することを特徴とする請求項７に記載の半導体処理装置。
  9. 第一槽と第二槽との間には弾性部品が取り付けられ、前記弾性部品により一種または多種の化学的流体が第一空間から第一槽空間に流動することを阻止することを特徴とする請求項８に記載の半導体処理装置。
  10. 前記弾性部品はＯ型リングであることを特徴とする請求項９に記載の半導体処理装置。
  11. 第二支持区域の辺縁区域には第一通路が形成され、一種または多種の化学的流体は上部キャビティの第一貫通孔により第一空間と半導体処理装置の外部との間で流動することを特徴とする請求項１に記載の半導体処理装置。
  12. 第一支持区域の辺縁区域には第二通路が形成され、一種または多種の化学的流体は第二通路が形成した第二空間において流動することによりウエハーの辺縁区域を腐食させることを特徴とする請求項１１に記載の半導体処理装置。
  13. 下部キャビティに第二貫通孔が形成されることにより一種または多種の化学的流体は下部キャビティの第二空間と半導体処理装置の外部との間で流動することを特徴とする請求項１２に記載の半導体処理装置。
  14. 第一支持区域の辺縁区域は第一通路を構成し、下部キャビティは第一貫通孔を含み、一種または多種の化学的流体は下部キャビティの第一貫通孔により第一空間と半導体処理装置の外部との間で流動することを特徴とする請求項１に記載の半導体処理装置。
  15. 半導体処理装置と材料貯蔵装置を含み、
    前記半導体処理装置は、ウエハーを支持する第一支持区域が形成されている下部キャビティと、第二支持区域を具備している上部キャビティと、第一支持区域または第二支持区域の辺縁区域に形成される第一通路とを含み、
    上部キャビティと下部キャビティを結合させるとき、ウエハーは第一支持区域と第二支持区域との間に搭載され、
    第一支持区域または第二支持区域の辺縁区域には第一通路が形成され、一種または多種の化学的流体は第一通路が形成した第一空間において流動することよりウエハーの辺縁区域を腐食させ、
    上部キャビティは凸部を含み、凸部がウエハーの辺縁に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳し、
    前記材料貯蔵装置は前記半導体処理装置に連結され、前記材料貯蔵装置は一種または多種の化学的流体を貯蔵するとともに一種または多種の化学的流体を半導体処理装置と材料貯蔵装置との間で流動させることを特徴とする半導体処理システム。
  16. 前記凸部は第二支持区域に隣接しかつ下部キャビティに向く方向に延伸し、ウエハーの中心軸はウエハーの上表面に垂直であり、第二支持区域の中心軸は上部キャビティの下表面に垂直であり、ウエハーの上表面は第二支持区域の下表面に平行であり、
    凸部はウエハーの辺縁区域を包囲する閉ループを含み、凸部がウエハーの辺縁区域に均等に当接することによりウエハーの中心軸と第二支持区域の中心軸は重畳することを特徴とする請求項１５に記載の半導体処理システム。
  17. 前記凸部は第二支持区域に隣接しかつ下部キャビティに向く方向に延伸し、ウエハーの中心軸はウエハーの上表面に垂直であり、第二支持区域の中心軸は上部キャビティの下表面に垂直であり、ウエハーの上表面は第二支持区域の下表面に平行であり、
    凸部は複数の突出部を含み、複数の突出部はウエハーの周囲に環状に配列されかつウエハーの辺縁区域に均等に当接することを特徴とする請求項１５に記載の半導体処理システム。
  18. 第一槽は下部キャビティの辺縁区域に位置し、前記第一槽により一種または多種の化学的流体が流動する第一槽空間が形成され、上部キャビティと下部キャビティとの間には通路が形成され、前記通路が第一空間と第一槽空間を連結することにより一種または多種の化学的流体は前記通路により第一空間から第一槽空間に流動し、
    第二槽は上部キャビティの辺縁区域に形成されかつ第一槽の上方に位置し、
    第一槽と第二槽との間には弾性部品が取り付けられ、前記弾性部品により一種または多種の化学的流体が第一空間から第一槽空間に流動することを阻止することを特徴とする請求項１５に記載の半導体処理システム。
  19. ウエハーを半導体処理装置の下部キャビティの第一支持区域上に搭載するステップと、
    半導体処理装置の上部キャビティと下部キャビティを結合させることによりウエハーを第一支持区域と第二支持区域との間に固定させるステップと、
    第一支持区域または第二支持区域の辺縁区域に第一通路を形成し、かつ第一通路により第一空間を形成するステップと、
    凸部をウエハーの辺縁区域に当接させることによりウエハーの中心軸と第二支持区域の中心軸を重畳させるステップと、
    一種または多種の化学的流体を第一空間に注入することによりウエハーの辺縁区域を腐食させるステップと、を含む半導体辺縁処理方法。
JP2022534865A 2020-09-15 2021-09-14 半導体辺縁処理装置及び方法 Active JP7333118B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010970751 2020-09-15
CN202010970751.1 2020-09-15
PCT/CN2021/118238 WO2022057790A1 (zh) 2020-09-15 2021-09-14 半导体边缘处理装置和方法

Publications (2)

Publication Number Publication Date
JP2023506425A true JP2023506425A (ja) 2023-02-16
JP7333118B2 JP7333118B2 (ja) 2023-08-24

Family

ID=80601349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022534865A Active JP7333118B2 (ja) 2020-09-15 2021-09-14 半導体辺縁処理装置及び方法

Country Status (6)

Country Link
US (1) US20230135250A1 (ja)
EP (1) EP4120330A4 (ja)
JP (1) JP7333118B2 (ja)
CN (4) CN216389314U (ja)
TW (2) TW202336854A (ja)
WO (1) WO2022057790A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844991A (zh) * 2022-03-23 2023-10-03 无锡华瑛微电子技术有限公司 半导体处理装置、半导体处理系统和半导体边缘定位方法
CN118116856A (zh) * 2022-11-29 2024-05-31 无锡华瑛微电子技术有限公司 晶圆定位系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330031A (ja) * 1998-05-08 1999-11-30 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2014112652A (ja) * 2012-11-08 2014-06-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
WO2020048306A1 (zh) * 2018-09-07 2020-03-12 无锡华瑛微电子技术有限公司 半导体处理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7938906B2 (en) * 2003-06-13 2011-05-10 Wuxi Huayingmicro, Ltd. Method and apparatus for dynamic thin-layer chemical processing of semiconductor wafers
CN201084721Y (zh) * 2007-07-20 2008-07-09 中芯国际集成电路制造(上海)有限公司 晶圆定位装置
CN105140168A (zh) * 2014-05-29 2015-12-09 北京北方微电子基地设备工艺研究中心有限责任公司 承载平台以及晶片厚度检测装置
US10083852B1 (en) * 2017-05-12 2018-09-25 Kla-Tencor Corporation Floating wafer chuck
CN109166814B (zh) * 2018-09-07 2023-10-17 无锡华瑛微电子技术有限公司 一种半导体处理装置
CN109119366B (zh) * 2018-09-07 2023-10-13 无锡华瑛微电子技术有限公司 一种半导体处理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330031A (ja) * 1998-05-08 1999-11-30 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2014112652A (ja) * 2012-11-08 2014-06-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
WO2020048306A1 (zh) * 2018-09-07 2020-03-12 无锡华瑛微电子技术有限公司 半导体处理装置

Also Published As

Publication number Publication date
CN216389314U (zh) 2022-04-26
WO2022057790A1 (zh) 2022-03-24
EP4120330A4 (en) 2023-11-22
TW202312389A (zh) 2023-03-16
US20230135250A1 (en) 2023-05-04
CN216389313U (zh) 2022-04-26
CN114188266A (zh) 2022-03-15
EP4120330A1 (en) 2023-01-18
CN114188265A (zh) 2022-03-15
JP7333118B2 (ja) 2023-08-24
TW202336854A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
JP7333118B2 (ja) 半導体辺縁処理装置及び方法
CN105408983B (zh) 一种垂直无旋处理腔室
JP6740065B2 (ja) 基板洗浄装置、基板処理装置、基板洗浄方法および基板処理方法
CN217691071U (zh) 半导体处理装置和半导体处理系统
US20170092480A1 (en) Method and apparatus for manufacturing a semiconductor device
JP6587379B2 (ja) 研磨装置
US6729947B1 (en) Semiconductor wafer handler
KR20230007506A (ko) 실시간 웨이퍼 척킹 검출을 위한 장치 및 방법들
CN217691070U (zh) 半导体处理装置和半导体处理系统
KR20200131764A (ko) 기판 처리 장치 및 기판 처리 방법
KR100578133B1 (ko) 화학적 기계적 연마 장치 및 이에 사용되는 연마 패드
US9048089B2 (en) Apparatus to improve internal wafer temperature profile
JP2513843B2 (ja) 基板ホルダ
TWI833611B (zh) 半導體處理裝置、半導體處理系統和半導體邊緣定位方法
TWI838179B (zh) 半導體處理裝置和半導體處理系統
KR100634450B1 (ko) 화학적 기계적 연마 장치 및 이에 사용되는 플레이튼
US20200058532A1 (en) Humidity control in storage device
JP2001257256A (ja) 保持カセット、保持ハンド、ウェット処理方法およびウェット処理装置
US20080051018A1 (en) Semiconductor Wafer Handler
US11942319B2 (en) Pad carrier for horizontal pre-clean module
KR102187532B1 (ko) 기판처리장치의 진공 처킹 서셉터
US20230264319A1 (en) Pad carrier assembly for horizontal pre-clean module
KR20100125733A (ko) 기판 처리 장치 및 방법
JP6151340B2 (ja) 化学機械研磨加工の間のインシトゥエッチングによる欠陥の除去
JP2015111731A (ja) 基板処理方法、基板処理システム及び基板処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230804

R150 Certificate of patent or registration of utility model

Ref document number: 7333118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150