CN216389313U - 半导体处理装置 - Google Patents

半导体处理装置 Download PDF

Info

Publication number
CN216389313U
CN216389313U CN202122229448.9U CN202122229448U CN216389313U CN 216389313 U CN216389313 U CN 216389313U CN 202122229448 U CN202122229448 U CN 202122229448U CN 216389313 U CN216389313 U CN 216389313U
Authority
CN
China
Prior art keywords
edge
chamber
micro
semiconductor wafer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122229448.9U
Other languages
English (en)
Inventor
温子瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Huaying Microelectronics Technology Co Ltd
Original Assignee
Wuxi Huaying Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Huaying Microelectronics Technology Co Ltd filed Critical Wuxi Huaying Microelectronics Technology Co Ltd
Application granted granted Critical
Publication of CN216389313U publication Critical patent/CN216389313U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Micromachines (AREA)

Abstract

本实用新型提供了一种半导体处理装置，其包括：第一腔室部；第二腔室部。第一腔室部具有第一槽道，第二腔室部具有第二槽道，在第二腔室部相对于第一腔室部位于关闭位置且微腔室内容纳有半导体晶圆时，第一槽道和第二槽道连通并在晶圆边缘处共同形成边缘微处理空间，容纳于微腔室内的半导体晶圆的外缘伸入边缘微处理空间。第一腔室部上具有位于第一槽道外侧的密封接合部，第二腔室部上具有与密封接合部对应的接合凹槽借助边缘微处理空间，本实用新型能够实现对半导体晶圆的外缘的处理。

Description

半导体处理装置
【技术领域】
本实用新型涉及半导体晶圆或相似工件的表面处理领域，特别涉及半导体处理装置。
【背景技术】
半导体晶圆的精准边缘腐蚀工艺是一个挑战的工艺。它要求在实现晶圆边缘微米级的精准腐蚀的同时不损伤或污染保留部分的薄膜。在外延片制程中和先进集成电路制程中，晶圆边缘腐蚀工艺是确保薄膜形成质量，提升芯片良率的重要步骤。
请参考图1a至图1d，其中：图1a示出了一种半导体晶圆400的结构示意图，图1b为图1a的E-E剖视图；图1c为外缘处理前半导体晶圆的外缘的部分剖视图；图1d为外缘处理后半导体晶圆的外缘部分的剖视图。如图1a至图1d所示，半导体晶圆400包括基材层401及形成在基材层401的第一边缘表面和第二边缘表面的薄膜层402。经过针对半导体晶圆400的外缘部分的第一边缘表面404、第二晶圆表面406和外端斜边408选择性腐蚀处理后，所述半导体晶圆400的外缘部分的薄膜层402被去除，基材层401的第一边缘表面和第二边缘表面得以暴露。
现有的晶圆边腐蚀设备可分为干法和湿法两大类。干法主要分等离子体法和抛光法。等离子体边缘腐蚀法的设备成本高，方法也比较复杂，主要应用于集成电路芯片制程。抛光法是通过旋转晶圆，利用物理摩擦和化学气液结合，去除接触到的薄膜。抛光法设备成本较低，但容易发生保留膜部分被损伤和被污染情况，主要应用于200毫米以下晶圆制造制程。湿法主要有贴膜法和真空吸附法。贴膜法采用纯净防腐的PTFE、PE等塑料薄膜保护需要保留的薄膜的部分，然后整体暴露化学腐蚀气体环境中或浸泡化学腐蚀液里，腐蚀掉暴露的部分。贴膜法工艺步骤多，需要使用多种设备完成，其中包括贴膜、湿法腐蚀、清洗及去膜等设备。真空吸附法使用真空吸头吸住晶圆，真空吸头的功能是吸住晶圆把需要保留的薄膜的部分保护在真空吸头里，把需要去除的薄膜部分暴露在真空吸头外，然后将真空吸头和晶圆一起浸泡在化学腐蚀液里，腐蚀掉暴露在真空吸头外的膜部分。真空吸附法工艺步骤简单，设备成本较低，但容易发生保留膜部分被损伤和被污染情况，主要应用于200毫米以下晶圆制造制程。
鉴于此，有必要提出一种对半导体晶圆的边缘进行选择性的处理的半导体处理装置。
【实用新型内容】
本实用新型的目的在于提供一种半导体处理装置，其能够实现针对半导体晶圆的边缘的选择性处理。
为实现上述目的，根据本实用新型的第一个方面，本实用新型提供一种半导体处理装置，其包括：第一腔室部；可相对于第一腔室部在打开位置和关闭位置之间移动的第二腔室部，其中在第二腔室部相对于第一腔室部位于所述关闭位置时，第一腔室部和第二腔室部之间形成有微腔室，半导体晶圆能够容纳于所述微腔室内，在第二腔室部相对于第一腔室部位于所述打开位置时，所述半导体晶圆能够被取出或放入；第一腔室部具有在该第一腔室部面向所述微腔室的内壁表面形成的第一槽道，第二腔室部具有在该第二腔室部面向所述微腔室的内壁表面形成的第二槽道，在第二腔室部相对于第一腔室部位于所述关闭位置且所述微腔室内容纳有半导体晶圆时，第一槽道和第二槽道连通并共同形成边缘微处理空间，所述微腔室内的半导体晶圆的需要处理的边缘部分伸入所述边缘微处理空间，该边缘微处理空间内有至少2个以上边缘处理通孔与外部相通，流体通过所述边缘处理通孔进入或流出所述边缘微处理空间，第一腔室部上具有位于第一槽道外侧的密封接合部，第二腔室部上具有与密封接合部对应的接合凹槽。
与现有技术相比，本实用新型借助于待处理半导体晶圆的阻挡在微腔室的边缘形成了封闭的边缘微处理空间，处理流体在所述边缘微处理空间内流动的同时实现对所述半导体晶圆伸入边缘微处理空间的外缘部分的处理。此外，通过密封接合部和接合凹槽的配合，不仅可以实现边缘微处理空间的密封，还可以进一步的减少外缘微处理空间的体积。
优选的实施例中，密封接合部的内边缘表面的末端部分与所述接合凹槽的槽壁的密封面垂直于半导体晶圆的延伸方向，这样的设置可以使得第一腔室部的位于所述第一槽道的内侧的壁部表面与在所述待处理半导体晶圆的第一边缘表面抵靠的更紧密，第二腔室部的位于所述第二槽道的内侧的壁部表面与所述待处理半导体晶圆的第二边缘表面抵靠的更紧密，避免腐蚀液向内渗透。
【附图说明】
结合参考附图及接下来的详细描述，本实用新型将更容易理解，其中同样的附图标记对应同样的结构部件，其中：
图1a为一种半导体晶圆的结构示意图；
图1b为图1a的E-E剖视图；
图1c为外缘处理前半导体晶圆的外缘部分的剖视图；
图1d为外缘处理后半导体晶圆的外缘部分的剖视图；
图2a为本实用新型中的半导体处理装置在第一实施例中的剖视示意图；
图2b为图2a中的圈A的放大示意图；
图3a为图2a中的半导体处理装置的第一腔室部的仰视图；
图3b为图2a中的半导体处理装置的第二腔室部的俯视图；
图4为本实用新型中的半导体处理装置在第二实施例中的剖视示意图；
图5为图4中的圈B的放大示意图；
图6a为图4中的半导体处理装置的第一腔室部的仰视图；
图6b为图4中的半导体处理装置的第二腔室部的俯视图。
【具体实施方式】
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指与所述实施例相关的特定特征、结构或特性至少可包含于本实用新型至少一个实现方式中。在本说明书中不同地方出现的“在一个实施例中”并非必须都指同一个实施例，也不必须是与其他实施例互相排斥的单独或选择实施例。本实用新型中的“多个”、“若干”表示两个或两个以上。本实用新型中的“和/或”表示“和”或者“或”。
第一实施例：
请参考图2a至图3b，其示出了本实用新型的第一实施例提供的半导体处理装置100的结构示意图，其中：图2a为本实用新型中的半导体处理装置在第一实施例中的剖视示意图；图2b为图2a中的圈A的放大示意图；图3a为图2a中的半导体处理装置的第一腔室部的仰视图；图3b为图2a中的半导体处理装置的第二腔室部的俯视图。
请参考图2a至图3b，所述半导体处理装置100包括第一腔室部110和第二腔室部120。所述第一腔室部110包括第一腔室板119和自第一腔室板119的周边延伸而成的凸缘118。所述第二腔室部120包括第二腔室板129和在所述第二腔室板129的周边延伸而成的凸缘128。
所述第一腔室部110可相对于第二腔室部120在打开位置和关闭位置之间移动。需要注意的是，第一腔室部110和第二腔室部120的运动是相对的，可以固定第一腔室部110，而使得第二腔室部120相对运动，也可以固定第二腔室部120，而使得第一腔室部110相对运动，还可以同时使得第一腔室部110和第二腔室部120都运动，只要第一腔室部110和第二腔室部120能够相对运动即可。在所述第一腔室部110相对于第二腔室部120处于关闭位置时，所述凸缘118与所述凸缘128配合以在第一腔室板118和第二腔室板128之间形成微腔室140，待处理半导体晶圆400能够容纳于所述微腔室140内，等待被后续处理。在所述第一腔室部110相对于第二腔室部120处于打开位置时，所述凸缘118与所述凸缘128分开，所述待处理半导体晶圆400能够被取出或放入所述微腔室140内。
所述第一腔室部110的面向微腔室140一侧形成有环形的第一槽道116，第二腔室部120的面向所述微腔室140一侧形成有第二槽道126。在第二腔室部120相对于第一腔室部110位于所述关闭位置且所述半导体晶圆400容纳于所述微腔室内时，所述第一槽道116和所述第二槽道126共同形成边缘微处理空间130，容纳于所述微腔室内的半导体晶圆400的外缘伸入所述边缘微处理空间130内。
如图2a至图3b所示，本实施例中，所述第一槽道116和所述第二槽道126为环形的槽道。在第二腔室部120相对于第一腔室部110位于所述关闭位置且所述半导体晶圆400容纳于所述微腔室内时，第一腔室部110的位于所述第一槽道116的内侧的壁部表面117抵靠在所述待处理半导体晶圆400的第一边缘表面上，第二腔室部120的位于所述第二槽道126的内侧的壁部表面127抵靠在所述待处理半导体晶圆400的第二边缘表面上，所述第一槽道116、所述第二槽道126合围成封闭的、环形的所述外缘微处理空间130，所述待处理半导体晶圆400需要处理的外缘部分被容纳在所述边缘微处理空间130内。
因此，本实施例中，所述边缘微处理空间130能够实现对所述待处理半导体晶圆400的整个外缘部分的选择性处理。
当然，所述第一槽道116和所述第二槽道126也可以设置为弧度小于360度的弧形的槽道。此时，所述第一槽道116和所述第二槽道126之间形成封闭的、弧度小于360度的弧形的所述外缘微处理空间130。相应的，待处理半导体晶圆400的外缘的部分弧段被容纳在所述边缘微处理空间130内。因此，此时所述边缘微处理空间130仅实现对待处理半导体晶圆400的外缘的部分弧段的选择性处理。
所述第一腔室部110具有自外部穿过该第一腔室部110以与所述边缘微处理空间130连通的至少两个边缘处理通孔112，其中：至少一个边缘处理通孔作为流体入口，至少一个边缘处理通孔作为流体出口。本实施例中设有4个所述边缘处理通孔。当然，所述第二腔室部120上也可以设置与所述边缘微处理空间130连通的边缘处理通孔。
在应用时，处理流体能够通过一个边缘处理通孔112进入所述边缘微处理空间130内，进入所述边缘微处理空间130的流体能够在所述边缘微处理空间130内流动，此时所述处理流体能够接触到并处理所述待处理半导体晶圆400被容纳在边缘微处理空间130内的外缘部分，处理过所述待处理半导体晶圆400的流体能够通过另一个边缘处理通孔112流出，或通过设置于所述第二腔室部120上与边缘微处理空间130连通的边缘处理通孔流出。在处理过程中，可以不断的或每隔一段时间将处理流体能够通过一个边缘处理通孔112进入所述边缘微处理空间130内，所述边缘微处理空间130内的流体在处理过程中可以是流动起来的，这样可以加快处理速度。
当然，所述处理可能是对所述待处理半导体晶圆400的外缘的腐蚀处理以去除所述待处理半导体晶圆400的外缘部分的薄膜层，也可以是仅仅对所述待处理半导体晶圆400的外缘的选择性清洗等等。
以对所述待处理半导体晶圆400的外缘部分的薄膜层的腐蚀去除为例。结合参考图1a至图1d和图2a至图3b所示，当需要将待处理半导体晶圆400的外缘的第一侧面和第二侧面的薄膜层腐蚀去除时。只需要将相应的、对薄膜层具有腐蚀作用的处理流体经一个边缘处理通孔112通入至所述边缘微处理空间130内，处理流体在边缘微处理空间130内流动并直接与待处理半导体晶圆400被的外缘部分接触。处理流体沿所述待处理半导体晶圆400的边缘流动，与待处理晶圆被容纳在边缘微处理空间内的晶圆表面发生化学或物理反应，从而使得待处理半导体晶圆400的外缘的第一边缘表面、第二边缘表面和斜边上的薄膜层402不断被腐蚀去除。如图1d所示，处理完毕后，半导体晶圆400的外缘被容纳于边缘微处理空间130内的部分的薄膜层402被腐蚀去除，半导体晶圆400的外缘的基材层401的第一边缘表面、第二边缘表面和外端斜边暴露出来。处理过所述待处理半导体晶圆400的流体则经其他边缘处理通孔流出。
可见，基于所述边缘微处理空间130，本实施例中的半导体处理装置100只需要消耗少量的处理流体能够实现对一片所述待处理半导体晶圆400的外缘的选择性腐蚀处理，其极大地降低了处理成本和生产废液量。此外，与现有技术中的干法装置相比，本实施例中的半导体处理装置100具有结构简单、使用方便，对操作人员的操作技能要求低的显著优势。
可见，本实施例提供的半导体处理装置100可以实现对所述待处理半导体晶圆400的外缘的选择性处理。此外，通过控制所述处理流体在所述待处理半导体晶圆400内的流速，可以在保证处理效果的同时节约处理流体的用量。继续参考如图2a至图2b所示，本实施例中，所述第一腔室部110还具有形成于所述第一腔室部110面向所述微腔室的内壁表面上的第一凹陷部115，所述第一凹陷部位于所述第一槽道116的内侧，所述第二腔室部120还具有形成于所述第二腔室部120面向所述微腔室的内壁表面上的第二凹陷部125，所述第二凹陷部位于所述第二槽道126的内侧。第一凹陷部115和第二凹陷部125也是环形。在所述第二腔室部120相对于第一腔室部110位于所述关闭位置且所述待处理半导体晶圆400容纳于所述微腔室内时，所述待处理半导体晶圆400的第二边缘表面的部分区域遮盖住所述第二凹陷部125的顶部以形成第二内侧微空间，所述待处理半导体晶圆400的第一边缘表面的部分区域遮盖住所述第一凹陷部115的顶部以形成第一内侧微空间，第一内侧微空间和第二内侧微空间位于所述边缘微处理空间130的内侧。
对应的，第一腔室部110具有与第一凹陷部115连通的第一内侧处理通孔，第二腔室部120具有与第二凹陷部125连通的第二内侧处理通孔。在利用所述边缘微处理空间130腐蚀所述半导体晶圆400的边缘时，可以向第一凹陷部115和第二凹陷部125内引入液体或气体，比如水或氮气等，即向第一内侧微空间和第二内侧微空间引入液体或气体，以防止边缘微处理空间130内的液体向内渗透。
同样的，所述第一凹陷部115和第二凹陷部125也可以是弧形。
继续参考如图2a至图2b所示，本实施例中，第二腔室部120和第一腔室部110在处于关闭位置时，其中部还形成有微腔室140，第二腔室部120具有与微腔室140连通的中部处理通孔123，第一腔室部110具有与微腔室140连通的中部处理通孔113。
参考如图2b所示的，第一腔室部110上具有位于第一槽道116外侧的密封接合部210，第二腔室部120上具有与密封接合部210对应的接合凹槽122。所述密封接合部210包括位于末端的导引面211和位于内侧的内侧表面212。在第二腔室部120相对于第一腔室部110位于所述关闭位置时，密封接合部210的末端伸入所述接合凹槽122，其内侧表面212的末端部分与所述接合凹槽122的槽壁密封配合，其内侧表面212的上端部分形成所述外缘微处理空间130的外侧面。此外，密封接合部210的内侧表面212的末端部分与所述接合凹槽122的槽壁的密封面位于所述外缘微处理空间130的下方，并且该密封面垂直于半导体晶圆400的延伸方向，这样的设置可以使得第一腔室部110的位于所述第一槽道116的内侧的壁部表面117与在所述待处理半导体晶圆400的第一边缘表面抵靠的更紧密，第二腔室部120的位于所述第二槽道126的内侧的壁部表面127与所述待处理半导体晶圆400的第二边缘表面抵靠的更紧密，避免腐蚀液向内渗透。
在图2b的实施例中，在第二腔室部120相对于第一腔室部110关闭过程中，所述密封接合部210的内侧表面212可以实现对所述半导体晶圆400的中心定位，即如果所述半导体晶圆400在放置时的中心与期望中心有偏差，那么所述密封接合部210的内边缘表面212也可以通过挤靠所述半导体晶圆140以使得其中心被校正至期望中心。在一个示例中，在进行边缘处理时，需要半导体晶圆400的中心偏差不超过0.2mm，采用本实用新型的这种方式，可以将中心偏差调整至0.1mm内。所述导引面211可以在第一腔室部110和第二腔室部120关闭时，导引所述密封接合部210进入所述接合凹槽122。所述密封接合部210可以卡在所述接合凹槽122内。
参考如图2a所示的，第一腔室部110包括有定位槽114，第二腔室部120包括有定位柱124，可以使得第一腔室部110和第二腔室部120在关闭时能够被正确定位。在第一腔室部110和第二腔室部120在关闭过程中，所述定位柱124先与定位槽114进行定位配合，以便实现初始定位，随后密封接合部210的末端伸入所述接合凹槽122。
在一个实施例中，利用本实用新型中的半导体处理装置100进行氧化硅晶圆边缘腐蚀工艺，具体方法可以包括关闭腔体、HF酸腐蚀、DIW冲洗、IPA冲洗、氮气干燥以及开腔。其中HF酸腐蚀、DIW(去离子水)冲洗和IPA(异丙醇)冲洗的具体过程都可以参照上述所述的流程进行操作。特别的，在HF酸腐蚀过程中，可以向第一凹陷部115和第二凹陷部125内引入液体或气体，比如水或氮气等，以防止边缘微处理空间130内的液体向内渗透。
第二实施例
请参考图4至图6b，其示出了本实用新型的第二实施例提供的半导体处理装置200的结构示意图，其中：图4为本实用新型中的半导体处理装置在第一实施例中的剖视示意图；图5为图4中的圈B的放大示意图；图6a为图4中的半导体处理装置的第一腔室部的仰视图；图6b为图4中的半导体处理装置的第二腔室部的俯视图。
第二实施例中的半导体处理装置200与第一实施例中的半导体处理装置100的结构大部分相同，因此它们相同的部分都采用了同样的标记，两者的不同之处主要是：半导体处理装置200的密封接合部310和半导体处理装置100的密封接合部210的结构有一些不同。
如图5所示，第一腔室部110上具有位于第一槽道116外侧的所述密封接合部310，第二腔室部120上具有与密封接合部210对应的接合凹槽122。
所述密封接合部310包括位于末端的导引面311、位于内侧上端的内侧表面312以及位于内侧末端的凸块313。在第二腔室部120相对于第一腔室部110位于所述关闭位置时，密封接合部310的末端伸入所述接合凹槽122，其凸块313与所述接合凹槽122的槽壁密封配合，其内侧表面312形成所述外缘微处理空间130的外侧面。所述内侧表面312与所述半导体晶圆400的外边缘仍有一段距离的间隔。
密封接合部310的凸块313与所述接合凹槽122的槽壁形成的密封面位于所述外缘微处理空间130下方，并且该密封面垂直于半导体晶圆400的延伸方向，这样的设置可以使得第一腔室部110的位于所述第一槽道116的内侧的壁部表面117与在所述待处理半导体晶圆400的第一侧表面抵靠的更紧密，第二腔室部120的位于所述第二槽道126的内侧的壁部表面127与所述待处理半导体晶圆400的第二侧表面抵靠的更紧密，避免腐蚀液向内渗透。
在图2b的实施例中，在第二腔室部120相对于第一腔室部110关闭过程中，所述密封接合部310的凸块313可以实现对所述半导体晶圆140的中心定位，即如果所述半导体晶圆140在放置时的中心与期望中心有偏差，那么所述密封接合部310的凸块313也可以通过挤靠所述半导体晶圆140以使得其中心被校正至期望中心。
由于所述内侧表面312与所述半导体晶圆400的外边缘仍有一段距离的间隔。这样在第二腔室部120相对于第一腔室部110脱离时，所述半导体晶圆400可以不容易被所述密封接合部310夹住。
在另一个实施例中，也可以不利用所述凸块313对所述半导体晶圆400进行中心定位，即所述凸块313不会接触到所述半导体晶圆400的边缘。而可以用第一槽道116的壁部边缘来实现所述半导体晶圆400的中心定位。
上述说明已经充分揭露了本实用新型的具体实施方式。需要指出的是，熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于所述具体实施方式。

Claims (13)

1.一种半导体处理装置，其特征在于，其包括：
第一腔室部；
可相对于第一腔室部在打开位置和关闭位置之间移动的第二腔室部，其中在第二腔室部相对于第一腔室部位于所述关闭位置时，第一腔室部和第二腔室部之间形成有微腔室，半导体晶圆能够容纳于所述微腔室内，在第二腔室部相对于第一腔室部位于所述打开位置时，所述半导体晶圆能够被取出或放入；
第一腔室部具有第一槽道，第二腔室部具有第二槽道，在第二腔室部相对于第一腔室部位于所述关闭位置且所述微腔室内容纳有半导体晶圆时，第一槽道和第二槽道连通并与半导体晶圆的边缘共同形成边缘微处理空间，容纳于所述微腔室内的半导体晶圆的外缘伸入所述边缘微处理空间，该边缘微处理空间通过边缘处理通孔与外部相通，流体通过所述边缘处理通孔进入或流出所述边缘微处理空间，
第一腔室部上具有位于第一槽道外侧的密封接合部，第二腔室部上具有与密封接合部对应的接合凹槽。
2.根据权利要求1所述的半导体处理装置，其特征在于，所述半导体晶圆的外缘的第一边缘表面、第二边缘表面和外端斜边面暴露于所述边缘微处理空间，所述边缘处理通孔中的一个或多个作为流体入口，所述边缘处理通孔中的一个或多个作为流体出口，
所述边缘微处理空间为环形或弧形，所述半导体晶圆的外缘伸入所述边缘微处理空间，所述边缘微处理空间为封闭空间，通过边缘处理通孔与外部相通；
所述第一槽道的内侧壁部顶面抵靠在靠近所述第一腔室部的所述半导体晶圆的第一边缘表面上，所述第二槽道的内侧壁部顶面抵靠在靠近所述第二腔室部的所述半导体晶圆的第二边缘表面上。
3.根据权利要求1所述的半导体处理装置，其特征在于，所述第一腔室部还具有形成于所述第一腔室部面向所述微腔室的内壁表面的第一凹陷部，所述第一凹陷部位于所述第一槽道的内侧，所述第二腔室部还具有形成于所述第二腔室部面向所述微腔室的内壁表面的第二凹陷部，所述第二凹陷部位于所述第二槽道的内侧，在所述第二腔室部相对于第一腔室部位于所述关闭位置且所述半导体晶圆容纳于所述微腔室内时，所述半导体晶圆的第二边缘表面的部分区域遮盖住所述第二凹陷部的顶部以形成第二内侧微空间，所述半导体晶圆的第一边缘表面的部分区域遮盖住所述第一凹陷部的顶部以形成第一内侧微空间，第一内侧微空间和第二内侧微处理空间位于所述边缘微处理空间的内侧，第一腔室部具有与第一凹陷部连通的第一内侧面处理通孔，第二腔室部具有与第二凹陷部连通的第二内侧面处理通孔。
4.根据权利要求3所述的半导体处理装置，其特征在于，第一凹陷部和第二凹陷部为环形或弧形，在利用所述边缘微处理空间腐蚀所述半导体晶圆的边缘时，向第一凹陷部和第二凹陷部内引入液体或气体，以防止所述边缘微处理空间内的液体向内渗透。
5.根据权利要求1所述的半导体处理装置，其特征在于，所述密封接合部包括位于内侧的内边缘表面，在第二腔室部相对于第一腔室部位于所述关闭位置时，密封接合部的末端伸入所述接合凹槽，其内边缘表面的末端部分与所述接合凹槽的槽壁密封配合，其内边缘表面的上端部分形成所述外缘微处理空间的外侧面。
6.根据权利要求5所述的半导体处理装置，其特征在于，所述密封接合部的内边缘表面的末端部分与所述接合凹槽的槽壁的密封面位于所述外缘微处理空间下方，并且该密封面垂直于半导体晶圆的延伸方向。
7.根据权利要求5所述的半导体处理装置，其特征在于，在第二腔室部相对于第一腔室部关闭过程中，所述密封接合部的内边缘表面实现对所述半导体晶圆的中心定位，如果所述半导体晶圆在放置时的中心与期望中心有偏差，那么所述密封接合部的内边缘表面通过挤靠所述半导体晶圆以使得其中心被校正至期望中心。
8.根据权利要求1所述的半导体处理装置，其特征在于，第一腔室部包括有定位槽，第二腔室部包括有定位柱，所述定位柱和所述定位槽配合使得第一腔室部和第二腔室部在关闭时能够被正确定位。
9.根据权利要求1所述的半导体处理装置，其特征在于，所述密封接合部包括位于内侧上端的内边缘表面以及位于内侧末端的凸块，在第二腔室部相对于第一腔室部位于所述关闭位置时，密封接合部的末端伸入所述接合凹槽，其凸块与所述接合凹槽的槽壁密封配合，其内边缘表面形成所述外缘微处理空间的外侧面，所述内边缘表面与所述半导体晶圆的外边缘仍有一段距离的间隔。
10.根据权利要求9所述的半导体处理装置，其特征在于，所述密封接合部的凸块与所述接合凹槽的槽壁形成的密封面位于所述外缘微处理空间的下方，并且该密封面垂直于半导体晶圆的延伸方向。
11.根据权利要求9所述的半导体处理装置，其特征在于，在第二腔室部相对于第一腔室部关闭过程中，所述密封接合部的凸块实现对所述半导体晶圆的中心定位，如果所述半导体晶圆在放置时的中心与期望中心有偏差，那么所述密封接合部的凸块通过挤靠所述半导体晶圆以使得其中心被校正至期望中心。
12.根据权利要求5或9所述的半导体处理装置，其特征在于，用第一槽道的壁部边缘来实现所述半导体晶圆的中心定位。
13.根据权利要求5或9所述的半导体处理装置，其特征在于，所述密封接合部还包括位于末端的导引面。
CN202122229448.9U 2020-09-15 2021-09-14 半导体处理装置 Active CN216389313U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020109707511 2020-09-15
CN202010970751 2020-09-15

Publications (1)

Publication Number Publication Date
CN216389313U true CN216389313U (zh) 2022-04-26

Family

ID=80601349

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202111076005.9A Pending CN114188266A (zh) 2020-09-15 2021-09-14 半导体处理装置
CN202122229939.3U Active CN216389314U (zh) 2020-09-15 2021-09-14 半导体处理装置、半导体处理系统
CN202111074547.2A Pending CN114188265A (zh) 2020-09-15 2021-09-14 半导体处理装置、半导体处理系统和半导体边缘处理方法
CN202122229448.9U Active CN216389313U (zh) 2020-09-15 2021-09-14 半导体处理装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN202111076005.9A Pending CN114188266A (zh) 2020-09-15 2021-09-14 半导体处理装置
CN202122229939.3U Active CN216389314U (zh) 2020-09-15 2021-09-14 半导体处理装置、半导体处理系统
CN202111074547.2A Pending CN114188265A (zh) 2020-09-15 2021-09-14 半导体处理装置、半导体处理系统和半导体边缘处理方法

Country Status (6)

Country Link
US (1) US20230135250A1 (zh)
EP (1) EP4120330A4 (zh)
JP (1) JP7333118B2 (zh)
CN (4) CN114188266A (zh)
TW (2) TW202336854A (zh)
WO (1) WO2022057790A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844991A (zh) * 2022-03-23 2023-10-03 无锡华瑛微电子技术有限公司 半导体处理装置、半导体处理系统和半导体边缘定位方法
CN118116856A (zh) * 2022-11-29 2024-05-31 无锡华瑛微电子技术有限公司 晶圆定位系统和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619667B2 (ja) * 1998-05-08 2005-02-09 大日本スクリーン製造株式会社 基板処理装置
EP1639629B1 (en) * 2003-06-13 2011-04-27 WEN, Sophia Apparatus for thin-layer chemical processing of semiconductor wafers
CN201084721Y (zh) * 2007-07-20 2008-07-09 中芯国际集成电路制造(上海)有限公司 晶圆定位装置
JP6131162B2 (ja) * 2012-11-08 2017-05-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN105140168A (zh) * 2014-05-29 2015-12-09 北京北方微电子基地设备工艺研究中心有限责任公司 承载平台以及晶片厚度检测装置
US10083852B1 (en) * 2017-05-12 2018-09-25 Kla-Tencor Corporation Floating wafer chuck
WO2020048306A1 (zh) * 2018-09-07 2020-03-12 无锡华瑛微电子技术有限公司 半导体处理装置
CN109119366B (zh) * 2018-09-07 2023-10-13 无锡华瑛微电子技术有限公司 一种半导体处理装置
CN109166814B (zh) * 2018-09-07 2023-10-17 无锡华瑛微电子技术有限公司 一种半导体处理装置

Also Published As

Publication number Publication date
TW202312389A (zh) 2023-03-16
JP2023506425A (ja) 2023-02-16
CN114188266A (zh) 2022-03-15
EP4120330A4 (en) 2023-11-22
WO2022057790A1 (zh) 2022-03-24
CN216389314U (zh) 2022-04-26
CN114188265A (zh) 2022-03-15
EP4120330A1 (en) 2023-01-18
TW202336854A (zh) 2023-09-16
US20230135250A1 (en) 2023-05-04
JP7333118B2 (ja) 2023-08-24

Similar Documents

Publication Publication Date Title
CN216389313U (zh) 半导体处理装置
KR102301413B1 (ko) 웨이퍼의 배면측의 에지 상의 막을 제거하는 장치 및 방법
US7217325B2 (en) System for processing a workpiece
CN110600365B (zh) 基板处理装置以及基板处理方法
US20180076044A1 (en) Poly directional etch by oxidation
US7898089B2 (en) Semiconductor workpiece
EP1234327B1 (en) Reactor for processing a semiconductor wafer
US20070026772A1 (en) Apparatus for use in processing a semiconductor workpiece
US7625821B2 (en) Process and apparatus for thinning a semiconductor workpiece
CN217691107U (zh) 一种半导体处理装置
EP1799446A2 (en) System for thinning a semiconductor workpiece
CN216793620U (zh) 半导体处理装置
CN216793648U (zh) 一种半导体处理装置
CN216698287U (zh) 半导体处理装置
CN109166814B (zh) 一种半导体处理装置
US7354649B2 (en) Semiconductor workpiece
CN116230604A (zh) 一种半导体处理装置
EP0609069B1 (en) Method and apparatus for manufacturing semiconductor devices
CN216793618U (zh) 自动检测装置及半导体处理系统
CN111341704B (zh) 一种硅片背封层的边缘去除装置及边缘去除方法
CN116230577A (zh) 半导体处理装置
CN116403930A (zh) 半导体处理设备
CN117059544A (zh) 一种半导体处理装置
JP2003045845A (ja) ウエ−ハ端面エッチング洗浄処理装置
JP2007066956A (ja) ウエハ端面保護装置及びウエハ処理装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant