JP2023163756A - 表示装置及び表示装置の製造方法 - Google Patents

Abstract

【課題】信頼性の低下を抑制する。【解決手段】一実施形態によれば、表示装置の製造方法は、基板の上方に下電極を形成し、前記下電極と重なる開口を有するリブを形成し、前記リブの上に位置する下部及び前記下部の上に位置し前記下部の側面から突出した上部を含む隔壁を形成した処理基板を用意し、前記開口において前記下電極の上に有機層を形成し、前記有機層の上に上電極を形成し、前記上電極の上に透明層を形成し、前記透明層の上に無機層を形成し、前記上電極を形成する工程は、第１蒸着源が前記処理基板の法線に対して傾斜し、前記処理基板を搬送しながら前記第１蒸着源から放射された材料を蒸着し、前記無機層を形成する工程は、第２蒸着源が前記処理基板の法線に対して前記第１蒸着源とは逆向きに傾斜し、前記処理基板を搬送しながら前記第２蒸着源から放射された材料を蒸着する。【選択図】図９

Description

本発明の実施形態は、表示装置及び表示装置の製造方法に関する。

近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、薄膜トランジスタを含む画素回路と、画素回路に接続された下電極と、下電極を覆う有機層と、有機層を覆う上電極と、を備えている。有機層は、発光層の他に、正孔輸送層や電子輸送層などの機能層を含んでいる。
このような表示素子を製造する過程において、信頼性の低下を抑制する技術が必要とされている。

特開２０００－１９５６７７号公報 特開２００４－２０７２１７号公報 特開２００８－１３５３２５号公報 特開２００９－３２６７３号公報 特開２０１０－１１８１９１号公報 国際公開第２０１８／１７９３０８号 米国特許出願公開第２０２２／００７７２５１号明細書

本発明の目的は、信頼性の低下を抑制することが可能な表示装置及び表示装置の製造方法を提供することにある。

一実施形態によれば、表示装置の製造方法は、
基板の上方に下電極を形成し、前記下電極と重なる開口を有するリブを形成し、前記リブの上に位置する下部及び前記下部の上に位置し前記下部の側面から突出した上部を含む隔壁を形成した処理基板を用意し、前記開口において前記下電極の上に有機層を形成し、前記有機層の上に上電極を形成し、前記上電極の上に透明層を形成し、前記透明層の上に無機層を形成し、前記上電極を形成する工程は、第１蒸着源が前記処理基板の法線に対して傾斜し、前記処理基板を搬送しながら前記第１蒸着源から放射された材料を蒸着し、前記無機層を形成する工程は、第２蒸着源が前記処理基板の法線に対して前記第１蒸着源とは逆向きに傾斜し、前記処理基板を搬送しながら前記第２蒸着源から放射された材料を蒸着する。

一実施形態によれば、表示装置は、
基板と、前記基板の上方に配置された下電極と、前記下電極と重なる開口を有するリブと、前記リブの上に配置された下部と、前記下部の上に配置され前記下部の側面から突出した上部と、を有する隔壁と、前記開口において前記下電極の上に配置された有機層と、前記有機層の上に配置された上電極と、前記上電極の上に配置された透明層と、前記透明層の上に配置された無機層と、前記無機層を覆い、前記隔壁の前記下部に接する封止層と、を備え、前記上電極は、第１端部と、前記第１端部の反対側の第２端部と、を有し、前記第１端部は、前記無機層によって覆われ、前記第２端部は、前記無機層から露出し、前記封止層によって覆われている。

図１は、表示装置ＤＳＰの構成例を示す図である。 図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。 図３は、図２中のＡ－Ｂ線に沿う表示装置ＤＳＰの概略的な断面図である。 図４は、表示素子２０１乃至２０３の構成の一例を示す図である。 図５は、図２中のＣ－Ｄ線に沿う表示装置ＤＳＰの概略的な断面図である。 図６は、図２中のＥ－Ｆ線に沿う表示装置ＤＳＰの概略的な断面図である。 図７は、蒸着装置ＥＶＡを説明するための図である。 図８は、蒸着装置ＥＶＢを説明するための図である。 図９は、上電極ＵＥ及び無機層ＩＬを形成する一製造方法を説明するための図である。 図１０は、上電極ＵＥ及び無機層ＩＬを形成する他の製造方法を説明するための図である。 図１１は、表示装置ＤＳＰの製造方法の一例を説明するためのフロー図である。 図１２は、第１薄膜３１を形成する工程、第２薄膜３２を形成する工程、及び、第３薄膜３３を形成する工程に適用可能な製造装置の一例を示す図である。 図１３は、第１薄膜３１を形成する工程、第２薄膜３２を形成する工程、及び、第３薄膜３３を形成する工程に適用可能な製造装置の他の例を示す図である。 図１４は、表示装置ＤＳＰの製造方法を説明するための図である。 図１５は、表示装置ＤＳＰの製造方法を説明するための図である。 図１６は、第１薄膜３１の形成過程を説明するための図である。 図１７は、表示装置ＤＳＰの製造方法を説明するための図である。 図１８は、表示装置ＤＳＰの製造方法を説明するための図である。 図１９は、第１薄膜３１の除去過程を説明するための図である。 図２０は、表示装置ＤＳＰの製造方法を説明するための図である。

一実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向と称し、Ｙ軸に沿った方向を第２方向と称し、Ｚ軸に沿った方向を第３方向と称する。第３方向Ｚと平行に各種要素を見ることを平面視という。

本実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。

図１は、表示装置ＤＳＰの構成例を示す図である。
表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡと、を有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。

本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。

表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、第１色の副画素ＳＰ１、第２色の副画素ＳＰ２および第３色の副画素ＳＰ３を含む。第１色、第２色、及び、第３色は、互いに異なる色である。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。

副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子２０とを備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４とを備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。

画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極およびドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極およびキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極およびドレイン電極の一方は電源線ＰＬおよびキャパシタ４に接続され、他方は表示素子２０のアノードに接続されている。

なお、画素回路１の構成は図示した例に限らない。例えば、画素回路１は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。

表示素子２０は、発光素子としての有機発光ダイオード（ＯＬＥＤ）であり、有機ＥＬ素子と称する場合がある。

図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す図である。
図２の例においては、副画素ＳＰ２と副画素ＳＰ３が第２方向Ｙに並んでいる。さらに、副画素ＳＰ２，ＳＰ３がそれぞれ副画素ＳＰ１と第１方向Ｘに並んでいる。

副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２，ＳＰ３が第２方向Ｙに交互に配置された列と、複数の副画素ＳＰ１が第２方向Ｙに繰り返し配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。

なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは図２の例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３が第１方向Ｘに順に並んでいてもよい。

表示領域ＤＡには、リブ５および隔壁６が配置されている。リブ５は、副画素ＳＰ１，ＳＰ２，ＳＰ３においてそれぞれ開口ＡＰ１，ＡＰ２，ＡＰ３を有している。

隔壁６は、平面視においてリブ５と重なっている。隔壁６は、第１方向Ｘに延びる複数の第１隔壁６ｘと、第２方向Ｙに延びる複数の第２隔壁６ｙとを有している。複数の第１隔壁６ｘは、第２方向Ｙに隣り合う開口ＡＰ２，ＡＰ３の間、および、第２方向Ｙに隣り合う２つの開口ＡＰ１の間にそれぞれ配置されている。第２隔壁６ｙは、第１方向Ｘに隣り合う開口ＡＰ１，ＡＰ２の間、および、第１方向Ｘに隣り合う開口ＡＰ１，ＡＰ３の間にそれぞれ配置されている。

図２の例においては、第１隔壁６ｘおよび第２隔壁６ｙは、互いに接続されている。これにより、隔壁６は、全体として開口ＡＰ１，ＡＰ２，ＡＰ３を囲う格子状に形成されている。隔壁６は、リブ５と同様に副画素ＳＰ１，ＳＰ２，ＳＰ３において開口を有するということもできる。

副画素ＳＰ１，ＳＰ２，ＳＰ３は、表示素子２０として、それぞれ表示素子２０１，２０２，２０３を備えている。
副画素ＳＰ１は、開口ＡＰ１とそれぞれ重なる下電極ＬＥ１、上電極ＵＥ１および有機層ＯＲ１を備えている。副画素ＳＰ２は、開口ＡＰ２とそれぞれ重なる下電極ＬＥ２、上電極ＵＥ２および有機層ＯＲ２を備えている。副画素ＳＰ３は、開口ＡＰ３とそれぞれ重なる下電極ＬＥ３、上電極ＵＥ３および有機層ＯＲ３を備えている。

図２の例においては、下電極ＬＥ１、ＬＥ２、ＬＥ３の外形は点線で示し、有機層ＯＲ１、ＯＲ２、ＯＲ３、および、上電極ＵＥ１、ＵＥ２、ＵＥ３の外形は一点鎖線で示している。下電極ＬＥ１、ＬＥ２、ＬＥ３のそれぞれの周縁部は、リブ５に重なっている。なお、図示した下電極、有機層、上電極のそれぞれの外形は、正確な形状を反映したものとは限らない。

下電極ＬＥ１、上電極ＵＥ１および有機層ＯＲ１は、副画素ＳＰ１の表示素子２０１を構成する。下電極ＬＥ２、上電極ＵＥ２および有機層ＯＲ２は、副画素ＳＰ２の表示素子２０２を構成する。下電極ＬＥ３、上電極ＵＥ３および有機層ＯＲ３は、副画素ＳＰ３の表示素子２０３を構成する。

下電極ＬＥ１、ＬＥ２、ＬＥ３は、例えば、表示素子のアノードに相当する。上電極ＵＥ１、ＵＥ２、ＵＥ３は、表示素子のカソード、あるいは、共通電極に相当する。

下電極ＬＥ１は、コンタクトホールＣＨ１を通じて副画素ＳＰ１の画素回路１（図１参照）に接続されている。下電極ＬＥ２は、コンタクトホールＣＨ２を通じて副画素ＳＰ２の画素回路１に接続されている。下電極ＬＥ３は、コンタクトホールＣＨ３を通じて副画素ＳＰ３の画素回路１に接続されている。

図２の例においては、開口ＡＰ１の面積が開口ＡＰ２の面積よりも大きく、開口ＡＰ２の面積が開口ＡＰ３の面積よりも大きい。換言すると、開口ＡＰ１から露出した下電極ＬＥ１の面積は開口ＡＰ２から露出した下電極ＬＥ２の面積よりも大きく、開口ＡＰ２から露出した下電極ＬＥ２の面積は開口ＡＰ３から露出した下電極ＬＥ３の面積よりも大きい。

例えば、副画素ＳＰ１の表示素子２０１は、青波長域の光を放つように構成される。また、副画素ＳＰ２の表示素子２０２は、緑波長域の光を放つように構成され、また、副画素ＳＰ３の表示素子２０３は、赤波長域の光を放つように構成される。

図３は、図２中のＡ－Ｂ線に沿う表示装置ＤＳＰの概略的な断面図である。
上述の基板１０の上に回路層１１が配置されている。回路層１１は、図１に示した画素回路１、走査線ＧＬ、信号線ＳＬおよび電源線ＰＬなどの各種回路や配線を含む。回路層１１は、絶縁層１２により覆われている。絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。

下電極ＬＥ１，ＬＥ２，ＬＥ３は、絶縁層１２の上に配置されている。リブ５は、絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、リブ５により覆われている。つまり、下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、絶縁層１２とリブ５との間に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３のうち、互いに隣接する下電極の間では、絶縁層１２がリブ５により覆われている。

隔壁６は、リブ５の上に配置された下部（茎）６１と、下部６１の上に配置された上部（笠）６２と、を含む。図の左側に示した隔壁６の下部６１は、開口ＡＰ１と開口ＡＰ２との間に位置している。図の右側に示した隔壁６の下部６１は、開口ＡＰ２と開口ＡＰ３との間に位置している。上部６２は、下部６１よりも大きい幅を有している。これにより、図３においては上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状ということもできる。上部６２のうち、下部６１よりも開口ＡＰ１に向かって突出した部分は突出部６２１と称し、下部６１よりも開口ＡＰ２に向かって突出した部分は突出部６２２と称し、下部６１よりも開口ＡＰ３に向かって突出した部分は突出部６２３と称する。

有機層ＯＲ１は、開口ＡＰ１を通じて下電極ＬＥ１に接触し、下電極ＬＥ１を覆うとともに、リブ５の一部に重なっている。上電極ＵＥ１は、下電極ＬＥ１と対向するとともに、有機層ＯＲ１の上に配置されている。さらに、上電極ＵＥ１は、下部６１の側面に接触している。有機層ＯＲ１及び上電極ＵＥ１は、上部６２よりも下方に位置している。
有機層ＯＲ２は、開口ＡＰ２を通じて下電極ＬＥ２に接触し、下電極ＬＥ２を覆うとともに、リブ５の一部に重なっている。上電極ＵＥ２は、下電極ＬＥ２と対向するとともに、有機層ＯＲ２の上に配置されている。さらに、上電極ＵＥ２は、下部６１の側面に接触している。有機層ＯＲ２及び上電極ＵＥ２は、上部６２よりも下方に位置している。

有機層ＯＲ３は、開口ＡＰ３を通じて下電極ＬＥ３に接触し、下電極ＬＥ３を覆うとともに、リブ５の一部に重なっている。上電極ＵＥ３は、下電極ＬＥ３と対向するとともに、有機層ＯＲ３の上に配置されている。さらに、上電極ＵＥ３は、下部６１の側面に接触している。有機層ＯＲ３及び上電極ＵＥ３は、上部６２よりも下方に位置している。

図３に示す例では、副画素ＳＰ１，ＳＰ２，ＳＰ３は、有機層ＯＲ１，ＯＲ２，ＯＲ３の発光層が発する光の光学特性を調整するためのキャップ層（光学調整層）ＣＰ１、ＣＰ２、ＣＰ３を含む。
キャップ層ＣＰ１は、開口ＡＰ１に位置し、上部６２よりも下方に位置し、上電極ＵＥ１の上に配置されている。キャップ層ＣＰ２は、開口ＡＰ２に位置し、上部６２よりも下方に位置し、上電極ＵＥ２の上に配置されている。キャップ層ＣＰ３は、開口ＡＰ３に位置し、上部６２よりも下方に位置し、上電極ＵＥ３の上に配置されている。

副画素ＳＰ１，ＳＰ２，ＳＰ３には、封止層ＳＥ１，ＳＥ２，ＳＥ３がそれぞれ配置されている。
封止層ＳＥ１は、キャップ層ＣＰ１、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ１の各部材を連続的に覆っている。封止層ＳＥ２は、キャップ層ＣＰ２、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ２の各部材を連続的に覆っている。封止層ＳＥ３は、キャップ層ＣＰ３、及び、隔壁６の下部６１及び上部６２に接し、副画素ＳＰ３の各部材を連続的に覆っている。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、保護層１３により覆われている。

図３に示す例では、有機層ＯＲ１の一部、上電極ＵＥ１の一部、及び、キャップ層ＣＰ１の一部は、隔壁６と封止層ＳＥ１との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。
また、有機層ＯＲ２の一部、上電極ＵＥ２の一部、及び、キャップ層ＣＰ２の一部は、隔壁６と封止層ＳＥ２との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。
また、有機層ＯＲ３の一部、上電極ＵＥ３の一部、及び、キャップ層ＣＰ３の一部は、隔壁６と封止層ＳＥ３との間に位置し、上部６２の上に配置され、上部６２よりも下方に位置する部分とは離間している。

絶縁層１２は、有機絶縁層である。リブ５、および、封止層ＳＥ１，ＳＥ２，ＳＥ３は、無機絶縁層である。

封止層ＳＥ１，ＳＥ２，ＳＥ３は、例えば、同一の無機絶縁材料で形成されている。
リブ５は、無機絶縁材料の一例であるシリコン窒化物（ＳｉＮｘ）で形成されている。なお、リブ５は、他の無機絶縁材料として、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）、または、酸化アルミニウム（Ａｌ_２Ｏ_３）のいずれかの単層体として形成されてもよい。また、リブ５は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層、及び、酸化アルミニウム層のうちの少なくとも２つの組合せによる積層体として形成されてもよい。
封止層ＳＥ１，ＳＥ２，ＳＥ３は、無機絶縁材料の一例であるシリコン窒化物（ＳｉＮｘ）で形成されている。なお、封止層ＳＥ１，ＳＥ２，ＳＥ３は、他の無機絶縁材料として、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）、または、酸化アルミニウム（Ａｌ_２Ｏ_３）のいずれかの単層体として形成されてもよい。また、封止層ＳＥ１，ＳＥ２，ＳＥ３は、シリコン窒化物層、シリコン酸化物層、シリコン酸窒化物層、及び、酸化アルミニウム層のうちの少なくとも２つの組合せによる積層体として形成されてもよい。このため、封止層ＳＥ１，ＳＥ２，ＳＥ３は、リブ５と同一材料で形成される場合があり得る。

隔壁６の下部６１は、導電材料によって形成され、各上電極ＵＥ１，ＵＥ２，ＵＥ３と電気的に接続されている。隔壁６の下部６１及び上部６２がいずれも導電性を有してもよい。

リブ５の厚さは、隔壁６や絶縁層１２の厚さに比べて十分に小さい。一例では、リブ５の厚さは、２００ｎｍ以上かつ４００ｎｍ以下である。
隔壁６の下部６１の厚さ（リブ５の上面から上部６２の下面までの厚さ）は、リブ５の厚さより大きい。
封止層ＳＥ１の厚さ、封止層ＳＥ２の厚さ、及び、封止層ＳＥ３の厚さは、ほぼ同等である。

下電極ＬＥ１，ＬＥ２，ＬＥ３は、ＩＴＯなどの透明導電材料で形成されてもよいし、銀（Ａｇ）などの金属材料と透明導電材料の積層構造を有してもよい。上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えばマグネシウム及び銀の合金（ＭｇＡｇ）などの金属材料で形成されている。上電極ＵＥ１，ＵＥ２，ＵＥ３は、ＩＴＯなどの透明導電材料で形成されてもよい。

有機層ＯＲ１，ＯＲ２，ＯＲ３の各々は、正孔注入層、正孔輸送層、電子ブロッキング層、正孔ブロッキング層、電子輸送層、電子注入層などの複数の機能層を含む。また、有機層ＯＲ１は、発光層ＥＭ１を含む。有機層ＯＲ２は、発光層ＥＭ２を含む。発光層ＥＭ２は、発光層ＥＭ１とは異なる材料で形成されている。有機層ＯＲ３は、発光層ＥＭ３を含む。発光層ＥＭ３は、発光層ＥＭ１及びＥＭ２とは異なる材料で形成されている。

発光層ＥＭ１を形成する材料、発光層ＥＭ２を形成する材料、及び、発光層ＥＭ３を形成する材料は、互いに異なる波長域の光を放つ材料である。
一例では、発光層ＥＭ１は、青波長域の光を放つ材料によって形成され、発光層ＥＭ２は、緑波長域の光を放つ材料によって形成され、発光層ＥＭ３は、赤波長域の光を放つ材料によって形成されている。

キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、例えば、透明な薄膜の多層体によって形成されている。多層体は、薄膜として、無機材料によって形成された薄膜及び有機材料によって形成された薄膜を含んでいてもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極ＵＥ１、ＵＥ２、ＵＥ３の材料とは異なり、また、封止層ＳＥ１、ＳＥ２、ＳＥ３の材料とも異なる。なお、キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、省略してもよい。

保護層１３は、透明な薄膜の多層体によって形成され、例えば、薄膜として、無機材料によって形成された薄膜及び有機材料によって形成された薄膜を含んでいる。

隔壁６には、共通電圧が供給されている。この共通電圧は、下部６１の側面に接触した各上電極ＵＥ１，ＵＥ２，ＵＥ３にそれぞれ供給される。下電極ＬＥ１，ＬＥ２，ＬＥ３には、副画素ＳＰ１，ＳＰ２，ＳＰ３がそれぞれ有する画素回路１を通じて画素電圧が供給される。

下電極ＬＥ１と上電極ＵＥ１の間に電位差が形成されると、有機層ＯＲ１のうちの発光層ＥＭ１が青波長域の光を放つ。下電極ＬＥ２と上電極ＵＥ２の間に電位差が形成されると、有機層ＯＲ２のうちの発光層ＥＭ２が緑波長域の光を放つ。下電極ＬＥ３と上電極ＵＥ３の間に電位差が形成されると、有機層ＯＲ３のうちの発光層ＥＭ３が青波長域の光を放つ。

図４は、表示素子２０１乃至２０３の構成の一例を示す図である。なお、ここでは、下電極がアノードに相当し、上電極がカソードに相当する場合を例について説明する。

表示素子２０１は、下電極ＬＥ１と上電極ＵＥ１との間に有機層ＯＲ１を含む。
有機層ＯＲ１において、正孔注入層ＨＩＬ１、正孔輸送層ＨＴＬ１、電子ブロッキング層ＥＢＬ１、発光層ＥＭ１、正孔ブロッキング層ＨＢＬ１、電子輸送層ＥＴＬ１、及び、電子注入層ＥＩＬ１は、この順に積層されている。
キャップ層ＣＰ１は、透明層ＴＬ１及び無機層ＩＬ１を含む。透明層ＴＬ１は、上電極ＵＥ１の上に配置されている。無機層ＩＬ１は、透明層ＴＬ１の上に配置されている。封止層ＳＥ１は、無機層ＩＬ１の上に配置されている。

表示素子２０２は、下電極ＬＥ２と上電極ＵＥ２との間に有機層ＯＲ２を含む。
有機層ＯＲ２において、正孔注入層ＨＩＬ２、正孔輸送層ＨＴＬ２、電子ブロッキング層ＥＢＬ２、発光層ＥＭ２、正孔ブロッキング層ＨＢＬ２、電子輸送層ＥＴＬ２、及び、電子注入層ＥＩＬ２は、この順に積層されている。
キャップ層ＣＰ２は、透明層ＴＬ２及び無機層ＩＬ２を含む。透明層ＴＬ２は、上電極ＵＥ２の上に配置されている。無機層ＩＬ２は、透明層ＴＬ２の上に配置されている。封止層ＳＥ２は、無機層ＩＬ２の上に配置されている。

表示素子２０３は、下電極ＬＥ３と上電極ＵＥ３との間に有機層ＯＲ３を含む。
有機層ＯＲ３において、正孔注入層ＨＩＬ３、正孔輸送層ＨＴＬ３、電子ブロッキング層ＥＢＬ３、発光層ＥＭ３、正孔ブロッキング層ＨＢＬ３、電子輸送層ＥＴＬ３、及び、電子注入層ＥＩＬ３は、この順に積層されている。
キャップ層ＣＰ３は、透明層ＴＬ３及び無機層ＩＬ３を含む。透明層ＴＬ３は、上電極ＵＥ３の上に配置されている。無機層ＩＬ３は、透明層ＴＬ３の上に配置されている。封止層ＳＥ３は、無機層ＩＬ３の上に配置されている。

透明層ＴＬ１、ＴＬ２、ＴＬ３は、例えば有機材料によって形成された有機層であり、また、上電極ＵＥ１、ＵＥ２、ＵＥ３よりも大きい屈折率を有する高屈折率層である。無機層ＩＬ１、ＩＬ２、ＩＬ３は、例えば、フッ化リチウム（ＬｉＦ）によって形成された透明な薄膜であり、透明層ＴＬ１、ＴＬ２、ＴＬ３よりも小さい屈折率を有する低屈折率層である。
なお、キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、３層以上の積層体であってもよい。

有機層ＯＲ１、ＯＲ２、ＯＲ３は、上記した機能層の他に、必要に応じてキャリア発生層などの他の機能層を含んでいてもよいし、上記した機能層の少なくとも１つが省略されてもよい。
また、上記の機能層は、それぞれ表示素子２０１乃至２０３毎に個別に形成される。このため、上記の機能層の各々の厚さは、表示素子２０１乃至２０３毎に異なる場合があり得る。
また、同一の機能層に着目したとき、表示素子２０１乃至２０３のうちの１つ表示素子の機能層が他の２つの表示素子の機能層とは異なる材料で形成される場合があり得るし、表示素子２０１乃至２０３のすべての機能層が互いに異なる材料で形成される場合もあり得る。
また、表示素子２０１乃至２０３のうちの１つ表示素子の層構成が他の２つの表示素子の層構成とは異なる場合があり得るし、表示素子２０１乃至２０３のすべての層構成が互いに異なる場合もあり得る。例えば、１つの機能層に着目したとき、表示素子２０１乃至２０３のうちの１つ表示素子がこの機能層を含まない場合があり得るし、表示素子２０１乃至２０３のうちの１つ表示素子のみがこの機能層を含む場合もあり得る。また、１つの機能層に着目したとき、表示素子２０１乃至２０３のうちの１つ表示素子でこの機能層が多層化されている場合などがあり得る。

透明層ＴＬ１乃至ＴＬ３は、互いに離間しており、それぞれ個別に形成される。このため、透明層ＴＬ１乃至ＴＬ３のすべてが同一材料で形成される場合があり得るし、透明層ＴＬ１乃至ＴＬ３のうちの１つの透明層が他の２つの透明層とは異なる材料で形成される場合があり得るし、透明層ＴＬ１乃至ＴＬ３のすべてが互いに異なる材料で形成される場合があり得る。また、透明層ＴＬ１乃至ＴＬ３の各々の厚さは、すべてが同一である場合があり得るし、互いに異なる場合があり得る。

無機層ＩＬ１乃至ＩＬ３は、互いに離間しており、それぞれ個別に形成される。このため、無機層ＩＬ１乃至ＩＬ３のすべてが同一材料で形成される場合があり得るし、無機層ＩＬ１乃至ＩＬ３のうちの１つの無機層が他の２つの無機層とは異なる材料で形成される場合があり得るし、無機層ＩＬ１乃至ＩＬ３のすべてが互いに異なる材料で形成される場合があり得る。また、無機層ＩＬ１乃至ＩＬ３の各々の厚さは、すべてが同一である場合があり得るし、互いに異なる場合があり得る。

また、キャップ層ＣＰ１乃至ＣＰ３のすべての層構成が同一である場合があり得るし、キャップ層ＣＰ１乃至ＣＰ３のうちの１つキャップ層の層構成が他の２つのキャップ層の層構成とは異なる場合があり得るし、キャップ層ＣＰ１乃至ＣＰ３のすべての層構成が互いに異なる場合もあり得る。

図４に示す例では、表示素子２０１において、上電極ＵＥ１及び無機層ＩＬ１は、封止層ＳＥ１をドライエッチングする際のエッチングストッパー層として機能する。表示素子２０２において、上電極ＵＥ２及び無機層ＩＬ２は、封止層ＳＥ２をドライエッチングする際のエッチングストッパー層として機能する。表示素子２０３において、上電極ＵＥ３及び無機層ＩＬ３は、封止層ＳＥ３をドライエッチングする際のエッチングストッパー層として機能する。

エッチングストッパー層と封止層とを同一条件でドライエッチングした際のエッチングレートを比較すると、エッチングストッパー層（上電極及び無機層）のエッチングレートは、封止層のエッチングレートより小さい。このため、エッチングストッパー層の上に封止層が積層された積層体について、ドライエッチングを行った場合、封止層が除去される一方で、エッチングストッパー層においてエッチングの進行を止めることができる。
エッチングストッパー層として機能する上電極ＵＥ１、ＵＥ２、ＵＥ３は、リブ５とは異なる材料によって形成され、また、封止層ＳＥ１，ＳＥ２，ＳＥ３とは異なる材料によって形成されている。例えば、リブ５、および、封止層ＳＥ１，ＳＥ２，ＳＥ３がシリコン窒化物で形成されているのに対して、上電極ＵＥ１、ＵＥ２、ＵＥ３は、シリコン窒化物と比較して、ドライエッチングに対して高い耐性を有する材料であるマグネシウム及び銀の合金で形成されている。

また、エッチングストッパー層として機能する無機層ＩＬ１、ＩＬ２、ＩＬ３は、リブ５とは異なる材料によって形成され、また、封止層ＳＥ１，ＳＥ２，ＳＥ３とは異なる材料によって形成されている。例えば、リブ５、および、封止層ＳＥ１，ＳＥ２，ＳＥ３がシリコン窒化物で形成されているのに対して、無機層ＩＬ１、２、ＩＬ３は、シリコン窒化物と比較して、ドライエッチングに対して高い耐性を有する材料であるフッ化リチウムで形成されている。

図５は、図２中のＣ－Ｄ線に沿う表示装置ＤＳＰの概略的な断面図である。図５に示す断面図は、第２方向Ｙに並んだ複数の副画素ＳＰ１を含む。なお、図５では、図３に示した基板、回路層、保護層の図示を省略する。

図の中央に位置する副画素ＳＰ１に着目する。第２方向Ｙ及び第３方向Ｚによって規定されるＹ－Ｚ断面において、隔壁６の下部６１は、副画素ＳＰ１を挟んで互いに対向する側面Ｓ１Ａ及び側面Ｓ１Ｂを有している。側面Ｓ１Ｂは、副画素ＳＰ１のうち、図２に示したコンタクトホールＣＨ１が設けられる辺に沿っている。有機層ＯＲ１において、第２方向Ｙに沿った両端部は、リブ５の上に位置し、側面Ｓ１Ａ及びＳ１Ｂから離間している。つまり、隔壁６と有機層ＯＲ１との間では、リブ５が露出している。

上電極ＵＥ１は、第２方向Ｙに沿って、端部ＵＥ１Ａと、端部ＵＥ１Ａの反対側の端部ＵＥ１Ｂと、を有している。端部ＵＥ１Ａは側面Ｓ１Ａと向かい合い、端部ＵＥ１Ｂは側面Ｓ１Ｂと向かい合っている。上電極ＵＥ１は、有機層ＯＲ１を覆い、また、有機層ＯＲ１と隔壁６との間でリブ５を覆っている。図示した例では、上電極ＵＥ１は側面Ｓ１Ａ及びＳ１Ｂに接している。但し、上電極ＵＥ１と側面Ｓ１Ｂとの接触面積は、上電極ＵＥ１と側面Ｓ１Ａとの接触面積より大きい。

キャップ層ＣＰ１は、上電極ＵＥ１の上に配置されている。キャップ層ＣＰ１のうち、少なくとも無機層ＩＬ１は、上電極ＵＥ１の端部ＵＥ１Ａを覆い、側面Ｓ１Ａに接している。図示した例では、無機層ＩＬ１は、上電極ＵＥ１の端部ＵＥ１Ｂを露出し、側面Ｓ１Ｂから離間している。端部ＵＥ１Ｂは、封止層ＳＥ１によって覆われている。

側面Ｓ１Ａと無機層ＩＬ１との接触面積は、側面Ｓ１Ａと上電極ＵＥ１との接触面積より大きい。また、側面Ｓ１Ｂと上電極ＵＥ１との接触面積は、側面Ｓ１Ｂと無機層ＩＬ２との接触面積より大きい。

このように、有機層ＯＲ１と隔壁６との間においては、上電極ＵＥ１及び無機層ＩＬ１の少なくとも一方がリブ５と封止層ＳＥ１との間に介在している。

図５に示す例においては、例えば、端部ＵＥ１Ａは第１端部に相当し、端部ＵＥ１Ｂは第２端部に相当し、側面Ｓ１Ａは第１側面に相当し、側面Ｓ１Ｂは第２側面に相当する。

図６は、図２中のＥ－Ｆ線に沿う表示装置ＤＳＰの概略的な断面図である。図６に示す断面図は、第２方向Ｙにおいて交互に並んだ副画素ＳＰ２および副画素ＳＰ３を含む。なお、図６では、図３に示した基板、回路層、保護層の図示を省略する。

図の左側に位置する副画素ＳＰ３に着目する。Ｙ－Ｚ断面において、隔壁６の下部６１は、副画素ＳＰ３を挟んで互いに対向する側面Ｓ３Ａ及び側面Ｓ３Ｂを有している。側面Ｓ３Ｂは、副画素ＳＰ３のうち、図２に示したコンタクトホールＣＨ３が設けられる辺に沿っている。有機層ＯＲ３において、第２方向Ｙに沿った両端部は、リブ５の上に位置し、側面Ｓ３Ａ及びＳ３Ｂから離間している。つまり、隔壁６と有機層ＯＲ３との間では、リブ５が露出している。

上電極ＵＥ３は、第２方向Ｙに沿って、端部ＵＥ３Ａと、端部ＵＥ３Ａの反対側の端部ＵＥ３Ｂと、を有している。端部ＵＥ３Ａは側面Ｓ３Ａと向かい合い、端部ＵＥ３Ｂは側面Ｓ３Ｂと向かい合っている。上電極ＵＥ３は、有機層ＯＲ３を覆い、また、有機層ＯＲ３と隔壁６との間でリブ５を覆っている。図示した例では、上電極ＵＥ３は側面Ｓ３Ａ及びＳ３Ｂに接している。但し、上電極ＵＥ３と側面Ｓ３Ｂとの接触面積は、上電極ＵＥ３と側面Ｓ３Ａとの接触面積より大きい。

キャップ層ＣＰ３は、上電極ＵＥ３の上に配置されている。キャップ層ＣＰ３のうち、少なくとも無機層ＩＬ３は、上電極ＵＥ３の端部ＵＥ３Ａを覆い、側面Ｓ３Ａに接している。図示した例では、無機層ＩＬ３は、上電極ＵＥ３の端部ＵＥ３Ｂを露出し、側面Ｓ３Ｂから離間している。端部ＵＥ３Ｂは、封止層ＳＥ３によって覆われている。

側面Ｓ３Ａと無機層ＩＬ３との接触面積は、側面Ｓ３Ａと上電極ＵＥ３との接触面積より大きい。また、側面Ｓ３Ｂと上電極ＵＥ３との接触面積は、側面Ｓ３Ｂと無機層ＩＬ３との接触面積より大きい。

このように、有機層ＯＲ３と隔壁６との間においては、上電極ＵＥ３及び無機層ＩＬ３の少なくとも一方がリブ５と封止層ＳＥ１との間に介在している。

図の右側に位置する副画素ＳＰ２に着目すると、有機層ＯＲ２において、第２方向Ｙに沿った両端部は、リブ５の上に位置し、隔壁６から離間している。
上電極ＵＥ２は、有機層ＯＲ２を覆い、キャップ層ＣＰ２は、上電極ＵＥ２の上に配置されている。上電極ＵＥ２が図の中央の隔壁６に接し、キャップ層ＣＰ２のうちの少なくとも無機層ＩＬ２（図示を省略）が図の右側の隔壁６に接している。
このように、有機層ＯＲ２と隔壁６との間においては、上電極ＵＥ２及び無機層ＩＬ２の少なくとも一方がリブ５と封止層ＳＥ２との間に介在している。

次に、エッチングストッパー層を形成するための蒸着装置について説明する。

図７は、蒸着装置ＥＶＡを説明するための図である。
蒸着装置ＥＶＡは、搬送機構１００Ａと、蒸着源１１０Ａと、チャンバー１３０Ａと、を備えている。チャンバー１３０Ａは、処理基板ＳＵＢを搬入するための搬入口１３１Ａと、処理基板ＳＵＢを搬出するための搬出口１３２Ａと、を有している。本明細書で説明する表示装置の製造装置はインライン方式のものであり、搬入口１３１Ａは他の蒸着装置と接続され、また、搬出口１３２Ａはさらに他の蒸着装置と接続されている。

搬送機構１００Ａは、処理基板ＳＵＢを搬送するように構成されている。ここでの処理基板ＳＵＢは、例えば、基板１０の上に、回路層１１、絶縁層１２、下電極ＬＥ、リブ５、隔壁６、及び、有機層ＯＲを形成したものである。搬送機構１００Ａは、処理基板ＳＵＢを搬入口１３１Ａから搬出口１３２Ａに向けて搬送する。処理基板ＳＵＢの搬送方向ＴＤは、例えば、上記の表示装置ＤＳＰにおける第２方向Ｙに平行である。

蒸着源１１０Ａは、エッチングストッパー層ＥＳを形成するための材料ＭＡを放射するように構成されている。蒸着源１１０Ａは、チャンバー１３０Ａに収容され、図示しない固定具によりチャンバー１３０Ａに固定されている。蒸着源１１０Ａは、材料ＭＡの放射方向を規制するノズル１２０Ａを有している。ノズル１２０Ａの先端には、吐出口１２１Ａが形成されている。このような蒸着源１１０Ａは、処理基板ＳＵＢの法線（あるいは基板１０の法線）Ｎに対して傾斜している。

図示した蒸着源１１０Ａは、法線Ｎに対して図の右側に傾斜している。このとき、吐出口１２１Ａは、搬入口１３１Ａの側を向いている。つまり、蒸着源１１０Ａは、処理基板ＳＵＢの搬送方向ＴＤの矢印の反対向きに材料ＭＡを放射する。蒸着源１１０Ａの傾斜角度θＡは、処理基板ＳＵＢの搬送方向ＴＤと処理基板ＳＵＢの法線Ｎとで規定される断面において、法線Ｎとノズル１２０Ａの延出方向とのなす角度として規定することができる。蒸着源１１０Ａの傾斜角度θＡは、法線Ｎに対して時計回りに鋭角の角度である。傾斜角度θＡは、例えば、５°以上、４０°以下である。

このような蒸着装置ＥＶＡにおいて、搬入口１３１Ａからチャンバー１３０Ａの内部に搬入された処理基板ＳＵＢについては、以下の通り処理を行う。
まず、蒸着源１１０Ａから材料ＭＡの放射を開始する。そして、搬送機構１００Ａが処理基板ＳＵＢを搬送しながら、蒸着源１１０Ａから放射された材料ＭＡが処理基板ＳＵＢに蒸着される。このとき、蒸着源１１０Ａから放射された材料ＭＡは、有機層ＯＲの上に堆積するとともに、図中の左側の隔壁６の下部６１に回り込む。これにより、点線で示すような断面を有するエッチングストッパー層ＥＳが形成され、有機層ＯＲと隔壁６との間のリブ５がエッチングストッパー層ＥＳで覆われる。

図８は、蒸着装置ＥＶＢを説明するための図である。
蒸着装置ＥＶＢは、搬送機構１００Ｂと、蒸着源１１０Ｂと、チャンバー１３０Ｂと、を備えている。チャンバー１３０Ｂは、処理基板ＳＵＢを搬入するための搬入口１３１Ｂと、処理基板ＳＵＢを搬出するための搬出口１３２Ｂと、を有している。

図８に示す蒸着装置ＥＶＢは、図７に示した蒸着装置ＥＶＡと比較して、蒸着源１１０Ｂが処理基板ＳＵＢの法線Ｎに対して蒸着源１１０Ａとは逆向きに傾斜している点で相違している。
蒸着源１１０Ｂは、エッチングストッパー層ＥＳを形成するための材料ＭＢを放射するように構成されている。蒸着源１１０Ｂは、チャンバー１３０Ｂに収容され、図示しない固定具によりチャンバー１３０Ｂに固定されている。蒸着源１１０Ｂは、材料ＭＢの放射方向を規制するノズル１２０Ｂを有している。ノズル１２０Ｂの先端には、吐出口１２１Ｂが形成されている。

図示した蒸着源１１０Ｂは、法線Ｎに対して図の左側に傾斜している。このとき、吐出口１２１Ｂは、搬出口１３２Ｂの側を向いている。つまり、蒸着源１１０Ｂは、処理基板ＳＵＢの搬送方向ＴＤの矢印の向きに材料ＭＢを放射する。蒸着源１１０Ｂの傾斜角度θＢは、処理基板ＳＵＢの搬送方向ＴＤと処理基板ＳＵＢの法線Ｎとで規定される断面において、法線Ｎとノズル１２０Ｂの延出方向とのなす角度として規定することができる。蒸着源１１０Ｂの傾斜角度θＢは、法線Ｎに対して反時計回りに鋭角の角度である。傾斜角度θＢは、例えば、５°以上、４０°以下である。

このような蒸着装置ＥＶＢにおいて、搬入口１３１Ｂからチャンバー１３０Ｂの内部に搬入された処理基板ＳＵＢについては、以下の通り処理を行う。
まず、蒸着源１１０Ｂから材料ＭＢの放射を開始する。そして、搬送機構１００Ｂが処理基板ＳＵＢを搬送しながら、蒸着源１１０Ｂから放射された材料ＭＢが処理基板ＳＵＢに蒸着される。このとき、蒸着源１１０Ｂから放射された材料ＭＢは、有機層ＯＲの上に堆積するとともに、図中の右側の隔壁６の下部６１に回り込む。これにより、点線で示すような断面を有するエッチングストッパー層ＥＳが形成され、有機層ＯＲと隔壁６との間のリブ５がエッチングストッパー層ＥＳで覆われる。

図９は、上電極ＵＥ及び無機層ＩＬを形成する一製造方法を説明するための図である。

図示した例では、図７に示した蒸着装置ＥＶＡは、第１蒸着源に相当する蒸着源１１０Ａを備え、搬送方向ＴＤの上流側に位置している。また、図８に示した蒸着装置ＥＶＢは、第２蒸着源に相当する蒸着源１１０Ｂを備え、搬送方向ＴＤの下流側に位置している。蒸着源１１０Ａ及び蒸着源１１０Ｂは、上記の通り、それぞれ傾斜し、互いに逆向きに傾斜している。
蒸着装置ＥＶＡにおいては上電極ＵＥが形成され、蒸着装置ＥＶＢにおいては無機層ＩＬが形成され、蒸着装置ＥＶＡと蒸着装置ＥＶＢとの間で透明層ＴＬが形成される。つまり、蒸着源１１０Ａから放射される材料ＭＡはマグネシウム及び銀の混合物であり、蒸着源１１０Ｂから放射される材料ＭＢはフッ化リチウムである。

処理基板ＳＵＢは、副画素ＳＰ２及びＳＰ３が並ぶ方向に沿った一端ＳＵＢＡと、一端ＳＵＢＡの反対側の他端ＳＵＢＢと、を有している。処理基板ＳＵＢの搬送方向ＴＤは、副画素ＳＰ２及びＳＰ３が並ぶ方向に平行である。

副画素ＳＰ１の上電極ＵＥ１、透明層ＴＬ１、及び、無機層ＩＬ１を形成する場合、処理基板ＳＵＢは、一端ＳＵＢＡを先端として搬送される。まず、蒸着装置ＥＶＡにおいて上電極ＵＥ１が形成される。その後、透明層ＴＬ１が形成された後に、蒸着装置ＥＶＢにおいて、無機層ＩＬ１が形成される。
副画素ＳＰ３の上電極ＵＥ３、透明層ＴＬ３、及び、無機層ＩＬ３を形成する場合も、処理基板ＳＵＢは、一端ＳＵＢＡを先端として搬送される。

副画素ＳＰ２の上電極ＵＥ２、透明層ＴＬ２、及び、無機層ＩＬ２を形成する場合、処理基板ＳＵＢは、他端ＳＵＢＢを先端として搬送される。まず、蒸着装置ＥＶＡにおいて上電極ＵＥ２が形成される。その後、透明層ＴＬ２が形成された後に、蒸着装置ＥＶＢにおいて、無機層ＩＬ２が形成される。

図１０は、上電極ＵＥ及び無機層ＩＬを形成する他の製造方法を説明するための図である。
図示した例では、図８に示した蒸着装置ＥＶＢは、第１蒸着源に相当する蒸着源１１０Ｂを備え、搬送方向ＴＤの上流側に位置している。また、図７に示した蒸着装置ＥＶＡは、第２蒸着源に相当する蒸着源１１０Ａを備え、搬送方向ＴＤの下流側に位置している。蒸着装置ＥＶＢにおいては上電極ＵＥが形成され、蒸着装置ＥＶＡにおいては無機層ＩＬが形成される。つまり、蒸着源１１０Ｂから放射される材料ＭＢはマグネシウム及び銀の混合物であり、蒸着源１１０Ａから放射される材料ＭＡはフッ化リチウムである。

副画素ＳＰ１の上電極ＵＥ１、透明層ＴＬ１、及び、無機層ＩＬ１を形成する場合、処理基板ＳＵＢは、他端ＳＵＢＢを先端として搬送される。まず、蒸着装置ＥＶＢにおいて上電極ＵＥ１が形成される。その後、透明層ＴＬ１が形成された後に、蒸着装置ＥＶＡにおいて、無機層ＩＬ１が形成される。
副画素ＳＰ３の上電極ＵＥ３、透明層ＴＬ３、及び、無機層ＩＬ３を形成する場合も、処理基板ＳＵＢは、他端ＳＵＢＢを先端として搬送される。

副画素ＳＰ２の上電極ＵＥ２、透明層ＴＬ２、及び、無機層ＩＬ２を形成する場合、処理基板ＳＵＢは、一端ＳＵＢＡを先端として搬送される。まず、蒸着装置ＥＶＢにおいて上電極ＵＥ２が形成される。その後、透明層ＴＬ２が形成された後に、蒸着装置ＥＶＡにおいて、無機層ＩＬ２が形成される。

なお、図７乃至図１０に示した例の蒸着装置ＥＶＡ及びＥＶＢは、処理基板ＳＵＢの蒸着面が基板１０の上方に位置する状態（フェイスアップ）で処理基板ＳＵＢを搬送し、蒸着源１１０Ａ及び１１０Ｂが材料ＭＡ及びＭＢを下方に向けて放射するように構成された場合に相当するが、これに限らない。例えば、蒸着装置ＥＶＡ及びＥＶＢは、処理基板ＳＵＢの蒸着面が基板１０の下方に位置する状態（フェイスダウン）で処理基板ＳＵＢを搬送し、蒸着源１１０Ａ及び１１０Ｂが材料ＭＡ及びＭＢを上方に向けて放射するように構成されてもよい。また、蒸着装置ＥＶＡ及びＥＶＢは、処理基板ＳＵＢを水平面に対して垂直に立てた状態で搬送し、蒸着源１１０Ａ及び１１０Ｂが材料ＭＡ及びＭＢを横向きに放射するように構成されてもよい。

次に、表示装置ＤＳＰの製造方法の一例について説明する。

図１１は、表示装置ＤＳＰの製造方法の一例を説明するためのフロー図である。
ここに示す製造方法は、大別して、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３を有する処理基板ＳＵＢを用意する工程（ステップＳＴ１）と、副画素ＳＰ１の表示素子２０１を形成する工程（ステップＳＴ２）と、副画素ＳＰ２の表示素子２０２を形成する工程（ステップＳＴ３）と、副画素ＳＰ３の表示素子２０３を形成する工程（ステップＳＴ４）と、を含む。

ステップＳＴ１においては、まず、基板１０の上に、副画素ＳＰ１の下電極ＬＥ１、副画素ＳＰ２の下電極ＬＥ２、副画素ＳＰ３の下電極ＬＥ３、リブ５、及び、隔壁６を形成した処理基板ＳＵＢを用意する。図３に示したように、基板１０と下電極ＬＥ１、ＬＥ２、ＬＥ３との間には、回路層１１及び絶縁層１２も形成される。

ステップＳＴ２においては、まず、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３に亘って、発光層ＥＭ１を含む第１薄膜３１を形成する（ステップＳＴ２１）。その後、第１薄膜３１の上に所定の形状にパターニングされた第１レジスト４１を形成する（ステップＳＴ２２）。その後、第１レジスト４１をマスクとしたエッチングにより第１薄膜３１の一部を除去する（ステップＳＴ２３）。その後、第１レジスト４１を除去する（ステップＳＴ２４）。これにより、副画素ＳＰ１が形成される。副画素ＳＰ１は、所定の形状の第１薄膜３１を有する表示素子２０１を備える。

ステップＳＴ３においては、まず、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３に亘って、発光層ＥＭ２を含む第２薄膜３２を形成する（ステップＳＴ３１）。その後、第２薄膜３２の上に所定の形状にパターニングされた第２レジスト４２を形成する（ステップＳＴ３２）。その後、第２レジスト４２をマスクとしたエッチングにより第２薄膜３２の一部を除去する（ステップＳＴ３３）。その後、第２レジスト４２を除去する（ステップＳＴ３４）。これにより、副画素ＳＰ２が形成される。副画素ＳＰ２は、所定の形状の第２薄膜３２を有する表示素子２０２を備える。

ステップＳＴ４においては、まず、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３に亘って、発光層ＥＭ３を含む第３薄膜３３を形成する（ステップＳＴ４１）。その後、第３薄膜３３の上に所定の形状にパターニングされた第３レジスト４３を形成する（ステップＳＴ４２）。その後、第３レジスト４３をマスクとしたエッチングにより第３薄膜３３の一部を除去する（ステップＳＴ４３）。その後、第３レジスト４３を除去する（ステップＳＴ４４）。これにより、副画素ＳＰ３が形成される。副画素ＳＰ３は、所定の形状の第３薄膜３３を有する表示素子２０３を備える。

なお、第２薄膜３２、第２レジスト４２、第３薄膜３３、及び、第３レジスト４３の詳細な図示は省略する。

図１２は、第１薄膜３１を形成する工程、第２薄膜３２を形成する工程、及び、第３薄膜３３を形成する工程に適用可能な製造装置の一例を示す図である。

ステップＳＴ１を経て用意された処理基板ＳＵＢは、一端ＳＵＢＡを先端として搬送される。
まず、処理基板ＳＵＢは、蒸着装置３０１に搬入される。蒸着装置３０１においては、正孔注入層ＨＩＬ１が形成される。
その後、蒸着装置３０２において、正孔輸送層ＨＴＬ１が形成される。
その後、蒸着装置３０３において、電子ブロッキング層ＥＢＬ１が形成される。
その後、蒸着装置３０４において、発光層ＥＭ１が形成される。

その後、蒸着装置３０５において、正孔ブロッキング層ＨＢＬ１が形成される。
その後、蒸着装置３０６において、電子輸送層ＥＴＬ１が形成される。
その後、蒸着装置３０７において、電子注入層ＥＩＬ１が形成される。これにより、有機層ＯＲ１が形成される。
その後、蒸着装置ＥＶＡ１において、上電極ＵＥ１が形成される。
その後、蒸着装置３０８において、透明層ＴＬ１が形成される。
その後、蒸着装置ＥＶＢ１において、無機層ＩＬ１が形成される。これにより、キャップ層ＣＰ１が形成される。
その後、ＣＶＤ（Ｃｈｅｍｉｃａｌ－Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置３０９において、封止層ＳＥ１が形成される。

その後、図１１に示したステップＳＴ２２乃至ＳＴ２４を経た後、処理基板ＳＵＢは、一端ＳＵＢＡを先端として、蒸着装置３１１に搬入される。蒸着装置３１１においては、正孔注入層ＨＩＬ２が形成される。
その後、蒸着装置３１２において、正孔輸送層ＨＴＬ２が形成される。
その後、蒸着装置３１３において、電子ブロッキング層ＥＢＬ２が形成される。
その後、蒸着装置３１４において、発光層ＥＭ２が形成される。
その後、蒸着装置３１５において、正孔ブロッキング層ＨＢＬ２が形成される。
その後、蒸着装置３１６において、電子輸送層ＥＴＬ２が形成される。
その後、蒸着装置３１７において、電子注入層ＥＩＬ２が形成される。これにより、有機層ＯＲ２が形成される。
その後、蒸着装置ＥＶＢ２において、上電極ＵＥ２が形成される。
その後、蒸着装置３１８において、透明層ＴＬ２が形成される。
その後、蒸着装置ＥＶＡ２において、無機層ＩＬ２が形成される。これにより、キャップ層ＣＰ２が形成される。
その後、ＣＶＤ装置３１９において、封止層ＳＥ２が形成される。

その後、図１１に示したステップＳＴ３２乃至ＳＴ３４を経た後、処理基板ＳＵＢは、一端ＳＵＢＡを先端として、蒸着装置３２１に搬入される。蒸着装置３２１においては、正孔注入層ＨＩＬ３が形成される。
その後、蒸着装置３２２において、正孔輸送層ＨＴＬ３が形成される。
その後、蒸着装置３２３において、電子ブロッキング層ＥＢＬ３が形成される。
その後、蒸着装置３２４において、発光層ＥＭ３が形成される。
その後、蒸着装置３２５において、正孔ブロッキング層ＨＢＬ３が形成される。
その後、蒸着装置３２６において、電子輸送層ＥＴＬ３が形成される。
その後、蒸着装置３２７において、電子注入層ＥＩＬ３が形成される。これにより、有機層ＯＲ３が形成される。
その後、蒸着装置ＥＶＡ３において、上電極ＵＥ３が形成される。
その後、蒸着装置３２８において、透明層ＴＬ３が形成される。
その後、蒸着装置ＥＶＢ３において、無機層ＩＬ３が形成される。これにより、キャップ層ＣＰ３が形成される。
その後、ＣＶＤ装置３２９において、封止層ＳＥ３が形成される。
その後、図１１に示したステップＳＴ４２乃至ＳＴ４４が行われる。

蒸着装置ＥＶＡ１及び蒸着装置ＥＶＢ１の組合せ、及び、蒸着装置ＥＶＡ３及び蒸着装置ＥＶＢ３の組合せは、図９に示した蒸着装置ＥＶＡ及び蒸着装置ＥＶＢの組合せと同等である。
蒸着装置ＥＶＢ２及び蒸着装置ＥＶＡ２の組合せは、図１０に示した蒸着装置ＥＶＢ及び蒸着装置ＥＶＡの組合せと同等である。

図１３は、第１薄膜３１を形成する工程、第２薄膜３２を形成する工程、及び、第３薄膜３３を形成する工程に適用可能な製造装置の他の例を示す図である。

ステップＳＴ１を経て用意された処理基板ＳＵＢは、ターンテーブルＴＴの上に配置され、一端ＳＵＢＡを先端とするように配置された後に、搬送される。
まず、処理基板ＳＵＢは、蒸着装置３０１に搬入される。蒸着装置３０１においては、正孔注入層ＨＩＬ１が形成される。
その後、蒸着装置３０２において、正孔輸送層ＨＴＬ１が形成される。
その後、蒸着装置３０３において、電子ブロッキング層ＥＢＬ１が形成される。
その後、蒸着装置３０４において、発光層ＥＭ１が形成される。蒸着装置３１４及び３２４は、材料を放射することなく、処理基板ＳＵＢを通過させる。

その後、蒸着装置３０５において、正孔ブロッキング層ＨＢＬ１が形成される。
その後、蒸着装置３０６において、電子輸送層ＥＴＬ１が形成される。
その後、蒸着装置３０７において、電子注入層ＥＩＬ１が形成される。これにより、有機層ＯＲ１が形成される。
その後、蒸着装置ＥＶＡにおいて、上電極ＵＥ１が形成される。
その後、蒸着装置３０８において、透明層ＴＬ１が形成される。
その後、蒸着装置ＥＶＢにおいて、無機層ＩＬ１が形成される。これにより、キャップ層ＣＰ１が形成される。
その後、ＣＶＤ装置３０９において、封止層ＳＥ１が形成される。

その後、図１１に示したステップＳＴ２２乃至ＳＴ２４を経た後、処理基板ＳＵＢは、ターンテーブルＴＴの上に配置され、他端ＳＵＢＢを先端とするように配置された後に、搬送される。
そして、処理基板ＳＵＢは、再び蒸着装置３０１に搬入される。蒸着装置３０１においては、正孔注入層ＨＩＬ２が形成される。
その後、蒸着装置３０２において、正孔輸送層ＨＴＬ２が形成される。
その後、蒸着装置３０３において、電子ブロッキング層ＥＢＬ２が形成される。
その後、蒸着装置３１４において、発光層ＥＭ２が形成される。蒸着装置３０４及び３２４は、材料を放射することなく、処理基板ＳＵＢを通過させる。
その後、蒸着装置３０５において、正孔ブロッキング層ＨＢＬ２が形成される。
その後、蒸着装置３０６において、電子輸送層ＥＴＬ２が形成される。
その後、蒸着装置３０７において、電子注入層ＥＩＬ２が形成される。これにより、有機層ＯＲ２が形成される。
その後、蒸着装置ＥＶＡにおいて、上電極ＵＥ２が形成される。
その後、蒸着装置３０８において、透明層ＴＬ２が形成される。
その後、蒸着装置ＥＶＢにおいて、無機層ＩＬ２が形成される。これにより、キャップ層ＣＰ２が形成される。
その後、ＣＶＤ装置３０９において、封止層ＳＥ２が形成される。

その後、図１１に示したステップＳＴ３２乃至ＳＴ３４を経た後、処理基板ＳＵＢは、ターンテーブルＴＴの上に配置され、一端ＳＵＢＡを先端とするように配置された後に、搬送される。
そして、処理基板ＳＵＢは、再び蒸着装置３０１に搬入される。蒸着装置３０１においては、正孔注入層ＨＩＬ３が形成される。
その後、蒸着装置３０２において、正孔輸送層ＨＴＬ３が形成される。
その後、蒸着装置３０３において、電子ブロッキング層ＥＢＬ３が形成される。
その後、蒸着装置３２４において、発光層ＥＭ３が形成される。蒸着装置３０４及び３１４は、材料を放射することなく、処理基板ＳＵＢを通過させる。
その後、蒸着装置３０５において、正孔ブロッキング層ＨＢＬ３が形成される。
その後、蒸着装置３０６において、電子輸送層ＥＴＬ３が形成される。
その後、蒸着装置３０７において、電子注入層ＥＩＬ３が形成される。これにより、有機層ＯＲ３が形成される。
その後、蒸着装置ＥＶＡにおいて、上電極ＵＥ３が形成される。
その後、蒸着装置３０８において、透明層ＴＬ３が形成される。
その後、蒸着装置ＥＶＢにおいて、無機層ＩＬ３が形成される。これにより、キャップ層ＣＰ３が形成される。
その後、ＣＶＤ装置３０９において、封止層ＳＥ３が形成される。
その後、図１１に示したステップＳＴ４２乃至ＳＴ４４が行われる。

以下、ステップＳＴ１及びステップＳＴ２について図１４乃至図２０を参照しながら説明する。なお、図１４、図１５、１７、１８、及び、図２０に示す各断面は、例えば図２中のＡ－Ｂ線に沿う断面に相当する。

まず、ステップＳＴ１においては、図１４に示すように、処理基板ＳＵＢを用意する。処理基板ＳＵＢを用意する工程は、基板１０の上に回路層１１を形成する工程と、回路層１１の上に絶縁層１２を形成する工程と、絶縁層１２の上に、副画素ＳＰ１の下電極ＬＥ１、副画素ＳＰ２の下電極ＬＥ２、副画素ＳＰ３の下電極ＬＥ３を形成する工程と、下電極ＬＥ１、ＬＥ２、ＬＥ３の各々と重なる開口ＡＰ１、ＡＰ２、ＡＰ３を有するリブ５を形成する工程と、リブ５の上に配置された下部６１及び下部６１の上に配置され下部６１の側面から突出した上部６２を含む隔壁６を形成する工程と、を含む。なお、図１５、１７、１８、及び、図２０の各図においては、絶縁層１２よりも下層の基板１０及び回路層１１の図示を省略する。
リブ５は、例えばシリコン窒化物で形成する。

続いて、ステップＳＴ２１においては、図１５に示すように、副画素ＳＰ１、副画素ＳＰ２、及び、副画素ＳＰ３に亘って、第１薄膜３１を形成する。第１薄膜３１を形成する工程は、処理基板ＳＵＢの上に、発光層ＥＭ１を含む有機層ＯＲ１を形成する工程と、有機層ＯＲ１の上に上電極ＵＥ１を形成する工程と、上電極ＵＥ１の上にキャップ層ＣＰ１を形成する工程と、キャップ層ＣＰ１の上に封止層ＳＥ１を形成する工程と、を含む。つまり、図示した例では、第１薄膜３１は、有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、及び、封止層ＳＥ１を含む。

有機層ＯＲ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の上にそれぞれ形成されるとともに、隔壁６の上にも形成されている。有機層ＯＲ１のうち、上部６２の上に形成された部分は、各下電極の上に形成された部分から離間している。

上電極ＵＥ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、有機層ＯＲ１の上にそれぞれ形成され、リブ５を覆い、隔壁６の下部６１に接している。また、上電極ＵＥ１は、上部６２の直上において、有機層ＯＲ１の上にも形成されている。上電極ＵＥ１のうち、上部６２の直上に形成された部分は、各下電極の直上に形成された部分から離間している。

キャップ層ＣＰ１は、図示を省略する透明層ＴＬ１及び無機層ＩＬ１を含む。キャップ層ＣＰ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、上電極ＵＥ１の上にそれぞれ形成されるとともに、上部６２の直上において、上電極ＵＥ１の上にも形成されている。キャップ層ＣＰ１のうち、上部６２の直上に形成された部分は、各下電極の直上に形成された部分から離間している。

封止層ＳＥ１は、キャップ層ＣＰ１、及び、隔壁６を覆うように形成されている。つまり、封止層ＳＥ１は、下電極ＬＥ１、下電極ＬＥ２、及び、下電極ＬＥ３の直上において、キャップ層ＣＰ１の上にそれぞれ形成されるとともに、上部６２の直上において、キャップ層ＣＰ１の上にも形成されている。封止層ＳＥ１において、上部６２の直上に形成された部分は、各下電極の直上に形成された部分と繋がっている。封止層ＳＥ１は、例えばシリコン窒化物で形成する。

図１６は、第１薄膜３１の形成過程を説明するための図である。ここでは、下電極ＬＥ１の上に形成される第１薄膜３１の形成過程を例に説明する。下電極ＬＥ１の上の第１薄膜３１の断面が図の左から右に向かって形成順に並んでいる。

まず、下電極ＬＥ１の上に有機層ＯＲ１を形成する。有機層ＯＲ１は、図４を参照して説明したように、各種機能層及び発光層を含む。有機層ＯＲ１の各層は、蒸着法により形成される。
その後、有機層ＯＲ１の上に上電極ＵＥ１を形成する。上電極ＵＥ１は、蒸着法により、マグネシウム及び銀の合金で形成される。上電極ＵＥ１は、図７を参照して説明した蒸着装置ＥＶＡ、または、図８を参照して説明した蒸着装置ＥＶＢにおいて形成することができる。
その後、上電極ＵＥ１の上にキャップ層ＣＰ１の透明層ＴＬ１を形成する。透明層ＴＬ１は、例えば蒸着法で形成される。
その後、透明層ＴＬ１の上にキャップ層ＣＰ１の無機層ＩＬ１を形成する。無機層ＩＬ１は、蒸着法により、フッ化リチウムで形成される。
その後、無機層ＩＬ１の上に封止層ＳＥ１を形成する。封止層ＳＥ１は、例えばＣＶＤ法で形成される。

続いて、ステップＳＴ２２においては、図１７に示すように、封止層ＳＥ１の上のパターニングした第１レジスト４１を形成する。第１レジスト４１は、副画素ＳＰ１の第１薄膜３１を覆い、副画素ＳＰ２及び副画素ＳＰ３の第１薄膜３１を露出する。つまり、第１レジスト４１は、下電極ＬＥ１の直上に位置する封止層ＳＥ１に重なっている。また、第１レジスト４１は、副画素ＳＰ１から隔壁６の上方に延出している。副画素ＳＰ１と副画素ＳＰ２との間の隔壁６上において、第１レジスト４１は、副画素ＳＰ１側（図の左側）に配置され、副画素ＳＰ２側（図の右側）では封止層ＳＥ１を露出している。また、第１レジスト４１は、副画素ＳＰ２及び副画素ＳＰ３において、封止層ＳＥ１を露出している。

その後、ステップＳＴ２３においては、図１８に示すように、第１レジスト４１をマスクとしてエッチングを行い、第１レジスト４１から露出した副画素ＳＰ２及び副画素ＳＰ３の第１薄膜３１を除去し、副画素ＳＰ１に第１薄膜３１が残留する。これにより、副画素ＳＰ２において下電極ＬＥ２が露出し、また、下電極ＬＥ２を囲むリブ５が露出する。また、副画素ＳＰ３において下電極ＬＥ３が露出し、また、下電極ＬＥ３を囲むリブ５が露出する。また、副画素ＳＰ１と副画素ＳＰ２との間の隔壁６において、副画素ＳＰ２側が露出する。また、副画素ＳＰ２と副画素ＳＰ３との間の隔壁６が露出する。

図１９は、第１薄膜３１の除去過程を説明するための図である。ここでは、副画素ＳＰ２における下電極ＬＥ２の上に形成された第１薄膜３１の除去過程を例に説明する。下電極ＬＥ２の上の第１薄膜３１の断面が図の左から右に向かって除去順に並んでいる。

まず、第１レジスト４１をマスクとして利用し、ドライエッチングを行い、第１レジスト４１から露出した封止層ＳＥ１を除去する。
その後、第１レジスト４１をマスクとして利用し、ウエットエッチングを行い、封止層ＳＥ１から露出したキャップ層ＣＰ１の無機層ＩＬ１を除去する。
その後、第１レジスト４１をマスクとして利用し、ドライエッチングを行い、無機層ＩＬ１から露出したキャップ層ＣＰ１の透明層ＴＬ１を除去する。
その後、第１レジスト４１をマスクとして利用し、ウエットエッチングを行い、透明層ＴＬ１から露出した上電極ＵＥ１を除去する。
その後、第１レジスト４１をマスクとして利用し、ドライエッチングを行い、上電極ＵＥ１から露出した有機層ＯＲ１を除去し、下電極ＬＥ２を露出する。
同様に、副画素ＳＰ３における封止層ＳＥ１、キャップ層ＣＰ１、上電極ＵＥ１、及び、有機層ＯＲ１も除去される。

その後、ステップＳＴ２４においては、図２０に示すように、第１レジスト４１を除去する。これにより、副画素ＳＰ１の封止層ＳＥ１が露出する。これらのステップＳＴ２１乃至ＳＴ２４を経て、副画素ＳＰ１において、表示素子２０１が形成される。表示素子２０１は、下電極ＬＥ１、発光層ＥＭ１を含む有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１によって構成される。また、表示素子２０１は、封止層ＳＥ１によって覆われている。

副画素ＳＰ１と副画素ＳＰ２との間の隔壁６上には、発光層ＥＭ１を含む有機層ＯＲ１、上電極ＵＥ１、キャップ層ＣＰ１、及び、封止層ＳＥ１の積層体が形成される。また、隔壁６のうち、副画素ＳＰ１の側の部分は、封止層ＳＥ１で覆われる。なお、図２０に示した隔壁６上の積層体は、完全に除去される場合があり得る。

本実施形態によれば、封止層ＳＥ１のエッチングを行う前には、副画素ＳＰ２及びＳＰ３において、上電極ＵＥ１及びキャップ層ＣＰ１の無機層ＩＬ１の少なくとも一方は、隔壁６と有機層ＯＲ１との間でリブ５を覆っている。このため、封止層ＳＥ１は、リブ５に接することがない。上電極ＵＥ１及び無機層ＩＬ１は、エッチングストッパー層として機能し、上電極ＵＥ１及び無機層ＩＬ１のエッチングレートは、封止層ＳＥ１のエッチングレートより小さい。このため、封止層ＳＥ１のドライエッチングに際して、封止層ＳＥ１が完全に除去された後に、上電極ＵＥ１または無機層ＩＬ１でドライエッチングの進行を止めることができる。これにより、封止層ＳＥ１のドライエッチングに際して、リブ５は、ほとんどダメージを受けることがない。また、リブ５を絶縁層１２まで貫通する不所望な孔（水分浸入経路）の形成が抑制される。さらには、不所望な水分の影響による下電極の変色や、腐食による有機ＥＬ素子の滅点化などの不具合が抑制される。
したがって、信頼性の低下を抑制することができる。

以上説明したように、本実施形態によれば、信頼性の低下を抑制し、製造歩留まりを向上することが可能な表示装置及びその製造方法を提供することができる。

以上、本発明の実施形態として説明した表示装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置及びその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

ＤＳＰ…表示装置
１０…基板 １２…絶縁層
５…リブ ＡＰ１，ＡＰ２，ＡＰ３…開口
６…隔壁 ６１…下部 ６２…上部
ＳＰ１，ＳＰ２，ＳＰ３…副画素
２０，２０１，２０２，２０３…表示素子（有機ＥＬ素子）
ＬＥ，ＬＥ１，ＬＥ２，ＬＥ３…下電極（アノード）
ＵＥ，ＵＥ１，ＵＥ２，ＵＥ３…上電極（カソード）
ＯＲ，ＯＲ１，ＯＲ２，ＯＲ３…有機層
ＣＰ，ＣＰ１，ＣＰ２，ＣＰ３…キャップ層
ＳＥ，ＳＥ１，ＳＥ２，ＳＥ３…封止層
ＥＶＡ、ＥＶＢ…蒸着装置 １００Ａ、１００Ｂ…搬送機構
１１０Ａ、１１０Ｂ…蒸着源 １３０Ａ、１３０Ｂ…チャンバー

Claims (12)

1. 基板の上方に下電極を形成し、前記下電極と重なる開口を有するリブを形成し、前記リブの上に位置する下部及び前記下部の上に位置し前記下部の側面から突出した上部を含む隔壁を形成した処理基板を用意し、
   前記開口において前記下電極の上に有機層を形成し、
   前記有機層の上に上電極を形成し、
   前記上電極の上に透明層を形成し、
   前記透明層の上に無機層を形成し、
   前記上電極を形成する工程は、
   第１蒸着源が前記処理基板の法線に対して傾斜し、前記処理基板を搬送しながら前記第１蒸着源から放射された材料を蒸着し、
   前記無機層を形成する工程は、
   第２蒸着源が前記処理基板の法線に対して前記第１蒸着源とは逆向きに傾斜し、前記処理基板を搬送しながら前記第２蒸着源から放射された材料を蒸着する、表示装置の製造方法。
2. さらに、前記無機層の上に封止層を形成し、
   前記封止層の上にパターニングしたレジストを形成し、
   前記レジストをマスクとして、前記封止層のドライエッチングを行い、
   前記封止層のドライエッチングに際して、前記上電極及び前記無機層のエッチングレートは、前記封止層のエッチングレートより小さい、請求項１に記載の表示装置の製造方法。
3. 前記リブ及び前記封止層は、シリコン窒化物で形成する、請求項２に記載の表示装置の製造方法。
4. 前記上電極は、マグネシウム（Ｍｇ）及び銀（Ａｇ）の合金で形成する、請求項３に記載の表示装置の製造方法。
5. 前記無機層は、フッ化リチウム（ＬｉＦ）で形成する、請求項４に記載の表示装置の製造方法。
6. 基板と、
   前記基板の上方に配置された下電極と、
   前記下電極と重なる開口を有するリブと、
   前記リブの上に配置された下部と、前記下部の上に配置され前記下部の側面から突出した上部と、を有する隔壁と、
   前記開口において前記下電極の上に配置された有機層と、
   前記有機層の上に配置された上電極と、
   前記上電極の上に配置された透明層と、
   前記透明層の上に配置された無機層と、
   前記無機層を覆い、前記隔壁の前記下部に接する封止層と、を備え、
   前記上電極は、第１端部と、前記第１端部の反対側の第２端部と、を有し、
   前記第１端部は、前記無機層によって覆われ、
   前記第２端部は、前記無機層から露出し、前記封止層によって覆われている、表示装置。
7. 前記隔壁の前記下部は、前記第１端部と向かい合う第１側面と、前記第２端部と向かい合う第２側面と、を有し、
   前記無機層は、前記第１側面に接し、
   前記上電極は、前記第２側面に接している、請求項６に記載の表示装置。
8. 前記第１側面と前記無機層との接触面積は、前記第１側面と前記上電極との接触面積より大きく、
   前記第２側面と前記上電極との接触面積は、前記第２側面と前記無機層との接触面積より大きい、請求項７に記載の表示装置。
9. 前記有機層は、前記隔壁から離間し、
   前記有機層と前記隔壁との間において、前記上電極及び前記無機層の少なくとも一方は、前記リブと前記封止層との間に介在している、請求項６に記載の表示装置。
10. 前記リブ及び前記封止層は、シリコン窒化物で形成されている、請求項６に記載の表示装置。
11. 前記上電極は、マグネシウム（Ｍｇ）及び銀（Ａｇ）の合金で形成されている、請求項６に記載の表示装置。
12. 前記無機層は、フッ化リチウム（ＬｉＦ）で形成されている、請求項６に記載の表示装置。

Images