JP2023138031A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023138031A
JP2023138031A JP2022044513A JP2022044513A JP2023138031A JP 2023138031 A JP2023138031 A JP 2023138031A JP 2022044513 A JP2022044513 A JP 2022044513A JP 2022044513 A JP2022044513 A JP 2022044513A JP 2023138031 A JP2023138031 A JP 2023138031A
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
region
electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022044513A
Other languages
English (en)
Inventor
祥子 花形
Shoko Hanagata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022044513A priority Critical patent/JP2023138031A/ja
Priority to CN202210943334.7A priority patent/CN116799049A/zh
Priority to US17/940,476 priority patent/US20230299187A1/en
Publication of JP2023138031A publication Critical patent/JP2023138031A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】リカバリ時の電圧振動を抑制可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１～２電極と、第１～第５半導体領域と、を含む。第１半導体領域は、第１電極の上に設けられ、第１電極と電気的に接続された第１導電形である。第２半導体領域は、第１半導体領域の上に設けられ、第１導電形である。第３半導体領域は、第２半導体領域の一部の上に設けられ、第１導電形である。第４半導体領域は、第２半導体領域の上および第３半導体領域の上に設けられ第２導電形である。第５半導体領域は、第４半導体領域の一部の上に設けられ、第２導電形である。第５半導体領域の少なくとも一部は、第３半導体領域の少なくとも一部の上方に位置する。第２電極は、第５半導体領域の上に設けられ、第５半導体領域と電気的に接続される。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば電力変換等の用途において、ダイオードを含む半導体装置が用いられている。ダイオードがオン状態からオフ状態へ移行するリカバリ時において、ダイオードに生じる電圧が振動する場合がある。
特開平１０－９３１１３号公報
本発明が解決しようとする課題は、リカバリ時の電圧振動を抑制可能な半導体装置を提供することである。
実施形態に係る半導体装置は、第１電極と、第１半導体領域と、第２半導体領域と、第３半導体領域と、第４半導体領域と、第５半導体領域と、第２電極と、を含む。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形である。前記第２半導体領域は、第１半導体領域の上に設けられ、第１導電形であり、前記第１半導体領域の第１導電形の不純物濃度よりも低い第１導電形の不純物濃度を有する。前記第３半導体領域は、前記第２半導体領域の一部の上に設けられ、第１導電形であり、前記第２半導体領域の第１導電形の不純物濃度よりも高い第１導電形の不純物濃度を有する。前記第４半導体領域は、前記第２半導体領域の上および前記第３半導体領域の上に設けられ第２導電形である。前記第５半導体領域は、前記第４半導体領域の一部の上に設けられ、第２導電形であり、前記第４半導体領域の第２導電形の不純物濃度よりも高い第２導電形の不純物濃度を有する。前記第５半導体領域の少なくとも一部は、前記第３半導体領域の少なくとも一部の上方に位置する。前記第２電極は、前記第５半導体領域の上に設けられ、前記第５半導体領域と電気的に接続される。
第１実施形態に係る半導体装置を表す模式的平面図である。 第１実施形態に係る半導体装置を表す模式的断面図である。 第１実施形態に係る半導体装置を表す模式的断面図である。 第１実施形態に係る半導体装置を表す模式的平面図である。 第１実施形態に係る半導体装置を表す模式的断面図である。 第１実施形態に係る半導体装置を表す模式的断面図である。 半導体装置の特性シミュレーション結果を例示するグラフ図である。 半導体装置の特性シミュレーション結果を例示するグラフ図である。 第２実施形態に係る半導体装置を表す模式的平面図である。 第２実施形態に係る半導体装置の一部を表す模式的平面図である。 第２実施形態に係る半導体装置を表す模式的断面図である。 第２実施形態に係る半導体装置を表す模式的断面図である。 第２実施形態に係る半導体装置を表す模式的断面図である。 第２実施形態に係る半導体装置の一部を表す模式的平面図である。 第２実施形態に係る半導体装置を表す模式的断面図である。 第２実施形態に係る半導体装置を表す模式的断面図である。 第２実施形態に係る半導体装置を表す模式的断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下で説明する各実施形態について、各半導体領域のｐ形（第２導電形の一例）とｎ形（第１導電形の一例）を反転させて各実施形態を実施してもよい。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を表す模式的平面図である。
図２は、第１実施形態に係る半導体装置を表す模式的断面図である。
図３は、第１実施形態に係る半導体装置を表す模式的断面図である。
図１～図３に表した実施形態に係る半導体装置１０１は、例えばダイオードである。図２は、図１に表したＡ－Ａ線断面に対応する。図３は、図１に表したＢ－Ｂ線断面に対応する。
図２に表したように、半導体装置１０１は、第１電極１１と、半導体層２０と、第２電極１２と、を含む。半導体層２０は、例えば半導体基板である。半導体層２０は、第１電極１１と第２電極１２との間に設けられている。半導体層２０は、第１半導体領域２１（カソード領域）と、第２半導体領域２２（ドリフト領域）と、第３半導体領域２３と、第４半導体領域２４（アノード領域）と、第５半導体領域２５（コンタクト領域）と、を含む。なお、図１においては、第２電極１２の図示を省略し、第４半導体領域２４の下層の第３半導体領域２３の位置を破線で示している。
以下の説明において、第１電極１１から第２電極１２に向かう方向をＺ方向とする。Ｚ方向は、例えば、第１電極１１の上面に垂直な方向である。Ｚ方向は、第１半導体領域２１から第４半導体領域２４へ向かう方向に対応する。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向及びＹ方向とする。また、説明のために、第１電極１１から第２電極１２に向かう方向を「上」と言い、その反対方向を「下」と言う。つまり、第２電極１２側を上側とし、第１電極１１側を下側とする。これらの方向は、第１電極１１と第２電極１２との相対的な位置関係に基づき、重力の方向とは無関係である。
第１電極１１は、例えば半導体層２０の裏面（下面）の略全体に設けられた裏面電極である。第１半導体領域２１は、第１電極１１の上に設けられ、第１電極１１と電気的に接続されている。第１半導体領域２１は、例えば第１電極１１の上面と接している。第１半導体領域２１は、第１導電形（例えばｎ形）である。
第２半導体領域２２は、第１半導体領域２１の上に設けられ、第１半導体領域２１と電気的に接続されている。第２半導体領域２２は、第１半導体領域２１と接している（連続している）。第２半導体領域２２は、第１導電形である。第２半導体領域２２の第１導電形の不純物濃度は、第１半導体領域２１の第１導電形の不純物濃度よりも低い。
図２のように第２半導体領域２２と第１半導体領域２１との間には、半導体領域２２ｂ（バッファ領域）が設けられてもよい。半導体領域２２ｂは、第１半導体領域２１及び第２半導体領域２２と接し、第１半導体領域２１と第２半導体領域２２とを電気的に接続する。半導体領域２２ｂは、第１導電形である。半導体領域２２ｂの第１導電形の不純物濃度は、第１半導体領域２１の第１導電形の不純物濃度よりも低く、第２半導体領域２２の第１導電形の不純物濃度よりも高い。
第３半導体領域２３は、第２半導体領域２２の一部の上に設けられ、第２半導体領域２２と電気的に接続されている。図２に表したように、第３半導体領域２３の底面２３ｕ及び側面２３ｓは、第２半導体領域２２と接している。側面２３ｓは、Ｘ方向と交差し、Ｙ方向に延びる面である。第３半導体領域２３の上面２３ｔは、第２半導体領域２２の上面２２ｔと連続している。上面２３ｔのＺ方向の位置は、上面２２ｔのＺ方向の位置と同じでよい。第３半導体領域２３は、第１導電形である。第３半導体領域２３の第１導電形の不純物濃度は、第２半導体領域２２の第１導電形の不純物濃度よりも高い。第３半導体領域２３の第１導電形の不純物濃度は、第１半導体領域２１の第１導電形の不純物濃度よりも低くてもよい。
第３半導体領域２３の第１導電形の不純物濃度は、特に限定されないが、例えば、第２半導体領域２２の第１導電形の不純物濃度の１０倍以上５００倍以下である。第３半導体領域２３の第１導電形の不純物濃度は、例えば１×１０１５ａｔｏｍｓ／ｃｍ３（原子／立方センチメートル）以上５×１０１６ａｔｏｍｓ／ｃｍ３以下である。
この例では、第３半導体領域２３は、複数設けられている。複数の第３半導体領域２３は、Ｘ方向に沿って周期的に並んでいる。各第３半導体領域２３は、Ｙ方向に延在している。
第４半導体領域２４は、第２半導体領域２２の上、および、第３半導体領域２３の上に設けられている。第４半導体領域２４は、第２半導体領域２２及び第３半導体領域２３と電気的に接続されている。図２に表したように、第４半導体領域２４は、第２半導体領域２２の上面２２ｔ及び第３半導体領域２３の上面２３ｔと接している。第４半導体領域２４は、第２導電形（例えばｐ形）である。
第５半導体領域２５は、第４半導体領域２４の一部の上に設けられ、第４半導体領域２４と電気的に接続されている。図２に表したように、第５半導体領域２５の底面２５ｕ及び側面２５ｓは、第４半導体領域２４と接している。側面２５ｓは、Ｘ方向と交差し、Ｙ方向に延びる面である。第５半導体領域２５の上面２５ｔは、第４半導体領域２４の上面２４ｔと連続している。上面２５ｔのＺ方向の位置は、上面２４ｔのＺ方向の位置と同じでよい。第５半導体領域２５は、第２導電形である。第５半導体領域２５の第２導電形の不純物濃度は、第４半導体領域２４の第２導電形の不純物濃度よりも高い。
第５半導体領域２５の第２導電形の不純物濃度は、特に限定されないが、例えば、第４半導体領域２４の第２導電形の不純物濃度の１０倍以上２００倍以下である。第５半導体領域２５の第２導電形の不純物濃度は、例えば１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下である。
第５半導体領域２５の少なくとも一部は、第３半導体領域２３の少なくとも一部の上方に位置する。言い換えれば、Ｚ方向に沿って見た場合に、第５半導体領域２５の少なくとも一部は、第３半導体領域２３の少なくとも一部と重なる。
この例では、第５半導体領域２５は、複数設けられている。複数の第５半導体領域２５は、Ｘ方向に沿って周期的に並んでいる。各第５半導体領域２５は、Ｙ方向に延在している。複数の第５半導体領域２５がＸ方向に並ぶ周期は、複数の第３半導体領域２３がＸ方向に並ぶ周期と同じでよい。言い換えれば、第３半導体領域２３は、第５半導体領域２５に沿って延在している。第３半導体領域２３のＹ方向に沿った長さは、第５半導体領域２５のＹ方向に沿った長さと同じでもよい。
複数の第５半導体領域２５のそれぞれの少なくとも一部は、複数の第３半導体領域２３のそれぞれの少なくとも一部の上方に位置する。つまり、１つの第５半導体領域２５の上方に、１つの第３半導体領域２３が配置されている。図１または図２に表したように、互いに隣接する第５半導体領域２５同士の間の領域２０ｍの中央２０ｃの中央２０ｃの下方には、第３半導体領域２３は配置されない。言い換えれば、第３半導体領域２３は、中央２０ｃとＺ方向において並ばない（重ならない）。例えば、第３半導体領域２３は、第５半導体領域２５の下にのみ設けられる。なお、中央２０ｃは、図１のように上方から見た場合に、互いに隣接する第５半導体領域２５同士を最短で結ぶ線分の中点を通り、Ｙ方向に延在する線状である。
第２電極１２は、第４半導体領域２４の上、および、第５半導体領域２５の上に設けられ、第４半導体領域２４及び第５半導体領域２５と電気的に接続されている。図２に表したように、第２電極１２の下面は、第４半導体領域２４の上面２４ｔ、及び、第５半導体領域２５の上面２５ｔと接している。例えば、第２電極１２と第４半導体領域２４との接触は、ショットキー接触であり、第２電極１２と第５半導体領域２５との接触は、オーミック接触である。
半導体装置１００の各構成要素の材料の一例を説明する。
第１半導体領域２１、第２半導体領域２２、第３半導体領域２３、第４半導体領域２４、第５半導体領域２５は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。第３半導体領域２３、第４半導体領域２４及び第５半導体領域２５は、例えば、不純物のイオン注入によって形成することができる。
第１電極１１及び第２電極１２は、金属などの導電材料を含む。例えば、第１電極１１及び第２電極１２は、アルミニウム、チタン及びタングステンの少なくともいずれかを含む。例えば、第２電極１２は、アルミニウム及びシリコンを含む。又は、第２電極１２は、チタン又はタングステンを含む。
半導体装置１００の動作を説明する。
第１電極１１に対して第２電極１２に正の電圧が印加されると、第２半導体領域２２と第４半導体領域２４との間のｐｎ接合、および、第３半導体領域２３と第４半導体領域２４との間のｐｎ接合に、順方向電圧が加わる。第５半導体領域２５から第４半導体領域２４を介して、第２半導体領域２２（及び第３半導体領域２３）へ正孔が注入され、第１半導体領域２１から第２半導体領域２２へ電子が注入される。第２電極１２から第１電極１１へ電流が流れ、半導体装置１００がオン状態となる。オン状態では、第２半導体領域２２に正孔及び電子が蓄積され、第２半導体領域２２の電気抵抗が大きく低下する。
その後、第２電極１２に対して第１電極１１に正の電圧が印加されると、第２電極１２から第１電極１１へ流れていた電流が遮断され、半導体装置１００がオフ状態となる。第２半導体領域２２に蓄積された正孔は、第５半導体領域２５を通して第２電極１２へ排出される。第２半導体領域２２に蓄積された電子は、第１半導体領域２１を通して第１電極１１へ排出される。第２半導体領域２２と第４半導体領域２４とのとのｐｎ接合面から、電圧に応じて第２半導体領域２２に向けて空乏層が広がる。第２半導体領域２２に広がる空乏層により、耐圧が保持される。
実施形態の効果を説明する。
上述したように、実施形態に係る半導体装置１０１においては、第５半導体領域２５の少なくとも一部が、第３半導体領域２３の少なくとも一部の上方に位置する。言い換えれば、第３半導体領域２３の少なくとも一部は、第５半導体領域２５の下方に配置されている。これにより、半導体装置１０１（ダイオード）をオン状態からオフ状態へ切り替えるリカバリ時に第１電極１１と第２電極１２との間に生じる電圧（リカバリ電圧）の振動を抑制することができ、リカバリ特性を向上できる。これは、例えば第３半導体領域２３を設けることにより、リカバリ時にｐｎ接合面から第２半導体領域２２に向けて空乏層が広がる速さが抑制されるためと考えられる。例えば、第３半導体領域２３を設けることで、空乏層が第１半導体領域２１（又は半導体領域２２ｂ）に到達するまでの時間が長くなる。これにより、例えば、第２半導体領域２２からのキャリアの排出に時間が掛かり、リカバリ時における第１電極１１と第２電極１２との電位差の急峻な変化が抑制され、リカバリ特性がソフトリカバリとなる。
一方、第３半導体領域２３を設けた場合、オン状態の導通特性に影響が生じる恐れがある。具体的には、オン抵抗が増大する可能性がある。例えば、第３半導体領域２３と第４半導体領域２４との間にポテンシャル障壁が形成され、オン電流が減少する可能性がある。これに対して、半導体装置１０１においては、第３半導体領域２３は、第５半導体領域２５間の中央２０ｃの下方に配置されない。言い換えれば、例えばキャリア注入箇所である第５半導体領域２５の下方にのみ、第３半導体領域２３が設けられる。この場合には、中央２０ｃの下方に第３半導体領域２３が配置された場合と比較して、オン抵抗の増大を抑制することができる。これは、例えばキャリア注入箇所である第５半導体領域２５の直下においては、キャリア濃度が比較的高いため、第３半導体領域２３によるポテンシャル障壁の影響が抑制されるためと考えられる。例えば、キャリア濃度が高い場合、正孔は、比較的容易にポテンシャル障壁を越えることができる。
図１等に関して説明したように、第３半導体領域２３及び第５半導体領域２５は、Ｙ方向に延在している。つまり、第３半導体領域２３は、第５半導体領域２５に沿って延びるように配置される。これにより、例えば、第３半導体領域２３による導通特性への影響を抑制しつつも、リカバリ電圧の振動を抑制することができる。
例えば図２に表したように、第３半導体領域２３のＸ方向に沿った長さＷ２３は、第５半導体領域２５のＸ方向に沿った長さＷ２５以上である。これにより、例えば第５半導体領域２５の下方の比較的広い範囲に第３半導体領域２３が設けられるため、リカバリ電圧の振動をより抑制することができる。例えば、リカバリ時の空乏層が下方へ伸びる速度をより低くすることができると考えられる。この例では、長さＷ２３は、長さＷ２５より長く、１つの第５半導体領域２５のＸ方向における両端は、第３半導体領域２３の上に位置する。例えば、第５半導体領域２５の全体は、Ｚ方向において第３半導体領域２３と重なる。ただし、実施形態において、長さＷ２３は、長さＷ２５よりも短くてもよく、１つの第５半導体領域２５の一部の下方には、第３半導体領域２３が配置されていなくてもよい。長さＷ２３は、特に限定されないが、例えば、１μｍ（マイクロメートル）以上５０μｍ以下である。長さＷ２５は、特に限定されないが、例えば、５μｍ以上５０μｍ以下である。
また、例えば、第３半導体領域２３のＸ方向に沿った長さＷ２３は、隣接する第３半導体領域２３同士の間の距離Ｗ２３ｍよりも長くてもよいし、隣接する第５半導体領域２５同士の間の距離Ｗ２５ｍよりも長くてもよい。長さＷ２３が長い場合は、第５半導体領域２５の下方の比較的広い範囲に第３半導体領域２３が設けられるため、例えばリカバリ電圧の振動をより抑制することができる。ただし、実施形態は上記に限らず、第３半導体領域２３のＸ方向に沿った長さＷ２３は、隣接する第５半導体領域２５同士の間の距離Ｗ２５ｍよりも短くてもよいし、隣接する第３半導体領域２３同士の間の距離Ｗ２３ｍよりも長くてもよい。長さＷ２３が短い場合は、第３半導体領域２３による導通特性への影響を抑制しやすい。
例えば図２に表したように、第３半導体領域２３のＺ方向に沿った長さＤ２３は、第４半導体領域２４のＺ方向に沿った長さＤ２４よりも長い。第３半導体領域２３のＺ方向に沿った長さＤ２３を長くすると、リカバリ時の空乏層の広がりがより抑制されると考えられる。これにより、リカバリ電圧の振動をより抑制することができる。ただし、実施形態において、第４半導体領域２４のＺ方向に沿った長さＤ２４は、第３半導体領域２３のＺ方向に沿った長さＤ２３よりも長くてもよい。第４半導体領域２４のＺ方向に沿った長さＤ２４が長い場合には、オン状態からオフ状態に切り替えて電流を遮断したときに、第４半導体領域２４の表面におけるパンチスルーが生じにくくなり、遮断耐量が向上する。長さＤ２３は、特に限定されないが、例えば、５μｍ以上２０μｍ以下である。長さＤ２４は、特に限定されないが、例えば、２μｍ以上１０μｍ以下である。
（変形例）
図４は、第１実施形態に係る半導体装置を表す模式的平面図である。
図５は、第１実施形態に係る半導体装置を表す模式的断面図である。
図６は、第１実施形態に係る半導体装置を表す模式的断面図である。
図５は、図４に表したＣ－Ｃ線断面に対応する。図６は、図４に表したＤ－Ｄ線断面に対応する。図４～図６に表したように、実施形態に係る半導体装置１０２においては、第４半導体領域２４は、第１領域２４ａと第２領域２４ｂとを含む。これ以外については、半導体装置１０２には、半導体装置１０１と同様の説明を適用できる。
図５に表したように、第１領域２４ａは、第２領域２４ｂとＸ方向に並んでいる。第２領域２４ｂは、第１領域２４ａよりも深い。つまり、第２領域２４ｂの下端２４ｂｕのＺ方向における位置は、第１領域２４ａの下端２４ａｕ（下面）のＺ方向における位置よりも下方である。なお、第２領域２４ｂの上端２４ｂｔ（上面）のＺ方向における位置は、第１領域２４ａの上端２４ａｔ（上面）のＺ方向における位置と同じでよい。
第２領域２４ｂの少なくとも一部は、第３半導体領域２３の少なくとも一部と、第５半導体領域２５の少なくとも一部と、の間に位置する。例えば、第２領域２４ｂのＸ方向の長さＷ２４ｂは、第５半導体領域２５のＸ方向の長さＷ２５よりも長い。例えば、第５半導体領域２５の全体は、第２領域２４ｂの上に配置されている。
この例では、第３半導体領域２３のＸ方向の長さＷ２３は、第２領域２４ｂのＸ方向の長さＷ２４ｂよりも長い。例えば、図５に表したように、第３半導体領域２３は、第２領域２４ｂのＸ方向における側面２４ｂｑ、２４ｂｒと接していてもよい。第３半導体領域２３は、第１領域２４ａの下端２４ａｕと接していてもよい。ただし、実施形態においては、長さＷ２３は、長さＷ２４ｂよりも短くてもよく、第２領域２４ｂの一部の下方には、第３半導体領域２３が配置されていなくてもよい。
第１領域２４ａは、複数設けられる。複数の第１領域２４ａは、Ｘ方向に沿って周期的に並ぶ。各第１領域２４ａは、Ｙ方向に延在している。第２領域２４ｂは、複数設けられる。複数の第２領域２４ｂは、Ｘ方向に沿って周期的に並ぶ。第１領域２４ａと第２領域２４ｂとが、Ｘ方向に沿って交互に並んでいる。各第２領域２４ｂは、Ｙ方向に延在している。
第２領域２４ｂにおける第２導電形の不純物濃度は、第１領域２４ａにおける第２導電形の不純物濃度と異なっていてもよい。例えば、第２領域２４ｂにおける第２導電形の不純物濃度は、第１領域２４ａにおける第２導電形の不純物濃度よりも高い。
このように、半導体装置１０２においては、第４半導体領域２４の一部が下方に突出していることで、オン状態からオフ状態に切り替えて電流を遮断したときに、第４半導体領域２４の表面へのパンチスルーが生じ難くなり、遮断耐量が向上する。
半導体装置１０２においても、半導体装置１０１と同様にして、リカバリ電圧の振動を抑制することができる。
図７は、半導体装置の特性シミュレーション結果を例示するグラフ図である。
図７は、実施形態に係る半導体装置１００（不図示）及び参考例に係る半導体装置１９０、１９１（不図示）のリカバリ時における電圧及び電流を表す。半導体装置１００は、上述した半導体装置１０２と同様の半導体装置である。半導体装置１９０は、半導体装置１００と比較して、第３半導体領域２３を省略した構成の半導体装置である。半導体装置１９１は、半導体装置１００と比較して、第３半導体領域２３の位置をＸ方向にずらした構成の半導体装置である。半導体装置１９１においては、第３半導体領域２３は、第５半導体領域２５間の中央２０ｃとＺ方向において重なり、第５半導体領域２５とＺ方向において重ならない。
図７の横軸は、時間（秒）を表す。図７の縦軸の０より大きい範囲は、第１電極１１と第２電極１２との間に生じる電圧Ｖ（ボルト）を表す。図７の縦軸の０より小さい範囲は、第１電極１１と第２電極１２との間に流れる電流Ｉ（アンペア）を表す。図７に表したように、半導体装置１９０の電圧Ｖ１９０及び電流Ｉ１９０には、振動が生じている。これに対して、半導体装置１００の電圧Ｖ１００及び電流Ｉ１００においては、半導体装置１９０に比べて、振動が抑制されている。また、半導体装置１９１の電圧Ｖ１９１及び電流Ｉ１９１においても、半導体装置１９０に比べて、振動が抑制されている。このように、実施形態においては、第３半導体領域２３を設けることにより、リカバリ時の電圧の振動を抑制することができる。
図８は、半導体装置の特性シミュレーション結果を例示するグラフ図である。
図８は、半導体装置１００、１９０、１９１のオン状態における特性を表す。図８の縦軸は、第１電極１１と第２電極１２との間に流れる電流Ｉ（アンペア）を表す。図８の横軸は、第１電極１１と第２電極１２との間に生じる電圧Ｖ（ボルト）を表す。
図８に表したように、半導体装置１９１における電流ＩＦ１９１は、半導体装置１９０における電流ＩＦ１９０から大きく低下している。これに対して、実施形態に係る半導体装置１００における電流ＩＦ１００においては、電流ＩＦ１９０からの低下が抑制されている。このように、実施形態においては、第３半導体領域２３は、第５半導体領域２５間の中央２０ｃの下方に配置されないことが好ましい。これにより、第３半導体領域２３を設けた場合の導通特性への影響を抑制することができる。
（第２実施形態）
図９は、第２実施形態に係る半導体装置を表す模式的平面図である。
図９に表したように、実施形態半導体装置１０３には、第１領域Ｒ１と、第２領域Ｒ２と、が設定されている。第１領域Ｒ１は、例えばダイオードが設けられたダイオード領域である。第２領域Ｒ２は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）が設けられたＩＧＢＴ領域である。半導体装置１０３は、例えば、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT：逆導通ＩＧＢＴ）である。
図９においては、第１領域Ｒ１及び第２領域Ｒ２は、それぞれ１つである。第１領域Ｒ１及び第２領域Ｒ２は、それぞれ複数設けられてもよい。第１領域Ｒ１と第２領域Ｒ２とは、Ｙ方向（またはＸ方向）に並べて設けられる。
半導体装置１０３の上面には、第２電極１２と、第３電極１３（例えばゲートパッド）が設けられている。半導体装置１０３の上面の端縁には、終端絶縁膜７０が設けられている。
図１０は、第２実施形態に係る半導体装置の一部を表す模式的平面図である。
図１１～図１３は、第２実施形態に係る半導体装置を表す模式的断面図である。
図１０は、図９に示した第１領域Ｒ１の一部ＲＤを拡大して表す平面図である。なお、図１０においては、第２電極１２の図示を省略している。図１１は、図１０に示したＥ－Ｅ線断面に対応する。図１２は、図１０に示したＦ－Ｆ線断面に対応する。図１３は、図１０に示したＧ－Ｇ線断面に対応する。
半導体装置１０３の第１領域Ｒ１においても、第１電極１１、第１半導体領域２１、第２半導体領域２２、第３半導体領域２３、第４半導体領域２４、第５半導体領域２５、及び第２電極１２が設けられている。半導体装置１０３の第１領域Ｒ１は、さらに、第１導電部３１及び第１絶縁膜５１を含む。
例えば図１１に表したように、第１導電部３１は、第１絶縁膜５１を介して、第２半導体領域２２の側面２２ｐ、第３半導体領域２３の側面２３ｐ、第４半導体領域２４の側面２４ｐ、及び第５半導体領域２５の側面２５ｐのそれぞれと対向する。すなわち、第１導電部３１は、側面２２ｐ、側面２３ｐ、側面２４ｐ及び側面２５ｐのそれぞれと、Ｙ方向に並んでいる。第１絶縁膜５１は、第１導電部３１と、各側面（側面２２ｐ、側面２３ｐ、側面２４ｐ及び側面２５ｐのそれぞれ）と、の間に配置されている。第１絶縁膜５１は、第１導電部３１及び各側面（側面２２ｐ、側面２３ｐ、側面２４ｐ及び側面２５ｐのそれぞれ）と接している。なお、側面２２ｐ、側面２３ｐ、側面２４ｐ及び側面２５ｐのそれぞれは、Ｙ方向と交差し、Ｚ－Ｘ平面に沿って延びる面である。
第１導電部３１は、上方に位置する第２電極１２と電気的に接続されている。例えば、第１導電部３１の電位は、第２電極１２の電位と同じに設定されている。
半導体層２０には、第１トレンチＴ１が設けられている。第１トレンチＴ１は、半導体層２０の表面（第４半導体領域２４の上面２４ｔ及び第５半導体領域２５の上面２５ｔ）から下方へ延び、第２半導体領域２２まで到達する凹部である。第１トレンチＴ１の内側面に第１絶縁膜５１が配置され、第１絶縁膜５１の内側に第１導電部３１が配置されている。
第１トレンチＴ１、第１絶縁膜５１及び第１導電部３１のそれぞれは、複数設けられる。複数の第１トレンチＴ１は、Ｙ方向に沿って周期的に並んでいる。各第１トレンチＴ１は、Ｘ方向に延在している。
複数の第１絶縁膜５１は、Ｙ方向に沿って周期的に並んでいる。各第１絶縁膜５１は、各第１トレンチＴ１の内壁に設けられ、Ｘ方向に延在している。
複数の第１導電部３１は、Ｙ方向に沿って周期的に並んでいる。各第１導電部３１は、各第１トレンチＴ１及び各第１絶縁膜５１の内部に設けられ、Ｘ方向に延在している。
例えば図１０に表したように、Ｙ方向に延在する第５半導体領域２５は、第１トレンチＴ１によって、Ｙ方向において互いに離れた複数の部分に分断されている。同様に、Ｙ方向に延在する第３半導体領域２３は、第１トレンチＴ１によって、Ｙ方向において互いに離れた複数の部分に分断されている。
図１４は、第２実施形態に係る半導体装置の一部を表す模式的平面図である。
図１５～図１７は、第２実施形態に係る半導体装置を表す模式的断面図である。
図１４は、図９に示した第２領域Ｒ２の一部ＲＩを拡大して表す平面図である。なお、図１４においては、第２電極１２の図示を省略している。図１５は、図１４に示したＨ－Ｈ線断面に対応する。図１６は、図１４に示したＩ－Ｉ線断面に対応する。図１７は、図１４に示したＪ－Ｊ線断面に対応する。
例えば図１５に表したように、第１電極１１、第２電極１２及び第２半導体領域２２は、第２領域Ｒ２にも設けられている。つまり、第１電極１１、第２電極１２、及び第２半導体領域２２は、第１領域Ｒ１及び第２領域Ｒ２に亘って設けられており、第１領域Ｒ１から第２領域Ｒ２にかけて連続している。
例えば、第１電極１１は、第１領域Ｒ１においてはカソード電極として機能し、第２領域Ｒ２においてはコレクタ電極として機能する。例えば、第２電極１２は、第１領域Ｒ１においてはアノード電極として機能し、第２領域Ｒ２においてはエミッタ電極として機能する。
例えば図１５に表したように、半導体装置１０３の第２領域Ｒ２は、さらに、第６半導体領域２６（コレクタ領域）、第７半導体領域２７（ベース領域）、第８半導体領域２８（エミッタ領域）、半導体領域２９（バリア領域）、第２絶縁膜５２（ゲート絶縁膜）及び第２導電部３２（ゲート電極）を含む。例えば図１６に表したように、半導体装置１０３の第２領域Ｒ２は、半導体領域４０をさらに含む。各半導体領域は、半導体層２０（半導体基板）の一部である。
第６半導体領域２６は、第１電極１１と第２半導体領域２２との間に設けられ、第２半導体領域２２及び第１電極１１と電気的に接続されている。第６半導体領域２６と第２半導体領域２２との間には、半導体領域２２ｂ（バッファ領域）を設けてもよい。第６半導体領域２６は、例えば第２半導体領域２２（又は半導体領域２２ｂ）及び第１電極１１と接している。第６半導体領域２６は、第２導電形である。
半導体領域２９は、第２半導体領域２２の上に設けられ、第２半導体領域２２と電気的に接続されている。半導体領域２９は、第２半導体領域２２と接している。半導体領域２９は、第１導電形である。半導体領域２９の第１導電形の不純物濃度は、第２半導体領域２２の第１導電形の不純物濃度よりも高い。
第７半導体領域２７は、半導体領域２９の上に設けられ、半導体領域２９と電気的に接続されている。つまり、第７半導体領域２７は、第６半導体領域２６の上方において第２半導体領域２２の上に設けられ、第２半導体領域２２と電気的に接続されている。第７半導体領域は、第２導電形である。
第８半導体領域２８は、第７半導体領域２７の一部の上に設けられ、第７半導体領域２７と電気的に接続されている。第８半導体領域２８は、第７半導体領域２７と接している。第８半導体領域２８は、第１導電形である。第８半導体領域２８の第１導電形の不純物濃度は、第２半導体領域２２の第１導電形の不純物濃度よりも高く、半導体領域２９の不純物濃度よりも高い。
図１６に表したように、半導体領域４０は、第７半導体領域２７の一部の上に設けられ、第７半導体領域２７と電気的に接続されている。半導体領域４０は、第７半導体領域２７と接している。半導体領域４０は、第２導電形である。半導体領域４０の第２導電形の不純物濃度は、第７半導体領域２７の第２導電形の不純物濃度よりも高い。
図１５及び図１６に表したように、第２電極１２は、第７半導体領域２７、第８半導体領域２８及び半導体領域４０の上に設けられ、第７半導体領域２７、第８半導体領域２８及び半導体領域４０と電気的に接続されている。第２電極１２は、第７半導体領域２７、第８半導体領域２８及び半導体領域４０と接している。
例えば図１５に表したように、第２導電部３２は、第２絶縁膜５２を介して、第２半導体領域２２の側面２２ｑ、半導体領域２９の側面２９ｑ、第７半導体領域２７の側面２７ｑ、及び第８半導体領域２８の側面２８ｑのそれぞれと対向する。すなわち、第２導電部３２は、側面２２ｑ、側面２９ｑ、側面２７ｑ及び側面２８ｑのそれぞれと、Ｙ方向に並んでいる。第２絶縁膜５２は、第２導電部３２と、各側面（側面２２ｑ、側面２９ｑ、側面２７ｑ及び側面２８ｑのそれぞれ）と、の間に配置されている。第１絶縁膜５１は、第２導電部３２及び各側面（側面２２ｑ、側面２９ｑ、側面２７ｑ及び側面２８ｑのそれぞれ）と接している。なお、側面２２ｑ、側面２９ｑ、側面２７ｑ及び側面２８ｑのそれぞれは、Ｙ方向と交差し、Ｚ－Ｘ平面に沿って延びる面である。
第２導電部３２は、図１３に示した第３電極１３と電気的に接続されている。例えば、第２導電部３２の電位は、第３電極１３の電位と同じに設定されている。第３電極１３を介して第２導電部３２に電圧を印加することができる。第２導電部３２は、第２電極１２とは絶縁されている。
半導体層２０には、第２トレンチＴ２が設けられている。第２トレンチＴ２は、第２領域Ｒ２において半導体層２０の表面（第７半導体領域２７の上面及び第８半導体領域２８の上面）から下方へ延び、第２半導体領域２２まで到達する凹部である。第２トレンチＴ２の内側面に第２絶縁膜５２が配置され、第２絶縁膜５２の内側に第２導電部３２が配置されている。
第８半導体領域２８、半導体領域４０、第２トレンチＴ２、第２絶縁膜５２及び第２導電部３２は、それぞれ、複数設けられる。
複数の第８半導体領域２８は、Ｘ方向に沿って周期的に並んでいる。各第８半導体領域２８は、Ｙ方向に延在している。
複数の半導体領域４０は、Ｙ方向に沿って周期的に並んでいる。各半導体領域４０は、Ｘ方向に延在している。
複数の第２トレンチＴ２は、Ｙ方向に沿って周期的に並んでいる。各第２トレンチＴ２は、Ｘ方向に延在している。上方から見た場合に、互いに隣接する２つの第２トレンチＴ２の間に、１つの半導体領域４０が配置される。言い換えれば、Ｙ方向において、第２トレンチと半導体領域４０とが交互に並んでいる。
複数の第２絶縁膜５２は、Ｙ方向に沿って周期的に並んでいる。各第２絶縁膜５２は、各第２トレンチＴ２の内壁に設けられ、Ｘ方向に延在している。
複数の第２導電部３２は、Ｙ方向に沿って周期的に並んでいる。各第２導電部３２は、各第２トレンチＴ２及び各第２絶縁膜５２の内部に設けられ、Ｘ方向に延在している。
例えば図１４に表したように、Ｙ方向に延在する第８半導体領域２８は、第２トレンチＴ２によって、Ｙ方向において互いに離れた複数の部分に分断されている。Ｘ方向に延在する半導体領域４０は、第８半導体領域２８によって、Ｘ方向において互いに離れた複数の部分に分断されている。
半導体装置１０３の構成要素の材料について説明する。
第６半導体領域２６、第７半導体領域２７、第８半導体領域２８、半導体領域２９、半導体領域４０は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
第１導電部３１、第２導電部３２は、金属材料またはポリシリコン等の導電材料を含む。導電材料には、不純物が添加されていてもよい。
第１絶縁膜５１、第２絶縁膜５２は、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。
第３電極１３の材料は、第２電極１２の材料と同様でよい。
半導体装置１０３の動作について説明する。
第１領域Ｒ１は、半導体装置１０１に関する説明と同様に、ダイオードとして動作する。
第２領域Ｒ２は、ＩＧＢＴとして動作する。具体的には、第２電極１２に対して正の電圧を第１電極１１に印加した状態で、第２導電部３２に閾値以上の電圧を印加する。これにより、第７半導体領域２７にチャネルが形成され、ＩＧＢＴがオンとなる。電子がチャネルを通って第２半導体領域２２へ流れると、正孔が第６半導体領域２６から第２半導体領域２２へ注入される。第２半導体領域２２において伝導度変調が生じることで、半導体装置１０３の電気抵抗が大きく低下する。その後、第２導電部３２に印加される電圧が閾値よりも低くなると、第７半導体領域２７におけるチャネルが消滅し、ＩＧＢＴがオフになる。
半導体領域２９を設けることで、第２半導体領域２２と第７半導体領域２７との間において正孔に対するポテンシャルバリアが高くなる。これにより、第７半導体領域２７への正孔の移動が抑制され、ＩＧＢＴのターンオン時に第２半導体領域２２中の電子及び正孔の密度が高くなりオン抵抗を低減することができる。
半導体装置１０３の効果について説明する。
半導体装置１０３の第１領域Ｒ１においても、第５半導体領域２５の少なくとも一部の下方に、第３半導体領域２３の少なくとも一部が設けられている。これにより、半導体装置１０１に関する説明と同様にして、半導体装置１０３においても、ダイオードのリカバリ電圧の振動を抑制することができる。
例えば、第２電極１２に対して第１電極１１に正の電圧が印加された逆バイアス時において、第３半導体領域２３と第４半導体領域２４とのｐｎ接合の電界は、第２半導体領域２２と第４半導体領域２４とのｐｎ接合の電界よりも強い。例えば、第３半導体領域２３を設けた場合、逆バイアス時において、第４半導体領域２４の表面へのパンチスルーが生じ易くなる可能性がある。つまり、第３半導体領域２３を設けた場合に、半導体装置１０３の耐圧が低下する恐れがある。
これに対して、第１導電部３１及び第１絶縁膜５１を設けることで、逆バイアス時に、第１絶縁膜５１の下端付近から第２半導体領域２２へ空乏層が広がる。例えば、第１絶縁膜５１の下端（第１トレンチＴ１の角部）付近における電界が強くなり、ｐｎ接合付近における電界集中を抑制することができる。したがって、第１導電部３１及び第１絶縁膜５１（第１トレンチＴ１）を設けることで、半導体装置１０３の耐圧の低下を抑制することができる。例えば図１１に表したように、第１トレンチＴ１の下端Ｔ１ｕのＺ方向の位置は、第３半導体領域２３の下端（底面２３ｕ）のＺ方向の位置よりも、下方であることが望ましい。言い換えれば、第１トレンチＴ１は、第３半導体領域２３よりも深い。なお、第１トレンチＴ１の深さは、第２トレンチＴ２の深さと実質的に同じでよい。
第３半導体領域２３は、Ｙ方向に延在する。一方、図１０に関して説明したように第１トレンチＴ１は、Ｘ方向に延在する。つまり、第１トレンチＴ１は、第３半導体領域２３と交差する（例えば直交する）ように配置されている。これにより、１つの第１トレンチＴ１は、複数の第３半導体領域２３と接触することができる。従って、複数の第３半導体領域２３を設けた場合でも、半導体装置１０３の耐圧の低下を抑制することができる。また、第３半導体領域２３は、Ｙ方向に並ぶ複数の第１トレンチＴ１と接触する。従って、例えば、Ｙ方向に沿って半導体装置１０３の耐圧の低下を抑制することができる。
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１１ 第１電極、 １２ 第２電極、 １３ 第３電極、 ２０ 半導体層、 ２０ｃ 中央、 ２０ｍ 領域、 ２１ 第１半導体領域、 ２２ 第２半導体領域、 ２２ｂ 半導体領域、 ２２ｐ、２２ｑ 側面、 ２２ｔ 上面、 ２３ 第３半導体領域、 ２３ｐ、２３ｓ 側面、 ２３ｔ 上面、 ２３ｕ 底面、 ２４ 第４半導体領域、 ２４ａ 第１領域、 ２４ａｔ 上端、 ２４ａｕ 下端、 ２４ｂ 第２領域、 ２４ｂｑ 側面、 ２４ｂｔ 上端、 ２４ｂｕ 下端、 ２４ｐ 側面、 ２４ｔ 上面、 ２５ 第５半導体領域、 ２５ｐ、２５ｓ 側面、 ２５ｔ 上面、 ２５ｕ 底面、 ２６ 第６半導体領域、 ２７ 第７半導体領域、 ２７ｑ 側面、 ２８ 第８半導体領域、 ２８ｑ 側面、 ２９ 半導体領域、 ２９ｑ 側面、 ３１ 第１導電部、 ３２ 第２導電部、 ４０ 半導体領域、 ５１ 第１絶縁膜、 ５２ 第２絶縁膜、 ７０ 終端絶縁膜、 １０１～１０３ 半導体装置、 Ｄ２３、Ｄ２４ 長さ、 Ｉ１００、Ｉ１９０、Ｉ１９１、ＩＦ１００、ＩＦ１９０、ＩＦ１９１ 電流、 Ｒ１ 第１領域、 Ｒ２ 第２領域、 ＲＤ、ＲＩ 一部、 Ｔ１ 第１トレンチ、 Ｔ１ｕ 下端、 Ｔ２ 第２トレンチ、 Ｖ１００、Ｖ１９０、Ｖ１９１ 電圧、 Ｗ２３ 長さ、 Ｗ２３ｍ 距離、 Ｗ２４ｂ 長さ、 Ｗ２５ 長さ、 Ｗ２５ｍ 距離

Claims (7)

  1. 第１電極と、
    前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられ、第１導電形であり、前記第１半導体領域の第１導電形の不純物濃度よりも低い第１導電形の不純物濃度を有する第２半導体領域と、
    前記第２半導体領域の一部の上に設けられ、第１導電形であり、前記第２半導体領域の第１導電形の不純物濃度よりも高い第１導電形の不純物濃度を有する第３半導体領域と、
    前記第２半導体領域の上および前記第３半導体領域の上に設けられた第２導電形の第４半導体領域と、
    前記第４半導体領域の一部の上に設けられ、第２導電形であり、前記第４半導体領域の第２導電形の不純物濃度よりも高い第２導電形の不純物濃度を有し、少なくとも一部が、前記第３半導体領域の少なくとも一部の上方に位置する第５半導体領域と、
    前記第５半導体領域の上に設けられ、前記第５半導体領域と電気的に接続された第２電極と、
    を備えた半導体装置。
  2. 前記第３半導体領域は、複数設けられ、
    前記第５半導体領域は、複数設けられ、
    複数の前記第３半導体領域は、互いに隣接する前記第５半導体領域同士の間の領域の中央の下方に配置されない、請求項１に記載の半導体装置。
  3. 前記第３半導体領域及び前記第５半導体領域は、前記第１電極から前記第２電極へ向かう第１方向と垂直な第２方向に延在する請求項１または２に記載の半導体装置。
  4. 前記第３半導体領域の前記第１方向及び前記第２方向と垂直な第３方向に沿った長さは、前記第５半導体領域の前記第３方向に沿った長さ以上である、請求項３に記載の半導体装置。
  5. 前記第４半導体領域は、第１領域と、第２領域と、を含み、
    前記第２領域の下端は、前記第１領域の下端よりも下方であり、
    前記第２領域の少なくとも一部は、前記第５半導体領域と前記第３半導体領域との間に位置する、請求項１～４のいずれか１つに記載の半導体装置。
  6. 第１導電部と第１絶縁膜とをさらに備え、
    前記第１導電部は、前記第３半導体領域の側面、前記第４半導体領域の側面、及び前記第５半導体領域の側面と、前記第１絶縁膜を介して対向する、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記第１電極と前記第２半導体領域との間に設けられ、前記第１電極部と電気的に接続された第２導電形の第６半導体領域と、
    前記第６半導体領域の上方において、前記第２半導体領域の上に設けられ前記第２半導体領域と電気的に接続された第２導電形の第７半導体領域と、
    前記第７半導体領域の一部の上に設けられ、前記第２電極と電気的に接続された第１導電形の第８半導体領域と、
    前記第２半導体領域の側面、前記第７半導体領域の側面、及び前記第８半導体領域の側面と、第２絶縁膜を介して対向する第２導電部と、
    をさらに備えた、請求項１～６のいずれか１つに記載の半導体装置。
JP2022044513A 2022-03-18 2022-03-18 半導体装置 Pending JP2023138031A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022044513A JP2023138031A (ja) 2022-03-18 2022-03-18 半導体装置
CN202210943334.7A CN116799049A (zh) 2022-03-18 2022-08-08 半导体装置
US17/940,476 US20230299187A1 (en) 2022-03-18 2022-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022044513A JP2023138031A (ja) 2022-03-18 2022-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2023138031A true JP2023138031A (ja) 2023-09-29

Family

ID=88048601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022044513A Pending JP2023138031A (ja) 2022-03-18 2022-03-18 半導体装置

Country Status (3)

Country Link
US (1) US20230299187A1 (ja)
JP (1) JP2023138031A (ja)
CN (1) CN116799049A (ja)

Also Published As

Publication number Publication date
US20230299187A1 (en) 2023-09-21
CN116799049A (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
US10658503B2 (en) Diode, semiconductor device, and MOSFET
US9299695B2 (en) Semiconductor device
KR100275756B1 (ko) 트렌치 절연 게이트 바이폴라 트랜지스터
JP2019169597A (ja) 半導体装置
JP2014063980A (ja) 半導体装置
CN108417614B (zh) 半导体装置
US8466491B2 (en) Semiconductor component with improved softness
US20150187877A1 (en) Power semiconductor device
US10304969B2 (en) Semiconductor device
CN110310990B (zh) 半导体装置
US8946817B2 (en) Semiconductor device with compensation regions
JP2017103456A (ja) 半導体装置
JP2017168638A (ja) 半導体装置
CN110634947B (zh) 功率半导体器件及其制造方法
US11799023B2 (en) Semiconductor device
JP2023138031A (ja) 半導体装置
JP7158317B2 (ja) 半導体装置
JP7476129B2 (ja) 半導体装置及び半導体回路
US11322585B2 (en) Semiconductor device
KR20150061972A (ko) 전력 반도체 소자
US20220085009A1 (en) Semiconductor device
KR102042833B1 (ko) 전력 반도체 소자 및 그 제조방법
JP7280213B2 (ja) 半導体装置
JP2023141092A (ja) 半導体装置
US20220085216A1 (en) Semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623