JP2023137868A - 構造体の製造方法及びコンデンサの製造方法 - Google Patents

構造体の製造方法及びコンデンサの製造方法 Download PDF

Info

Publication number
JP2023137868A
JP2023137868A JP2022044281A JP2022044281A JP2023137868A JP 2023137868 A JP2023137868 A JP 2023137868A JP 2022044281 A JP2022044281 A JP 2022044281A JP 2022044281 A JP2022044281 A JP 2022044281A JP 2023137868 A JP2023137868 A JP 2023137868A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
recess
oxide
manufacturing
substrate material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022044281A
Other languages
English (en)
Inventor
光雄 佐野
Mitsuo Sano
進 小幡
Susumu Obata
和人 樋口
Kazuto Higuchi
尚之 田嶋
Naoyuki Tajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2022044281A priority Critical patent/JP2023137868A/ja
Priority to TW112108769A priority patent/TW202343665A/zh
Priority to US18/183,534 priority patent/US20230298907A1/en
Priority to FR2302477A priority patent/FR3133703A1/fr
Priority to KR1020230035133A priority patent/KR20230136563A/ko
Publication of JP2023137868A publication Critical patent/JP2023137868A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/62Manufacture or treatment of semiconductor devices or of parts thereof the devices having no potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体基板に凹部を加工する際に生じ得る加工不良を解消することが可能な構造体の製造方法及びコンデンサの製造方法を提供する。【解決手段】実施形態によれば、半導体基板1に凹部2を形成すること、凹部2の少なくとも底部内面2aを酸化させること、凹部2の少なくとも底部内面2aに、半導体基板材料の酸化物を溶解可能な液を接触させることを含む、構造体の製造方法が提供される。【選択図】 図3

Description

本発明の実施形態は、構造体の製造方法及びコンデンサの製造方法に関する。
半導体ウェハに孔や溝を形成する方法として、エッチングが知られている。エッチングとして、MacEtch(Metal-Assisted Chemical Etching)法が知られている。MacEtch法は、例えば、貴金属を触媒として用いて半導体基板をエッチングする方法である。Siウェハにアスペクト比の高いトレンチをMacEtch法で形成すると、トレンチの底面に針のような細長い形状のSiが残る。この針状Siは、コンデンサの製造においてトレンチ上に誘電体層、絶縁層あるいは電極などを形成した際、クラックが生じる要因になり得る。例えば誘電体層にクラックが生じると、リーク不良となる。また、針状Siは、コンデンサにおいて、角部への電界集中による耐圧特性低下の原因になることが懸念される。
特開2012-243851号公報 国際公開2009-054076号 国際公開2003-105209号 特表2013-527103号公報
実施形態によれば、半導体基板に凹部を加工する際に生じ得る加工不良を解消することが可能な構造体の製造方法及びコンデンサの製造方法が提供される。
実施形態によれば、半導体基板に凹部を形成すること、
凹部の少なくとも底部内面を酸化させること、
凹部の少なくとも底部内面に、半導体基板材料の酸化物を溶解可能な液を接触させること
を含む、構造体の製造方法が提供される。
また、実施形態によれば、半導体基板に凹部を形成すること、
凹部の少なくとも底部内面に、不純物を含む酸化物を形成すること、
半導体基板を酸素ガスの存在下で加熱すること、
凹部の少なくとも底部内面に、半導体基板材料の酸化物を溶解可能な液を接触させること
を含む、構造体の製造方法が提供される。
他の実施形態によれば、凹部を有する半導体基板を含む構造体を、実施形態のいずれかの方法で製造すること、半導体基板の凹部に導電層または誘電体層を形成することを含む、コンデンサの製造方法が提供される。
実施形態の方法の凹部形成工程の一例を示す模式図。 実施形態の方法の凹部形成工程後の状態の一例を示す模式図。 実施形態の方法の酸化工程の一例を示す模式図。 実施形態の方法の酸化物除去工程の一例を示す模式図。 実施形態のコンデンサの製造方法の一工程を示す模式図。 実施形態の方法における不純物を含む酸化物を形成する工程の一例を示す模式図。 実施形態の方法の酸化工程の一例を示す模式図。 実施形態の方法の酸化物除去工程の一例を示す模式図。 実施形態のコンデンサの製造方法の一工程を示す模式図。 実施形態の方法におけるエッチング工程後のトレンチの底部付近の断面を示す走査電子顕微鏡写真。 実施形態の方法により製造されるコンデンサのトレンチの底部付近の断面を示す走査電子顕微鏡写真。 比較例の方法による酸化物除去工程を示す模式図。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照符号を付し、重複する説明は省略する。
半導体は、例えば、シリコン(Si);ゲルマニウム(Ge);ヒ化ガリウム(GaAs)及び窒化ガリウム(GaN)などのIII族元素とV族元素との化合物からなる半導体;並びに炭化シリコン(SiC)から選択される。一例によれば、半導体基板は、シリコンを含んでいる。なお、ここで使用する用語「族」は、短周期型周期表の「族」である。
半導体基板は、例えば、半導体ウェハである。半導体ウェハには、不純物がドープされていてもよく、トランジスタやダイオードなどの半導体素子が形成されていてもよい。また、半導体ウェハの主面は、半導体の何れの結晶面に対して平行であってもよい。半導体ウェハには、例えば、主面が(100)面であるシリコンウェハ、主面が(110)面であるシリコンウェハを用いることができる。
半導体基板材料の例として、上記種類から選択される半導体が挙げられる。半導体基板材料は、例えば、Siである。半導体基板材料の酸化物の例として、上記種類から選択される半導体の酸化物が挙げられる。この酸化物は、例えば、Si酸化物(SiO)である。
(第1実施形態)
第1実施形態によれば、第1の構造体の製造方法と、第1のコンデンサの製造方法が提供される。これらの製造方法は、それぞれ、半導体基板に凹部を形成すること、凹部の少なくとも底部内面を酸化させて半導体基板材料の酸化物を形成すること、凹部の少なくとも底部内面に、半導体基板材料の酸化物を溶解可能な液を接触させることにより、半導体基板材料の酸化物を除去することを含む。
以下、各工程を図1~図5を参照して説明する。各図において、半導体基板の厚さ方向に平行な方向をz軸方向、半導体基板の主面に平行な面をxy面とする。また、凹部としてトレンチを形成する例を説明する。
(凹部形成)
半導体基板への凹部(例えばトレンチ)の形成は、例えば、エッチングにより行われる。エッチングの例として、貴金属を含む触媒を用いるエッチング、いわゆるMacEtch(Metal-Assisted Chemical Etching)法が挙げられる。MacEtch法による凹部(例えばトレンチ)形成を、図1を参照して説明する。半導体基板1は、例えばSi基板(シリコンウェハ)であり得る。半導体基板1の、xy面に沿った一方の主面において、凹部を形成すべき部分に貴金属を含む触媒層11を形成すると共に、凹部を形成しない部分にマスク層12を形成する。触媒層11とマスク層12が形成された主面を、酸化剤と腐食剤を含むエッチング剤(図示を省略)と接触させる。これにより、酸化剤がその表面のうち貴金属が近接した部分を酸化させ、腐食剤がその酸化物を溶解除去する。そのため、エッチング剤は、触媒層の作用のもとで、半導体基板の表面を、該表面に対して垂直方向(例えばz軸方向)にエッチングし得る。これにより、例えば図2に示す通り、半導体基板1に、z軸方向に深さを有する凹部2(例えばトレンチ)を形成することができる。なお、凹部(トレンチ)2は、y軸方向に沿って延びている。また、凹部(トレンチ)2は、x軸方向に沿って互いから間隔を開けつつ、複数設けられていても良い。
ここで、触媒層、マスク層及びエッチング剤の例は、以下の通りである。
マスク層は、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料が挙げられる。
触媒層において、貴金属は、例えば貴金属粒子として存在し得る。貴金属は、例えば、Au、Ag、Pt、Pd、Ru及びRhからなる群より選ばれる1以上の金属である。
触媒層の厚さは、0.01μm乃至0.3μmの範囲内にあることが好ましく、0.05μm乃至0.2μmの範囲内にあることがより好ましい。触媒層が厚すぎると、エッチング剤が半導体に到達し難いため、エッチングが進行し難い。触媒層が薄すぎると、エッチングすべき面積に対する、貴金属粒子の表面積の合計の比が小さすぎるため、エッチングが進行し難い。
なお、触媒層の厚さは、その厚さ方向に対して平行な断面を走査電子顕微鏡(SEM)にて観察した画像における、触媒層の一方の主面から反対側の主面までの距離である。
触媒層は不連続部を有していてもよい。
貴金属粒子の形状は、球状であることが好ましい。貴金属粒子の形状は、例えば、棒状または板状などの他の形状であってもよい。貴金属粒子は、それと接している半導体表面の酸化反応の触媒として働く。
貴金属粒子の粒径は、0.001μm乃至1μmの範囲内にあることが好ましく、0.01μm乃至0.5μmの範囲内にあることがより好ましい。
なお、ここで、「粒径」は、以下の方法により得られる値である。先ず、触媒層の主面を走査電子顕微鏡で撮影する。倍率は、10000倍乃至100000倍の範囲内とする。次に、画像の中から、貴金属粒子の各々について面積を求める。次いで、各貴金属粒子が球形であると仮定し、先の面積から貴金属粒子の直径を求める。この直径を、貴金属粒子の「粒径」とする。
触媒層は、多孔質触媒層であり得る。
触媒層は、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。触媒層は、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング法などの気相堆積法を用いて形成してもよい。これら手法の中でも、置換めっきは、半導体からなる表面上に貴金属を直接的且つ一様に析出させることができる。以下、一例として、置換めっきによる多孔質触媒層の形成について記載する。
置換めっきによる貴金属の析出には、例えば、テトラクロロ金(III)酸塩水溶液又は硝酸銀溶液を用いることができる。以下に、このプロセスの一例を説明する。
置換めっき液は、例えば、テトラクロロ金(III)酸四水和物の水溶液と弗化水素酸との混合液である。弗化水素酸は、半導体からなる表面の自然酸化膜を除去する作用を有している。
半導体基板を置換めっき液中に浸漬させると、半導体基板の表面の自然酸化膜が除去されるのに加え、半導体基板の表面に、貴金属、ここでは金が析出する。これにより、多孔質触媒層が得られる。
置換めっき液中におけるテトラクロロ金(III)酸四水和物の濃度は、0.0001mol/L乃至0.01mol/Lの範囲内にあることが好ましい。また、置換めっき液中における弗化水素濃度は、0.1mol/L乃至6.5mol/Lの範囲内にあることが好ましい。
なお、置換めっき液は、硫黄系錯化剤を更に含んでいてもよい。或いは、置換めっき液は、グリシン及びクエン酸を更に含んでいてもよい。
エッチング剤は、腐食剤と、酸化剤とを含む。エッチング剤は、溶媒として水を含み得る。エッチング剤は、水溶液であり得る。
腐食剤は、半導体基板材料の酸化物を溶解させ得る。この酸化物は、例えば、SiOである。腐食剤は、例えば、弗化水素酸、弗化アンモニウムである。腐食剤の種類は1種類または2種類以上にすることができる。エッチングレートを考慮すると、弗化水素酸を含む腐食剤が好ましい。
エッチング剤における弗化水素濃度は、0.4mol/L乃至20mol/Lの範囲内にあることが好ましく、0.8mol/L乃至16mol/Lの範囲内にあることがより好ましく、2mol/L乃至10mol/Lの範囲内にあることが更に好ましい。弗化水素濃度が低すぎると、高いエッチングレートを達成することが難しい。弗化水素濃度が高すぎると、加工方向(例えば、半導体基板の厚さ方向)のエッチングの制御性が低下する可能性がある。
エッチング剤における酸化剤は、例えば、過酸化水素、硝酸、AgNO、KAuCl、HAuCl、KPtCl、HPtCl、Fe(NO、Ni(NO、Mg(NO、Na、K、KMnO及びKCrから選択される少なくとも1種とすることができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング剤における過酸化水素などの酸化剤の濃度は、0.2mol/L乃至8mol/Lの範囲内にあることが好ましく、0.5mol/L乃至5mol/Lの範囲内にあることがより好ましく、0.5mol/L乃至4mol/Lの範囲内にあることが更に好ましい。酸化剤の濃度が低すぎると、高いエッチングレートを達成することが難しい。酸化剤の濃度が過剰に高すぎると、過剰なサイドエッチングを生じる可能性がある。
MacEtch法によって凹部を加工すると、触媒に沿ってエッチングが進行する。一方、触媒層は、多孔質、あるいは形成時の斑等により、半導体基板の凹部を形成すべき部分を完全に覆うものではなく、部分的に覆われていない箇所が存在し得る。部分的に覆われていない箇所では、加工が進まず、図2に示すように、形成された凹部2の底部内面2aに針のような細長い形状の半導体基板材料3(例えば、針状Si)が残る。なお、図2は、説明の便宜上、触媒層とマスク層が省略されている。例えばコンデンサを製造するため、凹部2上に誘電体層等を形成すると、針状の半導体基板材料3が折れる等によって誘電体層にクラックが生じ、リーク不良となる恐れがある。また、針状の半導体基板材料3の存在する箇所は角部になり得るため、角部への電界集中による耐圧特性低下の原因になると懸念される。針状の半導体基板材料3を除去するため、以下に説明する酸化工程及び酸化物除去工程が行われる。
(触媒層とマスク層の除去)
酸化工程を行う前に、触媒層とマスク層を除去する工程を行っても良い。
触媒層の除去は、例えば王水による洗浄で行うことができる。マスク層の除去は、例えば、熱リン酸による洗浄で行うことができる。
なお、マスク層の残渣が存在しない場合には、マスク層の除去を省略することができる。
(酸化)
凹部2の内面のうち、少なくとも底部内面2aを酸化させて半導体基板材料の酸化物を形成する。酸化工程の一例を図3に示す。図3では、凹部2の底部内面2aに加え、側壁2bも酸化させる。その結果、凹部2の内面全体の表層部5が酸化されて半導体基板材料の酸化物が形成される。また、針状の半導体基板材料3は例えば数十nmと細いため、凹部2の内面の表層部5が酸化されるのに伴い、針状の半導体基板材料3の全体が酸化され、針状の半導体基板材料の酸化物4となる。
酸化方法は、特に限定されるものではないが、例えば、熱酸化、陽極酸化、光酸化等を挙げることができる。熱酸化は、高温下で行われる酸化であり、温度は半導体基板材料の融点以下にすることが望ましい。半導体基板材料の一例であるSiは、融点が約1400℃である。よって、半導体基板としてSi基板(Siウェハ)を用いる場合、熱酸化温度は800℃以上1100℃以下にすることが望ましい。これにより、酸化を安定して行うことができ、かつSi酸化膜の成膜レートを高くすることができる。
熱酸化を行う際の酸素ガスの供給量は、0.5L/min以上10L/min以下が望ましい。酸素ガスを含む雰囲気の酸素ガスの分圧によって半導体基板材料(例えばSi)の酸化速度が変化し、酸素分圧が高いほど酸化物生成レートが高い傾向があるため、安定して酸化が可能になる。また、酸素ガスを含む雰囲気に微量のCl2及び/またはHClガスを加えることで、酸化を促進することができる。HClガスは、酸素ガスを含む雰囲気に1~10%程度含ませても良い。
陽極酸化は、電解液中で半導体基板を陽極として電位を印可し、半導体基板の表層に酸化膜を形成する方法である。光酸化は、レーザーを用いた局所的な酸化方法である。一方、CVD(chemical vapor deposition)法で、半導体基板上に酸化膜(例えばSi酸化膜)を形成することが可能であるが、半導体基板自体を酸化させるものではない。そのため、CVD法によると、針状の半導体基板材料上に酸化膜が形成されるだけで、針状の半導体基板材料自体は未酸化のままである。従って、後の工程で除去されるのは、針状の半導体基板材料上の酸化膜のみとなる。
(酸化物の除去)
上記酸化で形成された半導体基板材料の酸化物は、半導体基板材料の酸化物を溶解可能な液(処理液)による除去が可能である。これにより、図4に示すように、凹部2の底部内面2a上の針状部や、その他の微細な凹凸を除去することができる。処理液は、半導体基板の被処理箇所と接すれば良く、例えば半導体基板を処理液に浸漬させる等を挙げることができる。
半導体基板材料の酸化物を溶解可能な液としては、例えば、弗化水素酸(弗化水素水溶液)を挙げることができる。弗化水素酸の濃度は、0.1mol/L以上5mol/L以下にすることができる。弗化水素酸の濃度を上記範囲にすることにより、半導体基板材料の酸化物の溶解を促進しつつ、凹部の上端などが上記液と接した際のダメージを少なくすることができる。
上記に説明した方法により、1又は2以上の凹部を有する半導体基板を備えた構造体を製造することができる。得られた構造体の半導体基板に電極を形成し、必要に応じて絶縁層あるいは誘電体層等を設けることにより、コンデンサを製造することができる。コンデンサの製造方法の一例を図5を参照して説明する。まず、半導体基板1の表面領域(凹部内面を含む)に、P型又はN型の不純物をドーピングすることにより下部電極である第1導電層13を形成する。次に、第1導電層13上に、誘電体層14を形成する。誘電体層14は、例えば、有機誘電体又は無機誘電体からなる。誘電体層14は、例えば、CVD(chemical vapor deposition)によって形成することができる。或いは、誘電体層は、第1導電層の表面を、酸化、窒化、又は酸窒化することにより形成することができる。
次いで、誘電体層14上に、上部電極である第2導電層15を形成する。第2導電層15は、例えば、ポリシリコン又は金属からなる導電層から形成される。
その後、誘電体層14をパターニングする。次いで、金属層をスパッタリングやめっきによって成膜し、これをパターニングして、内部電極(例えばアルミニウム電極)を得る。その後、絶縁層を形成する。絶縁層は、例えば、CVDによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。次に、絶縁層上に、外部電極を形成する。外部電極は、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。その後、このようにして得られた構造をダイシングし、コンデンサを得る。
以上説明した第1実施形態によれば、半導体基板に凹部を加工する際に生じ得る不良を解消することが可能な構造体の製造方法、コンデンサの製造方法を提供することができる。
(第2実施形態)
第2実施形態によれば、第2の構造体の製造方法と、第2のコンデンサの製造方法が提供される。これらの製造方法は、それぞれ、半導体基板に凹部を形成すること、凹部の少なくとも底部内面に、不純物を含む酸化物を形成すること、半導体基板を酸素ガスの存在下で加熱することにより、半導体基板に不純物をドープし、かつ凹部の少なくとも底部内面に半導体基板材料の酸化物を形成すること、凹部の少なくとも底部内面に、半導体基板材料の酸化物を溶解可能な液を接触させることにより半導体基板材料の酸化物を除去することを含む。
以下、各工程を図6~図9を参照して説明する。各図において、半導体基板の厚さ方向に平行な方向をz軸方向、半導体基板の主面に平行な面をxy面とする。また、凹部としてトレンチを形成する例を説明する。
(凹部形成)
半導体基板に凹部を形成する工程は、第1実施形態で説明したのと同様にして行うことができる。
(触媒層とマスク層の除去)
不純物を含む酸化物の形成を行う前に、触媒層とマスク層を除去する工程を行っても良い。除去工程は、第1実施形態で説明したのと同様にして行うことができる。
(不純物を含む酸化物の形成)
凹部の少なくとも底部内面に、不純物を含む酸化物を形成する。この工程の一例を図6に示す。凹部2の内面全体に不純物を含む酸化物の層6を形成する。これにより、針状の半導体基板材料3上にも不純物を含む酸化物の層6が形成される。不純物を含む酸化物の層6は、針状の半導体基板材料3が存在し得る底部内面にのみ形成しても良いが、凹部2の内面全体に形成しても良く、あるいは内面全体に加えて半導体基板1の主面に形成することも可能である。凹部2の内面全体と半導体基板1の主面に、不純物を含む酸化物の層6を形成する場合、後の工程で目的箇所以外の箇所を酸化させないため、目的箇所以外の箇所をマスク層で覆った後、酸素ガスの存在下で加熱しても良い。
不純物を含む酸化物の形成の方法は、特に限定されず、CVD(chemical vapor deposition)、LPCVD(low pressure chemical vapor deposition)、イオン注入等が挙げられる。
不純物は、基板の低抵抗化が可能なものであれば良く、特に限定されるものではないが、例えば、P型の不純物(例えば、B(ホウ素))、N型の不純物(例えば、P(リン)、As(ヒ素))等が挙げられる。
不純物としてP(リン)を使用し、Pを含む酸化物の形成をCVD法で行う場合、以下の条件で行うことができる。原料ガスは、P化合物のガスを含むもので、任意に、希釈用ガスとしてN2ガス、酸化用ガスとしてO2ガスを含んでいても良い。P化合物のガスの例として、POCl3ガス、PH3ガス、PF5ガスが挙げられる。
原料ガスの流量は、例えば以下の範囲にすることができる。POCl3ガスなどのP化合物のガスの流量は、0.5L/min以上1L/min以下にすることができる。N2ガスの流量は5L/min以上30L/min以下にすることができる。O2ガスの流量は0.5L/min以上5L/min以下にすることができる。
処理温度は、900℃以上1200℃以下の範囲にすることができる。また、処理時間は20min以上60min以下の範囲にすることができる。
(不純物のドープと酸化)
半導体基板を酸素ガスの存在下で加熱することにより、半導体基板に不純物をドープすると共に、凹部の少なくとも底部内面に半導体基板材料の酸化物を形成する。この工程の一例を図7に示す。不純物を含む酸化物の層6が形成された半導体基板1を、酸素ガスの存在下で加熱すると、半導体基板1の凹部2の内面を含んだ表層部7の半導体基板材料(例えばSi)が酸化される。針状の半導体基板材料3は例えば数十nmと細いため、半導体基板1の表層部7が酸化されるのに伴い、針状の半導体基板材料3の全体が酸化され、針状の半導体基板材料の酸化物となる。この酸化の際に、不純物の熱拡散が生じ、半導体基板1の凹部2の内面を含んだ表層部7から内部領域8まで不純物がドープされる。不純物がドープされた表層部7と内部領域8は、低抵抗になっている。
加熱温度は、半導体基板材料の融点以下にすることが望ましい。半導体基板材料の一例であるSiは、融点が約1400℃である。よって、半導体基板としてSi基板(Siウェハ)を用いる場合、加熱温度は900℃以上1350℃以下にすることが望ましい。これにより、酸化を安定して行うことができ、かつ不純物の拡散を促進することができる。
加熱は、N2ガスとO2ガスを含む雰囲気下で行うことができる。酸素ガスの供給量は、0.5L/min以上5L/min以下が望ましい。雰囲気の酸素ガスの分圧によって半導体基板材料(例えばSi)の酸化速度が変化し、酸素分圧が高いほど酸化物生成レートが高い傾向があるため、安定して酸化が可能になる。また、窒素ガスの供給量は、5L/min以上30L/min以下が好ましい。
(酸化物の除去)
半導体基板1の表層部7(針状部を含む)に、半導体基板材料の酸化物を溶解可能な液(処理液)を接触させて、表層部7に存在する半導体基板材料の酸化物を除去する。処理液は、半導体基板の被処理箇所と接すれば良く、例えば半導体基板を処理液に浸漬させる等を挙げることができる。これにより、図8に示すように、凹部2の底部内面の針状部、その他の微細な凹凸に加え、半導体基板1に残留した不純物を含む酸化物を除去することができる。なお、不純物がドープされた領域のうち半導体基板が未酸化のままの領域8は、上記処理液に溶解しないため、半導体基板1に残る。
半導体基板材料の酸化物を溶解可能な液としては、第1実施形態で説明したのと同様なものを挙げることができる。
上記に説明した方法により、1又は2以上の凹部を有する半導体基板を備えた構造体を製造することができる。この構造体を用いてコンデンサを製造する方法を図9を参照して説明する。上記方法で形成した、不純物ドープ領域8は、第1導電層となる。第1導電層8上に、誘電体層14を形成する。誘電体層14は、第1実施形態で説明したのと同様にして形成することができる。次いで、誘電体層14上に、コンデンサの上部電極である第2導電層15を形成する。第2導電層15は、第1実施形態で説明したのと同様にして形成することができる。
その後の工程は、第1実施形態で説明したのと同様にして行うことができ、コンデンサが得られる。
以上説明した第2実施形態の構造体の製造方法とコンデンサの製造方法によれば、半導体基板に不純物をドープする工程の際に針状部の除去が可能であるため、効率の良い方法で、凹部加工時に生じ得る不良を解消することができる。
第1実施形態及び第2実施形態の方法における凹部形成工程後の凹部(この場合、トレンチ)底部の状態を示す走査電子顕微鏡写真を図10に示す。図10は、半導体基板(例えばSiウェハ)1をz軸方向(厚さ方向)に沿って切断した断面におけるトレンチ底部を拡大した走査電子顕微鏡写真である。図10に示す通り、トレンチ2の底面から上方にに向かって針状Si3が複数突出していることがわかる。
第2実施形態の方法に従って、針状Siの除去と、誘電体層と第2導電層の形成とを行った後、走査電子顕微鏡観察を行った。なお、不純物としてPを用い、Pを含む酸化物の層をCVD法で形成した。観察結果の一例を図11に示す。図11は、Siウェハ(半導体基板1)をz軸方向(厚さ方向)に沿って切断した断面におけるトレンチ底部を拡大した走査電子顕微鏡写真である。図11に示す通り、トレンチ2の底面に針状Siは観察されず、誘電体層と第2導電層にも角部などの不良がないことを確認することができた。
また、第1実施形態の方法に従って、針状Siの除去と、第1導電層と誘電体層と第2導電層の形成とを行った後、走査電子顕微鏡観察を行ったところ、トレンチの底面に針状Siは観察されず、誘電体層と第2導電層にも角部などの不良がないことを確認することができた。なお、針状Siの除去における酸化を熱酸化によって行った。
一方、針状Siの除去を、第1実施形態及び第2実施形態の方法ではなく、図12に示す通り、フッ硝酸又はアルカリ水溶液からなる処理液21への浸漬で行うと、針状Si3の一部が残った。また、針状Si3を完全に除去するため、処理液21に長時間浸漬したところ、トレンチの上端に細孔が生じる等のダメージが発生した。
上述の少なくとも一つの実施形態の方法によれば、凹部の少なくとも底部内面に半導体基板材料の酸化物を形成すること、凹部の少なくとも底部内面に半導体基板材料の酸化物を溶解可能な液を接触させることを含むため、凹部加工時に生じ得る不良を解消することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体基板、2…凹部、2a…凹部の底部内面、2b…凹部の側壁、3…針状の半導体基板材料、4…針状の半導体基板材料の酸化物、5…表層部、6…不純物を含む酸化物の層、7…表層部、8…不純物ドープ領域、11…触媒層、12…マスク層。

Claims (6)

  1. 半導体基板に凹部を形成すること、
    前記凹部の少なくとも底部内面を酸化させること、
    前記凹部の少なくとも底部内面に、半導体基板材料の酸化物を溶解可能な液を接触させること
    を含む、構造体の製造方法。
  2. 半導体基板に凹部を形成すること、
    前記凹部の少なくとも底部内面に、不純物を含む酸化物を形成すること、
    前記半導体基板を酸素ガスの存在下で加熱すること、
    前記凹部の少なくとも底部内面に、半導体基板材料の酸化物を溶解可能な液を接触させること
    を含む、構造体の製造方法。
  3. 前記半導体基板への凹部形成は、貴金属を含む触媒を用いるエッチングにより行われる、請求項1または2に記載の構造体の製造方法。
  4. 前記半導体基板は、Si基板であり、前記半導体基板材料の酸化物は、Si酸化物である、請求項1~3のいずれか1項に記載の構造体の製造方法。
  5. 前記半導体基板材料の酸化物を溶解可能な液は、弗化水素を含む、請求項4に記載の構造体の製造方法。
  6. 凹部を有する半導体基板を含む構造体を、請求項1~5いずれか1項に記載の方法で製造すること、
    前記半導体基板の前記凹部に導電層または誘電体層を形成することを含む、コンデンサの製造方法。
JP2022044281A 2022-03-18 2022-03-18 構造体の製造方法及びコンデンサの製造方法 Pending JP2023137868A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022044281A JP2023137868A (ja) 2022-03-18 2022-03-18 構造体の製造方法及びコンデンサの製造方法
TW112108769A TW202343665A (zh) 2022-03-18 2023-03-09 構造體之製造方法及電容器之製造方法
US18/183,534 US20230298907A1 (en) 2022-03-18 2023-03-14 Method of manufacturing structure and method of manufacturing capacitor
FR2302477A FR3133703A1 (fr) 2022-03-18 2023-03-17 Procédé de fabrication d'une structure et procédé de fabrication d'un condensateur
KR1020230035133A KR20230136563A (ko) 2022-03-18 2023-03-17 구조체의 제조 방법 및 콘덴서의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022044281A JP2023137868A (ja) 2022-03-18 2022-03-18 構造体の製造方法及びコンデンサの製造方法

Publications (1)

Publication Number Publication Date
JP2023137868A true JP2023137868A (ja) 2023-09-29

Family

ID=88067340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022044281A Pending JP2023137868A (ja) 2022-03-18 2022-03-18 構造体の製造方法及びコンデンサの製造方法

Country Status (5)

Country Link
US (1) US20230298907A1 (ja)
JP (1) JP2023137868A (ja)
KR (1) KR20230136563A (ja)
FR (1) FR3133703A1 (ja)
TW (1) TW202343665A (ja)

Also Published As

Publication number Publication date
US20230298907A1 (en) 2023-09-21
TW202343665A (zh) 2023-11-01
KR20230136563A (ko) 2023-09-26
FR3133703A1 (fr) 2023-09-22

Similar Documents

Publication Publication Date Title
CN106531620B (zh) 半导体装置的制造方法
TWI740080B (zh) 蝕刻方法、半導體晶片之製造方法及物品之製造方法
JP6081647B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JPWO2018150971A1 (ja) 半導体素子及びその製造方法
JP5224570B2 (ja) 絶縁膜形成方法および半導体装置の製造方法
JP2020053520A (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP2023137868A (ja) 構造体の製造方法及びコンデンサの製造方法
JP4884866B2 (ja) 窒化物半導体装置の製造方法
KR102646859B1 (ko) 백금 합금을 합금하고 에칭하는 것에 의한 백금 패터닝
JP6444805B2 (ja) 半導体チップの製造方法
JP4290187B2 (ja) 半導体ウェーハ熱処理用ボートの表面清浄化方法
JP7434009B2 (ja) 構造体及びその製造方法
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
KR102614941B1 (ko) 에칭 방법
KR101164113B1 (ko) 다직경 실리콘 와이어 구조체의 제조방법
TWI545227B (zh) 半導體裝置之製造方法
JP2022063074A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP5295437B2 (ja) シリコン基板の洗浄方法および太陽電池の製造方法
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
TWI808465B (zh) 蝕刻方法
JP3487282B2 (ja) 化合物半導体の電極製造方法
JPS629634A (ja) シリコンウエハの搬送方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230111