JP2023113080A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023113080A
JP2023113080A JP2022015236A JP2022015236A JP2023113080A JP 2023113080 A JP2023113080 A JP 2023113080A JP 2022015236 A JP2022015236 A JP 2022015236A JP 2022015236 A JP2022015236 A JP 2022015236A JP 2023113080 A JP2023113080 A JP 2023113080A
Authority
JP
Japan
Prior art keywords
region
contact
trench
semiconductor device
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022015236A
Other languages
English (en)
Inventor
要 三塚
Kaname Mitsuzuka
徹 白川
Toru Shirakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022015236A priority Critical patent/JP2023113080A/ja
Priority to US18/069,203 priority patent/US20230246097A1/en
Publication of JP2023113080A publication Critical patent/JP2023113080A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】スイッチング時のラッチアップ耐量を向上した半導体装置を提供する。【解決手段】ゲートトレンチ部４０と、ゲートトレンチ部４０に隣接するダミートレンチ部３０と、を備える半導体装置１００であって、半導体基板１０に設けられた第１導電型のドリフト領域と、ドリフト領域の上方に設けられた第２導電型のベース領域１４と、ベース領域１４の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域１２と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域１５と、を備える。コンタクト領域１５は、半導体基板１０のおもて面に設けられた第１コンタクト部１５１と、第１コンタクト部１５１と異なるドーピング濃度を有し、ゲートトレンチ部３０の側壁において、第１コンタクト部１５１とトレンチ延伸方向に交互に設けられた第２コンタクト部１５２と、を有する【選択図】図１Ａ

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１には、「前記コンタクト領域は、エミッタ領域の下端の下方に設けられる」と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 国際公開第２０２２／００４０８４号
［特許文献２］ 特開２０１８－１９５７９８号公報
［特許文献３］ 国際公開第２０１８／０５２０９８号
スイッチング時のラッチアップ耐量が向上した半導体装置を提供する。
本発明の第１の態様においては、ゲートトレンチ部と、前記ゲートトレンチ部に隣接する第１トレンチ部とを備える半導体装置を提供する。前記半導体装置は、半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた第２導電型のベース領域と、前記ベース領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、を備えてよい。前記コンタクト領域は、前記半導体基板のおもて面に設けられた第１コンタクト部と、前記第１コンタクト部と異なるドーピング濃度を有し、前記第１トレンチ部の側壁において、前記第１コンタクト部とトレンチ延伸方向に交互に設けられた第２コンタクト部とを有してよい。
前記第１コンタクト部は、前記半導体基板のおもて面において、前記ゲートトレンチ部から前記第１トレンチ部まで延伸して設けられてよい。
前記第２コンタクト部は、前記エミッタ領域の下方に設けられてよい。
前記第２コンタクト部は、トレンチ配列方向において、前記第１トレンチ部から前記エミッタ領域の下端の下方まで延伸して設けられてよい。
前記第２コンタクト部は、前記エミッタ領域の下端と接していてよい。
前記第２コンタクト部は、前記エミッタ領域の下方において、前記ゲートトレンチ部と離間していてよい。
前記第２コンタクト部は、トレンチ配列方向において、前記エミッタ領域の下方で前記ゲートトレンチ部と０．６μｍ以上離間していてよい。
前記第１コンタクト部および前記第２コンタクト部は、前記第１トレンチ部の側壁において、前記半導体基板のおもて面に設けられてよい。
前記第１コンタクト部のドーピング濃度は、前記第２コンタクト部のドーピング濃度よりも高くてよい。
前記第１コンタクト部のドーピング濃度は、前記第２コンタクト部のドーピング濃度よりも低くてよい。
前記第２コンタクト部のドーピング濃度は、前記エミッタ領域のドーピング濃度よりも低くてよい。
前記第２コンタクト部の下端は、前記半導体基板の深さ方向において、前記第１コンタクト部の下端よりも浅くてよい。
前記第２コンタクト部の下端は、前記半導体基板の深さ方向において、前記第１コンタクト部の下端よりも深くてよい。
前記第１コンタクト部は、予め定められたドーピング濃度の低濃度領域と、前記低濃度領域よりもドーピング濃度が高く、前記半導体基板のおもて面において前記低濃度領域と前記第２コンタクト部との間に設けられた高濃度領域とを有してよい。前記高濃度領域のドーピング濃度は、前記第２コンタクト部のドーピング濃度よりも高くてよい。
前記半導体装置は、前記半導体基板の上方に設けられた層間絶縁膜を備えてよい。前記エミッタ領域は、前記層間絶縁膜を貫通して設けられたコンタクトホールを介してエミッタ電極と接続されてよい。
前記第２コンタクト部は、トレンチ配列方向において、前記第１トレンチ部から前記コンタクトホールを越えて延伸してよい。
前記第１トレンチ部は、エミッタ電位に設定されたダミートレンチ部であってよい。
前記第１トレンチ部は、ゲート電位に設定され、前記エミッタ領域と接しないダミーゲートトレンチ部を含んでよい。
前記第１トレンチ部は、ゲート電位に設定され、前記エミッタ領域と接するゲートトレンチ部であってよい。
前記エミッタ領域は、前記ゲートトレンチ部と前記第１トレンチ部との間のメサ部において、前記ゲートトレンチ部と接し、前記第１トレンチ部と離間した第１エミッタ領域を有してよい。前記コンタクト領域は、前記メサ部において、前記第１エミッタ領域の前記第１トレンチ部側の下端の下方に設けられてよい。
前記エミッタ領域は、前記メサ部において、前記第１トレンチ部と接し、前記ゲートトレンチ部と離間した第２エミッタ領域を有してよい。前記コンタクト領域は、前記メサ部において、前記第２エミッタ領域の前記ゲートトレンチ部側の下端の下方にも設けられてよい。
前記ゲートトレンチ部のトレンチ延伸方向において、前記第１エミッタ領域と前記第２エミッタ領域とが交互に設けられてよい。
本発明の第２の態様においては、ゲートトレンチ部と、前記ゲートトレンチ部に隣接する第１トレンチ部とを備える半導体装置の製造方法を提供する。前記半導体装置の製造方法は、半導体基板に第１導電型のドリフト領域を形成する段階と、前記ドリフト領域の上方に第２導電型のベース領域を形成する段階と、前記ベース領域の上方に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成する段階と、前記ベース領域の上方に、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を形成する段階と、を備えてよい。前記コンタクト領域を形成する段階は、前記半導体基板のおもて面に第１コンタクト部を形成するためのドーパントをイオン注入する段階と、前記第１コンタクト部と異なるドーピング濃度を有し、前記第１トレンチ部の側壁において、前記第１コンタクト部とトレンチ延伸方向に交互に設けられた第２コンタクト部を形成するためのドーパントを、前記第１コンタクト部を形成するためのドーパントと、少なくとも一部が重なるようにイオン注入する段階とを有してよい。
前記第１コンタクト部を形成するためのドーパントがイオン注入される第１イオン注入領域は、上面視で、トレンチ配列方向に延伸してよい。
前記第２コンタクト部を形成するためのドーパントがイオン注入される第２イオン注入領域は、上面視で、前記第１トレンチ部が形成される領域と重複してよい。
前記第２コンタクト部を形成するためのドーパントは、前記第１コンタクト部を形成するためのドーパントよりも、前記半導体基板の深さ方向において浅くイオン注入されてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例を示す。 図１Ａにおけるａ－ａ'断面図の一例である。 図１Ａにおけるｂ－ｂ'断面図の一例である。 半導体装置１００のおもて面２１における拡大図の一例を示す。 エミッタ領域１２の下端における拡大図の一例を示す。 図１Ｄにおけるｃ－ｃ'断面図の一例である。 図１Ｄにおけるｄ－ｄ'断面図の一例である。 図１Ｄにおけるｅ－ｅ'断面図の一例である。 半導体装置１００の製造方法の一例を説明するための図である。 非接続領域５９を有する半導体装置１００の上面図の一例を示す。 半導体装置１００の変形例を示す断面図である。 半導体装置１００の変形例を示す断面図である。 変形例である半導体装置１００のおもて面２１における拡大図の一例を示す。 変形例である半導体装置１００のおもて面２１における拡大図の一例を示す。 第１コンタクト部１５１を形成するための第１イオン注入領域２５１を示す半導体装置１００の上面図の一例である。 第２コンタクト部１５２を形成するための第２イオン注入領域２５２を示す半導体装置１００の上面図の一例である。 重複イオン注入領域２５３を示す半導体装置１００の上面図の一例である。 変形例である半導体装置１００の上面図の一例を示す。 図７Ａにおけるｆ－ｆ'断面図の一例である。 変形例である半導体装置１００の上面図の一例を示す。 図８Ａにおけるｇ－ｇ'断面図の一例である。 変形例である半導体装置１００の上面図の一例を示す。 図９Ａにおけるｈ－ｈ'断面図の一例である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面をおもて面、他方の面を裏面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板のおもて面と平行な面をＸＹ面とし、Ｘ軸およびＹ軸と右手系をなす方向であって、半導体基板の深さ方向に平行な方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれ、それらの符号が付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
図１Ａは、半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。例えば、半導体装置１００は、複数のトレンチ部を配列した、トレンチゲート型のＲＣ－ＩＧＢＴ（逆導通絶縁ゲート型バイポーラトランジスタ；Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。本例において、複数のトレンチ部は、Ｘ軸方向に配列され、Ｙ軸方向に延伸するストライプ状のパターンである。
トランジスタ部７０は、図１Ｂにおいて後述される、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０の上面に投影した領域である。コレクタ領域２２は、第２導電型を有する。本例のコレクタ領域２２は、一例としてＰ＋型である。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。
ダイオード部８０は、図１Ｂにおいて後述される、半導体基板１０の裏面側に設けられたカソード領域８２を半導体基板１０の上面に投影した領域である。カソード領域８２は、第１導電型を有する。本例のカソード領域８２は、一例としてＮ＋型である。ダイオード部８０は、半導体基板１０の上面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。
図１Ａにおいては、半導体装置１００のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置１００におけるＹ軸方向の負側の領域には、エッジ終端構造部が設けられる。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Ｙ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
本例の半導体装置１００は、半導体基板１０のおもて面において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、ゲートトレンチ部４０およびウェル領域１７の上方に設けられている。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン－銅合金で形成される。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン－銅合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ａでは省略されている。層間絶縁膜３８には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
コンタクトホール５５は、ゲート金属層５０とトランジスタ部７０のゲートトレンチ部４０内のゲート導電部とを接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグが形成されてもよい。
コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグが形成されてもよい。
接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側電極と、半導体基板１０とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられている。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。ここでは、接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面の上方に設けられる。
ゲートトレンチ部４０は、トレンチ配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。一例として、ゲートトレンチ部４０は、隣接するトレンチ部と１．５μｍのトレンチ間隔で配列されるが、トレンチ間隔は、この間隔に限定されるものではない。本例のゲートトレンチ部４０は、半導体基板１０のおもて面に平行であってトレンチ配列方向と垂直なトレンチ延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０における２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。
本例のダミートレンチ部３０は、エミッタ電極５２と電気的に接続されて、エミッタ電位に設定されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、トレンチ配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。一例として、ダミートレンチ部３０は、隣接するトレンチ部と１．５μｍのトレンチ間隔で配列されるが、トレンチ間隔は、この間隔に限定されるものではない。ダミートレンチ部３０のトレンチ間隔は、ゲートトレンチ部４０のトレンチ間隔と異なるように設けられてもよい。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、トレンチ延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。ダミートレンチ部３０は、予め定められた電位に設定されないフローティング電位としてもよい。ダミートレンチ部３０は、ゲートトレンチ部４０に隣接する第１トレンチ部の一例である。
このように、ゲートトレンチ部４０に隣接する第１トレンチ部は、エミッタ電位に設定されたダミートレンチ部３０であってよい。ゲートトレンチ部４０に隣接する第１トレンチ部は、ゲート電位に設定されたゲートトレンチ部４０であってよい。また、ゲートトレンチ部４０に隣接する第１トレンチ部は、ゲート電位に設定され、エミッタ領域１２と接しないダミーゲートトレンチ部１３０であってよい。ダミーゲートトレンチ部１３０については後述する。
本例のトランジスタ部７０は、接続部分４３を有する２つのゲートトレンチ部４０と、接続部分を有さない２つのダミートレンチ部３０とを繰り返し配列させた構造を有する。即ち、ゲートトレンチ部４０およびダミートレンチ部３０の配列比は、予め定められた所望の配列比に設定されてよい。本例のトランジスタ部７０では、ゲートトレンチ部４０の数と、ダミートレンチ部３０の数との比は１：１である。本例のトランジスタ部７０は、接続部分４３で接続された２本の延伸部分４１の間にダミートレンチ部３０を有する。なお、ゲートトレンチ部４０の数とは、延伸部分４１の数であってよい。ダミートレンチ部３０の数とは、延伸部分３１の数であってよい。
但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０とダミートレンチ部３０の比率は、２：３であってもよく、２：４であってもよい。ゲートトレンチ部４０に対して、ダミートレンチ部３０の数を増大することにより、メサ部７１における電界集中を緩和し、半導体装置１００の電圧および電流の耐量を増大できる。また、ゲートトレンチ部４０とダミートレンチ部３０との比率を調整することで、半導体装置１００を駆動するためのゲート容量を調整できる。ゲートトレンチ部４０に対して、ダミートレンチ部３０を増大させると、ゲート容量が増大し、飽和電流が低減する。また、トランジスタ部７０においてダミートレンチ部３０を設けず、全てゲートトレンチ部４０とした所謂フルゲート構造としてもよい。なお、本明細書に開示されたゲートトレンチ部４０とダミートレンチ部３０の比率は、ゲートトレンチ部４０とダミートレンチとの比率として読み替えられてもよい。ダミートレンチは、ダミートレンチ部３０または後述するダミーゲートトレンチ部１３０のように、側壁にチャネルが形成されないトレンチを含む。
ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面側に設けられた第２導電型の領域である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０のトレンチ延伸方向の端の底は、ウェル領域１７に覆われてよい。
コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトホール５４内には、エミッタ領域１２とコンタクト領域１５とが露出している。コンタクトホール５４は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜３８には、１又は複数のコンタクトホール５４が形成されている。１又は複数のコンタクトホール５４は、トレンチ延伸方向に延伸して設けられてよい。
メサ部７１およびメサ部８１は、半導体基板１０のおもて面と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面から、各トレンチ部において最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。
一方、メサ部８１は、ダイオード部８０において、ダミートレンチ部３０に隣接して設けられる。メサ部８１におけるトレンチ部は、コンタクトホール５６を通じて、エミッタ電極５２に電気的に接続され、エミッタ電位に設定されてよい。即ち、ダイオード部８０に設けられるトレンチ部は、ダミートレンチ部３０であってよい。
メサ部８１は、半導体基板１０のおもて面において、ウェル領域１７と、ベース領域１４とを有する。なお、メサ部８１の上面にもエミッタ電極５２が配置される。即ち、エミッタ電極５２の金属層は、ダイオード部８０におけるアノード電極として機能してよい。
ベース領域１４は、トランジスタ部７０において、半導体基板１０のおもて面側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、本図では、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
エミッタ領域１２は、後述するドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。例えば、エミッタ領域１２のドーパントは、リン（Ｐ）またはヒ素（Ａｓ）等である。エミッタ領域１２は、メサ部７１のおもて面において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。エミッタ領域１２は、層間絶縁膜３８を貫通して設けられたコンタクトホール５４を介してエミッタ電極５２と接続される。
エミッタ領域１２は、ダミートレンチ部３０まで延伸して、ダミートレンチ部３０と接してよい。ただし、エミッタ領域１２は、ダミートレンチ部３０に到達せずに終端し、ダミートレンチ部３０に接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接していない。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。コンタクト領域１５のドーパントの一例は、ボロン（Ｂ）である。本例のコンタクト領域１５は、メサ部７１のおもて面に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。ただし、コンタクト領域１５は、エミッタ領域１２がゲートトレンチ部４０に接する部分において、エミッタ領域１２の下方でゲートトレンチ部４０から離間されてよい。
コンタクト領域１５は、ゲートトレンチ部４０と接してもよいし、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。なお、コンタクト領域１５は、メサ部８１にも設けられてよい。本例のコンタクト領域１５は、第１コンタクト部１５１および第２コンタクト部１５２を有する。
第１コンタクト部１５１および第２コンタクト部１５２は、トレンチ延伸方向において交互に設けられる。本例の第１コンタクト部１５１および第２コンタクト部１５２は、ダミートレンチ部３０の側壁において、トレンチ延伸方向に交互に設けられる。第１コンタクト部１５１および第２コンタクト部１５２は、ダミートレンチ部３０の側壁と接していてよい。第１コンタクト部１５１は、トレンチ延伸方向において、エミッタ領域１２に挟まれてよい。第１コンタクト部１５１および第２コンタクト部１５２は、第１トレンチ部であるダミートレンチ部３０の側壁において、半導体基板１０のおもて面に設けられてよい。
第１コンタクト部１５１は、半導体基板１０のおもて面に設けられる。第１コンタクト部１５１は、半導体基板１０のおもて面において、ゲートトレンチ部４０から第１トレンチ部であるダミートレンチ部３０まで延伸して設けられてよい。即ち、本例の第１コンタクト部１５１は、ゲートトレンチ部４０およびダミートレンチ部３０と接して設けられる。
第２コンタクト部１５２は、半導体基板１０のおもて面において、エミッタ領域１２と第１トレンチ部であるダミートレンチ部３０との間に設けられる。第２コンタクト部１５２は、半導体基板１０のおもて面において、ダミートレンチ部３０と接するが、ゲートトレンチ部４０とは離間されてよい。
第１コンタクト部１５１および第２コンタクト部１５２は、互いに異なるドーピング濃度を有する。例えば、第１コンタクト部１５１のドーピング濃度は、５Ｅ１９／ｃｍ３以上、２Ｅ２０／ｃｍ３以下である。第２コンタクト部１５２のドーピング濃度は、５Ｅ１９／ｃｍ３以上、２Ｅ２０／ｃｍ３以下であってよい。なお、Ｅは１０のべき乗を意味し、例えば５Ｅ１９／ｃｍ３は５×１０１９／ｃｍ３を意味する。
第１コンタクト部１５１のドーピング濃度は、第２コンタクト部１５２のドーピング濃度よりも高くてよい。これにより、金属層との接触抵抗を低減して、エミッタ電極５２で正孔を引き抜きやすくすることができる。また、第１コンタクト部１５１のドーピング濃度は、第２コンタクト部１５２のドーピング濃度よりも低くてよい。
第２コンタクト部１５２のドーピング濃度は、エミッタ領域１２のドーピング濃度よりも低くてよい。これにより、第２コンタクト部１５２をエミッタ領域１２と同一の領域にイオン注入した場合であっても、半導体基板１０のおもて面にエミッタ領域１２を残すことができる。一例において、第２コンタクト部１５２のドーピング濃度は、第１コンタクト部１５１のドーピング濃度よりも大きく、エミッタ領域１２のドーピング濃度よりも小さい。
図１Ｂは、図１Ａにおけるａ－ａ'断面図の一例である。ａ－ａ'断面は、トランジスタ部７０においてエミッタ領域１２および第２コンタクト部１５２を通過し、ダイオード部８０においてベース領域１４を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
バッファ領域２０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域２２は、トランジスタ部７０において、バッファ領域２０の下方に設けられる。コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
ベース領域１４は、メサ部７１およびメサ部８１において、ドリフト領域１８の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
エミッタ領域１２は、メサ部７１において、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで延伸して設けられる。エミッタ領域１２、ベース領域１４およびコンタクト領域１５のうちの少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。ゲート導電部４４には、ＩＧＢＴ等のゲート電極の電位が印加される。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に予め定められたゲート電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。ダミー導電部３４には、ＩＧＢＴ等のエミッタ電位が印加される。ダミー導電部３４は、フローティング電位としてもよい。
層間絶縁膜３８は、半導体基板１０の上方に設けられる。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。
下端端部１３は、メサ部７１におけるエミッタ領域１２の下端であって、ダミートレンチ部３０側の下端である。エミッタ領域１２がダミートレンチ部３０に到達する場合にあっては、下端端部１３は、ダミートレンチ部３０に接する。
第２コンタクト部１５２は、エミッタ領域１２の下方に設けられる。第２コンタクト部１５２は、メサ部７１において下端端部１３の下方に設けられてよい。本例の第２コンタクト部１５２は、トレンチ配列方向において、第１トレンチ部であるダミートレンチ部３０からエミッタ領域１２の下端の下方まで延伸して設けられている。これにより、エミッタ領域１２の下方の正孔がエミッタ領域１２を通じて直接引き抜かれにくくなる。これにより、エミッタ領域１２からコレクタ領域２２へのＮＰＮＰ型の寄生サイリスタがオンしづらくなり、半導体装置１００のラッチアップを抑制できる。
本例の第２コンタクト部１５２は、エミッタ領域１２の下方において、ゲートトレンチ部４０と離間している。これにより、第２コンタクト部１５２が、ゲートトレンチ部４０側面の反転層の形成を阻害することなく、半導体装置１００が安定動作しやすくなる。
本例の第２コンタクト部１５２は、トレンチ配列方向において、ダミートレンチ部３０の両側にまたがって設けられている。これにより、第２コンタクト部１５２の製造プロセスでは、ダミートレンチ部３０が形成される領域をまたぐようにイオン注入することができる。ダミートレンチ部３０は、第２コンタクト部１５２を形成した後に、半導体基板１０のエッチングによって設けられてよい。これにより、半導体装置１００の微細化等を目的として、メサ部７１の間隔を短くした場合であっても、エミッタ領域１２の下端端部１３の下方まで延伸し、かつ、ゲートトレンチ部４０と離間されている第２コンタクト部１５２の製造が容易となる。
ダイオード部８０においては、カソード領域８２の上方にバッファ領域２０が積層され、バッファ領域２０の上方にドリフト領域１８が積層される。メサ部８１において、ドリフト領域１８の上方にベース領域１４が積層され、ベース領域１４とドリフト領域１８との間にＰＮ接合が形成される。ベース領域１４は、コンタクトホール５４を介して、エミッタ電極５２に電気的に接続される。
図１Ｃは、図１Ａにおけるｂ－ｂ'断面図の一例である。ｂ－ｂ'断面は、トランジスタ部７０において、エミッタ領域１２を通過せずに、第１コンタクト部１５１を通過するＸＺ面である。本例において、トランジスタ部７０におけるメサ部７１は、ドリフト領域１８の上方にベース領域１４と第１コンタクト部１５１とを有する。ダイオード部８０において、メサ部８１は、図１Ｂにおける例と同様の構造を有してよい。
第１コンタクト部１５１は、半導体基板１０のおもて面２１において、ゲートトレンチ部４０から第１トレンチ部であるダミートレンチ部３０まで延伸して設けられる。第１コンタクト部１５１の上方には、コンタクトホール５４が設けられている。コンタクトホール５４を介して、第１コンタクト部１５１から正孔が引き抜かれる。
本例の第１コンタクト部１５１の下端および第２コンタクト部１５２の下端は、半導体基板１０の深さ方向において、同一の深さに設けられる。但し、第１コンタクト部１５１の下端および第２コンタクト部１５２の下端は、半導体基板１０の深さ方向において、異なる深さで設けられてよい。第１コンタクト部１５１および第２コンタクト部１５２は、異なる条件でイオン注入されてよい。
図１Ｄは、半導体装置１００のおもて面２１における拡大図の一例を示す。ｃ－ｃ'断面は、第１コンタクト部１５１を通るＸＺ面を示す。ｄ－ｄ'断面は、第１コンタクト部１５１との境界近傍において、第２コンタクト部１５２を通るＸＺ面を示す。ｅ－ｅ'断面は、第２コンタクト部１５２のトレンチ延伸方向における中央部側を通るＸＺ面を示す。エミッタ領域１２内の破線は、エミッタ領域１２の下方における第２コンタクト部１５２とベース領域１４との境界Ｂを示している。
第１コンタクト部１５１は、ダミートレンチ部３０およびゲートトレンチ部４０と接して設けられる。本例の第１コンタクト部１５１は、おもて面２１において、エミッタ領域１２および第２コンタクト部１５２と接して設けられる。
第２コンタクト部１５２は、ダミートレンチ部３０と接して設けられる。第２コンタクト部１５２は、メサ部７１において、第１トレンチ部であるダミートレンチ部３０からエミッタ領域１２の下端の下方まで延伸して設けられている。本例の第１トレンチ部は、ダミートレンチ部３０であるが、ゲートトレンチ部４０であっても、ダミーゲートトレンチ部１３０であってもよい。他の実施例においても同様に、第１トレンチ部をダミートレンチ部３０として説明した場合であっても、ゲートトレンチ部４０またはダミーゲートトレンチ部１３０に適宜変更してよい。
第２コンタクト部１５２は、ゲートトレンチ部４０側の端部において段差が設けられる。本例では、第２コンタクト部１５２の段差が境界Ｂのように円弧を描くように形成されるが、境界Ｂの形状はこれに限定されない。境界Ｂは、Ｕ字型であっても、Ｖ字型であってもよい。
図１Ｅは、エミッタ領域１２の下端における拡大図の一例を示す。本図は、図１Ｄで示したＸＹ面よりも深い位置のＸＹ面に対応する。
第２コンタクト部１５２は、エミッタ領域１２の下方において、境界Ｂでベース領域１４と円弧上に接している。ベース領域１４は、エミッタ領域１２の下方において、第２コンタクト部１５２と接して設けられている。ベース領域１４は、第１コンタクト部１５１と接して設けられてよい。ベース領域１４は、エミッタ領域１２の下端と接してよい。
図１Ｆは、図１Ｄにおけるｃ－ｃ'断面図の一例である。ｃ－ｃ'断面は、トランジスタ部７０において、第１コンタクト部１５１を通過するＸＺ面である。第１コンタクト部１５１は、トレンチ配列方向において、ゲートトレンチ部４０からコンタクトホール５４を越えてダミートレンチ部３０まで延伸する。
厚みＤ１は、半導体基板１０の深さ方向における第１コンタクト部１５１の厚みである。厚みＤ１は、ベース領域１４の深さＤｂ未満である。例えば、厚みＤ１は、０．５μｍ以上、２．０μｍ以下である。
幅Ｗｃは、ダミートレンチ部３０の中央から、コンタクト領域１５のゲートトレンチ部４０側の端部まで測定される幅である。本例の幅Ｗｃは、ダミートレンチ部３０の中央から測定される、第１コンタクト部１５１のゲートトレンチ部４０側の最大到達位置に相当する。幅Ｗｃは、０．５μｍ以上、１．２μｍ以下であってよく、０．７μｍ以上、１．１μｍ以下であってよい。
メサ幅Ｗｍは、トレンチ配列方向における、隣接するトレンチ部同士の間隔である。即ち、メサ幅Ｗｍは、トレンチ配列方向におけるメサ部７１の幅であってよい。メサ幅Ｗｍは、０．４μｍ以上、１．０μｍ以下であってよく、０．５μｍ以上、０．８μｍ以下であってよい。
図１Ｇは、図１Ｄにおけるｄ－ｄ'断面図の一例である。ｄ－ｄ'断面は、トランジスタ部７０において、第２コンタクト部１５２を通過するＸＺ面である。
エミッタ領域１２は、トレンチ配列方向において、ゲートトレンチ部４０から、コンタクトホール５４を越えてダミートレンチ部３０側へ延伸する。これにより、エミッタ領域１２からコンタクトホール５４を通じて電流が導通しやすくなる。本例のエミッタ領域１２は、トレンチ配列方向において、ゲートトレンチ部４０からダミートレンチ部３０側へと延伸し、ダミートレンチ部３０に到達せずに終端する。但し、エミッタ領域１２は、トレンチ配列方向において、ゲートトレンチ部４０からダミートレンチ部３０まで延伸して設けられてもよい。
第２コンタクト部１５２は、トレンチ配列方向において、第１トレンチ部であるダミートレンチ部３０からコンタクトホール５４を越えて延伸する。第２コンタクト部１５２は、ダミートレンチ部３０の側壁において、半導体基板１０のおもて面２１に設けられる。第２コンタクト部１５２は、上部領域９２および下部領域９４を有する。
上部領域９２は、半導体基板１０において、エミッタ領域１２と同一の深さを有する領域である。一例として、上部領域９２の深さは、０．５μｍである。ただし、上部領域９２の深さは、これに限定されない。エミッタ領域１２がゲートトレンチ部４０からダミートレンチ部３０へと延伸し、ダミートレンチ部３０に到達する場合には、エミッタ領域１２が半導体基板１０のおもて面２１に露出する断面においては、上部領域９２が設けられない。例えば、上部領域９２のドーピング濃度は、５Ｅ１９／ｃｍ３以上、２Ｅ２０／ｃｍ３以下である。
下部領域９４は、半導体基板１０において、エミッタ領域１２より深い領域に設けられる。下部領域９４は、エミッタ領域１２の下端端部１３を越えて、ダミートレンチ部３０からゲートトレンチ部４０側へと延伸する。即ち、本例の下部領域９４は、ダミートレンチ部３０とゲートトレンチ部４０の両方に接する。例えば、下部領域９４のドーピング濃度は、１Ｅ１９／ｃｍ３以上、１Ｅ２０／ｃｍ３以下である。
第２コンタクト部１５２は、エミッタ領域１２の下端と接している。即ち、下部領域９４の上端は、エミッタ領域１２の下端と接している。第２コンタクト部１５２は、下端端部１３とも接している。
ここで、トレンチ配列方向における上部領域９２の幅は、メサ幅Ｗｍの１５％以上、４０％以下の範囲であってよい。トレンチ配列方向における下部領域９４の幅は、メサ幅Ｗｍの３０％以上、７０％以下の範囲であってよい。また下部領域９４がエミッタ領域１２と重なる部分のトレンチ配列方向における幅は、メサ幅Ｗｍの０％よりも大きく、３０％以下の範囲であってよく、さらに好ましくは１０％以上、２０％以下の範囲であってよい。
厚みＤ２は、半導体基板１０の深さ方向における第２コンタクト部１５２の厚みである。厚みＤ２は、エミッタ領域１２の下端の深さより厚く、ベース領域１４の深さＤｂよりも小さい。例えば、厚みＤ２は、０．５μｍ以上、２．０μｍ以下である。上部領域９２の厚みは、０．３μｍ以上、０．８μｍ以下の範囲であってよい。また下部領域９４の厚みは、０．３μｍ以上、１．１μｍ以下の範囲であってよい。
図１Ｈは、図１Ｄにおけるｅ－ｅ'断面図の一例である。ｅ－ｅ'断面は、トランジスタ部７０において、第２コンタクト部１５２を通過するＸＺ面である。本例では、下部領域９４がゲートトレンチ部４０と離間している点で、図１Ｇのｄ－ｄ'断面と相違する。本例では、図１Ｇの実施例と相違する点について特に説明し、その他の点は図１Ｇの実施例と同一であってもよい。
下部領域９４は、トレンチ配列方向において、エミッタ領域１２の下端端部１３を越えて、ダミートレンチ部３０からゲートトレンチ部４０側へと延伸する。本例の下部領域９４は、トレンチ配列方向において、コンタクトホール５４を越えて、ゲートトレンチ部４０に到達せずに終端する。
幅Ｗｓは、トレンチ配列方向における第２コンタクト部１５２とゲートトレンチ部４０との離間距離である。ゲートトレンチ部４０の端部でチャネルを形成できるように、幅Ｗｓが設けられてよい。一例において、幅Ｗｓは、０．６μｍ以上である。幅Ｗｓは、１．６μｍ以下であってよい。幅Ｗｓは、メサ幅Ｗｍの１０％以上、５０％以下の範囲であってよい。
第２コンタクト部１５２のゲートトレンチ部４０側の段差の大きさは、メサ部７１のメサ幅Ｗｍの１０％以上、５０％以下であってよい。本例のように、第２コンタクト部１５２の一部がゲートトレンチ部４０と接する場合、第２コンタクト部１５２のトレンチ配列方向における段差の大きさは、幅Ｗｓと等しくなる。
図２は、半導体装置１００の製造方法の一例を説明するための図である。本図は、図１Ｄで示した半導体装置１００のおもて面２１の拡大図にコンタクト領域１５を形成するためのマスク１５５を破線で示している。マスク１５５は、間引き領域１５６を有する。
間引き領域１５６は、エミッタ領域１２のトレンチ延伸方向における中央部において、マスク１５５の内側に凹んだ領域である。間引き領域１５６を設けることにより、イオン注入後のアニールでドーパントを拡散させる際に、ゲートトレンチ部４０側において、第２コンタクト部１５２に段差を形成することができる。間引き領域１５６の大きさは、メサ幅Ｗｍおよび第２コンタクト部１５２の拡散距離等に応じて決定してよい。
図３は、非接続領域５９を有する半導体装置１００の上面図の一例を示す。本例の非接続領域５９は、コンタクトホール５４の未開口領域であるが、これに限定されない。
非接続領域５９は、エミッタ電極５２と半導体基板１０とが接続されていない領域である。本例の非接続領域５９は、コンタクトホール５４が開口されずに、エミッタ電極５２がおもて面２１において第１コンタクト部１５１と電気的に接続されていない領域である。例えば、非接続領域５９は、パーティクルまたは異物等に起因する酸化膜エッチング不良等により、層間絶縁膜３８にコンタクトホール５４が形成されていない未開口領域である。また、非接続領域５９は、レジスト残り等によって、おもて面２１に第１コンタクト部１５１が形成されなかった領域であってよい。
本例では、非接続領域５９において引き抜かれるはずであった正孔電流は、コンタクト領域１５を流れて他の近隣のコンタクト領域１５上方のコンタクトホール５４を介して引き抜かれる。即ち、正孔電流がエミッタ領域１２の下方のベース領域１４を流れずに、ベース領域１４よりも正孔に対して低抵抗であるコンタクト領域１５を流れるので、ラッチアップを抑制できる。これにより、プロセス欠陥起因のスイッチング破壊が抑制される。したがって、プロセス欠陥に強い冗長性のある素子構造を有する半導体装置１００を提供することができる。
また、本例の半導体装置１００は、エミッタ領域１２の下方に設けられた第２コンタクト部１５２を介して、正孔を引き抜くことができるので、さらにラッチアップを抑制しやすくなる。本例の半導体装置１００は、エミッタ領域１２の下方に第２コンタクト部１５２を備えているので、エミッタ領域１２を第１トレンチ部であるダミートレンチ部３０まで延伸させてもよい。
図４Ａは、半導体装置１００の変形例を示す断面図である。本例の第２コンタクト部１５２は、第１コンタクト部１５１よりも浅く形成されている。即ち、第２コンタクト部１５２の厚みＤ２は、第１コンタクト部１５１の厚みＤ１よりも薄い。第２コンタクト部１５２の下端は、半導体基板１０の深さ方向において、第１コンタクト部１５１の下端よりも浅くてよい。
ここで、第２コンタクト部１５２は、エミッタ領域１２と同一の領域またはエミッタ領域１２の近傍にイオン注入されることで、エミッタ領域１２の影響によって第１コンタクト部１５１よりも浅く形成される場合がある。また、第２コンタクト部１５２は、イオン注入の条件を調整することで、第１コンタクト部１５１よりも浅く形成されてもよい。第２コンタクト部１５２を形成するためのドーパントは、第１コンタクト部１５１を形成するためのドーパントよりも、半導体基板１０の深さ方向において浅くイオン注入されてよい。
図４Ｂは、半導体装置１００の変形例を示す断面図である。本例の第２コンタクト部１５２は、第１コンタクト部１５１よりも深く形成されている。即ち、第２コンタクト部１５２の厚みＤ２は、第１コンタクト部１５１の厚みＤ１よりも厚い。第２コンタクト部１５２の下端は、半導体基板１０の深さ方向において、第１コンタクト部１５１の下端よりも深くてよい。第２コンタクト部１５２を形成するためのドーパントは、第１コンタクト部１５１を形成するためのドーパントよりも、半導体基板１０の深さ方向において深くイオン注入されてよい。第２コンタクト部１５２を深く形成することにより、エミッタ領域１２の下方の正孔が引き抜きやすくなる。第２コンタクト部１５２の下端は、エミッタ領域１２の下端よりも深くてよく、ベース領域１４の下端よりも浅くてよい。
ここで、コンタクト領域１５を深く形成するとおもて面２１のドーピング濃度が低下して、エミッタ電極５２との接触抵抗が増加する場合がある。本例では、エミッタ電極５２と接触しない第２コンタクト部１５２を第１コンタクト部１５１よりも深く設けるので、第２コンタクト部１５２を深く形成したことにより接触抵抗の増加の影響を受けにくい。
図５は、変形例である半導体装置１００のおもて面２１における拡大図の一例を示す。本例の第１コンタクト部１５１は、低濃度領域１６１および高濃度領域１７１を有する。
低濃度領域１６１は、予め定められたドーピング濃度を有し、半導体基板１０のおもて面２１に露出して設けられる。低濃度領域１６１は、トレンチ配列方向において、第１トレンチ部であるダミートレンチ部３０からゲートトレンチ部４０まで延伸して設けられる。低濃度領域１６１は、トレンチ延伸方向において、高濃度領域１７１に挟まれて設けられてよい。
高濃度領域１７１は、半導体基板１０のおもて面２１に露出して設けられる。高濃度領域１７１のドーピング濃度は、低濃度領域１６１のドーピング濃度よりも高い。高濃度領域１７１のドーピング濃度は、第２コンタクト部１５２のドーピング濃度よりも高くてよい。高濃度領域１７１は、おもて面２１において、低濃度領域１６１と第２コンタクト部１５２との間に設けられる。また、高濃度領域１７１は、おもて面２１において、低濃度領域１６１とエミッタ領域１２との間に設けられてよい。
高濃度領域１７１は、第１コンタクト部１５１と第２コンタクト部１５２を重ねてイオン注入することにより形成されてよい。即ち、高濃度領域１７１は、第１コンタクト部１５１を形成するためのイオン注入と、第２コンタクト部１５２を形成するためのイオン注入との両方の影響を受ける領域であってよい。この場合、第１コンタクト部１５１および第２コンタクト部１５２は、それぞれ１回ずつのイオン注入で形成することができる。言い換えると、第２コンタクト部１５２、低濃度領域１６１および高濃度領域１７１は、２回のイオン注入によって形成されてよい。但し、第２コンタクト部１５２、低濃度領域１６１および高濃度領域１７１は、異なる条件でそれぞれイオン注入されてもよい。
図６Ａは、変形例である半導体装置１００のおもて面２１における拡大図の一例を示す。本例では、第１コンタクト部１５１が高濃度領域１８１を有し、第２コンタクト部１５２が低濃度領域１８２を有する。
高濃度領域１８１は、半導体基板１０のおもて面２１に露出して設けられる。高濃度領域１８１のドーピング濃度は、低濃度領域１８２のドーピング濃度よりも高い。高濃度領域１８１は、おもて面２１において、第１トレンチ部であるダミートレンチ部３０の側壁に設けられる。高濃度領域１８１は、トレンチ配列方向において、第１トレンチ部であるダミートレンチ部３０からゲートトレンチ部４０に向けて延伸して設けられる。高濃度領域１８１のトレンチ配列方向における端部は、ダミートレンチ部３０とコンタクトホール５４との間に位置してよい。高濃度領域１８１のトレンチ配列方向における端部は、低濃度領域１８２のトレンチ配列方向における端部と同一の位置であってよい。
低濃度領域１８２は、半導体基板１０のおもて面２１に露出して設けられる。低濃度領域１８２は、おもて面２１において、第１トレンチ部であるダミートレンチ部３０の側壁に設けられる。低濃度領域１８２は、トレンチ配列方向において、ダミートレンチ部３０からエミッタ領域１２の端部まで設けられてよい。低濃度領域１８２は、エミッタ領域１２の下方に設けられてもよいし、設けられなくてもよい。
高濃度領域１８１は、第１コンタクト部１５１を形成するためのドーパントと第２コンタクト部１５２を形成するためのドーパントとの両方のドーパントがイオン注入される領域であってよい。これにより、高濃度領域１８１は、第１コンタクト部１５１の他の領域よりもドーピング濃度が高くなってよい。
図６Ｂは、第１コンタクト部１５１を形成するための第１イオン注入領域２５１を示す半導体装置１００の上面図の一例である。
第１イオン注入領域２５１は、第１コンタクト部１５１を形成するためのドーパントがイオン注入される領域である。第１イオン注入領域２５１は、上面視で、トレンチ配列方向に延伸する。本例の第１イオン注入領域２５１は、トレンチ部が形成される領域を横切ってトレンチ配列方向に延伸する。本例の第１イオン注入領域２５１は、エミッタ領域１２が形成される領域以外の領域に設けられている。但し、第１イオン注入領域２５１の一部は、エミッタ領域１２が形成される領域と重複していてもよい。第１イオン注入領域２５１は、トランジスタ部７０に設けられ、ダイオード部８０には設けられなくてよい。
図６Ｃは、第２コンタクト部１５２を形成するための第２イオン注入領域２５２を示す半導体装置１００の上面図の一例である。
第２イオン注入領域２５２は、第２コンタクト部１５２を形成するためのドーパントがイオン注入される領域である。第２イオン注入領域２５２は、トレンチ延伸方向に延伸する。第２イオン注入領域２５２は、第１トレンチ部であるダミートレンチ部３０が形成される領域と重複してよい。本例の第２イオン注入領域２５２は、第１トレンチ部であるダミートレンチ部３０と、ダミートレンチ部３０の両端のメサ部７１とを含む。第２イオン注入領域２５２は、上面視で、第１イオン注入領域２５１と重複してよい。なお、第２イオン注入領域２５２は、トレンチ延伸方向に延伸せずに、第２コンタクト部１５２が形成される領域に対応して選択的に配置されてもよい。
本例の第２イオン注入領域２５２は、エミッタ領域１２が形成される領域以外の領域に設けられている。但し、第２イオン注入領域２５２の一部は、エミッタ領域１２が形成される領域と重複していてもよい。第２イオン注入領域２５２は、トランジスタ部７０に設けられ、ダイオード部８０には設けられなくてよい。
図６Ｄは、重複イオン注入領域２５３を示す半導体装置１００の上面図の一例である。本例では、第１コンタクト部１５１を形成するためのドーパントは、第２コンタクト部１５２を形成するためのドーパントと少なくとも一部が重なるようにイオン注入されてよい。
重複イオン注入領域２５３は、図６Ｂで示した第１イオン注入領域２５１および図６Ｃで示した第２イオン注入領域２５２が上面視で重複する領域である。重複イオン注入領域２５３は、第１トレンチ部であるダミートレンチ部３０の側壁に接するメサ部７１から、当該ダミートレンチ部３０を越えて、隣接する他のメサ部７１まで延伸して設けられる。メサ部７１の重複イオン注入領域２５３は、第１コンタクト部１５１の高濃度領域１８１が形成される領域に対応する。このように、本例の半導体装置１００は、第１コンタクト部１５１および第２コンタクト部１５２を形成するための２回のイオン注入によって、第１コンタクト部１５１の高濃度領域１８１を形成することができる。このように、第１トレンチ部であるダミートレンチ部３０の側壁において、第１コンタクト部１５１とトレンチ延伸方向に交互に設けられた第２コンタクト部１５２を形成することができる。但し、第１コンタクト部１５１および第２コンタクト部１５２の形成するためのマスクの形状は本例に限定されない。
図７Ａは、変形例である半導体装置１００の上面図の一例を示す。本例では、図１Ａと相違する点について特に説明する。本例の半導体装置１００は、第１トレンチ部として、エミッタ領域１２と接しないダミーゲートトレンチ部１３０を備える。
ダミーゲートトレンチ部１３０は、ゲート電位に設定され、エミッタ領域１２と接触しないトレンチ部である。即ち、ダミーゲートトレンチ部１３０の側壁近傍においては、エミッタ領域１２と接触していないので、第１導電型の反転層によるチャネルが形成されない。ダミーゲートトレンチ部１３０は、ゲート金属層５０の設けられる領域までＹ軸方向に延伸する。ダミーゲートトレンチ部１３０は、コンタクトホール５８を介してゲート金属層５０に接続され、ゲート電位に設定される。
ダミーゲートトレンチ部１３０は、キャリアをメサ部７１に引き寄せ易くするので、ゲート容量等の性質がダミートレンチ部３０と異なる。したがって、ダミーゲートトレンチ部１３０およびダミートレンチ部３０を組み合わせて使用することにより、半導体装置１００における閾値電圧、飽和電流、電界集中およびゲート容量等を調整することができる。
半導体基板１０のおもて面２１において、本例のゲートトレンチ部４０はＵ字型の構造を有し、ダミーゲートトレンチ部１３０はＩ字型の構造を有している。ただし、ゲートトレンチ部４０およびダミーゲートトレンチ部１３０の構造は所望の配列比が達成できる限り、これらの構造に限定されない。
本例において、ダイオード部８０におけるダミートレンチ部３０は、図１Ａの構造と同様である。即ち、ダミートレンチ部３０は、コンタクトホール５６を介してエミッタ電極５２に接続され、エミッタ電位に設定される。
図７Ｂは、図７Ａにおけるｆ－ｆ'断面図の一例である。ｆ－ｆ'断面は、トランジスタ部７０においてエミッタ領域１２を通過し、ダイオード部８０においてベース領域１４を通過するＸＺ面である。ダミーゲートトレンチ部１３０は、第２ゲート絶縁膜１３２および第２ゲート導電部１３４を有する。本例の半導体装置１００は、蓄積領域１６を備える。
蓄積領域１６は、ベース領域１４とドリフト領域１８との間に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。これにより、半導体装置１００は、蓄積領域１６のマスクずれを回避できる。蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０およびダミーゲートトレンチ部１３０に接してもよいし、接しなくてもよい。
蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６のイオン注入のドーズ量は、１Ｅ１２ｃｍ－２以上、１Ｅ１３ｃｍ－２以下であってよい。また、蓄積領域１６のイオン注入ドーズ量は、３Ｅ１２ｃｍ－２以上、６Ｅ１２ｃｍ－２以下であってもよい。蓄積領域１６を設けることで、キャリア注入促進効果（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ ｅｆｆｅｃｔ）を高めて、トランジスタ部７０のオン電圧を低減できる。
図８Ａは、変形例である半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、コンタクトトレンチ部６０を備える。
コンタクトトレンチ部６０は、おもて面２１から半導体基板１０の深さ方向に延伸して設けられる。コンタクトトレンチ部６０は、エミッタ電極５２と半導体基板１０とを電気的に接続する。コンタクトトレンチ部６０は、トレンチ延伸方向に延伸して設けられている。本例のコンタクトトレンチ部６０は、ゲートトレンチ部４０およびダミートレンチ部３０に沿ってストライプ状に配置されている。
コンタクトトレンチ部６０は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトトレンチ部６０は、ダイオード部８０において、ベース領域１４の領域の上方に形成される。コンタクトトレンチ部６０は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。
エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、トレンチ配列方向において、ゲートトレンチ部４０からコンタクトトレンチ部６０の側壁まで延伸して設けられる。エミッタ領域１２は、ダミートレンチ部３０とコンタクトトレンチ部６０との間に設けられなくてもよい。
エミッタ領域１２および第１コンタクト部１５１は、ゲートトレンチ部４０とコンタクトトレンチ部６０との間において、トレンチ延伸方向に交互に配置されてよい。トレンチ延伸方向において、第１コンタクト部１５１の幅は、エミッタ領域１２の幅よりも大きくてよい。トレンチ延伸方向におけるエミッタ領域１２の幅は、０．６μｍ以上、１．６μｍ以下であってよい。エミッタ領域１２と第１コンタクト部１５１の比率を適切に制御することにより、ラッチアップを抑制しやすくなる。
図８Ｂは、図８Ａにおけるｇ－ｇ'断面図の一例である。本例のコンタクトトレンチ部６０は、エミッタ領域１２よりも深く形成されている。
コンタクトトレンチ部６０は、おもて面２１よりも半導体基板１０の裏面２３側に延伸して設けられる。本例のコンタクトトレンチ部６０は、エミッタ領域１２よりも半導体基板１０の裏面２３側に延伸して設けられる。即ち、本例のコンタクトトレンチ部６０の下端は、エミッタ領域１２の下端よりも深い。本例のコンタクトトレンチ部６０の下端は、第２コンタクト部１５２の下端よりも浅い。コンタクトトレンチ部６０は、プラグ６２およびバリアメタル層６４を有してよい。
プラグ６２は、コンタクトトレンチ部６０の内部に設けられる導電性の材料である。プラグ６２は、エミッタ電極５２と同一の材料であっても、異なる材料であってもよい。プラグ６２は、タングステン等の材料を含んでよい。
バリアメタル層６４は、プラグ６２の下方に設けられる。本例のバリアメタル層６４は、プラグ６２とエミッタ領域１２との間に設けられる。バリアメタル層６４は、窒化チタンなどの材料を含んでよい。
エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。エミッタ領域１２は、トレンチ配列方向において、ゲートトレンチ部４０からコンタクトトレンチ部６０の側壁まで延伸して設けられる。よって、下端端部１３は、トレンチ配列方向において、ゲートトレンチ部４０とコンタクトトレンチ部６０との間であって、コンタクトトレンチ部６０の側壁に位置する。
第２コンタクト部１５２の少なくとも一部は、メサ部７１において下端端部１３の下方に設けられる。本例の第２コンタクト部１５２は、トレンチ配列方向において、ダミートレンチ部３０からエミッタ領域１２の下端端部１３の下方まで延伸して設けられている。第２コンタクト部１５２は、トレンチ配列方向において、ダミートレンチ部３０からコンタクトトレンチ部６０を超えて延伸してもよいし、コンタクトトレンチ部６０を超えなくてもよい。
トレンチボトム領域１９は、ダミートレンチ部３０およびゲートトレンチ部４０の下方に設けられた第２導電型の領域である。トレンチボトム領域１９は、一例としてＰ型である。本例のトレンチボトム領域１９は、ダミートレンチ部３０およびゲートトレンチ部４０の下端を覆っている。トレンチボトム領域１９のドーピング濃度は、ベース領域１４のドーピング濃度よりも大きくてもよいし、小さくてもよい。トレンチボトム領域１９は、ドリフト領域１８ａとドリフト領域１８ｂとの間に設けられる。トレンチボトム領域１９を設けることにより、アバランシェ耐量が向上する。なお、本例のトレンチボトム領域１９は省略されてもよいし、他の実施例に適用されてもよい。
ドリフト領域１８ａは、メサ部７１およびメサ部８１において、ベース領域１４とトレンチボトム領域１９との間に設けられる。ドリフト領域１８ｂは、トレンチボトム領域１９の下方に設けられる。ドリフト領域１８ａおよびドリフト領域１８ｂのドーピング濃度は、同一であってよい。
図９Ａは、変形例である半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、ゲートトレンチ部４０に隣接する第１トレンチ部がゲートトレンチ部４０の場合であり、千鳥構造を備える。本例の半導体装置１００は、ダイオード部８０を備えていないが、ダイオード部８０を備えてもよい。半導体装置１００は、隣接して設けられた複数のゲートトレンチ部４０を有する。隣接して設けられた複数のゲートトレンチ部４０は、接続部分４３で互いに接続されてよい。
隣接して設けられた複数のゲートトレンチ部４０は、トレンチ延伸方向における異なる位置で、エミッタ領域１２と接触している。即ち、半導体装置１００は、千鳥構造を有し、互い違いに配列されたエミッタ領域１２を備える。この場合、隣り合うゲートトレンチ部４０の各々が、ゲートトレンチ部となる部分と第１トレンチ部となる部分とを共に有する。但し、隣り合うゲートトレンチ部４０において、いずれのトレンチ部を第１トレンチ部とするかは特に限定されない。
ここで、第１エミッタ領域は、隣り合うゲートトレンチ部４０の間のメサ部７１において、ゲートトレンチ部４０と接し、第１トレンチ部であるゲートトレンチ部４０と離間したエミッタ領域１２である。また、第２エミッタ領域は、メサ部７１において、ゲートトレンチ部４０と離間し、第１トレンチ部であるゲートトレンチ部４０と接するエミッタ領域１２である。
コンタクト領域１５は、第１エミッタ領域の下端の下方に設けられてよく、第２エミッタ領域の下端の下方に設けられてよい。第１エミッタ領域および第２エミッタ領域は、トレンチ延伸方向において交互に設けられる。
図９Ｂは、図９Ａにおけるｈ－ｈ'断面図の一例である。本例の半導体装置１００は、エミッタ領域１２よりも浅いコンタクトトレンチ部６０と、トレンチ配列方向においてコンタクトトレンチ部６０の両端に設けられたエミッタ領域１２とを備えるが、これに限定されない。即ち、半導体装置１００は、エミッタ領域１２よりも深いコンタクトトレンチ部６０を備えてもよいし、コンタクトトレンチ部６０の片側に設けられたエミッタ領域１２を備えてもよい。半導体装置１００は、トレンチボトム領域１９を備えていてもよいし、備えていなくてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１３・・・下端端部、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、１９・・・トレンチボトム領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５８・・・コンタクトホール、５９・・・非接続領域、６０・・・コンタクトトレンチ部、６２・・・プラグ、６４・・・バリアメタル層、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、９２・・・上部領域、９４・・・下部領域、１００・・・半導体装置、１３０・・・ダミーゲートトレンチ部、１３２・・・第２ゲート絶縁膜、１３４・・・第２ゲート導電部、１５１・・・第１コンタクト部、１５２・・・第２コンタクト部、１５５・・・マスク、１５６・・・間引き領域、１６１・・・低濃度領域、１７１・・・高濃度領域、１８１・・・高濃度領域、１８２・・・低濃度領域、２５１・・・第１イオン注入領域、２５２・・・第２イオン注入領域、２５３・・・重複イオン注入領域

Claims (26)

  1. ゲートトレンチ部と、前記ゲートトレンチ部に隣接する第１トレンチ部とを備える半導体装置であって、
    半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記ベース領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
    を備え、
    前記コンタクト領域は、前記半導体基板のおもて面に設けられた第１コンタクト部と、前記第１コンタクト部と異なるドーピング濃度を有し、前記第１トレンチ部の側壁において、前記第１コンタクト部とトレンチ延伸方向に交互に設けられた第２コンタクト部とを有する
    半導体装置。
  2. 前記第１コンタクト部は、前記半導体基板のおもて面において、前記ゲートトレンチ部から前記第１トレンチ部まで延伸して設けられる
    請求項１に記載の半導体装置。
  3. 前記第２コンタクト部は、前記エミッタ領域の下方に設けられる
    請求項１または２に記載の半導体装置。
  4. 前記第２コンタクト部は、トレンチ配列方向において、前記第１トレンチ部から前記エミッタ領域の下端の下方まで延伸して設けられる
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第２コンタクト部は、前記エミッタ領域の下端と接している
    請求項４に記載の半導体装置。
  6. 前記第２コンタクト部は、前記エミッタ領域の下方において、前記ゲートトレンチ部と離間している
    請求項３から５のいずれか一項に記載の半導体装置。
  7. 前記第２コンタクト部は、トレンチ配列方向において、前記エミッタ領域の下方で前記ゲートトレンチ部と０．６μｍ以上離間している
    請求項３から６のいずれか一項に記載の半導体装置。
  8. 前記第１コンタクト部および前記第２コンタクト部は、前記第１トレンチ部の側壁において、前記半導体基板のおもて面に設けられる
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第１コンタクト部のドーピング濃度は、前記第２コンタクト部のドーピング濃度よりも高い
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第１コンタクト部のドーピング濃度は、前記第２コンタクト部のドーピング濃度よりも低い
    請求項１から８のいずれか一項に記載の半導体装置。
  11. 前記第２コンタクト部のドーピング濃度は、前記エミッタ領域のドーピング濃度よりも低い
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記第２コンタクト部の下端は、前記半導体基板の深さ方向において、前記第１コンタクト部の下端よりも浅い
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記第２コンタクト部の下端は、前記半導体基板の深さ方向において、前記第１コンタクト部の下端よりも深い
    請求項１から１１のいずれか一項に記載の半導体装置。
  14. 前記第１コンタクト部は、予め定められたドーピング濃度の低濃度領域と、前記低濃度領域よりもドーピング濃度が高く、前記半導体基板のおもて面において前記低濃度領域と前記第２コンタクト部との間に設けられた高濃度領域とを有し、
    前記高濃度領域のドーピング濃度は、前記第２コンタクト部のドーピング濃度よりも高い
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記半導体基板の上方に設けられた層間絶縁膜を備え、
    前記エミッタ領域は、前記層間絶縁膜を貫通して設けられたコンタクトホールを介してエミッタ電極と接続される
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記第２コンタクト部は、トレンチ配列方向において、前記第１トレンチ部から前記コンタクトホールを越えて延伸する
    請求項１５に記載の半導体装置。
  17. 前記第１トレンチ部は、エミッタ電位に設定されたダミートレンチ部である
    請求項１から１６のいずれか一項に記載の半導体装置。
  18. 前記第１トレンチ部は、ゲート電位に設定され、前記エミッタ領域と接しないダミーゲートトレンチ部を含む
    請求項１から１６のいずれか一項に記載の半導体装置。
  19. 前記第１トレンチ部は、ゲート電位に設定され、前記エミッタ領域と接するゲートトレンチ部である
    請求項１から１６のいずれか一項に記載の半導体装置。
  20. 前記エミッタ領域は、前記ゲートトレンチ部と前記第１トレンチ部との間のメサ部において、前記ゲートトレンチ部と接し、前記第１トレンチ部と離間した第１エミッタ領域を有し、
    前記コンタクト領域は、前記メサ部において、前記第１エミッタ領域の前記第１トレンチ部側の下端の下方に設けられる
    請求項１９に記載の半導体装置。
  21. 前記エミッタ領域は、前記メサ部において、前記第１トレンチ部と接し、前記ゲートトレンチ部と離間した第２エミッタ領域を有し、
    前記コンタクト領域は、前記メサ部において、前記第２エミッタ領域の前記ゲートトレンチ部側の下端の下方にも設けられる
    請求項２０に記載の半導体装置。
  22. 前記ゲートトレンチ部のトレンチ延伸方向において、前記第１エミッタ領域と前記第２エミッタ領域とが交互に設けられる
    請求項２１に記載の半導体装置。
  23. ゲートトレンチ部と、前記ゲートトレンチ部に隣接する第１トレンチ部とを備える半導体装置の製造方法であって、
    半導体基板に第１導電型のドリフト領域を形成する段階と、
    前記ドリフト領域の上方に第２導電型のベース領域を形成する段階と、
    前記ベース領域の上方に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成する段階と、
    前記ベース領域の上方に、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を形成する段階と、
    を備え、
    前記コンタクト領域を形成する段階は、
    前記半導体基板のおもて面に第１コンタクト部を形成するためのドーパントをイオン注入する段階と、
    前記第１コンタクト部と異なるドーピング濃度を有し、前記第１トレンチ部の側壁において、前記第１コンタクト部とトレンチ延伸方向に交互に設けられた第２コンタクト部を形成するためのドーパントを、前記第１コンタクト部を形成するためのドーパントと、少なくとも一部が重なるようにイオン注入する段階と
    を有する半導体装置の製造方法。
  24. 前記第１コンタクト部を形成するためのドーパントがイオン注入される第１イオン注入領域は、上面視で、トレンチ配列方向に延伸する
    請求項２３に記載の半導体装置の製造方法。
  25. 前記第２コンタクト部を形成するためのドーパントがイオン注入される第２イオン注入領域は、上面視で、前記第１トレンチ部が形成される領域と重複する
    請求項２３または２４に記載の半導体装置の製造方法。
  26. 前記第２コンタクト部を形成するためのドーパントは、前記第１コンタクト部を形成するためのドーパントよりも、前記半導体基板の深さ方向において浅くイオン注入される
    請求項２３から２５のいずれか一項に記載の半導体装置の製造方法。
JP2022015236A 2022-02-02 2022-02-02 半導体装置および半導体装置の製造方法 Pending JP2023113080A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022015236A JP2023113080A (ja) 2022-02-02 2022-02-02 半導体装置および半導体装置の製造方法
US18/069,203 US20230246097A1 (en) 2022-02-02 2022-12-20 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022015236A JP2023113080A (ja) 2022-02-02 2022-02-02 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023113080A true JP2023113080A (ja) 2023-08-15

Family

ID=87432549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022015236A Pending JP2023113080A (ja) 2022-02-02 2022-02-02 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20230246097A1 (ja)
JP (1) JP2023113080A (ja)

Also Published As

Publication number Publication date
US20230246097A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
JP6418340B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
US9496370B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
JP7327672B2 (ja) 半導体装置
US20210242342A1 (en) Semiconductor device and method for manufacturing same
JP7384274B2 (ja) 半導体装置および半導体装置の製造方法
US20240096965A1 (en) Semiconductor device
JP7090073B2 (ja) 半導体装置
JP2012216577A (ja) 絶縁ゲート型半導体装置
JP7439746B2 (ja) 炭化珪素半導体装置
JP2023096841A (ja) 半導体装置およびその製造方法
US20200395440A1 (en) Semiconductor device
JP2023113080A (ja) 半導体装置および半導体装置の製造方法
WO2023127253A1 (ja) 半導体装置
US20240178277A1 (en) Semiconductor device and method of manufacturing the same
JP7471250B2 (ja) 半導体装置
WO2023112547A1 (ja) 半導体装置
US20230335627A1 (en) Semiconductor device
JP2023173420A (ja) 炭化珪素半導体装置
JP2023173412A (ja) 炭化珪素半導体装置
JP2024003808A (ja) 半導体装置およびその製造方法
KR20230148503A (ko) 절연게이트 양극성 트랜지스터 및 제조방법
CN117577689A (zh) 场效应半导体器件及其制造方法
CN114765222A (zh) 高压元件及其制造方法